CN105790754B - 一种数字隔离电路及其控制方法 - Google Patents

Abstract

本发明提出了一种数字隔离系统及其控制方法，所述数字隔离系统包括发送电路、隔离器件和接收电路。其中，所述发送电路通过隔离器件向接收电路发送差分信号。所述接收电路通过检测接收到的差分信号是否具有互补的连续脉冲来判断发送端所接收到的信号，并且输出对应的输出信号。由于收发的均是差分信号，因此，系统具有较高的共模抑制能力。并且所述发送电路和接收电路在系统闲置时处于休眠或弱偏置状态，有效地节省了系统功耗。

Description

一种数字隔离电路及其控制方法

技术领域

本发明涉及电子电路，更具体地说，本发明涉及数字隔离电路及其控制方法。

背景技术

数字隔离电路可通过隔离器件在电隔离的电路之间传送或者接收数字信号。光电耦合器件、电容、无线电或变压器等均可作为隔离器件。隔离器件两边电路可能工作在不同电压下，具有不同的供电电压以及独立的参考地。

数字隔离电路可能应用在噪声较大的工业环境中。在该应用中的数字隔离电路应当具备较高的共模抑制能力以提供可靠的信号传输能力。同时，在该应用中的数字隔离电路也应当具备低功耗以保证较长的可持续工作时间。

因此，有必要提出一种同时具备较高的共模抑制能力和较低的功耗的数字隔离电路。

发明内容

本发明提出了一种同时具备较高的共模抑制能力和较低的功耗的数字隔离电路。

根据本发明一实施例，提出了一种数字隔离系统，包括：发送电路，具有输入端、第一输出端和第二输出端，所述输入端接收数字隔离系统的输入信号，基于所述输入信号，所述发送电路在第一输出端和第二输出端产生第一差分信号对；隔离器件，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和第二输入端分别耦接至发送电路的第一输出端和第二输出端接收第一差分信号对，基于所述第一差分信号对，所述第一输出端第第二输出端输出第二差分信号对；以及接收电路，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端分别耦接至隔离器件的第一输出端和第二输出端接收第二差分信号对，基于第二差分信号对，所述接收电路在输出端提供数字隔离系统的输出信号；其中，所述接收电路将第二差分信号对转换成具有有效逻辑电平值的第三差分信号对，并且基于第三差分信号对，所述接收电路生成与数字隔离系统输入信号一致但相对于输入信号具有一定传输延时的数字隔离系统的输出信号。

根据本发明一实施例，还提出了一种数字隔离系统的控制方法，其中所述数字隔离系统包括发送电路、隔离器件和接收电路，所述控制方法包括：检测输入信号是否处于第一逻辑状态，若是，则根据输入信号DIN生成第一差分信号对，否则，将发送电路去使能，并且设置第一差分信号对处于高阻态；通过隔离器件将第一差分信号对转换成第二差分信号对传送至接收电路；将具有小信号电平的第二差分信号对转换成具有有效逻辑电平的第三差分信号对，并且根据第三差分信号对是否具有互补的连续脉冲来产生复位信号；检测数字隔离系统的输出信号是否处于第二逻辑状态，若是，则开始一段预设的计时过程，并且在计时结束后将数字隔离系统的输出信号转变为第一逻辑状态；否则，开始一段预设的计时过程，并且在计时结束后将输出信号保持为第二逻辑状态；检测计时过程是否结束，若是，设置接收电路进入休眠状态，否则，将具有小信号电平的第二差分信号对转换成具有有效逻辑电平的第三差分信号对，并且根据第三差分信号对是否具有互补的连续脉冲来产生复位信号；以及检测数字隔离系统的输出信号在计时过程结束后是否处于第一逻辑状态，若是，则开始一段预设的计时过程，并且在计时结束后将输出信号转变为第二逻辑状态，否则，设置接收电路进入休眠状态。

根据本发明一实施例，还提出了一种数字隔离系统的接收电路，所述数字隔离系统还包括发送电路和隔离器件，所述接收电路包括：差分比较器，具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端和第二输入端分别接收第二差分信号对，基于第二差分信号对，所述第一输出端和第二输出端输出第三差分信号对；以及验证电路，第一输入端、第二输入端和输出端，所述第一输入端和第二输入端接收第三差分信号对，基于第三差分信号对，所述输出端输出数字隔离系统的输出信号。

附图说明

为了更好的理解本发明，将根据以下附图对本发明进行详细描述：

图1示出了根据本发明一实施例的数字隔离系统100的结构框图；

图2示出了根据本发明一实施例的发送电路200的电路结构示意图；

图3示出了根据本发明一实施例的接收电路300的电路结构示意图；

图4示出了根据本发明一实施例的接收电路400的电路结构示意图；

图5示出了根据本发明一实施例的验证电路500的电路结构示意图；

图6示出了根据本发明一实施例的验证电路600的电路结构示意图；

图7示出了根据本发明一实施例的计时电路700的电路结构示意图；

图8示出了根据本发明一实施例的数字隔离系统的控制方法800的流程图。

具体实施方式

下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

图1示出了根据本发明一实施例的数字隔离系统100的结构框图。在图1中，数字隔离系统100包括：发送电路101，具有输入端、第一输出端和第二输出端，所述输入端接收数字隔离系统100的输入信号DIN，基于所述输入信号DIN，所述发送电路101在第一输出端和第二输出端输出第一差分信号对PDtx和NDtx；隔离器件102，具有第一输入端、第二输入端、第一输出端和第二输出端，所述输第一输入端和第二输入端分别耦接至发送电路101的第一输出端和第二输出端接收第一差分信号对PDtx和NDtx，基于所述第一差分信号对PDtx和NDtx，所述第一输出端和第二输出端输出第二差分信号对PDrx和NDrx；以及接收电路103，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端分别耦接至隔离器件102的第一输出端和第二输出端接收第二差分信号对PDrx和NDrx，基于第二差分信号对PDrx和NDrx，所述接收电路103在输出端提供数字隔离系统100的输出信号DOUT，其中，所述接收电路103将第二差分信号对PDrx和NDrx转换成具有有效逻辑电平值的第三差分信号对POUT和NOUT，并且基于第三差分信号对POUT和NOUT，所述接收电路103生成与输入信号DIN一致但相对于输入信号DIN具有传输延时的输出信号DOUT。

在一个实施例中，所述发送电路101和所述接收电路103分别集成于电隔离的电路中。在一个实施例中，所述隔离器件102包括电容对，其中每个电容Ciso的一端接收第一差分信号对PDtx和NDtx中的一个信号，另一端则提供相应的第二差分信号对PDrx和NDrx中的一个信号。

在图1的电路中，所述数字隔离系统100通过发送电路101向接收电路103传送差模信号，以实现可靠稳定的信号传输。由于传输的是差模信号，共模信号被抑制，数字隔离系统100自然具有较高的共模抑制能力。

图2示出了根据本发明一实施例的发送电路200的电路结构示意图。如图2所示，所述发送电路200包括：载波信号发生器201，具有输入端和输出端，所述输入端接收输入信号DIN，基于输入信号DIN，所述输出端输出载波信号Carr；以及差分驱动电路202，具有输入端、第一输出端和第二输出端，所述输入端耦接至载波信号发生器201的输出端接收载波信号Carr，基于载波信号Carr，所述第一输出端和第二输出端分别输出互补的第一差分信号对PDtx和NDtx。

在图2所示电路中，输入信号DIN相当于载波信号发生器201的使能信号。在一个实施例中，输入信号DIN逻辑高电平有效，即当输入信号DIN为逻辑高电平时，所述载波信号发生器201开始工作并且产生具有连续脉冲的高频载波信号Carr，也就是说载波信号Carr有效；当输入信号DIN为逻辑低电平时，所述载波信号发生器201则不工作，而输出的载波信号Carr处于高阻态。在一个实施例中，第一差分信号对PDtx和NDtx是互补的逻辑信号。当载波信号有效时，第一差分信号对PDtx和NDtx具有连续的互补脉冲，如图2所示。第一差分信号对PDtx和NDtx具有较高的转换速率和增强的传导有效性，以便通过隔离器件传输信号。

当输入信号DIN为逻辑低电平时，发送电路200不工作，几乎没有功耗。在一个实施例中，当发送电路200被使能时，信号PDtx和NDtx以起始电平开始振荡，例如，信号PDtx开始由逻辑高电平变为逻辑低电平，而信号NDtx开始由逻辑低电平变为逻辑高电平。信号PDtx和NDtx由起始电平开始跳变将使系统运行更加连贯。在某些实施例中，由于信号PDtx和NDtx的电平互补特性，接收电路端只需检测两者之一即可。

图3示出了根据本发明一实施例的接收电路300的电路结构示意图。如图3所示，接收电路300包括：第一开关SP，具有第一端、第二端和控制端，所述第一端接收第二差分信号对其中之一信号PDrx，所述控制端接收唤醒信号WK，当所述唤醒信号WK有效时，所述第二差分信号对其中之一信号PDrx从第一端传送至第二端；第二开关SN，具有第一端、第二端和控制端，所述第一端接收第二差分信号对其中之另一信号NDrx，所述控制端接收唤醒信号WK，当所述唤醒信号WK有效时，所述第二差分信号对其中之另一信号NDrx从第一端传送至第二端；差分比较器301具有唤醒端、第一输入端、第二输入端、第一输出端和第二输出端，所述唤醒端接收唤醒信号WK，所述第一输入端耦接至第一开关SP的第二端，所述第二输入端耦接至第二开关SN的第二端，基于所述唤醒信号WK、以及第一输入端和第二输入端所接收到的信号，所述第一输出端和第二输出端输出第三差分信号对PUOT和NOUT；唤醒电路302，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收数字隔离系统的输出信号DOUT，所述第二输入端和第三输入端接收第二差分信号对PDrx和NDrx，基于所述输出信号DOUT、第二差分信号对PDrx和NDrx，所述输出端输出唤醒信号WK；以及验证电路303，具有唤醒端、第一输入端、第二输入端和输出端，所述唤醒端接收唤醒信号WK，所述第一输入端和第二输入端接收第三差分信号对POUT和NOUT，基于所述唤醒信号WK、第三差分信号对POUT和NOUT，所述输出端输出输出信号DOUT。

在一个实施例中，所述唤醒电路302包括比较器。所述比较器用于检测输入的第二差分信号对PDrx和NDrx。当所述第二差分信号对PDrx和NDrx具有互补的连续的脉冲时，所述唤醒电路302输出有效的唤醒信号WK。在一个实施例中，当系统处于闲置状态时(例如当输入信号DIN为逻辑低电平时)，系统中的许多电路被强制休眠或者弱偏置。在一个实施例中，当系统处于闲置状态时，部分关键电路，如差分比较器301，处于弱偏置状态而不是完全去使能状态。所述唤醒信号WK可用于：(1)唤醒系统中的部分休眠电路，例如验证电路303；(2)增强部分弱偏置电路的偏置电流，例如差分比较器301。通过上述机制，所述数字隔离系统具有较低功耗和较短的传输延迟。在一个实施例中，当系统处于休眠状态时，误差比较器301和验证电路303均处于弱偏置状态，既可节省功耗，又可在系统唤醒时及时作出反应。本领域普通技术人员可以根据上述指示，按自身需求来选择系统中哪些电路需要休眠，哪些电路需要弱偏置。

在一个实施例中，当唤醒信号WK无效时，所述开关SP和SN被关断。此时，差分比较器301处于弱偏置状态并且验证电路303处于去使能状态以节省功耗。当唤醒信号WK有效时，所述开关SP和SN导通，第二差分信号对PDrx和NDrx通过开关SP和SN被传送至差分比较器301。在此期间，差分比较器301全偏置，并且验证电路303被使能。本领域普通技术人员应该知道，作为隔离器件的电容隔离了直流信号，因此，通过隔离器件传送至接收电路的第二差分信号对PDrx和NDrx具有小信号电平。差分比较器301将第二差分信号对PDrx和NDrx转换成具有有效逻辑电平的第三差分信号对POUT和NOUT。验证电路303进一步验证第三差分信号对POUT和NOUT是否具有连续脉冲，并且根据验证结果确定输出信号DOUT为逻辑低电平信号或者逻辑高电平信号。

在一个实施例中，开关SP和SN关断时呈现高阻态。在一个实施例中，所述开关SP和SN关断时的等效电阻约为10K欧姆～1M欧姆。在一个实施例中，开关SP和SN分别并联一阻值在10K欧姆～1M欧姆的电阻。开关SP和SN在关断时呈现高阻态可防止电容Ciso连接接收电路的一端的电压浮动导致其脱离接收电路的输入电压范围。

图4示出了根据本发明一实施例的接收电路400的电路结构示意图。如图4所示，接收电路400包括：第一开关SP，具有第一端、第二端和控制端，所述第一端接收第二差分信号对其中之一信号PDrx，所述控制端接收唤醒信号WK，当所述唤醒信号WK有效时，所述第二差分信号对其中之一信号PDrx从第一端转移至第二端；第二开关SN，具有第一端、第二端和控制端，所述第一端接收第二差分信号对其中之另一信号NDrx，所述控制端接收唤醒信号WK，当所述唤醒信号WK有效时，所述第二差分信号对其中之另一信号NDrx从第二端转移至第二端；差分比较器301具有唤醒端、第一输入端、第二输入端、第一输出端和第二输出端，所述唤醒端接收唤醒信号WK，所述第一输入端耦接至第一开关SP的第二端，所述第二输入端耦接至第二开关SN的第二端，基于所述唤醒信号WK、以及第一输入端和第二输入端所接收到的信号，所述第一输出端和第二输出端输出第三差分信号对PUOT和NOUT；唤醒电路302，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收数字隔离系统的输出信号DOUT，所述第二输入端和第三输入端接收第二差分信号对PDrx和NDrx，基于所述输出信号DOUT、第二差分信号对PDrx和NDrx，所述输出端输出唤醒信号WK；阻塞电路404，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收第二差分信号对PDrx和NDrx的平均信号CRX，第二输入端接收上限信号UTH，第三输入端接收下限信号LTH，基于所述平均信号CRX、上限信号UTH和下限信号LTH，所述阻塞电路404在输出端输出阻塞信号BLK；以及验证电路303，具有唤醒端、第一输入端、第二输入端、第三输入端和输出端，所述唤醒端接收唤醒信号WK，所述第一输入端和第二输入端接收第三差分信号对POUT和NOUT，所述第三输入端耦接至阻塞电路404的输出端接收阻塞信号BLK，基于所述唤醒信号WK、阻塞信号BLK、第三差分信号对POUT和NOUT，所述输出端输出输出信号DOUT。

差分比较器301具有较高的共模抑制能力。在共模瞬态干扰信号较慢时，差分比较器301正常工作，仅仅差分信号可以通过差分比较器301。但在共模瞬态干扰信号较快时，第二差分信号对PDrx和NDrx的共模部分将超出差分比较器301的输入电压范围，从而使差分比较器301工作失常，以致产生不可预期的结果。阻塞电路404能够使数字隔离系统避免出现上述状况。阻塞电路404检测第二差分信号对PDrx和NDrx的平均信号CRX的电压值。一旦平均信号CRX的电压值超出上限信号UTH和下限信号LTH所限定的电压值范围，阻塞电路404即产生有效的阻塞信号BLK使得验证电路303停止工作，直至平均信号CRX的值回落至上限信号UTH和下限信号LTH所限定的电压值范围。

在一个实施例中，所述阻塞电路404包括迟滞比较器。

平均信号CRX可通过对第二差分信号对PDrx和NDrx作平均运算得到。在图4所示电路中，电阻R1和R2串联连接在差分比较器301的第一输入端和第二输入端。所述平均信号CRX为电阻R1和R2的连接点的电压信号。本领域普通技术人员也可以通过其他方式得到第二差分信号对PDrx和NDrx的平均信号CRX。

在部分实施例中，图3和图4中所示的唤醒电路302被省略。在这些实施例中，开关SP和SN、差分比较器301和验证电路303的唤醒端均可去除。相应地，第二差分信号对PDrx和NDrx被直接送至差分比较器301的输入端，并且差分比较器301和验证电路303在系统上电后一直处于工作状态，即不会进入弱偏置状态或者休眠状态。

图5示出了根据本发明一实施例的验证电路500的电路结构示意图。如图5所示，验证电路500包括：使能电路501，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端分别接收第三差分信号对PUOT和NOUT，基于所述第三差分信号对POUT和NOUT，所述输出端输出使能信号KP；鉴频电路502，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端接收第三差分信号对POUT和NOUT，基于第三差分信号对POUT和NOUT，所述输出端输出复位信号RST；以及计时电路503，具有第一输入端、第二输入端和输出端，所述第一输入端接收使能信号KP，所述第二输入端接收复位信号RST，基于使能信号KP和复位信号RST，所述输出端输出数字隔离系统的输出信号DOUT。

所述复位信号RST只有在检测到第三差分信号对POUT和NOUT产生连续的互补脉冲时才会输出脉冲信号以复位后续电路，即所述复位信号RST只有在接收电路接收到有效的差分信号时才会输出脉冲信号。

所述使能电路501用于检测差分信号对POUT和NOUT。在一个实施例中，当使能电路501检测到差分信号POUT和NOUT的脉冲时，使能信号KP触发计时电路503使其开始逻辑低电平转换为逻辑高电平的计时过程。计时电路503在逻辑低电平转换为逻辑高电平的计时过程中计数复位信号RST的脉冲个数。当逻辑低电平转换为逻辑高电平的计时过程结束，输出信号DOUT即将由逻辑低电平转换为逻辑高电平的时刻，若复位信号RST的脉冲个数达到预设数量，则输出信号DOUT由逻辑低电平转换为逻辑高电平。否则，即使逻辑低电平转换为逻辑高电平的计时过程结束，输出信号DOUT也依旧保持为逻辑低电平。当数字隔离系统处于闲置状态并且输出信号DOUT为逻辑低电平时，计时电路503被复位并且不处理任何脉冲信号。当计时电路503被使能信号KP触发时，计时电路503重新开始计时过程。同时，当逻辑低电平转换为逻辑高电平的计时过程结束并且输出信号DOUT跳转为逻辑高电平后，计时电路503将立即开始逻辑高电平转换为逻辑低电平的计时过程。在逻辑高电平转换为逻辑低电平的计时过程中，一量检测到复位信号RST的脉冲，该计时过程立即停止，直至复位信号RST的脉冲消失。在逻辑高电平转换为逻辑低电平的计时过程中，若计时电路503未检测到复位信号RST的脉冲，则在计时过程完成后，输出信号DOUT转换为逻辑低电平。

图6示出了根据本发明一实施例的验证电路600的电路结构示意图。相比于图5所示的验证电路500，图6所示的验证电路600中的计时电路603进一步包括第三输入端，所述第三输入端接收阻塞信号BLK。当共模瞬态干扰信号较快时，阻塞信号BLK暂时停止或复位计时电路603。也就是说，在共模瞬态干扰信号较快时，输出信号DOUT的值保持不变。

图7示出了根据本发明一实施例的计时电路700的电路结构示意图。如图7所示，所述计时电路700包括：逻辑电路701，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收复位信号RST，所述第二输入端接收使能信号KP，所述第三输入端接收数字隔离系统的输出信号DOUT，基于复位信号RST、使能信号KP和输出信号DOUT，所述逻辑电路701在输出端输出开关控制信号GT；电流源IT，用于提供电流；电容CT，耦接在电流源IT和参考地之间；放电开关MT，与电容CT并联，其中放电开关MT具有控制端接收开关控制信号GT，所述放电开关MT在开关控制信号GT的控制下导通或者关断；比较器702，具有第一输入端、第二输入端和输出端，所述第一输入端耦接至电容CT接收电容电压信号VCT，所述第二输入端接收基准信号Vref，基于所述电容电压信号VCT和基准信号，所述输出端输出时钟信号CLK；脉冲计数电路703，具有输入端和输出端，所述输入端接收复位信号RST，基于所述复位信号RST，所述脉冲计数电路703在输出端输出脉冲检测信号PRD；以及D触发器704，具有输入端“D”，时钟端“C”和输出端“Q”，所述输入端“D”接收脉冲检测信号PRD，所述时钟端“C”耦接至比较器702接收时钟信号CLK，基于所述脉冲检测信号PRD和时钟信号CLK，所述输出端“Q”输出数字隔离系统的输出信号DOUT。

在一个实施例中，当输出信号DOUT为逻辑低电平时，一旦使能信号KP产生脉冲，开关控制信号GT立即控制放电开关MT关断。此时，电流源IT对电容CT充电，直至电容电压信号VCT的值升至比较器702内部的基准信号Vref的值。此时，比较器702输出时钟信号CLK，D触发器704将输入端“D”处的脉冲检测信号PRD传送至输出端“Q”。所述D触发器包括边沿触发器和电平触发器。在一个实施例中，脉冲计数电路703包括用于给复位信号RST的脉冲计数的寄存器。在一个实施例中，当复位信号RST的脉冲个数达到预设值时，脉冲检测信号PRD跳变为逻辑高电平。当计时电路的计时结束时，脉冲检测信号PRD被传送至D触发器的输出端“Q”。若由于差分信号并无连续互补脉冲导致复位信号RST并无脉冲或者脉冲个数未达到预设值，则脉冲检测信号PRD为逻辑低电平，并且输出信号DOUT也同样为逻辑低电平。一旦输出信号DOUT翻转为逻辑高电平，开关控制信号GT关断放电开关MT，开始逻辑高电平转换为逻辑低电平的计时过程。在逻辑高电平转换为逻辑低电平的计时过程中，若是复位信号RST产生任何脉冲，则放电开关MT被导通，而逻辑高电平转换为逻辑低电平的计时过程停止。直至复位信号RST的脉冲消失后，逻辑高电平转换为逻辑低电平的计时过程重新开始。若在逻辑高电平转换为逻辑低电平的计时过程中，未检测到复位信号RST的脉冲，则计时电路700最终计时结束，输出信号DOUT由逻辑高电平转换为逻辑低电平。

所述逻辑电路701可能包括多种能实现上述功能的电路。本领域普通技术人员也可根据上述描述，应用VHDL语言等硬件描述语言来自动生成逻辑电路。在一个实施例中，所述逻辑电路701还包括第四输入端，所述第四输入端接收阻塞信号BLK。当阻塞信号BLK有效时，即系统受至快速共模信号干扰时，所述逻辑电路701输出有效的开关控制信号GT导通开关MT，将电容CT放电。

在一个实施例中，在逻辑低电平转换为逻辑高电平的计时过程中，一旦复位信号RST有脉冲产生，计时电路700将脉冲检测信号PRD转变为逻辑高电平。而在另外的实施例中，在逻辑低电平转换为逻辑高电平的计时过程中，计时电路700只有在检测到复位信号RST有两个或两个以上脉冲的时候才会将脉冲检测信号PRD转变为逻辑高电平。检测复位信号RST的脉冲数与系统的共模瞬态抗扰度相关。将脉冲检测信号PRD转换为逻辑高电平所需要检测到复位信号RST的脉冲数越多，则系统的共模瞬态抗扰度越好。但是相应地，输出信号DOUT由逻辑低电平转换为逻辑高电平的过程所需要的验证时间越长，或者载波信号Carr的频率越高。在一个实施例中，在逻辑低电平转换为逻辑高电平的计时过程中，一旦复位信号RST产生脉冲，计时过程即刻完成。

图8示出了根据本发明一实施例的数字隔离系统的控制方法800的流程图。所述数字隔离系统包括发送电路、隔离器件和接收电路。如图8所示，控制方法800包括：步骤801，检测输入信号DIN是否处于第一逻辑状态，若是，则跳转至步骤802，否则，跳转至步骤803；步骤802，根据输入信号DIN生成第一差分信号对PDtx和NDtx；步骤803，将发送电路去使能，并且设置第一差分信号对PDtx和NDtx处于高阻态；步骤804，通过隔离器件将第一差分信号对PDtx和NDtx转换成第二差分信号对PDrx和NDrx传送至接收电路；步骤805，将具有小信号电平的第二差分信号对PDrx和NDrx转换成具有有效逻辑电平的第三差分信号对POUT和NOUT，并且根据第三差分信号对POUT和NOUT是否具有互补的连续脉冲来产生复位信号RST；步骤806，检测输出信号DOUT是否处于第二逻辑状态，若是，跳转至步骤807，否则跳转至步骤808；步骤807，开始一段预设的计时过程，并且在计时结束后将输出信号DOUT转变为第一逻辑状态；步骤808，开始一段预设的计时过程，并且在计时结束后将输出信号DOUT保持为第二逻辑状态；步骤809，检测计时过程是否结束，若是，跳转至步骤810，否则回到步骤805；步骤810，设置接收电路进入休眠状态；步骤811，在步骤807后跳回至步骤806。

在一个实施例中，所述第一逻辑状态包括逻辑高电平状态，所述第二逻辑状态包括逻辑低电平状态。同时，所述计时过程包括由逻辑低电平转换为逻辑高电平的计时过程和由逻辑高电平转换为逻辑低电平的计时过程。

在一个实施例中，所述控制方法800进一步包括步骤812，当受到快速共模瞬态干扰时，重置计时过程。

在一个实施例中，所述控制方法800进一步包括：在第二差分信号对PDrx和NDrx并无脉冲时，将接收电路置于弱偏置状态。

在一个实施例中，所述控制方法800进一步包括：在第二差分信号对PDrx和NDrx并无脉冲时，将接收电路置于低功耗状态。

虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种数字隔离系统，包括：

发送电路，具有输入端、第一输出端和第二输出端，所述输入端接收数字隔离系统的输入信号，基于所述输入信号，所述发送电路在第一输出端和第二输出端产生第一差分信号对；

隔离器件，具有第一输入端、第二输入端、第一输出端和第二输出端，所述隔离器件的第一输入端和第二输入端分别耦接至发送电路的第一输出端和第二输出端接收第一差分信号对，基于所述第一差分信号对，所述隔离器件的第一输出端和第二输出端输出第二差分信号对；以及

接收电路，具有第一输入端、第二输入端和输出端，所述第一输入端和第二输入端分别耦接至隔离器件的第一输出端和第二输出端接收第二差分信号对，基于第二差分信号对，所述接收电路在输出端提供数字隔离系统的输出信号；

其中，所述接收电路将第二差分信号对转换成具有有效逻辑电平值的第三差分信号对，并且基于第三差分信号对，所述接收电路生成与数字隔离系统输入信号一致但相对于输入信号具有一定传输延时的数字隔离系统的输出信号。

2.如权利要求1所述的数字隔离系统，其中所述发送电路包括：

载波信号发生器，具有输入端和输出端，所述载波信号发生器的输入端接收数字隔离系统的输入信号，基于输入信号，所述载波信号发生器的输出端输出载波信号；以及

差分驱动电路，具有输入端、第一输出端和第二输出端，所述差分驱动电路的输入端耦接至载波信号发生器的输出端接收载波信号，基于载波信号，所述差分驱动电路的第一输出端和第二输出端分别输出互补的第一差分信号对。

3.如权利要求1所述的数字隔离系统，其中所述接收电路包括：

差分比较器，具有第一输入端、第二输入端、第一输出端和第二输出端，所述差分比较器的第一输入端和第二输入端分别接收第二差分信号对，基于第二差分信号对，所述差分比较器的第一输出端和第二输出端输出第三差分信号对；以及

验证电路，第一输入端、第二输入端和输出端，所述验证电路的第一输入端和第二输入端接收第三差分信号对，基于第三差分信号对，所述验证电路的输出端输出数字隔离系统的输出信号。

4.如权利要求3所述的数字隔离系统，其中，所述接收电路包括：

唤醒电路，具有第一输入端、第二输入端、第三输入端和输出端，所述唤醒电路的第一输入端接收数字隔离系统的输出信号，所述唤醒电路的第二输入端和第三输入端接收第二差分信号对，基于所述输出信号、第二差分信号对，所述唤醒电路的输出端输出唤醒信号；

差分比较器具有唤醒端、第一输入端、第二输入端、第一输出端和第二输出端，所述差分比较器的唤醒端接收唤醒信号，所述差分比较器的第一输入端和第二输入端接收第二差分信号对，基于所述唤醒信号以及第二差分信号对，所述差分比较器的第一输出端和第二输出端输出第三差分信号对；以及

验证电路，具有唤醒端、第一输入端、第二输入端和输出端，所述验证电路的唤醒端接收唤醒信号，所述验证电路的第一输入端和第二输入端接收第三差分信号对，基于所述唤醒信号和第三差分信号对，所述验证电路的输出端输出数字隔离系统的输出信号。

5.如权利要求3或4任一项所述的数字隔离系统，其中所述验证电路包括：

使能电路，具有第一输入端、第二输入端和输出端，所述使能电路的第一输入端和第二输入端分别接收第三差分信号对，基于所述第三差分信号对，所述使能电路的输出端输出使能信号；

鉴频电路，具有第一输入端、第二输入端和输出端，所述鉴频电路的第一输入端和第二输入端接收第三差分信号对，基于第三差分信号对，所述鉴频电路的输出端输出复位信号；以及

计时电路，具有第一输入端、第二输入端和输出端，所述计时电路的第一输入端接收使能信号，所述计时电路的第二输入端接收复位信号，基于使能信号和复位信号，所述计时电路的输出端输出数字隔离系统的输出信号。

6.如权利要求5所述的数字隔离系统，其中所述计时电路包括：

逻辑电路，具有第一输入端、第二输入端、第三输入端和输出端，所述逻辑电路的第一输入端接收复位信号，所述逻辑电路的第二输入端接收使能信号，所述逻辑电路的第三输入端接收数字隔离系统的输出信号，基于复位信号、使能信号和输出信号，所述逻辑电路的输出端输出开关控制信号；

电流源，用于提供电流；

电容，耦接在电流源和参考地之间；

放电开关，与电容并联，其中放电开关具有控制端接收开关控制信号，所述放电开关在开关控制信号的控制下导通或者关断；

比较器，具有输入端和输出端，所述比较器的输入端耦接至电容接收电容电压信号，基于所述电容电压信号，所述比较器的输出端输出时钟信号；

脉冲计数电路，具有输入端和输出端，所述脉冲计数电路的输入端接收复位信号，基于所述复位信号，所述脉冲计数电路的输出端输出脉冲检测信号；以及

D触发器，具有输入端，时钟端和输出端，所述D触发器的输入端接收脉冲检测信号，所述D触发器的时钟端耦接至比较器接收时钟信号，基于所述脉冲检测信号和时钟信号，所述D触发器的输出端输出数字隔离系统的输出信号。

7.一种数字隔离系统的控制方法，其中所述数字隔离系统包括发送电路、隔离器件和接收电路，所述控制方法包括：

检测输入信号是否处于第一逻辑状态，若是，则根据输入信号生成第一差分信号对，否则，将发送电路去使能，并且设置第一差分信号对处于高阻态；

通过隔离器件将第一差分信号对转换成第二差分信号对传送至接收电路；

将具有小信号电平的第二差分信号对转换成具有有效逻辑电平的第三差分信号对，并且根据第三差分信号对是否具有互补的连续脉冲来产生复位信号；

检测数字隔离系统的输出信号是否处于第二逻辑状态，若是，则开始一段预设的计时过程，并且在计时结束后将数字隔离系统的输出信号转变为第一逻辑状态；否则，开始一段预设的计时过程，并且在计时结束后将输出信号保持为第二逻辑状态；

检测计时过程是否结束，若是，设置接收电路进入休眠状态，否则，将具有小信号电平的第二差分信号对转换成具有有效逻辑电平的第三差分信号对，并且根据第三差分信号对是否具有互补的连续脉冲来产生复位信号；以及

检测数字隔离系统的输出信号在计时过程结束后是否处于第一逻辑状态，若是，则开始一段预设的计时过程，并且在计时结束后将输出信号转变为第二逻辑状态，否则，设置接收电路进入休眠状态。

8.一种数字隔离系统的接收电路，所述数字隔离系统还包括用于将输入信号转换成第一差分信号对的发送电路和用于将第一差分信号对转换成第二差分信号对的隔离器件，所述接收电路包括：

差分比较器，具有第一输入端、第二输入端、第一输出端和第二输出端，所述差分比较器的第一输入端和第二输入端分别接收第二差分信号对，基于第二差分信号对，所述差分比较器的第一输出端和第二输出端输出第三差分信号对；以及

验证电路，第一输入端、第二输入端和输出端，所述验证电路的第一输入端和第二输入端接收第三差分信号对，基于第三差分信号对，所述验证电路的输出端输出数字隔离系统的输出信号。

9.如权利要求8所述的接收电路，还包括：

唤醒电路，具有第一输入端、第二输入端、第三输入端和输出端，所述唤醒电路的第一输入端接收数字隔离系统的输出信号，所述唤醒电路的第二输入端和第三输入端接收第二差分信号对，基于所述输出信号、第二差分信号对，所述唤醒电路的输出端输出唤醒信号；

差分比较器具有唤醒端、第一输入端、第二输入端、第一输出端和第二输出端，所述差分比较器的唤醒端接收唤醒信号，所述差分比较器的第一输入端和第二输入端接收第二差分信号对，基于所述唤醒信号以及第二差分信号对，所述差分比较器的第一输出端和第二输出端输出第三差分信号对；以及

验证电路，具有唤醒端、第一输入端、第二输入端和输出端，所述验证电路的唤醒端接收唤醒信号，所述验证电路的第一输入端和第二输入端接收第三差分信号对，基于所述唤醒信号和第三差分信号对，所述验证电路的输出端输出数字隔离系统的输出信号。

10.如权利要求8或9任一项所述的接收电路，其中所述验证电路包括：

使能电路，具有第一输入端、第二输入端和输出端，所述使能电路的第一输入端和第二输入端分别接收第三差分信号对，基于所述第三差分信号对，所述使能电路的输出端输出使能信号；

鉴频电路，具有第一输入端、第二输入端和输出端，所述鉴频电路的第一输入端和第二输入端接收第三差分信号对，基于第三差分信号对，所述鉴频电路的输出端输出复位信号；以及

计时电路，具有第一输入端、第二输入端和输出端，所述计时电路的第一输入端接收使能信号，所述计时电路的第二输入端接收复位信号，基于使能信号和复位信号，所述计时电路的输出端输出数字隔离系统的输出信号。