CN107979366B - 差分信号发生电路及电子系统 - Google Patents

差分信号发生电路及电子系统 Download PDF

Info

Publication number
CN107979366B
CN107979366B CN201610919518.4A CN201610919518A CN107979366B CN 107979366 B CN107979366 B CN 107979366B CN 201610919518 A CN201610919518 A CN 201610919518A CN 107979366 B CN107979366 B CN 107979366B
Authority
CN
China
Prior art keywords
voltage signal
signal
switch
differential
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610919518.4A
Other languages
English (en)
Other versions
CN107979366A (zh
Inventor
郭振业
苏振江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610919518.4A priority Critical patent/CN107979366B/zh
Publication of CN107979366A publication Critical patent/CN107979366A/zh
Application granted granted Critical
Publication of CN107979366B publication Critical patent/CN107979366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种差分信号发生电路及电子系统，差分信号发生电路包括：差分信号发生单元，在控制信号的作用下，生成差分正压信号和差分负压信号，还输出共模电压信号；误差放大单元，适于放大第一参考电压信号和共模电压信号幅度之差；压控电流源，适于根据误差放大单元输出的误差电压输出下拉电流，下拉电流用于调控共模电压信号幅度；高阻检测单元，接收第二参考电压信号，适于当差分信号发生单元的输出端处于高阻态时，对共模电压信号上拉或下拉，还适于比较第二参考电压信号和共模电压信号并生成使能信号；第一开关单元，其两端分别接收第一参考电压信号和共模电压信号，适于在使能信号的作用下导通或者关断。本发明方案可以提高生成的差分信号的质量。

Description

差分信号发生电路及电子系统
技术领域
本发明涉及电子电路技术领域，特别涉及一种差分信号发生电路及电子系统。
背景技术
在高速电路设计中，由于抗干扰能力强，能有效抑制电磁干扰，差分信号(Differential Signal)的应用逐渐广泛。差分信号是电路驱动端发送的两个等值、反相的信号，电路接收端通过比较两个等值、反相的信号电压的差值来判断差分信号的逻辑状态为“0”还是“1”。在非理想状态下，由于温漂等非理想因素导致差分信号具有共模电压(Common Mode Voltage)。一对差分信号的共模电压为两个差分信号的幅度的平均值。
在现代高速差分信号传输协议对差分信号有一定的要求。例如，移动工业处理器接口(Mobile Industry Processor Interface，MIPI)协议，MIPI协议除了要求所传输的差分信号的差模电压为200mV外，还要求差分信号的共模电压为200mV。因此，在生成一对差分信号时，需要对其共模电压进行检测和调控，使之满足传输协议的要求。
然而，现有技术的差分信号发生电路生成的差分信号质量不佳，表现为其产生的差分信号的波形一般具有尖峰，当所述尖峰较大时，将对应用所述差分信号的传输协议中数据传输的准确性产生严重影响。
发明内容
本发明解决的技术问题是如何提高差分信号发生电路生成的差分信号的质量。
为解决上述技术问题，本发明实施例提供一种差分信号发生电路，包括：差分信号发生单元，在控制信号的作用下，其第一输出端生成差分正压信号，其第二输出端输出差分负压信号，所述差分信号发生单元还适于输出共模电压信号，所述共模电压信号的幅度等于所述差分正压信号和差分负压信号的共模电压；误差放大单元，适于对第一参考电压信号和所述共模电压信号幅度之差进行放大；压控电流源，耦接所述差分信号发生单元，适于根据所述误差放大单元所输出的误差电压输出下拉电流，所述下拉电流用于调控所述共模电压信号的幅度；还包括：高阻检测单元，接收第二参考电压信号，适于当所述差分信号发生单元的第一输出端和第二输出端处于高阻态时，对所述共模电压信号进行上拉或下拉，还适于比较所述第二参考电压信号和所述共模电压信号，并根据比较结果生成使能信号；第一开关单元，所述第一开关单元的两端分别接收所述第一参考电压信号和共模电压信号，适于在所述使能信号的作用下导通或者关断。
可选地，所述高阻检测单元包括：上拉电路，适于上拉所述共模电压信号；第一比较器，适于比较所述共模电压信号和所述第二参考电压信号的幅度，并根据比较结果直接或者间接地输出所述使能信号。
可选地，所述高阻检测单元还包括缓存器，所述第一比较器的输出端经由所述缓存器输出所述使能信号。
可选地，所述上拉电路包括第一阻抗单元，所述第一阻抗单元的第一端接收所述共模电压信号，所述第一阻抗单元的第二端耦接电源。
可选地，所述第二参考电压信号的电压值大于所述第一参考电压信号的电压值。
可选地，当所述上拉电路将所述共模电压信号的幅度上拉至大于所述第二参考电压信号的幅度时，所述使能信号控制所述第一开关单元导通，使得所述共模电压信号的幅度下降；当所述共模电压信号的幅度下降至小于所述第二参考电压信号的幅度时，所述使能信号控制所述第一开关单元关断，所述上拉电路上拉所述共模电压信号。
可选地，所述高阻检测单元包括：下拉电路，适于下拉所述共模电压信号；第二比较器，适于比较所述共模电压信号和所述第三参考电压信号的幅度，并根据比较结果直接或者间接地输出所述使能信号。
可选地，所述第三参考电压信号的电压值小于所述第一参考电压信号的电压值。
可选地，所述差分信号发生单元包括：阻抗相等的第二阻抗单元和第三阻抗单元，所述第二阻抗单元的第一端耦接所述第三阻抗单元的第一端并输出所述共模电压信号，所述第二阻抗单元的第二端耦接所述差分信号发生单元的第一输出端，所述第三阻抗单元的第二端耦接所述差分信号发生单元的第二输出端；第二开关单元，接收第一电流和所述控制信号，在所述控制信号的作用下，所述第二开关单元适于按照第一方向或者第二方向传输所述第一电流至所述第二阻抗单元和第三阻抗单元，或者断开所述第一电流与所述第二阻抗单元和第三阻抗单元之间的通路，其中，所述第一方向为所述第二阻抗单元的第二端至所述第三阻抗单元的第二端的方向，所述第二方向为所述第三阻抗单元的第二端至所述第二阻抗单元的第二端的方向
可选地，所述第二开关单元包括第一开关、第二开关、第三开关和第四开关；其中，所述第一开关的第一端耦接所述第三开关的第一端并接收所述第一电流；所述第二开关的第一端耦接所述第四开关的第一端和所述压控电流源；所述第一开关的第二端耦接所述第四开关的第二端和所述第二阻抗单元的第二端；所述第三开关的第二端耦接所述第二开关的第二端和所述第三阻抗单元的第二端。
可选地，所述控制信号适于控制所述第一开关和第二开关导通，所述第三开关和第四开关关断；或者，所述控制信号适于控制所述第一开关和第二开关关断，所述第三开关和第四开关导通；或者，所述控制信号适于控制所述第一开关、第二开关、第三开关和第四开关关断。
可选地，所述差分信号发生单元还包括电流源，适于提供所述第一电流。
可选地，所述误差放大单元包括运放，所述运放的正输入端接收所述第一参考电压信号，所述运放的负输入端接收所述第二参考电压信号，所述运放的输出端耦接所述压控电流源。
可选地，所述压控电流源包括NMOS管，所述NMOS管的栅极耦接所述误差放大单元的输出端，所述NMOS管的源极和体电极接地，所述NMOS管的漏极耦接所述差分信号发生单元。
为解决上述技术问题，本发明实施例还提供一种电子系统，包括以上所述的差分信号发生电路。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提出一种差分信号发生电路，可以包括差分信号发生单元、误差放大单元、压控电流源、高阻检测单元和第一开关单元；其中，差分信号发生单元生成差分正压信号和差分负压信号，还输出共模电压信号，所述共模电压信号的幅度等于所述差分正压信号和差分负压信号的共模电压；误差放大单元，适于对第一参考电压信号和所述共模电压信号幅度之差进行放大；压控电流源，适于根据所述误差放大单元所输出的误差电压输出下拉电流，所述下拉电流用于调控所述共模电压信号的幅度；高阻检测单元，接收第二参考电压信号，适于当所述差分信号发生单元的第一输出端和第二输出端处于高阻态时，对所述共模电压信号进行上拉或下拉，还适于比较所述第二参考电压信号和所述共模电压信号，并根据比较结果生成使能信号；第一开关单元，所述第一开关单元的两端分别接收所述第一参考电压信号和共模电压信号，适于在所述使能信号的作用下导通或者关断。本实施例差分信号发生电路处于高阻态时，通过所述高阻检测单元和第一开关单元的配合工作，可以将所述共模电压信号的幅度控制在第一参考电压信号和第二参考电压信号的幅度之间，使得所述下拉电流的大小不会过大或者过小。当所述差分信号发生电路由高阻态切换到工作状态时，可以避免所述下拉电流的急速变化引起的电流尖峰，以提高差分信号发生单元生成的差分正压信号和差分负压信号的信号质量。
附图说明
图1是一种差分信号的共模电压的示意图。
图2是一种处于工作状态的差分信号发生电路的电路图。
图3是一种处于高阻态的差分信号发生电路的电路图。
图4是图3所示的差分信号发生电路由高阻态切换至工作状态时所输出的差分信号的仿真图。
图5是本发明实施例差分信号发生电路的示意性结构框图。
图6是图3所示的本发明实施例的差分信号发生电路由高阻态切换至工作状态时所输出的差分信号的仿真对比图。
图7是本发明实施例差分信号发生电路在高阻态时共模电压信号和使能信号的仿真图。
图8是本发明实施例差分信号发生电路的一种电路图。
图9是本发明实施例差分信号发生电路的另一种电路图。
具体实施方式
如背景技术部分所述，现有技术的差分信号发生电路生成的差分信号质量不佳，对应用所述差分信号的传输协议中数据传输的准确性产生严重影响。
本申请发明人对差分信号以及一种差分信号发生电路进行了原理分析和信号仿真。
由于现代的高速差分信号传输协议对差分信号有一定的要求，例如，可以要求，例如MIPI协议，要求差分信号的差模电压和共模电压均为200mV。如图1所示，图示中的一对差分信号的共模电压VCM约为(0.1V+0.3V)/2＝0.2V。
图2是一种差分信号发生电路的电路图。如图2所示的差分信号发生电路100可以包括电流源U1、开关S1至S4、第一电阻R1和第二电阻R2以及共模电压调控电路(图未示)；所述共模电压调控电路可以包括运放OP和压控电流源N1。可以通过控制所述开关S1至S4导通与关断，所述电流源U1流经第一电阻R1和第二电阻R2的方向不同，此时，差分信号发生电路处于工作状态；差分信号发生电路100生成一对差分信号VP和VN。当开关S1和开关S2导通且开关S3和开关S4关断时，VP＞VN，差分信号可以表示逻辑“1”；当开关S1和开关S2关断且开关S3和开关S4导通时，VP＜VN，差分信号可以表示逻辑“0”。所述第一电阻和第二电阻的阻值相等，因此，于所述第一电阻和第二电阻之间输出的共模电压信号VCM的幅度即为所述一对差分信号VP和VN的共模电压。所述运放OP比较参考电压信号VREF和所述共模电压信号VCM，对其幅度差进行检测和放大，并将其输出电压作为压控电流源N1的控制电压，压控电流源N1输出的下拉电流用于将所述共模电压信号VCM的幅度调整至与所述参考电压信号VREF的幅度相等。
如图3所示，当所述开关S1至S4受控全部关断时，差分信号发生电路100的输出端处于高阻态，可以称之为：差分信号发生电路100处于高阻态。由于差分信号发生电路100在高阻态时，其输出端的电平是浮动不定的，在差分信号发生电路100由高阻态受控切换至工作状态时，可能使得所述一对差分信号VP和VN上出现电流尖峰(Current Spike)，这严重影响了所述一对差分信号VP和VN的信号质量，进而影响使用所述差分信号VP和VN的传输协议的稳定性。
针对差分信号发生电路100，由于其在高阻态时，其输出端的电平浮动不定，在其受控由高阻态切换至工作状态时，可能使得所述一对差分信号VP和VN上出现电流尖峰(Current Spike)，这严重影响了所述一对差分信号VP和VN的信号质量。
继续参照图2和图3，所述共模电压调控电路适于根据参考电压信号VREF调控共模电压信号VCM，使二者电压值趋于相等；当参考电压信号VREF小于共模电压信号VCM时，运放OP的输出电压较高，压控电流源N1对共模电压信号VCM提供较大的下拉电流，使得共模电压信号VCM被下拉；反之，当参考电压信号VREF大于共模电压信号VCM时，运放OP的输出电压较低，压控电流源N1对共模电压信号VCM提供较低的下拉电流，由于电流源(电流源U1和压控电流源N1)之间的竞争关系，所述共模电压信号VCM的电压被抬高。然而，当所述开关S1至S4全部受控断开时，因此，所述差分信号发生电路100不对外输出差分信号，其输出端处于高阻态，这使得共模电压信号VCM的电压值是浮动不定的，使得运放OP无法工作于正常的静态工作点，所述运放OP输出的电压过高或者过低，所述压控电流源N1的输出的下拉电流过大或者过小；而一旦差分信号发生电路100受控恢复到工作状态，共模电压信号VCM恢复正常，所述压控电流源N1输出的下拉电流恢复至正常的电流范围，那么，在所述一对差分信号稳定之前，所述压控电流源N1输出的下拉电流从异常到正常，就会在共模电压信号VCM上形成一个电流尖峰，并且将其耦合到所述一对差分信号VP和VN上。所述电流尖峰耦合至所述一对差分信号的效果可参照图4(图4是差分信号发生电路100处于高阻态时共模电压信号VCM过低的情况)，这将严重影响所述一对差分信号的信号质量。
针对以上所述的技术问题，本发明实施例提出一种差分信号发生电路，使得在高阻态转换为工作状态时，消除差分信号上的电流尖峰，以保证差分信号的信号质量。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
如图5所示，本发明实施例差分信号发生电路200可以包括差分信号发生单元10、误差放大单元20、压控电流源30、高阻检测单元40和第一开关单元50。
其中，所述差分信号发生单元10在控制信号CS的作用下，其第一输出端生成差分正压信号VP，其第二输出端输出差分负压信号VN，所述差分正压信号VP和差分负压信号VN根据其幅度不同，代表着不同的数字逻辑；所述差分信号发生单元10还适于输出共模电压信号VCM，所述共模电压信号VCM的幅度等于所述差分正压信号VP和差分负压信号VN的共模电压。
所述误差放大单元20适于对第一参考电压信号VREF1和所述共模电压信号VCM幅度之差进行放大，并输出误差电压VE。
所述压控电流源30耦接所述差分信号发生单元10，适于根据所述误差放大单元20所输出的所述误差电压VE输出下拉电流Idrop，所述下拉电流Idrop用于调控所述共模电压信号VCM的幅度。
所述高阻检测单元40接收第二参考电压信号VREF2，适于当所述差分信号发生单元10的第一输出端和第二输出端处于高阻态时，对所述共模电压信号VCM进行上拉或下拉，还适于比较所述第二参考电压信号VREF2和所述共模电压信号VCM，并根据比较结果生成使能信号EN。
所述第一开关单元50的两端分别接收所述第一参考电压信号VREF1和共模电压信号VCM，适于在所述使能信号EN的作用下导通或者关断。
参照图6的仿真图所示，在所述控制信号CS控制差分信号发生电路200从高阻态切换至工作状态的瞬间，本发明实施例差分信号发生电路200相比于差分信号发生电路100，其生成的一对差分信号VP和VN信号平稳，未耦合电流尖峰，信号质量较佳。
在具体实施中，如图7的仿真图所示，为了达到本发明实施例的技术效果，当差分信号发生电路200处于高阻态时，通过所述高阻检测单元40和第一开关单元50的配合工作，可以将所述共模电压信号VCM的幅度控制在第一参考电压信号VREF1和第二参考电压信号VREF2的幅度之间，所述使能信号EN随着共模电压信号VCM幅度的上升和下降表现为逻辑高电平和逻辑低电平，使得所述第一开关单元50交替导通和关断，也使得所述误差放大单元20可以工作于正常状态，所述下拉电流Idrop的大小不会过大或者过小。当所述差分信号发生电路由高阻态切换到工作状态时，可以避免所述下拉电流Idrop的急速变化引起的电流尖峰，以提高差分信号发生电路200生成的差分正压信号VP和差分负压信号VN的信号质量。
以下综合图7、图8和图9对本发明实施例差分信号发生电路的具体实施方式进行说明。
在一具体实施例中，差分信号发生电路300中的高阻检测单元401可以包括上拉电路(图未示)和第一比较器CMP1。其中，所述上拉电路适于上拉所述共模电压信号VCM；所述第一比较器CMP1适于比较所述共模电压信号VCM和所述第二参考电压信号VREF2的幅度，并根据比较结果直接或者间接地输出所述使能信号EN。
为了使得所述共模电压信号VCM的幅度满足图7所示的共模电压信号VCM的变化趋势，所述第二参考电压信号VREF2的电压值大于所述第一参考电压信号VREF1的电压值，例如所述第一参考电压信号为200mV，所述第二参考电压信号为300mV。
在具体实施中，所述上拉电路可以包括第一阻抗单元R3，所述第一阻抗单元R3的第一端接收所述共模电压信号VCM，所述第一阻抗单元R3的第二端耦接电源。
其中，所述第一阻抗单元可以为电阻，其阻值可以较大，例如几十千欧，所述上拉电路对所述共模电压信号VCM形成弱上拉，也即在所述差分信号发生电路300处于工作状态时，所述上拉电路不影响所述差分信号发生单元10的正常工作。
在具体实施中，所述高阻检测单元401还包括但不限定于缓存器BUF，所述第一比较器CMP1的输出端经由所述缓存器BUF输出所述使能信号EN，所述缓存器BUF可以起到阻抗匹配的作用。
当所述上拉电路将所述共模电压信号VCM的幅度上拉至大于所述第二参考电压信号VREF2的幅度时，所述使能信号EN控制所述第一开关单元50导通，使得所述共模电压信号VCM被充电使得其幅度下降；当所述共模电压信号VCM的幅度下降至小于所述第二参考电压信号VREF2的幅度时，所述使能信号EN控制所述第一开关单元50关断，所述共模电压信号VCM被放电，所述上拉电路上拉所述共模电压信号VCM。
参照图5和图8所示，所述差分信号发生单元10可以包括阻抗相等的第二阻抗单元R2和第三阻抗单元R3以及第二开关单元(图未示)。
其中，所述第二阻抗单元R2的第一端耦接所述第三阻抗单元R3的第一端并输出所述共模电压信号VCM，所述第二阻抗单元R2的第二端耦接所述差分信号发生单元10的第一输出端，所述第三阻抗单元R3的第二端耦接所述差分信号发生单元10的第二输出端。
所述第二开关单元接收第一电流(图未示)和所述控制信号CS，在所述控制信号CS的作用下，所述第二开关单元适于按照第一方向或者第二方向传输所述第一电流至所述第二阻抗单元R2和第三阻抗单元R3，或者断开所述第一电流与所述第二阻抗单元R2和第三阻抗单元R3之间的通路，其中，所述第一方向为所述第二阻抗单元R2的第二端至所述第三阻抗单元R3的第二端的方向，所述第二方向为所述第三阻抗单元R3的第二端至所述第二阻抗单元R2的第二端的方向。
在具体实施中，所述第二开关单元可以包括第一开关S1、第二开关S2、第三开关S3和第四开关S4；其中，所述第一开关S1的第一端耦接所述第三开关S3的第一端并接收所述第一电流；所述第二开关S2的第一端耦接所述第四开关S4的第一端和所述压控电流源30；所述第一开关S1的第二端耦接所述第四开关S4的第二端和所述第二阻抗单元R2的第二端；所述第三开关S3的第二端耦接所述第二开关S2的第二端和所述第三阻抗单元R3的第二端。
在具体实施中，所述控制信号CS适于控制所述第一开关S1和第二开关S2导通，所述第三开关S3和第四开关S4关断，此时，所述差分信号发生电路200处于工作状态，且所述差分正压信号VP的幅度大于所述差分负压信号VN的幅度；或者，所述控制信号CS适于控制所述第一开关S1和第二开关S2关断，所述第三开关S3和第四开关S4导通，此时，所述差分信号发生电路200处于工作状态，且所述差分正压信号VP的幅度小于所述差分负压信号VN的幅度；或者，所述控制信号CS适于控制所述第一开关S1、第二开关S2、第三开关S3和第四开关S4关断，此时，所述差分信号发生电路200处于高阻态。
在具体实施中，所述差分信号发生单元10还可以包括但不限定于电流源U1，适于提供所述第一电流。
在具体实施中，所述误差放大单元20可以包括运放OP，所述运放OP的正输入端接收所述第一参考电压信号VREF1，所述运放OP的负输入端接收所述第二参考电压信号VREF2，所述运放OP的输出端耦接所述压控电流源30。需要说明的是，当所述误差放大单元20为运放时，可以为差分放大器，例如仪表放大器；此外，所述误差放大单元20并不限定于运放，还可以是其他可以检测压差的任意电路，此处不进行特殊限制。
其中，所述运放OP可以是跨导运算放大器(Operational TransconductanceAmplifier，OTA)，或者其他常规的运算放大器，此处不进行特殊限制。
在具体实施中，所述压控电流源30包括NMOS管N1，所述NMOS管N1的栅极耦接所述误差放大单元20的输出端，所述NMOS管N1的源极和体电极接地，所述NMOS管N1的漏极耦接所述差分信号发生单元10。
需要说明的是，所述压控电流源30并不限定于NMOS管，还可以为PMOS管，或者其他可以通过电压控制其输出电流的电子器件或者组合电路，此处不进行特殊限制。
参照图9所示，在另一具体实施例中，差分信号发生电路400中的高阻检测单元402可以包括下拉电路(图未示)和第二比较器CMP2。其中，所述下拉电路适于下拉所述共模电压信号VCM；所述第二比较器CMP2适于比较所述共模电压信号VCM和所述第三参考电压信号VREF3的幅度，并根据比较结果直接或者间接地输出所述使能信号EN。
在具体实施中，所述上拉电路可以包括第四阻抗单元R4，所述第四阻抗单元R4的第一端接收所述共模电压信号VCM，所述第四阻抗单元R4的第二端接地。
其中，所述第三参考电压信号VREF3的电压值小于所述第一参考电压信号VREF1的电压值，例如所述第一参考电压信号VREF1为200mV，所述第三参考电压信号VREF3为100mV。同时，所述下拉电路对所述共模电压信号VCM形成弱下拉，也即在所述差分信号发生电路400处于工作状态时，所述上拉电路不影响所述差分信号发生单元10的正常工作。
需要说明的是，由于在一般的传输协议中，为了节约功耗，差分信号的幅度一般较低，例如，一对差分信号的差模电压为200mV，共模电压也为200mV。在这种情况下，图8所示的差分信号发生电路300作为一种优选方案更加适用于低电压差分信号的传输协议中。
差分信号发生电路400的其他信息请参照对差分信号发生电路200和差分信号发生电路300的相关描述，此处不再赘述。
本发明实施例还公开了一种电子系统，包括所述差分信号发生电路200或者差分信号发生电路300或者差分信号发生电路400。本发明实施例差分信号发生电路产生的差分信号可以应用于所述电子系统，有利于所述电子系统稳定性的保证。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种差分信号发生电路，包括：
差分信号发生单元，在控制信号的作用下，其第一输出端生成差分正压信号，其第二输出端输出差分负压信号，所述差分信号发生单元还适于输出共模电压信号，所述共模电压信号的幅度等于所述差分正压信号和差分负压信号的共模电压；
误差放大单元，适于对第一参考电压信号和所述共模电压信号幅度之差进行放大；
压控电流源，耦接所述差分信号发生单元，适于根据所述误差放大单元所输出的误差电压输出下拉电流，所述下拉电流用于调控所述共模电压信号的幅度；
其特征在于，还包括：
高阻检测单元，接收第二参考电压信号或第三参考电压信号，适于当所述差分信号发生单元的第一输出端和第二输出端处于高阻态时，对所述共模电压信号进行上拉或下拉，还适于比较所述第二参考电压信号和所述共模电压信号，或者比较所述第三参考电压信号和所述共模电压信号，并根据比较结果生成使能信号；
第一开关单元，所述第一开关单元的两端分别接收所述第一参考电压信号和共模电压信号，适于在所述使能信号的作用下导通或者关断。
2.根据权利要求1所述的差分信号发生电路，其特征在于，所述高阻检测单元包括：
上拉电路，适于上拉所述共模电压信号；
第一比较器，适于比较所述共模电压信号和所述第二参考电压信号的幅度，并根据比较结果直接或者间接地输出所述使能信号。
3.根据权利要求2所述的差分信号发生电路，其特征在于，所述高阻检测单元还包括缓存器，所述第一比较器的输出端经由所述缓存器输出所述使能信号。
4.根据权利要求2所述的差分信号发生电路，其特征在于，所述上拉电路包括第一阻抗单元，所述第一阻抗单元的第一端接收所述共模电压信号，所述第一阻抗单元的第二端耦接电源。
5.根据权利要求2所述的差分信号发生电路，其特征在于，所述第二参考电压信号的电压值大于所述第一参考电压信号的电压值。
6.根据权利要求2或5所述的差分信号发生电路，其特征在于，当所述上拉电路将所述共模电压信号的幅度上拉至大于所述第二参考电压信号的幅度时，所述使能信号控制所述第一开关单元导通，使得所述共模电压信号的幅度下降；当所述共模电压信号的幅度下降至小于所述第二参考电压信号的幅度时，所述使能信号控制所述第一开关单元关断，所述上拉电路上拉所述共模电压信号。
7.根据权利要求1所述的差分信号发生电路，其特征在于，所述高阻检测单元包括：
下拉电路，适于下拉所述共模电压信号；
第二比较器，适于比较所述共模电压信号和第三参考电压信号的幅度，并根据比较结果直接或者间接地输出所述使能信号。
8.根据权利要求7所述的差分信号发生电路，其特征在于，所述第三参考电压信号的电压值小于所述第一参考电压信号的电压值。
9.根据权利要求1至5、7或8任一项所述的差分信号发生电路，其特征在于，所述差分信号发生单元包括：
阻抗相等的第二阻抗单元和第三阻抗单元，所述第二阻抗单元的第一端耦接所述第三阻抗单元的第一端并输出所述共模电压信号，所述第二阻抗单元的第二端耦接所述差分信号发生单元的第一输出端，所述第三阻抗单元的第二端耦接所述差分信号发生单元的第二输出端；
第二开关单元，接收第一电流和所述控制信号，在所述控制信号的作用下，所述第二开关单元适于按照第一方向或者第二方向传输所述第一电流至所述第二阻抗单元和第三阻抗单元，或者断开所述第一电流与所述第二阻抗单元和第三阻抗单元之间的通路，其中，所述第一方向为所述第二阻抗单元的第二端至所述第三阻抗单元的第二端的方向，所述第二方向为所述第三阻抗单元的第二端至所述第二阻抗单元的第二端的方向。
10.根据权利要求9所述的差分信号发生电路，其特征在于，所述第二开关单元包括第一开关、第二开关、第三开关和第四开关；其中，
所述第一开关的第一端耦接所述第三开关的第一端并接收所述第一电流；
所述第二开关的第一端耦接所述第四开关的第一端和所述压控电流源；
所述第一开关的第二端耦接所述第四开关的第二端和所述第二阻抗单元的第二端；
所述第三开关的第二端耦接所述第二开关的第二端和所述第三阻抗单元的第二端。
11.根据权利要求10所述的差分信号发生电路，其特征在于，所述控制信号适于控制所述第一开关和第二开关导通，所述第三开关和第四开关关断；
或者，所述控制信号适于控制所述第一开关和第二开关关断，所述第三开关和第四开关导通；
或者，所述控制信号适于控制所述第一开关、第二开关、第三开关和第四开关关断。
12.根据权利要求9所述的差分信号发生电路，其特征在于，所述差分信号发生单元还包括电流源，适于提供所述第一电流。
13.根据权利要求1至5、7至8任一项所述的差分信号发生电路，其特征在于，所述误差放大单元包括运放，所述运放的正输入端接收所述第一参考电压信号，所述运放的负输入端接收所述第二参考电压信号，所述运放的输出端耦接所述压控电流源。
14.根据权利要求1至5、7至8任一项所述的差分信号发生电路，其特征在于，所述压控电流源包括NMOS管，所述NMOS管的栅极耦接所述误差放大单元的输出端，所述NMOS管的源极和体电极接地，所述NMOS管的漏极耦接所述差分信号发生单元。
15.一种电子系统，包括权利要求1至14任一项所述的差分信号发生电路。
CN201610919518.4A 2016-10-21 2016-10-21 差分信号发生电路及电子系统 Active CN107979366B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610919518.4A CN107979366B (zh) 2016-10-21 2016-10-21 差分信号发生电路及电子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610919518.4A CN107979366B (zh) 2016-10-21 2016-10-21 差分信号发生电路及电子系统

Publications (2)

Publication Number Publication Date
CN107979366A CN107979366A (zh) 2018-05-01
CN107979366B true CN107979366B (zh) 2020-11-27

Family

ID=62004508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610919518.4A Active CN107979366B (zh) 2016-10-21 2016-10-21 差分信号发生电路及电子系统

Country Status (1)

Country Link
CN (1) CN107979366B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110059421B (zh) * 2019-04-23 2020-12-08 上海安路信息科技有限公司 一种逻辑电路的优化方法及优化装置
CN110763922B (zh) * 2019-11-01 2021-12-31 龙迅半导体（合肥）股份有限公司 差分参考电压发生电路、峰值信号检测电路和电子设备
CN114236221B (zh) * 2021-10-13 2023-09-26 北京华峰测控技术股份有限公司 差分电压测量电路、装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236233B1 (en) * 1999-04-09 2001-05-22 International Business Machines Corporation Method and system for translating TTL off-chip drive for integrated circuit with negative substrate bias
US6218901B1 (en) * 1999-10-12 2001-04-17 International Business Machines Corporation High speed differential output driver with increased voltage swing and predrive common mode adjustment
DE10155526C2 (de) * 2001-11-12 2003-09-04 Infineon Technologies Ag LVDS-Treiber für kleine Versorungsspannungen
CN100488053C (zh) * 2005-09-05 2009-05-13 中兴通讯股份有限公司 一种低压差分信号驱动器电路
JP4939339B2 (ja) * 2007-08-20 2012-05-23 ルネサスエレクトロニクス株式会社 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム
CN101465642B (zh) * 2007-12-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种cmos到mcml的转换电路
WO2009126930A2 (en) * 2008-04-11 2009-10-15 Asic Advantage Inc. Voltage level shifter
CN101854166A (zh) * 2009-04-03 2010-10-06 瑞昱半导体股份有限公司 差动信号输出装置
US20110133780A1 (en) * 2009-12-04 2011-06-09 Jeng-Jye Shau High performance low power output drivers
US8446168B2 (en) * 2010-12-14 2013-05-21 Qualcomm, Incorporated Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers
CN102324924B (zh) * 2011-04-27 2013-08-21 钜泉光电科技(上海)股份有限公司 输出驱动器及输出驱动器的驱动能力输出方法
CN202261207U (zh) * 2011-10-11 2012-05-30 中国电子科技集团公司第五十八研究所 死区增强保护高速互补开关驱动电路
US9660652B2 (en) * 2014-09-23 2017-05-23 Texas Instruments Incorporated Differential driver with pull up and pull down boosters
US9362917B1 (en) * 2014-11-24 2016-06-07 Via Alliance Semiconductor Co., Ltd. Low voltage differential signaling (LVDS) driving circuit
US9225332B1 (en) * 2015-04-08 2015-12-29 Xilinx, Inc. Adjustable buffer circuit
US9621383B1 (en) * 2015-11-06 2017-04-11 Monolithic Power Systems, Inc. Digital isolator and the method thereof
US10305481B2 (en) * 2016-03-10 2019-05-28 Via Alliance Semiconductor Co., Ltd. Pre-driver for driving low voltage differential signaling (LVDS) driving circuit

Also Published As

Publication number Publication date
CN107979366A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
JP4893241B2 (ja) リセット装置
JP3967321B2 (ja) 半導体集積回路
CN107979366B (zh) 差分信号发生电路及电子系统
TWI628528B (zh) 電壓產生器
CN104142702A (zh) 输出电路以及电压信号输出方法
JP5372464B2 (ja) 差動出力バッファ
JP2005086646A (ja) スケルチ検出回路
US7233174B2 (en) Dual polarity, high input voltage swing comparator using MOS input transistors
KR101389854B1 (ko) 전원 제어 회로
CN103873044A (zh) 低压差分信号lvds结构电路
CN117595853A (zh) 一种高低功耗切换防止下冲的ldo电路
US20130021101A1 (en) Differential amplifier having rail-to-rail input voltage range
CN105302758A (zh) 一种用于多点低压差分信号接收器的共模搬移电路
KR20210149818A (ko) 비교기 저전력 응답
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로
US8829943B2 (en) Low supply voltage analog disconnection envelope detector
CN204044342U (zh) 双向磁滞比较器电路及磁传感器电路
TWI580177B (zh) 運算放大器
CN109410996B (zh) 用于双倍数据率存储器的数据接收器及控制器
TWI635745B (zh) 接收器及控制接收器的方法
US7085177B2 (en) Maximum swing thin oxide levelshifter
CN114578887B (zh) 自适应电源电压钳位电路
CN109905118B (zh) 一种基于单sstl电路产生c_phy信号的装置
CN110968142B (zh) 动态偏压电流产生器以及相关的电子装置
US8164360B2 (en) Semiconductor output circuit, external output signal generation method, and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant