CN202261207U

CN202261207U - 死区增强保护高速互补开关驱动电路

Info

Publication number: CN202261207U
Application number: CN2011203863090U
Authority: CN
Inventors: 陈珍海; 季惠才; 黄嵩人; 于宗光
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2011-10-11
Filing date: 2011-10-11
Publication date: 2012-05-30
Anticipated expiration: 2021-10-11

Abstract

本实用新型涉及集成电路中信号驱动技术领域，具体为一种高速互补开关信号驱动电路，其具有死区增强保护结构。该高速互补开关信号驱动电路由互补信号产生电路和死区增强保护电路连接得到，可以保证互补开关输出电流的连续性，同时由于单管的翻转速度也较N-P两个MOS管的状态同时翻转要快，电路具有更高的工作速度。

Description

死区增强保护高速互补开关驱动电路

技术领域

本实用新型属于集成电路技术领域，具体涉及一种高速互补开关信号驱动电路。

技术背景

近些年来随着CMOS工艺技术的日新月异，微处理器、多媒体、虚拟现实、光传输连接、智能路由器以及网络技术的处理速度持续提升，并且促使芯片之间板级处理速度达到GHz。传统的板级高速接口电路采用的是大规模的并行处理结构，该种结构的缺点在于IC的封装和对应的PCB板的功耗、复杂度和成本太高。对于各种采用电池供电的移动便携式处理系统来说，低功耗是首要条件；而对于其他系统来说，低功耗可以减小封装和散热冷却设备的成本。因此，不断推进的芯片处理速度迫切需要一种高速低功耗的芯片间传输技术。

低压差分信号(LVDS)就是一种用于替代传统高速传输技术的高速低功耗接口传输技术。LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，同时具有低功耗、低噪声、低成本等优点。由于采用全差分结构，LVDS技术对于信号发送端和接收端对地的不匹配免疫能力大大提高；同时，由于信号对中的电流是紧密耦合的电流环，所以，边缘场趋于消除，从而降低了电磁干扰。由于LVDS技术的诸多优点，LVDS标准一经提出便成为高速数据传输领域的研究热点，近十几年来已经有大量基于不同应用场合的设计方案报道。

图1是LVDS传输技术原理示意图。图中全差分负载Z_L是为了提高传输路径的阻抗匹配。LVDS是一种电流环信号传输技术，其电流环的方向(顺时针或反时针)决定逻辑电平(高态或低态)。在线对的1条线上激励3.5mA左右的电流，并通过线对的另1条线返回。在终端电阻器R_T-R产生大约±350mV电压(±3.5mA×100Ω＝±350mV)。接收器量测此压降的极性，正电压对应逻辑高态、负电压对应逻辑低态。LVDS的相对恒定、小输出电流降低了电源/地噪声。由于信号对中的电流是紧密耦合的电流环，所以，边缘场趋于消除，从而降低了电磁干扰。同时，采用差分方式传送数据，有着比单端传输方式更强的共模噪声抑制能力。因为一对差分线对上的电流方向是相反的，当共模方式的噪声祸合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的影响很小。对于速度达到Gbps的应用场合由于接收终端存在封装寄生电容、信号串扰等非理想特性，高速数据时这些非理想会反射并叠加在传输信号上，因此通常在发射终端加一个终端电阻R_T-T，以抑制干扰波形的反射。

LVDS发送电路的基本原理如图2所示。发送电路的基本原理为一个全桥式驱动电路如图2(a)所示，3.5mA的恒流源I_b在输入信号D和Dn的控制下通过改变流过终端电阻的电流方向发送逻辑信号。当D开关有效时，I_b从Vop向右经过终端电阻流过Von；当Dn开关有效时，I_b从Von向左经过终端电阻流过Vop。图2(b)是这种全桥式驱动电路的一种实现方式，M1和M3是尺寸工艺相同的PMOS管，M2和M4是尺寸工艺相同的NMOS管，D和Dn是由同一Vin输入CMOS信号导出的互为反相的信号，输出Vop和Von在外部接阻值为100Ω的终端电阻，构成回路。当Dn为高电平，D为低电平时，M1和M4管导通，M2和M3管截止，电流从Vop流向Von，并产生350mV的压降；反之，当Dn为低电平，D为高电平时，M2和M3管导通，M1和M4管截止，电流从Von流向Vop，并产生350mV的压降。这样就把一个CMOS信号转换成了LVDS信号。

图3为比较实用的一种高速LVDS发送电路的结构原理图，电路主要由全桥式驱动电路、共模反馈控制电路和开关驱动电路3个模块组成。M1-M6组成了全桥式驱动电路，以提供输出电流方向不断切换的3.5mA的电流；全桥式驱动电路的驱动开关管(M1-M4)尺寸一般都比较大，并且需要一对互补的驱动信号，而输入信号为没有任何驱动能力的数字逻辑信号，因此我们需要一个开关驱动电路；由于LVDS输出信号的共模电平必须稳定在1.2V左右，因此需要设置一个共模反馈电路来稳定共模输出电压。

从图3所示的高速LVDS发送电路的结构原理图中可以看出，电路的输出信号传输速度取决于M1-M6组成的全桥式驱动电路所提供的3.5mA电流的切换速度。因此互补开关驱动电路的驱动速度直接决定LVDS发送电路的数据发送能力。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种死区增强保护高速互补开关驱动电路，可以大幅提高LVDS发送电路的数据发送能力。

按照本实用新型提供的技术方案，所述死区增强保护高速互补开关驱动电路包括互补信号产生电路和死区增强保护电路；

所述互补信号产生电路由9个反相器连接构成，电路连接关系是：第一反相器输入端连接到死区增强保护高速互补开关驱动电路输入信号，第一反相器输出端连接到第二反相器的输入端；第二反相器输出端连接到第三反相器和第五反相器的输入端以及第四反相器的输出端；第三反相器输出端连接到互补信号产生电路的反相信号输出端，同时还连接到第七反相器的输入端以及第六反相器的输出端；第八反相器输入端连接到死区增强保护高速互补开关驱动电路输入信号，第八反相器输出端连接到第九反相器的输入端和第五反相器的输出端以及第四反相器的输入端；第九反相器输出端连接到互补信号产生电路的同相信号输出端，同时还连接到第七反相器的输出端以及第六反相器的输入端；

所述死区增强保护电路包括第一NMOS晶体管、第二PMOS晶体管、第三NMOS晶体管、第四PMOS晶体管、第五NMOS晶体管、第六PMOS晶体管、第七NMOS晶体管和第八PMOS晶体管，电路连接关系是：第一NMOS晶体管的栅极连接到互补信号产生电路的反相信号输出端，第一NMOS晶体管源极连接到地，第一NMOS晶体管漏极连接到第三NMOS晶体管的源极和第四PMOS晶体管的漏极；第二PMOS晶体管的栅极连接到互补信号产生电路的反相信号输出端，第二PMOS晶体管源极连接到电源，第二PMOS晶体管漏极连接到第三NMOS晶体管的漏极和第四PMOS晶体管的源极；第三NMOS晶体管栅极和第四PMOS晶体管栅极也连接到互补信号产生电路的反相信号输出端；第五NMOS晶体管栅极连接到互补信号产生电路的同相信号输出端，第五NMOS晶体管源极连接到地，第五NMOS晶体管漏极连接到第七NMOS晶体管的源极和第八PMOS晶体管的漏极；第六PMOS晶体管的栅极连接到互补信号产生电路的同相信号输出端，第六PMOS晶体管源极连接到电源，第六PMOS晶体管漏极连接到第七NMOS晶体管的漏极和第八PMOS晶体管的源极；第七NMOS晶体管栅极和第八PMOS晶体管栅极也连接到互补信号产生电路的同相信号输出端D。

本实用新型的优点是：该高速互补开关信号驱动电路由互补信号产生电路和死区增强保护电路连接得到，可以保证互补开关输出电流的连续性，同时由于单管的翻转速度也较N-P两个MOS管的状态同时翻转要快，提高了电路的工作速度，非常适合于应用于互补输出驱动电路中。

附图说明

图1为LVDS传输基本原理；

图2(a)为LVDS信号发送电路基本原理图；

图2(b)为图2(a)的一种实现电路原理图。

图3为一种实用的LVDS信号发送电路结构原理图；

图4为本实用新型死区增强保护高速互补开关驱动电路原理图；

图5为本实用新型死区增强保护高速互补开关驱动电路仿真曲线。

具体实施方式

下面结合附图和实例对本实用新型进行进一步详细的说明。

图2中LVDS发送电路的全桥式驱动电路的开关驱动信号为互为反相D和Dn信号。假设D由0向1翻转，由于翻转信号存在一定的上升时间，这样在电压为中间电平时会出现一段时间内M1和M2同时导通的“死区”情况，M1和M2的工作状态会同时发生变化，这样会输出电流会发生波动，减慢输出电流信号的方向翻转速度。通过将加在M1和M2上的D信号改为具有一定“死区时间增强”的相互间有一定延时的D1和D2信号，假设当D2信号由0向1开始翻转时D1仍然为0，当M2管的工作状态稳定时，D1信号才由0向1开始翻转。这样当M2管由截止状态变化为饱和状态，MI管的工作状态没有变化，而当M2管的工作状态导通稳定后，MI管的工作状态才发生变化，这样就可以保证输出电流的连续性，同时单管的翻转速度也较N-P两个MOS管的状态同时翻转要快，因此，也提高了电路的工作速度。

图4为本实用新型所设计的发送电路中的开关驱动电路的原理图。开关驱动电路由互补信号产生电路1和死区增强保护电路2连接得到。输入信号Vin为没有驱动能力的数字逻辑信号，开关驱动电路的首先将输入数字信号Vin经互补信号产生电路1转换成互补驱动信号D和Dn；然后死区增强保护电路2将互补驱动信号D和Dn转换为具有一定死区时间保护的开关驱动信号D1-D4。要得到一定的时间延迟采用传统的数字电路很容易实现，但是对于Gbps高速的电路来说，数字电路两个反向器串联之后产生的延时将会过大，因此需要采用模拟连续的方式实现该延时。

所述互补信号产生电路1由9个反相器a、b、c、d、e、f、g、h、i连接构成。第一反相器a输入端连接到输入信号Vin，第一反相器a输出端连接到第二反相器b的输入端；第二反相器b输出端连接到第三反相器c和第五反相器e的输入端以及第四反相器d的输出端；第三反相器c输出端连接到互补信号产生电路1的反相信号输出端Dn，同时还连接到第七反相器g的输入端以及第六反相器f的输出端；第八反相器h输入端连接到输入信号Vin，第八反相器h输出端连接到第九反相器i的输入端和第五反相器e的输出端以及第四反相器d的输入端；第九反相器i输出端连接到互补信号产生电路1的同相信号输出端D，同时还连接到第七反相器g的输出端以及第六反相器f的输入端。

所述死区增强保护电路2包括第一NMOS晶体管M1A、第二PMOS晶体管M1B、第三NMOS晶体管M1C、第四PMOS晶体管M1D、第五NMOS晶体管M2A、第六PMOS晶体管M2B、第七NMOS晶体管M2C和第八PMOS晶体管M2D。第一NMOS晶体管M1A的栅极连接到互补信号产生电路1的反相信号输出端Dn，源极连接到地GND，漏极连接到第三NMOS晶体管M1C的源极和第四PMOS晶体管M1D的漏极；第二PMOS晶体管M1B的栅极连接到互补信号产生电路1的反相信号输出端Dn，源极连接到电源VDD，漏极连接到第三NMOS晶体管M1C的漏极和第四PMOS晶体管M1D的源极；第三NMOS晶体管M1C和第四PMOS晶体管M1D的栅极也连接到互补信号产生电路1的反相信号输出端Dn。第五NMOS晶体管M2A的栅极连接到互补信号产生电路1的同相信号输出端D，源极连接到地GND，漏极连接到第七NMOS晶体管M2C的源极和第八PMOS晶体管M2D的漏极；第六PMOS晶体管M2B的栅极连接到互补信号产生电路1的同相信号输出端D，源极连接到电源VDD，漏极连接到第七NMOS晶体管M2C的漏极和第八PMOS晶体管M2D的源极；第七NMOS晶体管M2C和第八PMOS晶体管M2D的栅极也连接到互补信号产生电路1的同相信号输出端D。

上述本实用新型中新颖的“死区增强保护”电路的工作可以描述如下：对于D信号由高向低翻转，当D信号电平由VDD开始下降，V_D下降到VDD-Vth2B时，M2B开始导通，D2点电压开始上升，D1电压仍然为0不变；V_D继续下降到VDD-Vth2D-Vds2B时，M2D管才开始导通，D1点电压才开始上升，D2点电压继续上升；V_D继续下降到Vth2C+Vds2A时，M2C管截止，D2点电压几乎到达VDD不变，D1点电压继续上升；最后V_D继续下降到Vth2A以下时，M2A管截止，D2-D1点电压均达到VDD不变，这样便形成了D1相对于D2的上升沿延时。

对于D信号由低向高翻转，工作情况完全互补相反。当D信号电平由0开始上升，V_D上升到Vth2A时，M2A开始导通，D1点电压开始下降，D2电压仍然为VDD不变；V_D继续上升到Vth2C+Vds2A时，M2C管才开始导通，D2点电压才开始下降，D1点电压继续下降；V_D继续上升到VDD-Vth2D-Vds2B时，M2D管截止，D1点电压几乎到达0不变，D2点电压继续下降；最后V_D继续上升到VDD-Vth2B以上时，M2B管截止，D2-D1点电压均达到0不变，这样便形成了D2相对于D1的下降沿延时。

图5为本文所使用的改进之后的具有死区增强保护功能的开关驱动电路得到的LVDS输出驱动信号于传统的驱动电路的输出波形的仿真对比结果。可以看出改进之后的电路输出波形虽然具有一定尖峰，但是波形斜率明显增大，因此速度明显提升。

Claims

1.死区增强保护高速互补开关驱动电路，其特征是包括：互补信号产生电路和死区增强保护电路；

所述互补信号产生电路由9个反相器连接构成，电路连接关系是：第一反相器(a)输入端连接到死区增强保护高速互补开关驱动电路输入信号(Vin)，第一反相器(a)输出端连接到第二反相器(b)的输入端；第二反相器(b)输出端连接到第三反相器(c)和第五反相器(e)的输入端以及第四反相器(d)的输出端；第三反相器(c)输出端连接到互补信号产生电路的反相信号输出端(Dn)，同时还连接到第七反相器(g)的输入端以及第六反相器(f)的输出端；第八反相器(h)输入端连接到死区增强保护高速互补开关驱动电路输入信号(Vin)，第八反相器(h)输出端连接到第九反相器(i)的输入端和第五反相器(e)的输出端以及第四反相器(d)的输入端；第九反相器(i)输出端连接到互补信号产生电路的同相信号输出端(D)，同时还连接到第七反相器(g)的输出端以及第六反相器(f)的输入端；

所述死区增强保护电路包括第一NMOS晶体管（M1A）、第二PMOS晶体管（M1B）、第三NMOS晶体管（M1C）、第四PMOS晶体管（M1D）、第五NMOS晶体管（M2A）、第六PMOS晶体管（M2B）、第七NMOS晶体管（M2C）和第八PMOS晶体管（M2D），电路连接关系是：第一NMOS晶体管（M1A）的栅极连接到互补信号产生电路的反相信号输出端(Dn)，第一NMOS晶体管（M1A）源极连接到地，第一NMOS晶体管（M1A）漏极连接到第三NMOS晶体管（M1C）的源极和第四PMOS晶体管（M1D）的漏极；第二PMOS晶体管（M1B）的栅极连接到互补信号产生电路的反相信号输出端（Dn），第二PMOS晶体管（M1B）源极连接到电源，第二PMOS晶体管（M1B）漏极连接到第三NMOS晶体管（M1C）的漏极和第四PMOS晶体管（M1D）的源极；第三NMOS晶体管（M1C）栅极和第四PMOS晶体管（M1D）栅极也连接到互补信号产生电路的反相信号输出端（Dn）；第五NMOS晶体管（M2A）栅极连接到互补信号产生电路的同相信号输出端（D），第五NMOS晶体管（M2A）源极连接到地，第五NMOS晶体管（M2A）漏极连接到第七NMOS晶体管（M2C）的源极和第八PMOS晶体管（M2D）的漏极；第六PMOS晶体管（M2B）的栅极连接到互补信号产生电路的同相信号输出端（D），第六PMOS晶体管（M2B）源极连接到电源，第六PMOS晶体管（M2B）漏极连接到第七NMOS晶体管（M2C）的漏极和第八PMOS晶体管（M2D）的源极；第七NMOS晶体管（M2C）栅极和第八PMOS晶体管（M2D）栅极也连接到互补信号产生电路的同相信号输出端（D）。