CN207399159U - 一种高速差分信号切换开关 - Google Patents
一种高速差分信号切换开关 Download PDFInfo
- Publication number
- CN207399159U CN207399159U CN201721179851.2U CN201721179851U CN207399159U CN 207399159 U CN207399159 U CN 207399159U CN 201721179851 U CN201721179851 U CN 201721179851U CN 207399159 U CN207399159 U CN 207399159U
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- interface
- semiconductor
- gating circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000004065 semiconductor Substances 0.000 claims description 262
- 239000003990 capacitor Substances 0.000 claims description 67
- 238000004891 communication Methods 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 37
- 102100022692 Density-regulated protein Human genes 0.000 description 14
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 11
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 10
- 101710092028 Density-regulated protein Proteins 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 7
- 101001044612 Homo sapiens Density-regulated protein Proteins 0.000 description 6
- 101000909218 Homo sapiens Dynamin-1-like protein Proteins 0.000 description 6
- 101000841301 Homo sapiens Utrophin Proteins 0.000 description 6
- 101100332235 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DRN1 gene Proteins 0.000 description 6
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000004224 protection Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本实用新型属于通信技术领域，公开了一种高速差分信号切换开关，包括：第一选通电路、第二选通电路、差分信号输入接口、差分信号输出接口、第一片选信号接口、第二片选信号接口以及驱动电源接口；所述差分信号输入接口分别与所述第一选通电路和所述第二选通电路的信号输入端相连；所述差分信号输出接口分别与所述第一选通电路和所述第二选通电路的信号输出端相连；所述第一片选信号接口和所述第二片选信号接口分别与所述第一选通电路和所述第二选通电路的控制信号接入端相连；所述驱动电源接口分别与所述第一选通电路和所述第二选通电路的电源接入端相连。本实用新型提供一种低延时，高带宽的高速差分信号切换开关。
Description
技术领域
本实用新型涉及通信技术领域，特别涉及一种高速差分信号切换开关。
背景技术
当前，PON规范的保护倒换方案主要有4种类型，对于单PON MAC双光模块保护倒换，当主用光口出现异常时，需要将PON MAC与主用光模块的连接切换至备用光模块，通常采用差分交叉开关实现SerDes信号切换。
然而，差分交叉开关价格昂贵，内部采用复杂的逻辑电路实现选通输出，传输延时增加，同时这些逻辑器件的使用也限制了输入输出信号的带宽，对于10Gbps甚至更高速率的信号传输将是一大障碍。并且，差分交叉开关输入与输出需要兼容各种逻辑电平，原理实现复杂，不易大规模量产使用。
实用新型内容
本实用新型提供一种高速差分信号切换开关，解决现有技术中差分信号切换器件结构复杂，传输延时长，带宽受限的技术问题。
为解决上述技术问题，本实用新型提供了一种高速差分信号切换开关，包括：第一选通电路、第二选通电路、差分信号输入接口、差分信号输出接口、第一片选信号接口、第二片选信号接口以及驱动电源接口；
所述差分信号输入接口分别与所述第一选通电路和所述第二选通电路的信号输入端相连；
所述差分信号输出接口分别与所述第一选通电路和所述第二选通电路的信号输出端相连；
所述第一片选信号接口和所述第二片选信号接口分别与所述第一选通电路和所述第二选通电路的控制信号接入端相连；
所述驱动电源接口分别与所述第一选通电路和所述第二选通电路的电源接入端相连。
进一步地，所述差分信号输入接口为单通道输入接口，所述差分信号输出接口为双通道输出接口；
所述单通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；
所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述双通道输出接口中的第一输出接口和第二输出接口。
进一步地，所述第一选通电路包括：第一MOS管以及第二MOS管；
所述第一MOS管的输入端通过第一耦合电容连接所述差分信号输入接口的正极，所述第二MOS管的输入端通过第二耦合电容连接所述差分信号输入接口的负极；
所述第一MOS管的输出端通过第五耦合电容连接所述第一输出接口的正极，所述第二MOS管的输出端通过第六耦合电容连接所述第一输出接口的负极；
所述第一MOS管的控制端以及所述第二MOS管的控制端连接所述第一片选信号接口；
所述第二选通电路包括：第三MOS管以及第四MOS管；
所述第三MOS管的输入端通过第三耦合电容连接所述差分信号输入接口的正极，所述第四MOS管的输入端通过第四耦合电容连接所述差分信号输入接口的负极；
所述第三MOS管的输出端通过第七耦合电容连接所述第二输出接口的正极，所述第四MOS管的输出端通过第八耦合电容连接所述第二输出接口的负极；
所述第三MOS管的控制端以及所述第四MOS管的控制端连接所述第二片选信号接口。
进一步地，所述差分信号输入接口为双通道输入接口，所述差分信号输出接口为单通道输出接口；
所述双通道输入接口的第一输入接口和第二输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；
所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述单通道输出接口。
进一步地，所述第一选通电路包括：第一MOS管以及第二MOS管；
所述第一MOS管的输入端通过第五耦合电容连接所述第一输入接口的正极，所述第二MOS管的输入端通过第六耦合电容连接所述第一输入接口的负极；
所述第一MOS管的输出端通过第一耦合电容连接所述单通道输出接口的正极，所述第二MOS管的输出端通过第二耦合电容连接所述单通道输出接口的负极；
所述第一MOS管的控制端以及所述第二MOS管的控制端连接所述第一片选信号接口；
所述第二选通电路包括：第三MOS管以及第四MOS管；
所述第三MOS管的输入端通过第七耦合电容连接所述第二输入接口的正极，所述第四MOS管的输入端通过第八耦合电容连接所述第二输入接口的负极；
所述第三MOS管的输出端通过第三耦合电容连接所述单通道输出接口的正极，所述第四MOS管的输出端通过第四耦合电容连接所述单通道输出接口的负极；
所述第三MOS管的控制端以及所述第四MOS管的控制端连接所述第二片选信号接口。
进一步地，所述第一MOS管、所述第二MOS管、所述第三MOS管以及所述第四MOS管的输入端分别通过上拉电阻连接所述驱动电源接口的正极；
所述第一MOS管、所述第二MOS管、所述第三MOS管以及所述第四MOS管的输出端分别通过下拉电阻连接所述驱动电源接口的负极；
所述第一MOS管的控制端通过第一串联电阻连接所述第一片选信号接口，所述第二MOS管的控制端通过第二串联电阻连接所述第一片选信号接口，所述第三MOS管的控制端通过第三串联电阻连接所述第二片选信号的接口，所述第四MOS管的控制端通过第四串联电阻连接所述第二片选信号接口。
进一步地，所述驱动电源接口的正极包括：第一正极接口和第二正极接口；
所述第一MOS管的输入端通过第一上拉电阻连接所述第一正极接口，所述第二MOS管的输入端通过第二上拉电阻连接所述第一正极接口；
所述第三MOS管的输入端通过第三上拉电阻连接所述第二正极接口，所述第四MOS管的输入端通过第四上拉电阻连接所述第二正极接口。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例中提供的高速差分信号切换开关，通过第一选通电路、和第二选通电路在差分信号输入接口和差分信号输出接口之间建立选通结构，并通过片选信号接口接入片选信号实现单输入双输出，双输入单输出或者双输入双输出的选通操作；过程中通过选通电路的导通和截止，实现通信链路的建立和切换，避免了复杂的逻辑器件，降低传输延迟，同时也避免了逻辑器件对带宽的限制，适用于任意速率的数据传输。另一方面，整体结构也相对简化。
附图说明
图1为本实用新型实施例一提供的基于PMOS管的单输入双输出高速差分信号切换开关结构示意图；
图2为本实用新型实施例二提供的基于PMOS管的双输入单输出高速差分信号切换开关结构示意图；
图3为本实用新型实施例三提供的基于NMOS管的单输入双输出高速差分信号切换开关结构示意图；
图4为本实用新型实施例四提供的基于NMOS管的双输入单输出高速差分信号切换开关结构示意图。
具体实施方式
本申请实施例通过提供高速差分信号切换开关，解决现有技术中差分信号切换器件结构复杂，传输延时长，带宽受限的技术问题。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细说明，应当理解本实用新型实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
本申请针对现有的差分信号切换器件复杂的逻辑结构，以及由之造成的传输延时长，带宽受限的缺陷提出一种高速差分信号切换开关，通过基于MOS管的选通结构实现差分信号在不同接口间切换，简化结构的同时，降低传输延时，并克服逻辑器件对带宽的限制，使之适应更大带宽的高速传输。
具体来说，高速差分信号切换开关包括：第一选通电路、第二选通电路、差分信号输入接口、差分信号输出接口、第一片选信号接口、第二片选信号接口以及驱动电源接口。
所述差分信号输入接口分别与所述第一选通电路和所述第二选通电路的信号输入端相连；建立差分信号输入选通结构，确立差分信号单通道输入或者双通道输入结构。
所述差分信号输出接口分别与所述第一选通电路和所述第二选通电路的信号输出端相连；建立差分信号输出选通结构，确立差分信号单通道输出或者双通道输出结构。
所述第一片选信号接口和所述第二片选信号接口分别与所述第一选通电路和所述第二选通电路的控制信号接入端相连；通过外接片选信号直接控制第一选通电路和所述第二选通电路导通或者截止，从而实现选通控制。
所述驱动电源接口分别与所述第一选通电路和所述第二选通电路的电源接入端相连；为基于MOS管的选通电路提供电源供给。
一般来说，所述切换开关可以是单输入双输出，即所述差分信号输入接口为单通道输入接口，所述差分输出接口为双通道输出接口；或者双输入单输出，即所述差分信号输入接口为双通道输入接口，所述差分输出接口为单通道输出接口；或者双输入双输出，即差分信号输入接口为双通道输入接口，所述差分输出接口为双通道输出接口。跟据实际情况，通过第一选通电路和所述第二选通电路的导通截止控制实现差分信号的输入输出切换。
本申请通过两个选通电路，配合片选信号和驱动电源，实现差分信号在输入接口和输出接口间切换，高效低延时，同时无带宽限制。
下面针对切换模式和MOS管选型具体说明本申请的实现方案。
实施例一
参见图1，本实施例提供一种基于PMOS管的单输入双输出高速差分信号切换开关。
所述差分信号输入接口为单通道输入接口，包括正极DTP和负极DTN；所述差分信号输出接口为双通道输出接口，包括第一输出接口的正极DTP0和负极DTN0以及第二输出接口的正极DTP1和负极DTP1。
所述单通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述双通道输出接口中的第一输出接口和第二输出接口。
具体来说，所述第一选通电路包括两个PMOS管：第一MOS管Q1以及第二MOS管Q2。
所述第一MOS管Q1的输入端，即Q1源极通过第一耦合电容C1连接所述差分信号输入接口的正极DTP，所述第二MOS管Q2的输入端，即Q2的源极通过第二耦合电容C2连接所述差分信号输入接口的负极DTN。
所述第一MOS管Q1的输出端，即Q1的漏极通过第五耦合电容C5连接所述第一输出接口的正极DTP0，所述第二MOS管Q2的输出端，即Q2的漏极通过第六耦合电容C6连接所述第一输出接口的负极DTN0。
所述第一MOS管Q1的控制端，即Q1的栅极以及所述第二MOS管的控制端，即Q2的栅极连接所述第一片选信号接口CS0；
所述第二选通电路包括两个PMOS管：第三MOS管Q3以及第四MOS管Q4。
所述第三MOS管Q3的输入端，即Q3的源极通过第三耦合电容C3连接所述差分信号输入接口的正极DTP，所述第四MOS管Q4的输入端，即Q4的源极通过第四耦合电容C4连接所述差分信号输入接口的负极DTN。
所述第三MOS管Q3的输出端，即Q3的漏极通过第七耦合电容C7连接所述第二输出接口的正极DTP1，所述第四MOS管Q4的输出端，即Q4的漏极通过第八耦合电容C8连接所述第二输出接口的负极DTN1。
所述第三MOS管Q3的控制端，即Q3的栅极以及所述第四MOS管Q4的控制端，即Q4的栅极连接所述第二片选信号接口CS1。
为了实现通过PMOS管的栅极控制MOS管的导通或截止，所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输入端，即源极分别通过上拉电阻连接所述驱动电源接口的正极。
为了支持两路信号所连接的两个光模块的电源的独立控制，同时避免两路信号的相互干扰，所述驱动电源接口的正极分为第一正极接口VCC0和第二正极接口VCC1，分别对应于第一选通电路和第二选通电路。
具体来说，所述第一MOS管Q1的输入端，即Q1的源极通过第一上拉电阻R5连接所述第一正极接口VCC0，所述第二MOS管Q2的输入端，即Q2的源极通过第二上拉电阻R6连接所述第一正极接口VCC0。
所述第三MOS管Q3的输入端，即Q3的源极通过第三上拉电阻R7连接所述第二正极接口VCC1，所述第四MOS管Q4的输入端，即Q4的源极通过第四上拉电阻R8连接所述第二正极接口VCC1。
所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输出端，即其漏极分别通过下拉电阻连接所述驱动电源接口的负极，也就是参考地接口GND。
具体来说，所述第一MOS管Q1的漏极通过第一下拉电阻R9连接驱动电源接口的负极GND，所述第二MOS管Q2的漏极通过第二下拉电阻R10连接驱动电源接口的负极GND，所述第三MOS管Q3的漏极通过第三下拉电阻R11连接驱动电源接口的负极GND，所述第四MOS管Q4的漏极通过第四下拉电阻R12连接驱动电源接口的负极GND。
所述第一MOS管Q1的控制端，即Q1的栅极通过第一串联电阻R1连接所述第一片选信号接口CS0，所述第二MOS管Q2的控制端，即Q2的栅极通过第二串联电阻R2连接所述第一片选信号接口CS0，所述第三MOS管Q3的控制端，即Q3的栅极通过第三串联电阻R3连接所述第二片选信号接口CS1，所述第四MOS管Q4的控制端，即Q4的栅极通过第四串联电阻R4连接所述第二片选信号接口CS1。
下面具体介绍工作过程。
电源输入接口VCC0和VCC1以及参考地接口GND连接外部供电电源，作为驱动MOS管的电源，VCC0和VCC1可以是同一个电源或是分别供电。差分对信号从输入接口DTP/DTN进入，当片选信号CS0为低电平、CS1为高电平时，MOS管Q1和Q2导通，MOS管Q3和Q4截止，差分信号从DTP0/DTN0输出；当片选信号CS0为高电平、CS1为低电平时，MOS管Q1和Q2截止，MOS管Q3和Q4导通，差分信号从DTP1/DTN1输出，实现了差分输出路径切换。
当差分信号进入DTP/DTN，通过AC耦合电容C1～C4。由于MOS管是电压驱动型，栅极与源极间电压VGS需要到达阈值电压才能将MOS管完全导通，此处使用的P-channel MOS管，MOS管Q1～Q4的源极分别通过电阻R5～R8上拉至VCC0/VCC1，栅极串联电阻R1～R4用于防止静电损坏MOS管；以其中一条通信链路为例，当MOS管Q1导通时，VCC0通过R5和R9分压，数据叠加在这个电压之上，即在C1与C5之间有数据信号和直流电压，由于电容具有通交流、阻直流的作用，经过AC耦合电容C5的时候，仅有数据通过，直流电压仅存在于C1与C5之间，不影响PON MAC与光模块间的逻辑电平匹配。
实施例二
参见图2，本实施例提供一种基于PMOS管的双输入单输出高速差分信号切换开关。通常，MOS管在源极与漏极之间有寄生二极管，所以实施例一描述的是单输入双输出选通的高速差分信号切换开关，对于双输入单输出选通的高速差分信号切换开关，原理与上述类似，结构略有差异。
下面具体描述。
所述差分信号输入接口为双通道输入接口，包括第一输入接口的正极DRP0和负极DRN0以及第二输入接口的正极DRP1和负极DRN1；所述差分信号输出接口为单通道输出接口，包括正极DRP和负极DRN。
所述双通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述单通道输出接口。
具体来说，所述第一选通电路包括两个PMOS管：第一MOS管Q1以及第二MOS管Q2。
所述第一MOS管Q1的输入端，即Q1源极通过第五耦合电容C5连接所述第一输入接口的正极DRP0，所述第二MOS管Q2的输入端，即Q2的源极通过第六耦合电容C6连接所述第一输入接口的负极DRN0。
所述第一MOS管Q1的输出端，即Q1的漏极通过第一耦合电容C1连接所述差分信号输出接口的正极DRP，所述第二MOS管Q2的输出端，即Q2的漏极通过第二耦合电容C2连接所述差分信号输出接口的负极
DRN。
所述第一MOS管Q1的控制端，即Q1的栅极以及所述第二MOS管的控制端，即Q2的栅极连接所述第一片选信号接口CS0；
所述第二选通电路包括两个PMOS管：第三MOS管Q3以及第四MOS管Q4。
所述第三MOS管Q3的输入端，即Q3的源极通过第七耦合电容C7连接所述第二输入接口的正极DRP1，所述第四MOS管Q4的输入端，即Q4的源极通过第八耦合电容C8连接所述第二输入接口的负极DRN1。
所述第三MOS管Q3的输出端，即Q3的漏极通过第三耦合电容C3连接所述差分信号输出接口的正极DRP，所述第四MOS管Q4的输出端，即Q4的漏极通过第四耦合电容C4连接所述差分信号输出接口的负极
DRN。
所述第三MOS管Q3的控制端，即Q3的栅极以及所述第四MOS管Q4的控制端，即Q4的栅极连接所述第二片选信号接口CS1。
为了实现通过PMOS管的栅极控制MOS管的导通或截止，所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输入端，即源极分别通过上拉电阻连接所述驱动电源接口的正极。
为了支持两路信号所连接的两个光模块的电源的独立控制，同时避免两路信号的相互干扰，所述驱动电源接口的正极分为第一正极接口VCC0和第二正极接口VCC1，分别对应于第一选通电路和第二选通电路。但也不排除共用正极接口的情况。
具体来说，所述第一MOS管Q1的输入端，即Q1的源极通过第一上拉电阻R5连接所述第一正极接口VCC0，所述第二MOS管Q2的输入端，即Q2的源极通过第二上拉电阻R6连接所述第一正极接口VCC0。
所述第三MOS管Q3的输入端，即Q3的源极通过第三上拉电阻R7连接所述第二正极接口VCC1，所述第四MOS管Q4的输入端，即Q4的源极通过第四上拉电阻R8连接所述第二正极接口VCC1。
所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输出端，即其漏极分别通过下拉电阻连接所述驱动电源接口的负极，也就是参考地接口GND。
具体来说，所述第一MOS管Q1的漏极通过第一下拉电阻R9连接驱动电源接口的负极GND，所述第二MOS管Q2的漏极通过第二下拉电阻R10连接驱动电源接口的负极GND，所述第三MOS管Q3的漏极通过第三下拉电阻R11连接驱动电源接口的负极GND，所述第四MOS管Q4的漏极通过第四下拉电阻R12连接驱动电源接口的负极GND。
所述第一MOS管Q1的控制端，即Q1的栅极通过第一串联电阻R1连接所述第一片选信号接口CS0，所述第二MOS管Q2的控制端，即Q2的栅极通过第二串联电阻R2连接所述第一片选信号接口CS0，所述第三MOS管Q3的控制端，即Q3的栅极通过第三串联电阻R3连接所述第二片选信号接口CS1，所述第四MOS管Q4的控制端，即Q4的栅极通过第四串联电阻R4连接所述第二片选信号接口CS1。
下面具体介绍工作过程。
电源输入接口VCC0和VCC1以及参考地接口GND连接外部供电电源，作为驱动MOS管的电源，VCC0和VCC1可以是同一个电源或是分别供电。差分对信号从输入接口DRP0/DRN0和DRP1/DRN1进入，当片选信号CS0为低电平、CS1为高电平时，MOS管Q1和Q2导通，MOS管Q3和Q4截止，差分信号DRP0/DRN0从DRP/DRN输出；当片选信号CS0为高电平、CS1为低电平时，MOS管Q1和Q2截止，MOS管Q3和Q4导通，差分信号DRP1/DRN1从DRP/DRN输出，实现了差分输出路径选通。
以其中一条通信链路为例，当MOS管Q1导通时，VCC0通过R5和R9分压，数据叠加在这个电压之上，即在C1与C5之间有数据信号和直流电压，由于电容具有通交流、阻直流的作用，经过AC耦合电容C5的时候，仅有数据通过，直流电压仅存在于C1与C5之间，不影响PONMAC与光模块间的逻辑电平匹配。
实施例三
参见图3，本实施例提供一种基于NMOS管的单输入双输出高速差分信号切换开关。相对于实施例一改变PMOS管为NMOS管，其实质工作原理一致。
下面具体描述。
所述差分信号输入接口为单通道输入接口，包括正极DTP和负极
DTN；所述差分信号输出接口为双通道输出接口，包括第一输出接口的正极DTP0和负极DTN0以及第二输出接口的正极DTP1和负极DTP1。
所述单通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述双通道输出接口中的第一输出接口和第二输出接口。
具体来说，所述第一选通电路包括两个NMOS管：第一MOS管Q1以及第二MOS管Q2。
所述第一MOS管Q1的输入端，即Q1的漏极通过第一耦合电容C1连接所述差分信号输入接口的正极DTP，所述第二MOS管Q2的输入端，即Q2的漏极通过第二耦合电容C2连接所述差分信号输入接口的负极
DTN。
所述第一MOS管Q1的输出端，即Q1的源极通过第五耦合电容C5连接所述第一输出接口的正极DTP0，所述第二MOS管Q2的输出端，即Q2的源极通过第六耦合电容C6连接所述第一输出接口的负极DTN0。
所述第一MOS管Q1的控制端，即Q1的栅极以及所述第二MOS管的控制端，即Q2的栅极连接所述第一片选信号接口CS0；
所述第二选通电路包括两个NMOS管：第三MOS管Q3以及第四MOS管Q4。
所述第三MOS管Q3的输入端，即Q3的漏极通过第三耦合电容C3连接所述差分信号输入接口的正极DTP，所述第四MOS管Q4的输入端，即Q4的漏极通过第四耦合电容C4连接所述差分信号输入接口的负极
DTN。
所述第三MOS管Q3的输出端，即Q3的源极通过第七耦合电容C7连接所述第二输出接口的正极DTP1，所述第四MOS管Q4的输出端，即Q4的源极通过第八耦合电容C8连接所述第二输出接口的负极DTN1。
所述第三MOS管Q3的控制端，即Q3的栅极以及所述第四MOS管Q4的控制端，即Q4的栅极连接所述第二片选信号接口CS1。
为了实现通过PMOS管的栅极控制MOS管的导通或截止，所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输入端，即漏极分别通过上拉电阻连接所述驱动电源接口的正极。
为了支持两路信号所连接的两个光模块的电源的独立控制，同时避免两路信号的相互干扰，所述驱动电源接口的负极分为第一负极接口GND0和第二负极接口GND1，分别对应于第一选通电路和第二选通电路。
具体来说，所述第一MOS管Q1的输入端，即Q1的漏极通过第一上拉电阻R9连接所述驱动电源正极接口VCC，所述第二MOS管Q2的输入端，即Q2的漏极通过第二上拉电阻R10连接所述驱动电源正极接口VCC。
所述第三MOS管Q3的输入端，即Q3的漏极通过第三上拉电阻R11连接所述驱动电源正极接口VCC，所述第四MOS管Q4的输入端，即Q4的漏极通过第四上拉电阻R12连接所述驱动电源正极接口VCC。
所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输出端，即其源极分别通过下拉电阻连接所述驱动电源接口的负极，也就是参考地接口GND。
具体来说，所述第一MOS管Q1的源极通过第一下拉电阻R5连接第一负极接口GND0，所述第二MOS管Q2的源极通过第二下拉电阻R6连接第一负极接口GND0，所述第三MOS管Q3的源极通过第三下拉电阻R7连接第二负极接口GND1，所述第四MOS管Q4的源极通过第四下拉电阻R8连接第二负极接口GND1。
所述第一MOS管Q1的控制端，即Q1的栅极通过第一串联电阻R1连接所述第一片选信号接口CS0，所述第二MOS管Q2的控制端，即Q2的栅极通过第二串联电阻R2连接所述第一片选信号接口CS0，所述第三MOS管Q3的控制端，即Q3的栅极通过第三串联电阻R3连接所述第二片选信号接口CS1，所述第四MOS管Q4的控制端，即Q4的栅极通过第四串联电阻R4连接所述第二片选信号接口CS1。
具体工作过程与实施例一类似不再赘述。
实施例四
参见图4，本实施例提供一种基于NMOS管的双输入单输出的差分信号切换开关。
下面具体描述。
所述差分信号输入接口为双通道输入接口，包括第一输入接口的正极DRP0和负极DRN0以及第二输入接口的正极DRP1和负极DRN1；所述差分信号输出接口为单通道输出接口，包括正极DRP和负极DRN。
所述双通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述单通道输出接口。
具体来说，所述第一选通电路包括两个NMOS管：第一MOS管Q1以及第二MOS管Q2。
所述第一MOS管Q1的输入端，即Q1漏极通过第五耦合电容C5连接所述第一输入接口的正极DRP0，所述第二MOS管Q2的输入端，即Q2的漏极通过第六耦合电容C6连接所述第一输入接口的负极DRN0。
所述第一MOS管Q1的输出端，即Q1的源极通过第一耦合电容C1连接所述差分信号输出接口的正极DRP，所述第二MOS管Q2的输出端，即Q2的源极通过第二耦合电容C2连接所述差分信号输出接口的负极DRN。
所述第一MOS管Q1的控制端，即Q1的栅极以及所述第二MOS管的控制端，即Q2的栅极连接所述第一片选信号接口CS0；
所述第二选通电路包括两个NMOS管：第三MOS管Q3以及第四MOS管Q4。
所述第三MOS管Q3的输入端，即Q3的漏极通过第七耦合电容C7连接所述第二输入接口的正极DRP1，所述第四MOS管Q4的输入端，即Q4的漏极通过第八耦合电容C8连接所述第二输入接口的负极DRN1。
所述第三MOS管Q3的输出端，即Q3的源极通过第三耦合电容C3连接所述差分信号输出接口的正极DRP，所述第四MOS管Q4的输出端，即Q4的源极通过第四耦合电容C4连接所述差分信号输出接口的负极DRN。
所述第三MOS管Q3的控制端，即Q3的栅极以及所述第四MOS管Q4的控制端，即Q4的栅极连接所述第二片选信号接口CS1。
为了实现通过PMOS管的栅极控制MOS管的导通或截止，所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输入端，即漏极分别通过上拉电阻连接所述驱动电源接口的正极。
为了支持两路信号所连接的两个光模块的电源的独立控制，同时避免两路信号的相互干扰，所述驱动电源接口的负极分为第一负极接口GND0和第二负极接口GND1，分别对应于第一选通电路和第二选通电路。但也不排除共用负极接口的情况。
具体来说，所述第一MOS管Q1的输入端，即Q1的漏极通过第一上拉电阻R9连接所述驱动电源正极接口VCC，所述第二MOS管Q2的输入端，即Q2的漏极通过第二上拉电阻R10连接所述驱动电源正极接口VCC。
所述第三MOS管Q3的输入端，即Q3的漏极通过第三上拉电阻R11连接所述驱动电源正极接口VCC，所述第四MOS管Q4的输入端，即Q4的漏极通过第四上拉电阻R12连接所述驱动电源正极接口VCC。
所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3以及所述第四MOS管Q4的输出端，即其源极分别通过下拉电阻连接所述驱动电源接口的负极，也就是参考地接口GND。
具体来说，所述第一MOS管Q1的源极通过第一下拉电阻R5连接第一负极接口GND0，所述第二MOS管Q2的源极通过第二下拉电阻R6连接第一负极接口GND0，所述第三MOS管Q3的源极通过第三下拉电阻R7连接第二负极接口GND1，所述第四MOS管Q4的源极通过第四下拉电阻R8连接第二负极接口GND1。
所述第一MOS管Q1的控制端，即Q1的栅极通过第一串联电阻R1连接所述第一片选信号接口CS0，所述第二MOS管Q2的控制端，即Q2的栅极通过第二串联电阻R2连接所述第一片选信号接口CS0，所述第三MOS管Q3的控制端，即Q3的栅极通过第三串联电阻R3连接所述第二片选信号接口CS1，所述第四MOS管Q4的控制端，即Q4的栅极通过第四串联电阻R4连接所述第二片选信号接口CS1。
具体工作过程与实施例二类似不再赘述。
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
Claims (7)
1.一种高速差分信号切换开关，其特征在于，包括：第一选通电路、第二选通电路、差分信号输入接口、差分信号输出接口、第一片选信号接口、第二片选信号接口以及驱动电源接口；
所述差分信号输入接口分别与所述第一选通电路和所述第二选通电路的信号输入端相连；
所述差分信号输出接口分别与所述第一选通电路和所述第二选通电路的信号输出端相连；
所述第一片选信号接口和所述第二片选信号接口分别与所述第一选通电路和所述第二选通电路的控制信号接入端相连；
所述驱动电源接口分别与所述第一选通电路和所述第二选通电路的电源接入端相连。
2.如权利要求1所述的高速差分信号切换开关，其特征在于：所述差分信号输入接口为单通道输入接口，所述差分信号输出接口为双通道输出接口；
所述单通道输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；
所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述双通道输出接口中的第一输出接口和第二输出接口。
3.如权利要求2所述的高速差分信号切换开关，其特征在于，所述第一选通电路包括：第一MOS管以及第二MOS管；
所述第一MOS管的输入端通过第一耦合电容连接所述差分信号输入接口的正极，所述第二MOS管的输入端通过第二耦合电容连接所述差分信号输入接口的负极；
所述第一MOS管的输出端通过第五耦合电容连接所述第一输出接口的正极，所述第二MOS管的输出端通过第六耦合电容连接所述第一输出接口的负极；
所述第一MOS管的控制端以及所述第二MOS管的控制端连接所述第一片选信号接口；
所述第二选通电路包括：第三MOS管以及第四MOS管；
所述第三MOS管的输入端通过第三耦合电容连接所述差分信号输入接口的正极，所述第四MOS管的输入端通过第四耦合电容连接所述差分信号输入接口的负极；
所述第三MOS管的输出端通过第七耦合电容连接所述第二输出接口的正极，所述第四MOS管的输出端通过第八耦合电容连接所述第二输出接口的负极；
所述第三MOS管的控制端以及所述第四MOS管的控制端连接所述第二片选信号接口。
4.如权利要求1所述的高速差分信号切换开关，其特征在于，所述差分信号输入接口为双通道输入接口，所述差分信号输出接口为单通道输出接口；
所述双通道输入接口的第一输入接口和第二输入接口分别与所述第一选通电路以及所述第二选通电路的信号输入端相连；
所述第一选通电路的信号输出端以及所述第二选通电路的信号输出端分别连接所述单通道输出接口。
5.如权利要求4所述的高速差分信号切换开关，其特征在于，所述第一选通电路包括：第一MOS管以及第二MOS管；
所述第一MOS管的输入端通过第五耦合电容连接所述第一输入接口的正极，所述第二MOS管的输入端通过第六耦合电容连接所述第一输入接口的负极；
所述第一MOS管的输出端通过第一耦合电容连接所述单通道输出接口的正极，所述第二MOS管的输出端通过第二耦合电容连接所述单通道输出接口的负极；
所述第一MOS管的控制端以及所述第二MOS管的控制端连接所述第一片选信号接口；
所述第二选通电路包括：第三MOS管以及第四MOS管；
所述第三MOS管的输入端通过第七耦合电容连接所述第二输入接口的正极，所述第四MOS管的输入端通过第八耦合电容连接所述第二输入接口的负极；
所述第三MOS管的输出端通过第三耦合电容连接所述单通道输出接口的正极，所述第四MOS管的输出端通过第四耦合电容连接所述单通道输出接口的负极；
所述第三MOS管的控制端以及所述第四MOS管的控制端连接所述第二片选信号接口。
6.如权利要求3或5所述的高速差分信号切换开关，其特征在于：
所述第一MOS管、所述第二MOS管、所述第三MOS管以及所述第四MOS管的输入端分别通过上拉电阻连接所述驱动电源接口的正极；
所述第一MOS管、所述第二MOS管、所述第三MOS管以及所述第四MOS管的输出端分别通过下拉电阻连接所述驱动电源接口的负极；
所述第一MOS管的控制端通过第一串联电阻连接所述第一片选信号接口，所述第二MOS管的控制端通过第二串联电阻连接所述第一片选信号接口，所述第三MOS管的控制端通过第三串联电阻连接所述第二片选信号接口，所述第四MOS管的控制端通过第四串联电阻连接所述第二片选信号接口。
7.如权利要求3或5所述的高速差分信号切换开关，其特征在于，所述驱动电源接口的正极包括：第一正极接口和第二正极接口；
所述第一MOS管的输入端通过第一上拉电阻连接所述第一正极接口，所述第二MOS管的输入端通过第二上拉电阻连接所述第一正极接口；
所述第三MOS管的输入端通过第三上拉电阻连接所述第二正极接口，所述第四MOS管的输入端通过第四上拉电阻连接所述第二正极接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721179851.2U CN207399159U (zh) | 2017-09-14 | 2017-09-14 | 一种高速差分信号切换开关 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201721179851.2U CN207399159U (zh) | 2017-09-14 | 2017-09-14 | 一种高速差分信号切换开关 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207399159U true CN207399159U (zh) | 2018-05-22 |
Family
ID=62416260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201721179851.2U Withdrawn - After Issue CN207399159U (zh) | 2017-09-14 | 2017-09-14 | 一种高速差分信号切换开关 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207399159U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612530A (zh) * | 2017-09-14 | 2018-01-19 | 博为科技有限公司 | 一种高速差分信号切换开关 |
-
2017
- 2017-09-14 CN CN201721179851.2U patent/CN207399159U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107612530A (zh) * | 2017-09-14 | 2018-01-19 | 博为科技有限公司 | 一种高速差分信号切换开关 |
| CN107612530B (zh) * | 2017-09-14 | 2023-11-28 | 博为科技有限公司 | 一种高速差分信号切换开关 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066988B (zh) | 一种限制输出端电压摆率的接口电路及其实现方法 | |
| CN211579967U (zh) | 天线自动切换电路及系统 | |
| TW201236371A (en) | Low voltage differential signal driving circuit and digital signal transmitter | |
| CN108829938A (zh) | 一种亚阈值有比逻辑电路及芯片 | |
| CN207399159U (zh) | 一种高速差分信号切换开关 | |
| CN104467796B (zh) | 一种限摆率驱动器 | |
| CN204598359U (zh) | 一种用于可见光通信的多灯具联网驱动电路 | |
| CN102339266A (zh) | 单数据线双向双电压通信接口电路 | |
| CN209072341U (zh) | 基于dmos管的跨电压域的电平转移电路及芯片 | |
| CN101751902B (zh) | 一种带可调输入电阻的lvds接收电路 | |
| CN110232040A (zh) | 模拟开关和电子设备 | |
| CN208226992U (zh) | 一种超低电压等值逻辑比较器电路及芯片 | |
| CN102307010B (zh) | 一种数据传输电压转换电路 | |
| CN106095708A (zh) | 二线制半双工一主多从多机通讯的电流环通讯方法与系统 | |
| CN103647544B (zh) | 一种双向传输接口转换电路 | |
| CN202261207U (zh) | 死区增强保护高速互补开关驱动电路 | |
| CN117097326A (zh) | 一种兼容lvds与hcsl电平标准的驱动电路 | |
| CN107612530A (zh) | 一种高速差分信号切换开关 | |
| CN208156660U (zh) | 双usb接口的切换电路及智能切换装置 | |
| CN109314514A (zh) | 数据接口、芯片和芯片系统 | |
| WO2020047722A1 (zh) | 数据接口、芯片和芯片系统 | |
| CN105846809B (zh) | 一种缓冲电路及缓冲芯片 | |
| CN209120162U (zh) | 一种高速双向逻辑电平转换电路 | |
| CN109149913A (zh) | Mos管驱动电路 | |
| CN105703750B (zh) | 一种具有转换时间控制的mlvds驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 314400 Room 201, building 2, No. 306, Gushui Road, Haining Economic Development Zone, Haining City, Jiaxing City, Zhejiang Province Patentee after: BOWEI TECHNOLOGY Co.,Ltd. Address before: 307, room 2, building 522, 314006 Asia Pacific Road, Nanhu District, Zhejiang, Jiaxing Patentee before: BOWEI TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20180522 Effective date of abandoning: 20231128 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20180522 Effective date of abandoning: 20231128 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |