CN109314514A - 数据接口、芯片和芯片系统 - Google Patents

数据接口、芯片和芯片系统 Download PDF

Info

Publication number
CN109314514A
CN109314514A CN201880001273.4A CN201880001273A CN109314514A CN 109314514 A CN109314514 A CN 109314514A CN 201880001273 A CN201880001273 A CN 201880001273A CN 109314514 A CN109314514 A CN 109314514A
Authority
CN
China
Prior art keywords
interface
data
current source
electric current
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880001273.4A
Other languages
English (en)
Other versions
CN109314514B (zh
Inventor
杨博新
张孟文
易律凡
詹昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN109314514A publication Critical patent/CN109314514A/zh
Application granted granted Critical
Publication of CN109314514B publication Critical patent/CN109314514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种数据接口、芯片和芯片系统。所述数据接口应用于发送端或者半双工通信，所述数据接口包括：第一发送电路；所述第一发送电路用于接收输入信号，并根据所述输入信号向与所述数据接口相连的对端接口的第一接收电路输出第一电流，或者根据所述输入信号从所述对端接口的所述第一接收电路接收第一电流，以在对端接口产生与所述输入信号对应的第一电压信号；其中，所述第一电流用于控制所述第一电压信号的幅值。本申请实施例提供的数据接口采用电流作为传输信号的载体，并通过单端输出的方式进行数据传输，能够有效降低数据接口的成本；并且，通过调节传送电流的大小降低传送信号量的电平幅值，能够有效降低传输损耗。

Description

数据接口、芯片和芯片系统
技术领域
本发明实施例涉及通信领域，并且更具体地，涉及数据接口、芯片和芯片系统。
背景技术
在多芯片，比如多个微控制单元(Microcontroller Unit，MCU)封装中，多个芯片之间不可避免的需要数据通信。
现有技术中，通常采用通用输入输出接口(General Purpose Input Output，GPIO)。然而，由于互联的两个GPIO的寄生电容以及两个GPIO之间走线的寄生电容高达10皮法(pf)量级，因此，在高速传输场景下，会导致寄生电容的功耗过大。
为了解决GPIO传输损耗过大的问题，可用低电压差分信号(Low-VoltageDifferential Signalling，LVDS)进行数据通信。但是，LVDS通常需要两组引脚增加了互联成本和制造成本。
因此，如何在降低数据接口成本的基础上降低传输损耗是本领域中一项急需解决的问题。
发明内容
提供了一种数据接口、芯片和芯片系统，能够在降低数据接口成本的基础上降低传输损耗。
第一方面，提供了一种数据接口，所述数据接口应用于发送端或者半双工通信，所述数据接口包括：
第一发送电路；
所述第一发送电路用于接收输入信号，并根据所述输入信号向与所述数据接口相连的对端接口的第一接收电路输出第一电流，或者根据所述输入信号从所述对端接口的所述第一接收电路接收第一电流，以在对端接口产生与所述输入信号对应的第一电压信号；
其中，所述第一电流用于控制所述第一电压信号的幅值。
在一些可能的实现方式中，所述第一发送电路包括：
第一开关、第二开关、第一电流源和第二电流源；
所述第一开关的一端用于接收电源电压，所述第一开关的另一端通过所述第一电流源连接至所述第二开关的一端，所述第二开关的另一端通过所述第二电流源连接至地，所述第一电流源与所述第二电流源的连接端为所述第一发送电路的输出端。
在一些可能的实现方式中，所述数据接口还包括：
静电保护电路；
所述第一发送电路通过所述静电保护电路连接至绑定线的一端，所述绑定线的另一端用于连接所述第二接收电路。
在一些可能的实现方式中，当所述数据接口应用于半双工通信，所述数据接口还包括：
第二接收电路；
所述第二接收电路通过所述静电保护电路连接至所述绑定线；
所述第二接收电路用于通过所述绑定线和所述静电保护电路从所述对端接口的第二发送电路接收第二电流或向所述第二发送电路输出第二电流，并根据所述第二电流生成第二电压信号；
其中，所述第二电流用于控制所述第二电压信号的幅值。
在一些可能的实现方式中，所述第二接收电路包括：
第三电流源和第四电流源；
所述第三电流源的一端用于接收电源电压，所述第三电流源的另一端与所述第四电流源的一端相连，所述第四电流源的另一端连接至地，所述第三电流源的另一端还用于输出所述第二电压信号，所述第四电流源的一端还用于接收或输出所述第二电流。
在一些可能的实现方式中，所述第二接收电路包括：
第一金属氧化物半导体MOS管、第二MOS管和第五电流源；
所述第三电流源通过所述第一MOS管连接至所述第四电流源，所述第五电流源的一端用于接收电源电压，所述第五电流源的另一端与所述第一MOS管的栅极相连，所述第五电流源的另一端还通过所述第二MOS管连接至地，所述第二MOS管的栅极通过所述第四电流源连接至地，所述第一MOS管的源极用于接收所述第二电流，所述第一MOS管的漏极用于输出所述第二电压信号。
在一些可能的实现方式中，所述第二接收电路还包括：
第一反相器和第二反相器；
所述第一MOS管的漏极通过所述第一反相器连接至所述第二反相器。
第二方面，提供了一种数据接口，所述数据接口应用于接收端，所述数据接口包括：
第二接收电路；
所述第二接收电路用于从与所述数据接口相连的对端接口的第二发送电路接收第二电流，或者向所述对端接口的所述第二发送电路输出第二电流，并根据所述第二电流生成第二电压信号；
其中，所述第二电流用于控制所述第二电压信号的幅值。
在一些可能的实现方式中，所述数据接口还包括：
静电保护电路；
所述第二接收电路通过所述静电保护电路连接至绑定线的一端，所述绑定线的另一端用于连接所述第二发送电路。
在一些可能的实现方式中，所述第二接收电路包括：
第三电流源和第四电流源；
所述第三电流源的一端用于接收电源电压，所述第三电流源的另一端与所述第四电流源的一端相连，所述第四电流源的另一端连接至地，所述第三电流源的另一端还用于输出所述第二电压信号，所述第四电流源的一端还用于接收或输出所述第二电流。
在一些可能的实现方式中，所述第二接收电路包括：
第一金属氧化物半导体MOS管、第二MOS管和第五电流源；
所述第三电流源通过所述第一MOS管连接至所述第四电流源，所述第五电流源的一端用于接收电源电压，所述第五电流源的另一端与所述第一MOS管的栅极相连，所述第五电流源的另一端还通过所述第二MOS管连接至地，所述第二MOS管的栅极通过所述第四电流源连接至地，所述第一MOS管的源极用于接收所述第二电流，所述第一MOS管的漏极用于输出所述第二电压信号。
在一些可能的实现方式中，所述第二接收电路还包括：
第一反相器和第二反相器；
所述第一MOS管的漏极通过所述第一反相器连接至所述第二反相器。
第三方面，提供了一种芯片，包括：
第一方面及第一方面中任一可能实现方式中的所述的数据接口，和/或，第二方面及第二方面中任一可能实现方式中所述的数据接口。
第四方面，提供了一种芯片系统，包括：
多个芯片，所述多个芯片中的芯片和第二芯片之间采用以下至少一种数据接口连接：第一方面及第一方面中任一可能实现方式中的所述的数据接口，和/或，第二方面及第二方面中任一可能实现方式中所述的数据接口。
本申请实施例提供的数据接口、芯片和芯片系统，采用电流作为传输信号的载体，并通过单端输出的方式进行数据传输，避免了采用回路的电路设计进行数据传输，能够有效降低数据接口的成本。
并且，可以通过调节传送电流的大小，降低传送信号量的电平幅值，进而降低传输损耗，进而降低整个数据传输系统的功耗。具体地，所述数据接口作为发射端时，通过调节第一发送电路输出或接收的所述第一电流的大小可以使得所述第一电压信号的幅值只需要满足第一接收电路中反相器上下翻转的阈值电压，避免了以全摆幅翻转，能够有效降低信号量的传输电平，进而降低所述数据接口的传输损耗。
此外，所述数据接口作为接收端时，所述第二接收电路用于根据接收到或输出的所述第二电流生成所述第二电压信号，并通过降低输入电阻，可以降低所述第二接收电路的输入端建立电压信号的时间，进而实现数据的高速传输。
附图说明
图1是本发明实施例的芯片系统的示例。
图2是本申请实施例的数据接口作为发射端的示意性框图。
图3是图2所示的第一发送电路的示意图。
图4是本申请实施例的数据接口作为接收端的示意图。
图5是图4所示的第二接收电路的示意图。
图6是图5所示的第二接收电路的电路图的示例。
图7是本申请实施例的反相器的电路图的示例。
图8是图7所示的反相器的电压传输特性图。
图9是图6所示的第二接收电路的小信号电路图。
图10是本申请实施例的芯片系统的电路的示例。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行描述。应理解，本发明实施例的数据接口、芯片和芯片系统适用于任何需要数据通信的场合，尤其适用于高速低功耗通信互联的场合。其中，数据接口尤其适用于芯片之间的数据通信。例如，芯片系统的内部芯片之间的数据通信。
本发明实施例中，考虑到多芯片间通信信道不对外可见，且基于电路回路进行数据传输时，每个芯片均需要设置多个引脚，成本过高。
为了解决上述问题，本发明实施例中提供了一种新的数据接口，所述数据接口采用电流作为传输信号的载体，并通过单端输出的方式进行数据传输，能够有效降低数据接口的成本。
图1是本发明实施例的芯片系统100的示意性框图。
如图1所示，所述芯片系统100可以包括：
数据接口110、绑定线120和数据接口130。其中，为便于理解，数据接口110可视为本端数据接口，数据接口130可视为对端数据接口，本端与对端是相互通信的两端，在多芯片系统中可视为两个相互连通的芯片。
所述数据接口110可以包括：
发送电路111、开关112、静电保护电路113、开关114和接收电路115。其中，所述发送电路111通过所述开关112连接至所述静电保护电路113的一端，所述静电保护电路113的另一端通过所述绑定线120连接至所述数据接口130，所述静电保护电路113还通过所述开关114连接至所述接收电路115。
相应的，所述数据接口130可以包括：
接收电路131、开关132、静电保护电路133、开关134以及发送电路135。其中，所述发送电路135通过所述开关134连接至所述静电保护电路133的一端，所述静电保护电路133的另一端通过所述绑定线120连接至所述数据接口110，所述静电保护电路133还通过所述开关132连接至所述接收电路131。
换句话说，所述数据接口110和所述数据接口130都可以包括一套功能相同的接收电路和发送电路，使得所述数据接口110和所述数据接口130能够实现半双工通信功能。
具体地，所述数据接口110可以所述通过开关112和所述开关114实现所述发送电路111和所述接收电路115之间的工作切换，所述数据接口130可以通过所述开关132和所述开关134实现所述接收电路131和所述发送电路135之间的工作切换。
可选地，在本申请的一个实施例中，当控制信号en1＝0且en2＝1时，开关112、132闭合，开关114、134断开，发送电路111与接收电路131形成发射-接收通路，所述数据接口110可以作为发射端，所述数据接口130作为接收端。当控制信号en1＝1且en2＝0时，所述数据接口110可以作为接收端，所述数据接口130作为发射端。
应当理解，虽然，所述数据接口110和数据接口130都可以包括一套功能相同的接收电路和发送电路，但是，其接收电路和发送电路的具体实现电路和/或使用工艺可以不同。
在图1所示的芯片系统中，所述静电保护电路113和所述静电保护电路133均可以用于防止静电对器件的破坏。本申请实施例对静电保护电路的具体实现方式不做限定。例如，在一些实施例中，所述静电保护电路113或者所述静电保护电路133可集成设置在焊盘(PAD)上，也可以与PAD分离设置。
可选地，在本申请的一个实施例中，所述静电保护电路113和/或所述静电保护电路133只需要满足充电器件模型(Charged Device Model，CDM)的需求。
本申请实施例中，由于所述数据接口110和数据接口130之间的通信信道并不是暴露在整个芯片系统100的外部，因此，在保证满足CDM的需求的基础上，尽可能的简化所述静电保护电路113和/或所述静电保护电路133的电路结构，能够有效降低寄生电容。
应理解，所述数据接口110或所述数据接口130中的接收电路和发送电路可以如图1所示共用一个静电保护电路，也可以分别对应一个静电保护电路。本申请实施例对此不做具体限定。
在图1所示的芯片系统中，绑定线120为芯片之间用于互连的连接线。
这里需要指出的是，图1所示的芯片系统100仅为示例，但本身实施例不限于此。
例如，在其它可替代实施例中，所述数据接口110或所述数据接口130可以仅用于单工通信。
这种情况下，图1所示的四个开关和部分器件为可选器件。例如，以所述数据接口110为例，所述数据接口110可以仅包括发送电路111和静电保护电路113，或者，所述数据接口110可以仅包括接收电路115和静电保护电路113。
又例如，所述数据接口110和/或所述数据接口130用于半双工通信时，图1所示的四个开关并非一定是真实的物理开关。例如，在其他可替代实施例中，可以是通过复用发送电路和/或接收电路中的信号，实现发送电路和接收电路之间的切换。
图2是本申请实施例的数据接口210的示意性框图。
如图2所示，所述数据接口210可以包括：
第一发送电路220。
所述第一发送电路220用于接收输入信号，并根据所述输入信号向第一接收电路输出第一电流或者从所述第一接收电路接收第一电流，所述第一电流用于所述第一接收电路生成第一电压信号，其中，所述第一电流用于控制所述第一电压信号的幅值。
其中，所述输入信号可以是所述数据接口210所在芯片的其他功能模块产生的信号，也可以是与所述数据接口210相连的功能模块产生的信号。
所述第一接收电路可以是与所述数据接口210相连的对端数据接口中的接收电路。例如，图2所示的数据接口210为图1所示的数据接口110时，所述第一发送电路220可以为图1所示的发送电路111，所述第一接收电路可以为图1所述的数据接口130中的接收电路131。
本申请实施例中，所述输入信号用于控制所述第一发送电路220向所述第一接收电路输出所述第一电流，或者所述输入信号用于控制所述第一发送电路220接收所述第一接收电路输出的所述第一电流。换句话说，所述输入信号用于控制所述第一发送电路220向第一接收电路灌入所述第一电流，或者所述输入信号用于控制所述第一发送电路220从所述第一接收电路抽取所述第一电流。也就是说，本申请实施例中的所述第一发送电路220可以通过向所述第一接收电路灌入所述第一电流，或者从所述第一接收电路抽取所述第一电流值的方式，控制所述第一接收电路的电流值，进而使得所述第一接收电路生成所述第一电压信号。
可选地，如图2所示，所述数据接口210还可以包括：
静电保护电路230，所述第一发送电路220与所述静电保护电路230的一端相连，所述静电保护电路230的另一端用于连接所述第一接收电路。
可选地，在本申请的一个实施例中，所述数据接口210用于半双工通信。
例如，所述数据接口210可以是如图1所示的数据接口110，所述第一发送电路220可以是图1所示的发送电路111，所述静电保护电路230可以是图1所示的静电保护电路113，所述第一接收电路可以是图1所示的接收电路131，绑定线240可以是图1所示的绑定线120。
又例如，所述数据接口210也可以是如图1所示的数据接口130，相应的，所述第一发送电路可以为如图1所示的发送电路135，所述静电保护电路230可以是如图1所示的静电保护电路133，所述第一接收电路可以是图1所示的接收电路113。但本申请实施例不限于此。
可选地，在本申请的一个实施例中，所述数据接口310也可以用于单工通信。
本申请实施例中，所述数据接口210以所述第一电流作为传输信号的载体，并且通过所述绑定线240以单端输出的方式向所述第一接收电路输出或者接收所述第一电流，不仅能够实现数据传输，而且能够有效降低数据接口的成本。
并且，可以通过调节传送电流的大小，降低传送信号量的电平幅值，进而降低传输损耗，进而降低整个数据传输系统的功耗。具体地，所述数据接口作为发射端时，通过调节第一发送电路输出或接收的所述第一电流的大小可以使得所述第一电压信号的幅值只需要满足第一接收电路中反相器上下翻转的阈值电压，避免了以全摆幅翻转，能够有效降低信号量的传输电平，进而降低所述数据接口的功耗。
应当理解，图1所示的数据接口210仅包括第一发送电路220和静电保护电路230的示例。但本申请实施例不限于此。
例如，在其它可替代实施例中，所述数据接口210还可以包括信号接收转换电路，所述信号接收转换电路用于接收与所述数据接口210相连的处理器的数字信号，并将所述数字信号转换为所述输入信号。
又例如，在其他可替代实施例中，所述数据接口210也可以不包括所述静电保护电路230。
图3是图2所示的第一发送电路220的电路设计的示例。
如图3所示，所述第一发送电路220可以包括：
第一开关221、第一电流源222、第二电流源223以及第二开关224。
具体地，所述第一开关221的一端用于接收电源电压，所述第一开关221的另一端通过第一电流源222连接至第二电流源223的一端，所述第二电流源223的另一端通过所述第二开关224连接至地。
本申请实施例中，所述输入信号Vin用于控制所述第一开关221和所述第二开关224的导通或断开，所述第一电流源222和所述第二电流源223之间相连的端口作为所述第一发送电路220的输出端，所述输出端用于接收或者输出所述第一电流Iout。
换句话说，本申请实施例中，所述输入信号Vin控制所述第一开关221导通且所述第二开关224断开时，所述输出端向所述第一接收电路输出所述第一电流，且所述第一电流的大小等于所述第一电流源222输出的电流。所述输入信号Vin控制所述第一开关221断开且所述第二开关224导通时，所述输出端从所述第一接收电路接收所述第一电流，且所述第一电流的大小等于所述第二电流源223输出的电流。
应理解，图2所示的第一发送电路220的电路结构仅为示例，本申请实施例不限于此。例如，在其他可替代实施例中，所述第一电路结构220还可以由电流镜组成的电路结构输出或者接收所述第一电流。当芯片内的功能模块，比如处理器等向其所连接的另一芯片(即，对端芯片)发送数据或者命令(需要传输的信号)，可发送与需要传输的信号对应的输入信号Vin至接口电路，接口电路中的一对开关205与207受控于Vin而形成组合状态，使得MOS管208源极因向对端芯片的数据接口产生灌入电流Iout或者抽取电流Iout的效果，从而使得对端“接收”到不同的信号，也就是实现了向对端“发送”不同的信号，实现输入信号的传递。
上文结合图2至图3，侧重描述了本申请实施例的包括第一发送电路220的数据接口210，下文结合图4至图9，对本申请实施例的具有接收数据功能的数据接口进行示例性说明。
图4是本申请实施例的另一数据接口310的示意性框图。
如图4所示，所述数据接口310可以包括：
第二接收电路330，所述第二接收电路330用于从第二发送电路接收第二电流或向所述第二发送电路输出第二电流，并根据所述第二电流生成第二电压信号，其中，所述第二电流用于控制所述第二电压信号的幅值。
其中，所述第二发送电路可以是与所述数据接口310相连的对端数据接口中的发送电路。例如，图5所示的数据接口310为图1所示的数据接口110时，所述第二接收电路330可以为图1所示的接收电路115，所述第二发送电路可以是图1所述的数据接口130中的发送电路135。
本申请实施例中，与所述数据接口310相连的对端数据接口通过向所述第二接收电路330灌入所述第二电流，或者从所述数据接口310抽取所述第二电流的方式，向所述数据接口310传输信号。换句话说，所述第二接收电路330可以通过灌入或抽取的所述第二电流的电流值的大小，生成所述第二电压信号。
本申请实施例中，可以通过将所述第二接收电路330接收到或输出的所述第二电流转换为所述第二电压信号，例如，通过通过电流比较器将所述第二电流转换为所述第二电压信号，避免了将所述第二电流转换为电压信号后再使用电压比较电路生成所述第二电压信号，因此，能够有效提高电压信号的建立速度，进而实现数据的高速传输。
可选地，如图4所示，所述数据接口还可以包括：
静电保护电路320，所述第二接收电路通过所述静电保护电路320连接至绑定线的一端，所述绑定线的另一端用于连接所述第二发送电路。
可选地，在本申请的一个实施例中，所述数据接口310用于半双工通信。
例如，所述数据接口310可以是如图1所示的数据接口110，所述第二接收电路330可以是如图1所示的接收电路115，所述静电保护电路320可以是图1所示的静电保护电路113，所述绑定线340可以是图1所示的绑定线120，所述第二发送电路可以是如图1所示的发送电路135。
又例如，所述数据接口310也可以是如图1所示的数据接口130，相应的，所述第二接收电路可以是如图1所示的接收电路131，所述第二发送电路可以是如图1所示的发送电路111，所述静电保护电路可以是如图1所示的静电保护电路133。
可选地，在本申请的一个实施例中，所述数据接口310可以用于单工通信。
应理解，图4为数据接口310仅包括第二接收电路330和静电保护电路320的示例。但本申请实施例不限于此。
例如，所述数据接口310用于半双工通信时，还可以包括用于实现半双工通信的开关。
又例如，在其他可替代实施例中，所述数据接口310也可以不包括所述静电保护电路320。
图5是图4所示的第二接收电路330的示意性电路图。
如图5所示，所述第二接收电路330可以包括：
第三电流源331和第四电流源332；
所述第三电流源331的一端用于接收电源电压，所述第三电流源331的另一端与所述第四电流源332的一端相连，所述第四电流源332的另一端连接至地，所述第三电流源331的另一端还用于输出所述第二电压信号，所述第四电流源332的一端(如图5所示的B点)还用于接收或输出所述第二电流。
可选地，在本申请的一个实施例中，所述第三电流源331的供电能力和所述第四电流源332的供电能力相同。
在具体实现中，假设所述第三电流源331的电流值为Ib4，假设所述第四电流源332的电流值为Ib3，若Ib3＝Ib4，则图5所示的B点接收的所述第二电流Iin必然流过第四电流源332的内阻333。假设所述内阻333的阻值为Rs，则在B点产生数值等于Iin×Rs的电压变化。由于第四电流源332的内阻333非常大，因此只需要稍微调整所述第二电流Iin，就能够有效调整所述B点的电压信号的幅值。
进一步地，所述B点的电压信号会驱动所述第三电流源331进入线性区，以确保图5所示的电路结构满足以下公式：
Ib3＝Ib4+Iin (1)。
通过以上分析可以看出，在图5所示的电路结构中，通过调整所述第二电流Iin的大小，能够有效调整所述B点的电压信号的幅值，本申请实施例中，所述B点的电压信号可以用于生成所述第二电压信号。
图6是图5所示的第二接收电路330的电路结构的示例。
如图6所示，所述第二接收电路330还可以包括：
第一金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)场效应晶体管(Field-Effect Transistor,FET)402、第二MOS管405、电流源401、电流源403和第五电流源404。
具体地，所述电流源401的一端用于接收电源电压，所述电流源401的另一端通过所述第一MOS管402连接至所述电流源403，所述第五电流源404的一端用于接收电源电压，所述第五电流源404的另一端与所述第一MOS管402的栅极相连，所述第五电流源404的另一端还通过所述第二MOS管405连接至地，所述第二MOS管405的栅极通过所述电流源403连接至地，所述第一MOS管402的源极用于接收所述第二电流，所述第一MOS管402的漏极用于输出所述第二电压信号。
更具体地，图6所示的电流源410可以是图5所示的第三电流源331，图6所示的电流源403可以是图5所示的第四电流源332。
可选地，如图6所示，所述第二接收电路330还可以包括：
第一反相器406和第二反相器407；
所述第一MOS管402的漏极通过所述第一反相器406连接至所述第二反相器407。
本申请实施例中，所述第一反相器406和所述第二反相器407用于对D端的电平进行整形，使得所述第二接收电路330输出的所述第二电压信号为处理器能够识别的数字信号“1”或者数字信号“0”。
综上所述，本申请实施例中，所述第一MOS管402、第二MOS管405、电流源401、电流源403和第五电流源404组成电流比较器，第二接收电路将接收到或输出的所述第二电流通过所述电流比较器直接转换为第二电压信号，避免了将所述第二电流转换为电压信号后再使用电压比较电路生成所述第二电压信号，能够有效提高电压信号的建立速度，进而实现数据的高速传输。
在图6所示的电路结构中，当所述第二发送电路向B点输出所述第二电流Iin时，B点的电压上升，进一步地，B点的电压会带动C点电压上升，并触发所述第一反相器406的翻转阈值，最终由所述第二反相器407输出高电平。
相应的，当所述第二发送电路从B点抽走所述第二电流Iin时，B点的电压下降，进一步地，所述B点的电压会带动C点电压下降，并触发所述第一反相器406的翻转阈值，最终由所述第二反相器407输出低电平。
通过以上分析可知，通过调整所述第二电流Iin的大小，能够有效调整B点的电压信号的幅值，进一步地，B点的电压信号的幅值能够控制C点的电压信号的幅值。也就是说，可以通过调节所述第二电流Iin的大小调节B点和C点电压的摆幅，并且所述第二电流Iin变化越大，B点和C点的电压的摆幅越大。换句话说，本申请实施例中，C点电压的摆幅只需要满足所述第一反相器406上下翻转的阈值电压，避免了以全摆幅翻转，能够有效降低信号量的传输电平，进而降低所述数据接口的功耗。
图7是本申请实施例的反相器的电路图的示例。具体地，图7所示的反相器可以为图6所示的第一反相器406或第二反相器407。图8是图7所示的反相器的电压传输特性图。下面结合图7和图8对本申请实施例的数据接口能够降低传输功耗的具体原理进行分析。
如图7所示，所述反相器可以包括：
MOS管421和MOS管422，所述MOS管421的源极用于接收电源电压，所述MOS管421的漏极与所述MOS管422的漏极相连，所述MOS管422的漏极接地，所述MOS管421的栅极和所述MOS管422的栅极相连，所述MOS管421的栅极用于接收电压信号Vin，所述MOS管421的漏极用于输出电压信号Vout。
具体地，MOS管根据“通道”(工作载流子)的极性不同，可以分为“N型”MOS管(NMOSFET或者NMOS)与“P型”MOS管(PMOSFET或者PMOS)，对于NMOS，其源极和漏极接在N型半导体上，接高压为漏端，接低压为源端，实际电流方向为流入漏极。对于PMOS，其源极和漏极则接在P型半导体上，接高压为源端，接低压为漏端，实际电流方向为流出漏极。在图7所示的电路结构中，所述MOS管421为PMOS管，所述MOS管422为NMOS管。
根据图8所示的反相器的电压传输特性可以看出：
如果输入信号Vin小于VTH2，则PMOS非饱和且NMOS截止。如果输入信号Vin大于VTH2且小于VDD-VTH1，则PMOS非饱和且NMOS饱和，或者PMOS饱和且NMOS饱和，或者PMOS饱和且NMOS非饱和。如果输入信号Vin大于VDD-VTH1，则PMOS截止且NMOS非饱和。
也就是说，所述反相器上下翻转的阈值电压分别是VTH2、VDD-VTH1。具体地，C点的电压只要满足VCmax≥VDD-VTH1或者VCmin≤VDD-VTH2，反相器发生翻转。即，所述反相器的最小的电压摆幅可以为VDD-VTH1-VTH2。
在图6所示的电路结构中，由于C点的电压和B点的电压之间差了所述第一MOS管402的导通电压Vod2，因而，B点的电压也可以不是全摆幅翻转，具体地，B点允许的最小电压摆幅可以近似为VDD-VTH1-VTH2。
因此，可以通过合理地控制所述第二电流Iin的大小，控制B点的电压幅值，即控制传输信号量的电平幅值，进而通过降低传输信号的电平幅值，能够有效降低传输损耗。例如，通过控制所述第二电流Iin的大小，控制B点的电压摆幅刚好满足VDD-VTH1-VTH2，能够最大程度的降低传输信号的电平幅值，进而能够最大程度的降低传输损耗。
在图6所示的电路结构中，所述第一MOS管402和第二MOS管405构成所述负反馈通路，则图6所示的第二接收电路330的小信号电路图如图9所示，下面结合图9对图6所示的电路结构进行分析。
如图9所示，所述第二接收电路330可以等效为：
压控电流源411、电阻412、压控电流源413和电阻414。
具体地，所述压控电流源411的一端与所述电阻412的一端相连，所述压控电流源411的另一端连接至地，所述电阻412的另一端连接至地，所述压控电流源413的一端与所述电阻414的一端相连，所述压控电流源413的一端还用于接收所述第二电流Iin，所述压控电流源413的另一端连接至地，所述电阻414的另一端连接至地。
其中，如图9所示，所述压控电流源411的输入电压为VS2，gm1表示压控电流源411的转移电导，所述电阻412的阻值为ro1，所述压控电流源413的输入电压为VD1-VS2，gm2表示压控电流源414的转移电导，所述电阻414的阻值为ro2。所述第二接收电路330的输入电阻为：
可以看出，所述第二接收电路330采用图6所示的电路结构，其输入阻抗可以减小到原来的
本申请实施例中，通过减少输入阻抗，能够有效减小建立B点信号的时间常数，即能够加快信号的建立速度，即使在较高的频率下仍能快速建立，进而提供数据的传输速率。
图10是本申请实施例的芯片系统400的电路设计的示例。
如图10所示，所述芯片系统400可以包括：
芯片410和芯片420，所述芯片410可以包括图3所示的第一发送电路220，所述芯片420可以包括图6所示的第二接收电路330。所述芯片410和所述芯片420通过所述第一发送电路220和所述第二接收电路330进行通信。
假设电流源212的电流等于电流源213的电流，电流源401的电流等于电流源403的电流。其中，开关211和开关214受到输入信号的控制，当输入信号控制开关211导通且开关214断开时，电流I1从A点经过绑定线流向B点，有I3＝I4-I1<I4，说明C点电压升高，并将电流源401推向了线性区，电流I3减小，当C点电压逐渐升高达到反相器406的翻转阈值电压时，输出信号VOUT为高电平。
当输入信号控制开关211断开且开关214导通时，电流从B点经过绑定线流向A点，有I4＝I3-I2<I3，说明B点电压降低，并将电流源403推向了线性区，电流I4减小，当C点电压逐渐降低达到反相器401的翻转阈值电压，输出信号VOUT为低电平。
综上所述，本发明申请实施例的、芯片410、芯片420以及芯片系统400的结构简单，可通过所述第一发送电路220输出或接收电流，实现信号的传输。并且可以通过调节所述第一接收电路220输出或接收的电流的大小，降低传送信号量的电平幅值，进而降低传输损耗，进而降低整个数据传输系统的功耗。此外，所述第二接收电路330采用电流比较器来实现信号量的提取，通过降低输入电阻，可以降低电流比较器输入端信号的建立时间，进而提高整个系统的传输速度。应理解，为了避免重复，此处对所述第一发送电路220和所述第二接收电路330的具体结构不再赘述。
应理解，以上结合图1至图10详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
例如，以图8所示的反相器为例，所述反相器包括MOS管421和MOS管422，所述MOS管421为“P型”MOS管，所述MOS管422为“N型”MOS管。但本发明实施例不限于此。
另外，需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所公开的内容。
最后，需要说明的是，在本发明实施例和所附权利要求书中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明实施例。例如，在本发明实施例和所附权利要求书中所使用的单数形式的“上述”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的部件，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置和部件，可以是或者也可以不是物理上分开的。可以根据实际的需要选择其中的部分或者全部部件来实现本发明实施例的目的。
以上内容，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种数据接口，其特征在于，包括：
第一发送电路；
所述第一发送电路用于接收输入信号，并根据所述输入信号向与所述数据接口相连的对端接口的第一接收电路输出第一电流，或者根据所述输入信号从所述对端接口的所述第一接收电路接收第一电流，以在对端接口产生与所述输入信号对应的第一电压信号；
其中，所述第一电流用于控制所述第一电压信号的幅值。
2.根据权利要求1所述的数据接口，其特征在于，所述第一发送电路包括：
第一开关、第二开关、第一电流源和第二电流源；
所述第一开关的一端用于接收电源电压，所述第一开关的另一端通过所述第一电流源连接至所述第二开关的一端，所述第二开关的另一端通过所述第二电流源连接至地，所述第一电流源与所述第二电流源的连接端为所述第一发送电路的输出端。
3.根据权利要求1或2所述的数据接口，其特征在于，所述数据接口还包括：
静电保护电路；
所述第一发送电路通过所述静电保护电路连接至绑定线的一端，所述绑定线的另一端用于连接所述第二接收电路。
4.根据权利要求3所述的数据接口，其特征在于，所述数据接口应用于半双工通信，所述数据接口还包括：
第二接收电路；
所述第二接收电路通过所述静电保护电路连接至所述绑定线；
所述第二接收电路用于通过所述绑定线和所述静电保护电路从所述对端接口的第二发送电路接收第二电流或向所述第二发送电路输出第二电流，并根据所述第二电流生成第二电压信号；
其中，所述第二电流用于控制所述第二电压信号的幅值。
5.根据权利要求4所述的数据接口，其特征在于，所述第二接收电路包括：
第三电流源和第四电流源；
所述第三电流源的一端用于接收电源电压，所述第三电流源的另一端与所述第四电流源的一端相连，所述第四电流源的另一端连接至地，所述第三电流源的另一端还用于输出所述第二电压信号，所述第四电流源的一端还用于接收或输出所述第二电流。
6.根据权利要求5所述的数据接口，其特征在于，所述第二接收电路包括：
第一金属氧化物半导体MOS管、第二MOS管和第五电流源；
所述第三电流源通过所述第一MOS管连接至所述第四电流源，所述第五电流源的一端用于接收电源电压，所述第五电流源的另一端与所述第一MOS管的栅极相连，所述第五电流源的另一端还通过所述第二MOS管连接至地，所述第二MOS管的栅极通过所述第四电流源连接至地，所述第一MOS管的源极用于接收所述第二电流，所述第一MOS管的漏极用于输出所述第二电压信号。
7.根据权利要求6所述的数据接口，其特征在于，所述第二接收电路还包括：
第一反相器和第二反相器；
所述第一MOS管的漏极通过所述第一反相器连接至所述第二反相器。
8.一种数据接口，其特征在于，所述数据接口应用于接收端，所述数据接口包括：
第二接收电路；
所述第二接收电路用于从与所述数据接口相连的对端接口的第二发送电路接收第二电流，或者向所述对端接口的所述第二发送电路输出第二电流，并根据所述第二电流生成第二电压信号；
其中，所述第二电流用于控制所述第二电压信号的幅值。
9.根据权利要求8所述的数据接口，其特征在于，所述数据接口还包括：
静电保护电路；
所述第二接收电路通过所述静电保护电路连接至绑定线的一端，所述绑定线的另一端用于连接所述第二发送电路。
10.根据权利要求8或9所述的数据接口，其特征在于，所述第二接收电路包括：
第三电流源和第四电流源；
所述第三电流源的一端用于接收电源电压，所述第三电流源的另一端与所述第四电流源的一端相连，所述第四电流源的另一端连接至地，所述第三电流源的另一端还用于输出所述第二电压信号，所述第四电流源的一端还用于接收或输出所述第二电流。
11.根据权利要求10所述的数据接口，其特征在于，所述第二接收电路包括：
第一金属氧化物半导体MOS管、第二MOS管和第五电流源；
所述第三电流源通过所述第一MOS管连接至所述第四电流源，所述第五电流源的一端用于接收电源电压，所述第五电流源的另一端与所述第一MOS管的栅极相连，所述第五电流源的另一端还通过所述第二MOS管连接至地，所述第二MOS管的栅极通过所述第四电流源连接至地，所述第一MOS管的源极用于接收所述第二电流，所述第一MOS管的漏极用于输出所述第二电压信号。
12.根据权利要求11所述的数据接口，其特征在于，所述第二接收电路还包括：
第一反相器和第二反相器；
所述第一MOS管的漏极通过所述第一反相器连接至所述第二反相器。
13.一种芯片，其特征在于，包括：
权利要求1至7中任一项所述的数据接口，和/或，权利要求8至12中任一项所述的数据接口。
14.一种芯片系统，其特征在于，包括：
多个芯片，所述多个芯片中的芯片和第二芯片之间采用以下至少一种数据接口连接：
权利要求1至7中任一项所述的数据接口，和/或，权利要求8至12中任一项所述的数据接口。
CN201880001273.4A 2018-09-03 2018-09-03 数据接口、芯片和芯片系统 Active CN109314514B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/103843 WO2020047723A1 (zh) 2018-09-03 2018-09-03 数据接口、芯片和芯片系统

Publications (2)

Publication Number Publication Date
CN109314514A true CN109314514A (zh) 2019-02-05
CN109314514B CN109314514B (zh) 2022-07-08

Family

ID=65221736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001273.4A Active CN109314514B (zh) 2018-09-03 2018-09-03 数据接口、芯片和芯片系统

Country Status (2)

Country Link
CN (1) CN109314514B (zh)
WO (1) WO2020047723A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404543A (zh) * 2020-05-27 2020-07-10 深圳市汇顶科技股份有限公司 时钟数据恢复电路、处理芯片及电子设备
CN113126534A (zh) * 2019-12-31 2021-07-16 圣邦微电子（北京）股份有限公司 逻辑控制电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647381A (zh) * 2001-11-02 2005-07-27 诺基亚有限公司 支持用于高速数字接口的低干扰信令方案的多模i/o电路
US20080136525A1 (en) * 2006-12-07 2008-06-12 Commissariat A L'energie Atomique Current pre-amplifier and associated current comparator
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵
US20130200872A1 (en) * 2012-02-01 2013-08-08 Brian W. Friend Low power current comparator for switched mode regulator
CN204190740U (zh) * 2014-10-28 2015-03-04 陕西千山航空电子有限责任公司 一种单线制串行通讯接口电路
CN107516544A (zh) * 2017-09-13 2017-12-26 上海华力微电子有限公司 一种嵌入式非易失存储器及其电流比较读出电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294730C (zh) * 2000-07-18 2007-01-10 皇家菲利浦电子有限公司 具有低功率消耗的数字接口
EP1643647A4 (en) * 2003-06-24 2006-06-14 Matsushita Electric Ind Co Ltd DEVICE AND METHOD FOR ADAPTING OUTPUT IMPEDANCE IN A SIGNAL TRANSMISSION SYSTEM
CN100547960C (zh) * 2005-03-18 2009-10-07 中国科学院自动化研究所 一种不对称高速半双工通信系统和通信方法
US8472437B2 (en) * 2010-02-15 2013-06-25 Texas Instruments Incorporated Wireless chip-to-chip switching
CN102457455B (zh) * 2010-10-26 2014-10-15 珠海全志科技股份有限公司 低压差分信号发送器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1647381A (zh) * 2001-11-02 2005-07-27 诺基亚有限公司 支持用于高速数字接口的低干扰信令方案的多模i/o电路
US20080136525A1 (en) * 2006-12-07 2008-06-12 Commissariat A L'energie Atomique Current pre-amplifier and associated current comparator
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵
US20130200872A1 (en) * 2012-02-01 2013-08-08 Brian W. Friend Low power current comparator for switched mode regulator
CN204190740U (zh) * 2014-10-28 2015-03-04 陕西千山航空电子有限责任公司 一种单线制串行通讯接口电路
CN107516544A (zh) * 2017-09-13 2017-12-26 上海华力微电子有限公司 一种嵌入式非易失存储器及其电流比较读出电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113126534A (zh) * 2019-12-31 2021-07-16 圣邦微电子（北京）股份有限公司 逻辑控制电路
CN113126534B (zh) * 2019-12-31 2022-08-16 圣邦微电子（北京）股份有限公司 逻辑控制电路
CN111404543A (zh) * 2020-05-27 2020-07-10 深圳市汇顶科技股份有限公司 时钟数据恢复电路、处理芯片及电子设备

Also Published As

Publication number Publication date
CN109314514B (zh) 2022-07-08
WO2020047723A1 (zh) 2020-03-12

Similar Documents

Publication Publication Date Title
CN108494058A (zh) 无线耳机的充电盒电路、无线耳机及耳机充电通信装置
CN103066988B (zh) 一种限制输出端电压摆率的接口电路及其实现方法
WO2018036291A1 (zh) 充电器充电电路、移动终端充电电路、充电器及移动终端
CN204929366U (zh) 一种dali接口电路
CN109086236A (zh) 电源充电路径切换电路及其电子设备
CN109314514A (zh) 数据接口、芯片和芯片系统
CN105812014A (zh) 控制控制器局域网收发器电路的方法及其设备
CN105322932A (zh) 充电泵、电位转换电路及开关电路
CN103427823B (zh) 低电压差分信号传输驱动器电路
EP1207458A3 (en) Data-storing device
CN109314515A (zh) 数据接口、芯片和芯片系统
CN207518328U (zh) 一种终端设备及无线充电系统
CN207518336U (zh) 一种无线充电电路、系统及电子设备
CN205910520U (zh) 一种电源控制芯片及设置有该芯片的电子设备
CN107659000B (zh) 一种可双向无线充电的收发电路
CN106712764A (zh) 通讯隔离与电平转换电路
CN103428079B (zh) 一种应用于家庭的lte无线网关设备
CN212086216U (zh) 一种大功率光电隔离poe模组
CN209120162U (zh) 一种高速双向逻辑电平转换电路
CN103535111B (zh) 一种电源电路及无线上网卡
CN208337596U (zh) G.fast SFP模块
CN209659266U (zh) 一种驱动能力可调的io驱动电路及io驱动系统
CN110073635A (zh) 一种受电电路装置
CN208508798U (zh) 电源模块控制电路及电源模块
CN109474271A (zh) 一种高速双向逻辑电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant