CN209072341U - 基于dmos管的跨电压域的电平转移电路及芯片 - Google Patents

Abstract

本实用新型公开基于DMOS管的跨电压域的电平转移电路及芯片，包括低电压域电路和高电压域电路，当所述低电压域电路包括电流镜结构和一组DMOS管对时，所述高电压域电路包括旁路MOS管结构和相互耦合的正反馈结构的MOS管对；当所述高电压域电路包括电流镜结构和一组DMOS管对时，所述低电压域电路包括旁路MOS管结构和相互耦合的正反馈结构的MOS管对。所述电平转移电路用于根据电流镜结构输入的镜像电流（IB）及旁路MOS管结构的上拉作用控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构的MOS管对在不产生穿通电流的前提下实现电平的快速转移。

Description

基于DMOS管的跨电压域的电平转移电路及芯片

技术领域

本实用新型涉及集成电路设计领域，具体涉及一种基于DMOS管的跨电压域的电平转移电路及芯片。

背景技术

在开关电源或电池充电的电路设计中，上管的驱动电压域一般都高于内部逻辑信号的电压域，故为了获取上管的驱动电压域，需要解决不同的电源和地进行切换的问题。

目前，常用的电平转移电路如图1和图2所示，图1是低压电源域转移至高压电源域的电平转移电路原理图，图2是高电压域转移至低电压域的电平转移电路原理图。图1中第一一N型DMOS管M11和第一二N型DMOS管M12都是高压MOS管工艺制造的DMOS管，第一一P型DMOS管P11和第一二P型DMOS管P12 都是高压MOS管工艺制造的P型DMOS管；图2中第二一N型DMOS管M21和第二二N型DMOS管M22都是高压MOS管工艺制造的N型DMOS管，第二一P型DMOS管P21和第二二P型DMOS管P22都是高压MOS管工艺制造的P型DMOS管。图1中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4 为常规低压PMOS管，第一一NMOS管MN11和第一二NMOS管MN12为常规低压NMOS管。图2中第一NMOS 管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4为常规低压NMOS管，第一一PMOS管MP11 和第一二PMOS管MP12为常规低压PMOS管。图1和图2中VDD～VSS为低压电源域，VDDH～VSSH为高压电源域。因为DMOS管的栅源电压的耐压值与常规MOS管的栅源电压的耐压值相同，且DMOS管的漏源电压的耐压值可以远远高于常规MOS的漏源电压的耐压值，所以，N型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压，P型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压。

图1提供一种低电压域转高电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若低电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变低电平；第一一N型DMOS管M11开始导通，第一二N型DMOS管M12关断，节点D1的电压变为零。在高电压域电路中，由于第一一P型DMOS管P11的漏源电压的耐压作用，节点B1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一一P型DMOS管P11的栅源电压接近高压电源域的接地电压VSSH与第一一P型DMOS管P11的阈值电压的差值。同时第二PMOS管MP2导通，节点A1处的电压被拉高到高压电源域的供电电源VDDH，节点C1处的电位升高到接近高压电源域的供电电源VDDH，第一二 N型DMOS管M12的漏源电压接近高压电源域的供电电源VDDH，此时因为节点B1处的电压比高压电源域的接地电压VSSH高一个阈值电压，所以第四PMOS管MP4打开，输出端的信号VOUT的电压被拉高到高压电源域的供电电源VDDH；若低电压域电路的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平，第一一N型DMOS管M11关断，第一二N型DMOS管M12导通；节点C1 的电压变为零。在高电压域电路中，由于第一二P型DMOS管P12的作用，节点A1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一二P型DMOS管P12的栅源电压接近高压电源域的接地电压VSSH与第一一P型DMOS管P11的阈值电压的差值，同时第一PMOS管MP1导通，节点B1处的电压被拉高到高压电源域的供电电源VDDH，节点D1处电位升高到接近高压电源域的供电电源VDDH，第一一N型DMOS管M11的漏源电压接近高压电源域的供电电源VDDH，此时因为节点A1处的电平比高压电源域的接地电压 VSSH高一个阈值电压，所以第三PMOS管MP3导通，节点E的电位变为高压电源域的供电电源VDDH，导通第一二NMOS管MN12，从而将高电压域电路的输出端的信号VOUT的电压被拉低至高压电源域的接地电压 VSSH。

图2提供一种高电压域转低电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若高电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变低电平；第二一P型DMOS管P21关断，第二二P型DMOS管P22导通，节点C2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二二N型 DMOS管M22，由于第二二N型DMOS管M22的漏源电压的耐压作用，节点A2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第二NMOS管MN2的漏源电压不超过常规MOS管器件的耐压值，导通第三NMOS管NM3，让节点E的电位降低接近零，导通第一二PMOS管MP12，将低电压域电路的输出端的信号VOUT的电压拉高到低压电源域的供电电源VDD。若高电压域电路中的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平；第二一P型DMOS管P21导通，第二二P型DMOS管P22关断，节点D2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二一N型DMOS管M21，由于第二一N型DMOS管M21的漏源电压的耐压作用，节点B2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第一NMOS管 MN1的漏源电压不超过常规MOS管器件的耐压值，导通第四NMOS管NM4，将低电压域电路的输出端的信号 VOUT的电压拉低到低压电源域的接地电压VSS。

从上述转换过程中可以发现，因为图1和图2中存在的低压电源域VDD～VSS与高压电源域VDDH～VSSH，所以，如图1所示，在转换过程中，第一一N型DMOS管M11的漏源电压和第一二N型DMOS管M12的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH，如果图1中没有第一一P型 DMOS管P11或第一二P型DMOS管P12的话，节点A1的电压或节点B1的电压都有可能被拉低接近低压电源域的接地电压VSS，从而造成第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3或第四PMOS管MP4 的漏源电压接近高压电源域的供电电源VDDH。如图2所示，在转换过程中，第二一P型DMOS管P21的漏源电压和第二二P型DMOS管P22的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH。如果图2中没有第二一N型DMOS管M21或第二二N型DMOS管M22的话，节点A2的电压或节点B2的电压都有可能被拉高接近高压电源域的供电电源VDDH，从而造成第一NMOS管MN1、第二NMOS管 MN2、第三NMOS管MN3或第四NMOS管MN4的漏源电压接近高压电源域的供电电源VDDH。显然，这是目前大多数片内工艺所不支持的。因此，要完成上述两个电压域的转换必须存在两组DMOS管用于隔离高压。但是，由于DMOS管的制造工艺复杂，而且会占据大量片内面积，并形成大的寄生电容，从而影响转换速度。同时图1和图2的电路结构在转换过程中存在DMOS管穿通的风险，容易产生大的电流导致MOS管的烧毁，降低芯片的可靠性。

实用新型内容

为了减少基于上述电平转移电路及芯片的版图设计面积，解决转换期间电流穿通的问题，并提高电平转换的速度，以及提升所述电平转移电路的可靠性，提出如下技术方案：

基于DMOS管的跨电压域的电平转移电路，包括：低电压域电路和高电压域电路，其中，低电压域电路所接入的电压域为低压电源域，高电压域电路所接入的电压域为高压电源域；所述电平转移电路包括电流镜结构、旁路MOS管结构、两个构成相互耦合的正反馈结构的MOS管对和一组DMOS管对，所述电平转移电路用于根据电流镜结构输入的镜像电流IB及旁路MOS管结构的上拉作用控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构的MOS管对在不产生穿通电流的前提下实现电平的快速转移；其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，所述的一组DMOS管对和所述电流镜结构是所述低电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述高电压域电路的组成部分；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，所述电流镜结构和所述的一组DMOS管对是所述高电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述低电压域电路的组成部分。

进一步地，当所述电平转移电路用于将所述低电压域电路输入的低压电源域信号转换为所述高电压域电路输出的高压电源域信号时，所述低电压域电路包括反相器INV、第三一NMOS管MN31、第三二NMOS管 MN32、第一一N型DMOS管M11和第一二N型DMOS管M12，第一一N型DMOS管M11和第一二N型DMOS管 M12为所述的一组DMOS管对；所述高电压域电路包括交叉连接的第一PMOS管MP1和第二PMOS管MP2、交叉连接的第一一NMOS管MN11和第一二NMOS管MN12、第三PMOS管MP3和第四PMOS管MP4，其中所述低电压域电路和所述高电压域电路的内部连接关系如下：反相器INV，其输入端接入第一二N型DMOS管M12 的栅极，其电源端用于接低压电源域的供电电源VDD，其接地端接入低压电源域的接地电压VSS，其输出端接第一一N型DMOS管M11的栅极，反相器INV的输入端用于接入所述输入的低压电源域信号；第一一N 型DMOS管M11，其栅极同时连接反相器INV的输出端和第三二NMOS管MN32的栅极，其漏极同时连接第二 PMOS管MP2的栅极、第一PMOS管MP1的漏极和第三PMOS管MP3的栅极，其源极连接第三一NMOS管MN31 的漏极；第一二N型DMOS管M12，其栅极同时连接反相器INV的输入端和第三一NMOS管MN31的栅极，其漏极同时连接第一PMOS管MP1的栅极、第二PMOS管MP2的漏极和第四PMOS管MP4的栅极，其源极连接第三二NMOS管MN32的漏极；第三一NMOS管MN31，其栅极同时连接反相器INV的输入端和第一二N型DMOS 管M12的栅极，其漏极连接第一一N型DMOS管M11的源极，其源极用于连接低压电源域的接地电压VSS；第三二NMOS管MN32，其栅极同时连接反相器INV的输出端和第一一N型DMOS管M11的栅极，其漏极连接第一二N型DMOS管M12的源极，其源极用于连接低压电源域的接地电压VSS；交叉连接的第一PMOS管MP1 和第二PMOS管MP2为其中一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一PMOS管MP1的栅极连接第二PMOS管MP2的漏极，第一PMOS管MP1的源极连接高压电源域的供电电源VDDH，第二PMOS管 MP2的栅极连接第一PMOS管MP1的漏极，第二PMOS管MP2的源极用于连接高压电源域的供电电源VDDH；交叉连接的第一一NMOS管MN11和第一二NMOS管MN12为另一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一一NMOS管MN11的栅极连接第一二NMOS管MN12的漏极，第一一NMOS管MN11的源极用于连接高压电源域的接地电压VSSH，第一一NMOS管MN11的漏极连接第一二NMOS管MN12的栅极，第一二 NMOS管MN12的源极用于连接高压电源域的接地电压VSSH；第三PMOS管MP3，其栅极同时连接第一PMOS 管MP1的漏极和第一一N型DMOS管M11的漏极，其漏极同时连接第一一NMOS管MN11的漏极和第一二NMOS 管MN12的栅极，其源极用于连接高压电源域的供电电源VDDH；第四PMOS管MP4，其栅极同时连接第二PMOS 管MP2的漏极和第一二N型DMOS管M12的漏极，其源极用于连接高压电源域的供电电源VDDH，其漏极同时与第一一NMOS管MN11的栅极和第一二NMOS管MN12的漏极连接于一个信号输出端，该信号输出端用于输出所述输出的高压电源域信号。

进一步地，所述电流镜结构包括控制使能NMOS管MN1E、第一电流镜NMOS管MN1A、第二电流镜NMOS 管MN1B和第三电流镜NMOS管MN1C，其中：控制使能NMOS管MN1E，其漏极用于输入镜像电流IB，其栅极用于接入所述低电压域电路的控制使能信号EN，其源极同时连接第一电流镜NMOS管MN1A的漏极和第一电流镜NMOS管MN1A的栅极；第一电流镜NMOS管MN1A，其栅极同时连接其漏极、控制使能NMOS管MN1E的源极、第二电流镜NMOS管MN1B的栅极和第三电流镜NMOS管MN1C的栅极，其源极连接低压电源域的接地电压VSS；第二电流镜NMOS管MN1B，其栅极同时连接第一电流镜NMOS管MN1A的栅极和第三电流镜NMOS 管MN1C的栅极，其漏极同时连接第一一NMOS管MN11的源极和第三一NMOS管MN31的漏极，其源极用于连接低压电源域的接地电压VSS；第三电流镜NMOS管MN1C，其栅极同时连接第一电流镜NMOS管MN1A的栅极和第二电流镜NMOS管MN1B的栅极，其漏极同时连接第一二NMOS管MN12的源极和第三二NMOS管MN32 的漏极，其源极用于连接低压电源域的接地电压VSS。

进一步地，所述旁路MOS管结构包括第一旁路PMOS管MP1B和第二旁路PMOS管MP2C，其中：第一旁路PMOS管MP1B，其栅极同时连接其漏极、第二PMOS管MP2的栅极、第一PMOS管MP1的漏极和第三PMOS 管MP3的栅极，其源极用于连接高压电源域的供电电源VDDH；第二旁路PMOS管MP2C，其栅极同时连接其漏极、第二PMOS管MP2的漏极、第一PMOS管MP1的栅极和第四PMOS管MP4的栅极，其源极用于连接高压电源域的供电电源VDDH。

进一步地，当所述电平转移电路用于将所述高电压域电路输入的高压电源域信号转换为所述低电压域电路输出的低压电源域信号时，所述高电压域电路包括反相器INV、第三一PMOS管MP31、第三二PMOS管 MP32、第一一P型DMOS管P11和第一二P型DMOS管P12，所述的一组DMOS管对包括第一一P型DMOS管 P11和第一二P型DMOS管P12，所述低电压域电路包括交叉连接的第一NMOS管MN1和第二NMOS管MN2、交叉连接的第一一PMOS管MP11和第一二PMOS管MP12、第三NMOS管MN3和第四NMOS管MN4，其中所述低电压域电路和所述高电压域电路的内部连接关系如下：反相器INV，其输入端接入第三一PMOS管MP31 的栅极，其电源端用于接高压电源域的供电电源VDDH，其接地端接入高压电源域的接地电压VSSH，其输出端接第一一P型DMOS管P11的栅极，反相器INV的输入端用于接入所述输入的高压电源域信号；第一一P型DMOS管P11，其栅极同时连接反相器INV的输出端和第三二PMOS管MP32的栅极，其漏极同时连接第二NMOS管MN2的栅极、第一NMOS管MN1的漏极和第三NMOS管MN3的栅极，其源极连接第三一PMOS管 MP31的漏极；第一二P型DMOS管P12，其栅极同时连接反相器INV的输入端和第三一PMOS管MP31的栅极，其漏极同时连接第一NMOS管MN1的栅极、第二NMOS管MN2的漏极和第四NMOS管MN4的栅极，其源极连接第三二PMOS管MP32的漏极；第三一PMOS管MP31，其栅极同时连接反相器INV的输入端和第一二 P型DMOS管P12的栅极，其漏极连接第一一P型DMOS管P11的源极，其源极用于连接高压电源域的供电电源VDDH；第三二PMOS管MP32，其栅极同时连接反相器INV的输出端和第一一P型DMOS管P11的栅极，其漏极连接第一二P型DMOS管P12的源极，其源极用于连接高压电源域的供电电源VDDH；交叉连接的第一一PMOS管MP11和第一二PMOS管MP12为其中一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一一PMOS管MP11的栅极连接第一二PMOS管MP12的漏极，第一一PMOS管MP11的源极连接低压电源域的供电电源VDD，第一二PMOS管MP12的栅极连接第一一PMOS管MP11的漏极，第一二PMOS管MP12的源极用于连接低压电源域的供电电源VDD；交叉连接的第一NMOS管MN1和第二NMOS管MN2为另一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一NMOS管MN1的栅极连接第二NMOS管MN2的漏极，第一 NMOS管MN1的源极用于连接低压电源域的接地电压VSS，第一NMOS管MN1的漏极连接第二NMOS管MN2的栅极，第二NMOS管MN2的源极用于连接低压电源域的接地电压VSS；第三NMOS管MN3，其栅极同时连接第一NMOS管MN1的漏极和第一一P型DMOS管P11的漏极，其漏极同时连接第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极，其源极用于连接低压电源域的接地电压VSS；第四NMOS管MN4，其栅极同时连接第二NMOS管MN2的漏极和第一二P型DMOS管P12的漏极，其源极用于连接低压电源域的接地电压VSS，其漏极同时连接第一一PMOS管MP11的栅极和第一二PMOS管MP12的漏极于一个信号输出端，该信号输出端用于输出所述输出的低压电源域信号。

进一步地，所述电流镜结构包括控制使能PMOS管MP1E、第一电流镜PMOS管MP1A、第二电流镜PMOS 管MP1B和第三电流镜PMOS管MP1C，其中：控制使能PMOS管MP1E，其漏极用于输入镜像电流IB，其栅极用于接入所述低电压域电路的控制使能信号ENB，其源极同时连接第一电流镜PMOS管MP1A的漏极和第一电流镜PMOS管MP1A的栅极；第一电流镜PMOS管MP1A，其栅极同时连接其漏极、控制使能PMOS管MP1E 的源极、第二电流镜PMOS管MP1B的栅极和第三电流镜PMOS管MP1C的栅极，其源极连接高压电源域的供电电源VDDH；第二电流镜PMOS管MP1B，其栅极同时连接第一电流镜PMOS管MP1A的栅极和第三电流镜PMOS 管MP1C的栅极，其漏极同时连接第一一PMOS管MP11的源极和第三一PMOS管MP31的漏极，其源极用于连接高压电源域的供电电源VDDH；第三电流镜PMOS管MP1C，其栅极同时连接第一电流镜PMOS管MP1A的栅极和第二电流镜PMOS管MP1B的栅极，其漏极同时连接第一二PMOS管MP12的源极和第三二PMOS管MP32 的漏极，其源极用于连接高压电源域的供电电源VDDH。

进一步地，所述旁路MOS管结构包括第一旁路NMOS管MN1B和第二旁路NMOS管MN2C，其中：第一旁路NMOS管MN1B，其栅极同时连接其漏极、第二NMOS管MN2的栅极、第一NMOS管MN1的漏极和第三NMOS 管MN3的栅极，其源极用于连接低压电源域的接地电压VSS；第二旁路PMOS管MP2C，其栅极同时连接其漏极、第二PMOS管MP2的漏极、第一PMOS管MP1的栅极和第四PMOS管MP4的栅极，其源极用于连接低压电源域的接地电压VSS。

进一步地，第一一P型DMOS管P11、第一二P型DMOS管P12、第一一N型DMOS管M11和第一二N型 DMOS管M12都是为特殊高压MOS管，它们的栅源端耐压为常规值，其漏源端可承受高压电源域的供电电源 VDDH。

一种芯片，包括集成电路，所述集成电路为所述的电平转移电路。

与现有技术相比，本实用新型的技术方案具有以下的优点：

上述的方案仅使用一组DMOS管分担支路上的高压压降，减少DMOS管的数目，减小电路的规模面积，有利于提高电平转移速度；同时通过引入一个使能控制信号配合镜像电流源和旁路MOS管结构来控制常规 MOS管的漏源电压不超过器件的耐压值，从而有效地解决MOS管穿通风险的问题；

本实用新型的技术方案根据DMOS管的耐高压特性配合可设置的电流镜管，使得所述电平转换电路中构成相互耦合的正反馈结构的NMOS管(或PMOS管)实现电平快速转移。

附图说明

图1为传统的低电压域转高电压域的电平转换电路的结构示意图；

图2为传统的高电压域转低电压域的电平转换电路的结构示意图；

图3为本实用新型实施例提供的一种基于DMOS管的跨电压域的电平转换电路的框架示意图；

图4为本实用新型的实施例一提供的一种基于DMOS管的跨电压域的电平转换电路的结构示意图(该实施例中所述电平转换电路将输入的低电压域的信号转换为高压电源域的供电电源VDDH或接地电压VSSH)；

图5为本实用新型的实施例二提供的一种基于DMOS管的跨电压域的电平转换电路的结构示意图(该实施例中所述电平转换电路将输入的高电压域的信号转换为低压电源域的供电电源VDD或接地电压VSS)。

具体实施方式

针对现有技术中存在的不足，本实用新型提供基于DMOS管的跨电压域的电平转移电路及芯片，不仅可以减少一组DMOS管的使用，而且可以解决转换期间电流穿通的问题，节约了芯片制造面积，减小寄生电容，提高了转换速度和芯片可靠性。图3示出了本实用新型实施例提供的一种基于DMOS管的跨电压域的电平转换电路的框架示意图，所述电平转换电路包括高电压域电路和低电压域电路，其中，低电压域电路所接入的电压域为低压电源域，高电压域电路所接入的电压域为高压电源域。具体地，所述电平转移电路包括电流镜结构(图中未示出)、旁路MOS管结构(图中未示出)、两个构成相互耦合的正反馈结构的MOS 管对(图中未示出)和一组DMOS管对，所述电平转移电路用于根据电流镜结构输入的镜像电流IB(如图 4或图5所示)及旁路MOS管结构的上拉作用控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构的MOS管对在不产生穿通电流的前提下实现电平的快速转移。其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，所述的一组DMOS管对和所述电流镜结构是所述低电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述高电压域电路的组成部分，这作为本实用新型的实施例一的一种基于DMOS管的跨电压域的电平转换电路；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，所述电流镜结构和所述的一组 DMOS管对是所述高电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS 管对是所述低电压域电路的组成部分，这作为本实用新型的实施例二的一种基于DMOS管的跨电压域的电平转换电路。

为使本实用新型的上述目的、特征和优点能够更为明显易懂，下面结合附图4至5对本实用新型的实施例一和实施例二中的电平转换电路做详细的说明。

实施例一：

如图4所示，本实用新型实施例提供的一种基于DMOS管的跨电压域的电平转换电路的结构示意图，该实施例中所述电平转换电路将输入的低电压域的信号转换为高压电源域的供电电源VDDH或接地电压 VSSH。为了便于理解，下面对本实施例的所述低电压域电路分为所述高电压域电路和所述低电压域电路分别给予描述，再进一步地对所述低电压域电路中的所述的一组DMOS管对和所述电流镜结构(图中未示出) 进行详细描述，对所述高电压域电路中的所述旁路MOS管结构(图中未示出)和所述构成相互耦合的正反馈结构的MOS管对(图中未示出)进行详细描述。

参见图4，所述低电压域电路包括反相器INV、第三一NMOS管MN31、第三二NMOS管MN32、第一一N 型DMOS管M11和第一二N型DMOS管M12，第一一N型DMOS管M11和第一二N型DMOS管M12为所述的一组DMOS管对，相对于现有技术，本实用新型实施例减少一组DMOS管对。所述高电压域电路包括交叉连接的第一PMOS管MP1和第二PMOS管MP2、交叉连接的第一一NMOS管MN11和第一二NMOS管MN12、第三PMOS 管MP3和第四PMOS管MP4。

在具体实施例中，如图4所示，所述低电压域电路内部，反相器INV的输入端接入第一二N型DMOS 管M12的栅极，其输入端同时用于接入所述输入的低压电源域信号VIN，作为所述电平转换电路的待转换信号的输入端口；反相器INV的电源端耦接于低压电源域的供电电源VDD，供电电源VDD的典型值为5V；反相器INV的接地端耦接于低压电源域的接地电压VSS，接地电压VSS的典型值为0V。反相器INV的输出端接第一一N型DMOS管M11的栅极。第一一N型DMOS管M11的栅极同时连接反相器INV的输出端和第三二NMOS管MN32的栅极；第一一N型DMOS管M11的漏极连接第二电压节点B1，作为所述低电压域电路与所述高电压域电路的耦接节点；第一一N型DMOS管M11的源极与第三一NMOS管MN31的漏极连接于第四电压节点D1；第一二N型DMOS管M12的栅极同时连接反相器INV的输入端和第三一NMOS管MN31的栅极；第一二N型DMOS管M12的漏极连接第一电压节点A1，也作为所述低电压域电路与所述高电压域电路的耦接节点；第三一NMOS管MN31的栅极同时连接反相器INV的输入端和第一二N型DMOS管M12的栅极，第三一NMOS管MN31的漏极连接第一一N型DMOS管M11的源极于第四电压节点D1，第三一NMOS管MN31源极耦接低压电源域的接地电压VSS。第三二NMOS管MN32的栅极同时连接反相器INV的输出端和第一一N 型DMOS管M11的栅极，第三二NMOS管MN32的漏极与第一二N型DMOS管M12的源极耦接于第三电压节点 C1，第三二NMOS管MN32的源极耦接低压电源域的接地电压VSS。

在具体实施例中，如图4所示，所述高电压域电路内部，第一PMOS管MP1的栅极连接第二PMOS管MP2 的漏极于第一电压节点A1，第一PMOS管MP1的源极耦接高压电源域的供电电源VDDH，第二PMOS管MP2 的栅极连接第一PMOS管MP1的漏极于第二电压节点B1，第二PMOS管MP2的源极耦接高压电源域的供电电源VDDH。第一PMOS管MP1和第二PMOS管MP2交叉连接形成正反馈，第一PMOS管MP1和第二PMOS管MP2 不能同时导通，使得相应PMOS管饱和稳态输出时，第一电压节点A1处的信号和第二电压节点B1处的信号为互补电压信号。故交叉连接的第一PMOS管MP1和第二PMOS管MP2为其中一个所述构成相互耦合的正反馈结构的MOS管对。另外，第一一NMOS管MN11的栅极连接第一二NMOS管MN12的漏极，第一一NMOS 管MN11的源极连接高压电源域的接地电压VSSH，第一一NMOS管MN11的漏极与第一二NMOS管MN12的栅极连接于第五电压节点E，第一二NMOS管MN12的源极连接高压电源域的接地电压VSSH，第一二NMOS管 MN12的漏极作为转换后的高压电源域信号VOUT的输出端。第一一NMOS管MN11和第一二NMOS管MN12交叉连接形成正反馈，使得相应NMOS管饱和稳态输出时，第五电压节点E处的信号与转换后的高压电源域信号VOUT为互补电压信号，借助第一一NMOS管MN11和第一二NMOS管MN12的互耦作用，确保输入所述低电压域电路的低压电源域信号通过转换输出高压电源域信号VOUT，包括高压电源域的供电电源VDDH或高压电源域的接地电压VSSH。故交叉连接的第一一NMOS管MN11和第一二NMOS管MN12为另一个所述构成相互耦合的正反馈结构的MOS管对。第三PMOS管MP3的栅极连接第一PMOS管MP1的漏极，第三PMOS管 MP3的漏极同时连接第一一NMOS管MN11的漏极和第一二NMOS管MN12的栅极，第三PMOS管MP3的源极连接高压电源域的供电电源VDDH；第四PMOS管MP4的栅极连接第二PMOS管MP2的漏极，第四PMOS管MP4 的源极连接高压电源域的供电电源VDDH，第四PMOS管MP4的漏极同时与第一一NMOS管MN11的栅极和第一二NMOS管MN12的漏极连接于一个信号输出端，该信号输出端用于输出高压电源域的输出信号VOUT。

需要说明的是，在电平转换过程中，第一电压节点A1和第二电压节点B1处的电压信号互补，第三电压节点C1和第四电压节点D1处的电压信号互补，第五电压节点E处的电压信号与信号输出端所输出的低压电源域的输出信号VOUT互补。

进一步地，在具体实施例中，所述低电压域电路内部，所述电流镜结构包括控制使能NMOS管MN1E、第一电流镜NMOS管MN1A、第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C，其中：控制使能NMOS管 MN1E的漏极用于输入镜像电流IB，为第一一N型DMOS管M11或第一二N型DMOS管M12提供合适的偏置电流，避免常规MOS管的漏源电压超过其耐压值；控制使能NMOS管MN1E的栅极接入所述低电压域电路的控制使能信号EN，用于开启电源域的转换。控制使能NMOS管MN1E的源极同时连接第一电流镜NMOS管MN1A 的漏极和第一电流镜NMOS管MN1A的栅极。第一电流镜NMOS管MN1A的栅极同时连接其漏极、控制使能NMOS 管MN1E的源极、第二电流镜NMOS管MN1B的栅极和第三电流镜NMOS管MN1C的栅极，第一电流镜NMOS管MN1A的源极连接低压电源域的接地电压VSS，由于第一电流镜NMOS管MN1A的栅极连接其漏极，所以第一电流镜NMOS管MN1A采用二级管接法，构成镜像电流源的组成部分。第二电流镜NMOS管MN1B的栅极同时连接第一电流镜NMOS管MN1A的栅极和第三电流镜NMOS管MN1C的栅极，第二电流镜NMOS管MN1B的漏极同时连接第一一N型DMOS管M11的源极和第三一NMOS管MN31的漏极，其中第二电流镜NMOS管MN1B的漏极连接第三一NMOS管MN31的漏极于第四电压节点D1处；第二电流镜NMOS管MN1B的源极连接低压电源域的接地电压VSS。第三电流镜NMOS管MN1C的栅极同时连接第一电流镜NMOS管MN1A的栅极和第二电流镜NMOS管MN1B的栅极，第三电流镜NMOS管MN1C的漏极同时连接第一二N型DMOS管M12的源极和第三二NMOS管MN32的漏极，其中，第三电流镜NMOS管MN1C的漏极连接第三二NMOS管MN32的漏极于第三电压节点C1；第三电流镜NMOS管MN1C的源极用于连接低压电源域的接地电压VSS。第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C除了作为电流镜管使用之外，还可用于保护低耐压的常规MOS管，比如第三一NMOS管MN31和第三二NMOS管MN32。

在具体实施例中，所述高电压域电路内部，所述旁路MOS管结构包括第一旁路PMOS管MP1B和第二旁路PMOS管MP2C，其中：第一旁路PMOS管MP1B的栅极同时连接其漏极、第二PMOS管MP2的栅极、第一 PMOS管MP1的漏极和第三PMOS管MP3的栅极于第二电压节点B1，第一旁路PMOS管MP1B的源极连接高压电源域的供电电源VDDH，从而避免第一PMOS管MP1和第三PMOS管MP3的漏源电压超过低压电源域的供电电源VDD的大小。第二旁路PMOS管MP2C的栅极同时连接其漏极、第二PMOS管MP2的漏极、第一PMOS管 MP1的栅极和第四PMOS管MP4的栅极于第一电压节点A1，第二旁路PMOS管MP2C的源极连接高压电源域的供电电源VDDH，从而避免第二PMOS管MP2和第四PMOS管MP4的漏源电压超过低压电源域的供电电源 VDD的大小。第一旁路PMOS管MP1B和第二旁路PMOS管MP2C都采用二极管接法，等效于电阻并联接入所述高电压域电路内部构成相互耦合的正反馈结构的MOS管对。其中，第一旁路NMOS管MN1B的栅极和漏极相连，构成二极管接法，用于钳住第二电压节点B1的电位；第二旁路NMOS管MN2C的栅极和漏极相连，构成二极管接法，用于钳住第一电压节点A1的电位。

优选地，低压电源域的供电电源VDD设置为5V，低压电源域的接地电压VSS设置为0V；常规MOS管，即低压MOS管的漏源端之间的耐压值处于0至VDD之间。高压电源域的供电电源VDDH设置为12V或更高，高压电源域的接地电压VSSH设置为7V，DMOS管的漏源端之间的耐压值处于0至VDDH之间。

下面结合图4对实施例一提供的所述电平转换电路的工作原理进行详细的介绍：

参见图4，当输入的低压电源域信号VIN由低电平变为高电平(VDD)时，第三一NMOS管MN31和第一二N型DMOS管M12的栅极电压由0V升高为VDD，第三一NMOS管MN31和第一二N型DMOS管M12导通；同时，经过反相器INV处理得到的反相信号由高电平变低电平，第三二NMOS管MN32和第一一N型DMOS管 M11被截断，第四电压节点D1处的电平降低为0V。

控制使能信号EN置高，通过控制使能NMOS管MN1E将镜像电流IB输入所述电流镜结构，进而为导通的第一二N型DMOS管M12配置相应的漏极电流，使得第三一NMOS管MN31、第三二NMOS管MN32、第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C的漏源电压不超过低压电源域的供电电源VDD，毕竟常规的 MOS管的漏源端的耐压值不超过低压电源域的供电电源VDD，同时第一电流镜NMOS管MN1A、第二电流镜 NMOS管MN1B和第三电流镜NMOS管MN1C在使能后变为常通结构，有利于快速建立相应支路的稳定状态，提高电平转移速度。

在第一一N型DMOS管M11关断且第三一NMOS管MN31导通的条件下，采用二极管接法的第一旁路PMOS 管MP1B将第二电压节点B1的电位上拉接近高压电源域的供电电源VDDH，则第二PMOS管MP2截止。又由于第一二N型DMOS管M12导通且第三二NMOS管MN32截止，第一电压节点A1在第二旁路PMOS管MP2C和第三电流镜NMOS管MN1C共同作用下被下拉至高压电源域的接地电压VSSH处，导通第一PMOS管MP1，进一步拉高第二电压节点B1的电位，进而控制第二PMOS管MP2和第三PMOS管MP3截断，而被拉低的第一电压节点A1导通第四PMOS管MP4，从而把第四PMOS管MP4的漏极、第一一NMOS管MN11的栅极和第一二 NMOS管MN12的漏极共同连接的一个信号输出端所输出的高压电源域信号VOUT上拉至高压电源域的供电电源VDDH，完成输入的低压电源域的电平信号转换至高压电源域的电平信号，输出对应的高压电源域的供电电源VDDH。由于配置的镜像电流IB的调节作用，让对应的高压压降全部降于第一二N型DMOS管M12的漏源之间，使得第一电压节点A1的电位不低于VDDH-VDD，从而保证已导通的第二旁路PMOS管MP2C和第四 PMOS管MP4的漏源端的电压差不会超过VDD。相对于现有技术，本实用新型实施例在采用一组DMOS管对的基础上，结合新增的所述电流镜结构和所述旁路MOS管结构有效地防止MOS管漏源端间的大电流穿透问题的发生，有利于提高所述电平转移电路的稳定性。

当输入的低压电源域信号VIN由高电平变为低电平时，输入的低压电源域的电平信号转换至高压电源域的电平信号过程与上述过程的信号变化流程相似，导通的MOS管在结构上呈对称关系，都只会有一个MOS 管开启，另一个呈对称关系的MOS管则关断，在具备上述转换过程相同的技术效果的基础上，第四PMOS 管MP4的漏极、第一一NMOS管MN11的栅极和第一二NMOS管MN12的漏极共同连接的一个信号输出端上输出高压电源域的接地电压VSSH。

实施例二：

如图5所示，本实用新型实施例提供另一种基于DMOS管的跨电压域的电平转换电路的结构示意图，该实施例中所述电平转换电路将输入的高电压域的信号转换为低压电源域的供电电源VDD或接地电压VSS。为了便于理解，下面对本实施例的所述低电压域电路分为所述高电压域电路和所述低电压域电路分别给予描述，再进一步地，所述高电压域电路中的所述的一组DMOS管对和所述电流镜结构(图中未示出)进行详细描述，对所述低电压域电路中的所述旁路MOS管结构(图中未示出)和所述构成相互耦合的正反馈结构的MOS管对(图中未示出)进行详细描述。

参见图5，所述高电压域电路包括反相器INV、第三一PMOS管MP31、第三二PMOS管MP32、第一一P 型DMOS管P11和第一二P型DMOS管P12，第一一P型DMOS管P11和第一二P型DMOS管P12为所述的一组DMOS管对，相对于现有技术，本实用新型实施例减少一组DMOS管对。所述低电压域电路包括交叉连接的第一NMOS管MN1和第二NMOS管MN2、交叉连接的第一一PMOS管MP11和第一二PMOS管MP12、第三NMOS 管MN3和第四NMOS管MN4。

在具体实施例中，如图5所示，所述高电压域电路内部，反相器INV的输入端接入第一二P型DMOS 管P12的栅极，其输入端同时用于接入所述输入的高压电源域信号VIN，作为所述电平转换电路的待转换信号的输入端口；反相器INV的电源端耦接于高压电源域的供电电源VDDH，供电电源VDDH的典型值为12V 或更高；反相器INV的接地端耦接于高压电源域的接地电压VSSH，接地电压VSSH的典型值为7V。反相器 INV的输出端接第一一P型DMOS管P11的栅极。第一一P型DMOS管P11的栅极同时连接反相器INV的输出端和第三二PMOS管MP32的栅极；第一一P型DMOS管P11的漏极连接第二电压节点B2，作为所述低电压域电路与所述高电压域电路的耦接节点；第一一P型DMOS管P11的源极与第三一PMOS管MP31的漏极连接于第四电压节点D2；第一二P型DMOS管P12的栅极同时连接反相器INV的输入端和第三一PMOS管 MP31的栅极，第一二P型DMOS管P12的漏极连接于第一电压节点A2，第一电压节点A2也作为所述低电压域电路与所述高电压域电路的耦接节点。第三一PMOS管MP31的栅极同时连接反相器INV的输入端和第一二P型DMOS管P12的栅极，第三一PMOS管MP31的漏极连接第一一P型DMOS管P11的源极于第四电压节点D2，第三一PMOS管MP31源极耦接高压电源域的供电电源VDDH。第三二PMOS管MP32的栅极同时连接反相器INV的输出端和第一一P型DMOS管P11的栅极，第三二PMOS管MP32的漏极与第一二P型DMOS 管P12的源极耦接于第三电压节点C2，第三二PMOS管MP32的源极耦接高压电源域的供电电源VDDH。

在具体实施例中，如图5所示，所述低电压域电路内部，第一NMOS管MN1的栅极连接第二NMOS管MN2 的漏极于第一电压节点A2，第一NMOS管MN1的源极耦接低压电源域的接地电压VSS，第二NMOS管MN2的栅极连接第一NMOS管MN1的漏极于第二电压节点B2，第二NMOS管MN2的源极耦接低压电源域的接地电压 VSS。第一NMOS管MN1和第二NMOS管MN2交叉连接形成正反馈，第一NMOS管MN1和第二NMOS管MN2不能同时导通，使得相应NMOS管饱和稳态输出时，第一电压节点A2处的信号和第二电压节点B2处的信号为互补电压信号。故交叉连接的第一NMOS管MN1和第二NMOS管MN2为其中一个所述构成相互耦合的正反馈结构的MOS管对。另外，第一一PMOS管MP11的栅极连接第一二PMOS管MP12的漏极，第一一PMOS管 MP11的源极连接低压电源域的供电电源VDD，第一一PMOS管MP11的漏极与第一二PMOS管MP12的栅极连接于第五电压节点E，第一二PMOS管MP12的源极连接低压电源域的供电电源VDD，第一二PMOS管MP12 的漏极作为转换后的低压电源域信号VOUT的输出端。第一一PMOS管MP11和第一二PMOS管MP12交叉连接形成正反馈，使得相应PMOS管饱和稳态输出时，第五电压节点E处的信号与转换后的低压电源域信号 VOUT为互补电压信号，借助第一一PMOS管MP11和第一二PMOS管MP12的互耦作用，确保输入所述高电压域电路的高压电源域信号通过转换输出低压电源域信号VOUT，包括低压电源域的供电电源VDD或低压电源域的接地电压VSS。故交叉连接的第一一PMOS管MP11和第一二PMOS管MP12为另一个所述构成相互耦合的正反馈结构的MOS管对。第三NMOS管MN3的栅极连接第一NMOS管MN1的漏极，第三NMOS管MN3的漏极同时连接第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极，第三NMOS管MN3的源极连接低压电源域的接地电压VSS；第四NMOS管MN4的栅极连接第二NMOS管MN2的漏极，第四NMOS管MN4的源极连接低压电源域的接地电压VSS，第四NMOS管MN4的漏极同时与第一一PMOS管MP11的栅极和第一二PMOS 管MP12的漏极连接于一个信号输出端，该信号输出端用于输出低压电源域的输出信号VOUT。

需要说明的是，在电平转换过程中，第一电压节点A2和第二电压节点B2处的电压信号互补，第三电压节点C2和第四电压节点D2处的电压信号互补，第五电压节点E处的电压信号与信号输出端所输出的低压电源域的输出信号VOUT互补。

进一步地，在具体实施例中，如图5所示，所述高电压域电路内部，所述电流镜结构包括控制使能PMOS 管MP1E、第一电流镜PMOS管MP1A、第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C，其中：控制使能PMOS管MP1E的漏极用于输入镜像电流IB，为第一一P型DMOS管P11或第一二P型DMOS管P12提供合适的偏置电流，避免常规MOS管的漏源电压超过其耐压值；控制使能PMOS管MP1E的栅极接入所述低电压域电路的控制使能信号ENB，用于开启电源域的转换。控制使能PMOS管MP1E的源极同时连接第一电流镜 PMOS管MP1A的漏极和第一电流镜PMOS管MP1A的栅极。第一电流镜PMOS管MP1A的栅极同时连接其漏极、控制使能PMOS管MP1E的源极、第二电流镜PMOS管MP1B的栅极和第三电流镜PMOS管MP1C的栅极，第一电流镜PMOS管MP1A的源极连接高压电源域的供电电源VDDH，由于第一电流镜PMOS管MP1A的栅极连接其漏极，所以第一电流镜PMOS管MP1A采用二级管接法，构成镜像电流源的组成部分。第二电流镜PMOS管 MP1B的栅极同时连接第一电流镜PMOS管MP1A的栅极和第三电流镜PMOS管MP1C的栅极，第二电流镜PMOS 管MP1B的漏极同时连接第一一P型DMOS管P11的源极和第三一PMOS管MP31的漏极，其中，第二电流镜 PMOS管MP1B的漏极连接第三一PMOS管MP31的漏极于第四电压节点D2处；第二电流镜PMOS管MP1B的源极连接高压电源域的供电电源VDDH。第三电流镜PMOS管MP1C的栅极同时连接第一电流镜PMOS管MP1A的栅极和第二电流镜PMOS管MP1B的栅极，第三电流镜PMOS管MP1C的漏极同时连接第一二P型DMOS管P12 的源极和第三二NMOS管MN32的漏极，其中，第三电流镜PMOS管MP1C的漏极连接第三二PMOS管MP32的漏极于第三电压节点C2；第三电流镜PMOS管MP1C的源极连接高压电源域的供电电源VDDH。第二电流镜 PMOS管MP1B和第三电流镜PMOS管MP1C除了作为电流镜管使用之外，还可用于保护低耐压的常规MOS管，比如第三一PMOS管MP31和第三二PMOS管MP32。

在具体实施例中，如图5所示，所述低电压域电路内部，所述旁路MOS管结构包括第一旁路NMOS管 MP1B和第二旁路NMOS管MN2C，其中：第一旁路PMOS管MP1B的栅极同时连接其漏极、第二NMOS管MN2 的栅极、第一NMOS管MN1的漏极和第三NMOS管MN3的栅极于第二电压节点B2，第一旁路NMOS管MN1B的源极连接低压电源域的接地电压VSS，从而避免第一NMOS管MN1和第三NMOS管MN3的漏源电压超过低压电源域的供电电源VDD的大小。第二旁路NMOS管MN2C的栅极同时连接其漏极、第二NMOS管MN2的漏极、第一NMOS管MN1的栅极和第四NMOS管MN4的栅极于第一电压节点A2，第二旁路NMOS管MN2C的源极连接低压电源域的接地电压VSS，从而避免第二NMOS管MN2和第四NMOS管MN4的漏源电压超过低压电源域的供电电源VDD的大小。第一旁路NMOS管MN1B和第二旁路NMOS管MN2C都采用二极管接法，等效于电阻并联接入所述低电压域电路内部构成相互耦合的正反馈结构的MOS管对。其中，第一旁路NMOS管MN1B的栅极和漏极相连，构成二极管接法，用于钳住第二电压节点B2的电位；第二旁路NMOS管MN2C的栅极和漏极相连，构成二极管接法，用于钳住第一电压节点A2的电位。

优选地，低压电源域的供电电源VDD设置为5V，低压电源域的接地电压VSS设置为0V；常规MOS管，即低压MOS管的漏源端之间的耐压值处于0至VDD之间。高压电源域的供电电源VDDH设置为12V或更高，高压电源域的接地电压VSSH设置为7V，DMOS管的漏源端之间的耐压值处于0至VDDH之间。

下面结合图5对实施例二提供的所述电平转换电路的工作原理进行详细的介绍：

参见图5，当输入的低压电源域信号VIN由低电平变为高电平(VDDH)时，第三一PMOS管MP31和第一二P型DMOS管P12的栅极电压由0V升高为VDDH，第三一PMOS管MP31和第一二P型DMOS管P12截止；同时，经过反相器INV处理得到的反相信号由高电平变低电平，第三二PMOS管MP32和第一一P型DMOS 管P11导通，第三电压节点C2处的电平被上拉至高压电源域的供电电源VDDH。

控制使能信号ENB置高，通过控制使能PMOS管MP1E将镜像电流IB输入所述电流镜结构，进而为导通的第一一P型DMOS管P11配置相应的漏极电流，使得第三一PMOS管MP31、第三二PMOS管MP32、第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C的漏源电压不超过低压电源域的供电电源VDD，毕竟常规的MOS管的漏源端的耐压值不超过低压电源域的供电电源VDD，同时第一电流镜PMOS管MP1A、第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C在使能后变为常通结构，有利于快速建立相应支路的稳定状态，提高电平转移速度。

在第一二P型DMOS管P12关断且第三二PMOS管MP32导通的条件下，采用二极管接法的第二旁路NMOS 管MN2C将第一电压节点A2的电位下拉至低压电源域的接地电压VSS，则第一NMOS管MN1截止。又由于第一一P型DMOS管P11导通且第三一PMOS管MP31关断，在第一旁路NMOS管MN1B及常通的第二电流镜PMOS 管MP1B的导通作用下，将第二电压节点B2的电位上拉接近低压电源域的供电电源VDD，导通第二NMOS管MN2，进一步拉低第一电压节点A2的电位。而第二电压节点B2则导通第三NMOS管MN3，从而把第三NMOS 管MN3的漏极、第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极所连接的第五电压节点E的电位下拉至低压电源域的接地电压VSS，导通第一二PMOS管MP12，将第一二PMOS管MP12的漏极连接的信号输出端的低压电源域的输出信号VOUT拉高至VDD，完成输入的高压电源域的电平信号转换至低压电源域的电平信号，输出对应的低压电源域的供电电源VDD。由于配置的镜像电流IB的调节作用，让对应的高压压降全部降于第一一P型DMOS管P11的漏源之间，使得第四电压节点D2的电位不低于VDDH-VDD，第二电压节点B2的电位不超过VDD，从而保证已导通的第一旁路NMOS管MN1B、第一NMOS管MN1、第二旁路NMOS 管MN2C和第三NMOS管MN4的漏源端的电压差不会超过VDD。相对于现有技术，本实用新型实施例在采用一组DMOS管对的基础上，结合新增的所述电流镜结构和所述旁路MOS管结构有效地防止MOS管漏源端间的大电流穿透问题的发生，有利于提高所述电平转移电路的稳定性。

当输入的高压电源域信号VIN由高电平变为低电平时，输入的高压电源域的电平信号转换至低压电源域的电平信号过程与上述过程的信号变化流程相似，导通的MOS管在结构上呈对称关系，都只会有一个MOS 管开启，另一个呈对称关系的MOS管则关断，且结构对称的电压节点处的电压信号与上述转换过程中同一电压节点的信号互补，在具备上述转换过程相同的技术效果的基础上，最终使得第四NMOS管的漏极相连接的信号输出端的低压电源域的输出信号VOUT下拉至低压电源域的接地电压VSS。

一种芯片，包括集成电路，所述集成电路为上述任一实施例所述电平转换电路。当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，所述的一组DMOS管对和所述电流镜结构是所述低电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述高电压域电路的组成部分；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，所述电流镜结构和所述的一组DMOS管对是所述高电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述低电压域电路的组成部分。相对于现有技术，减少一组DMOS管，节约芯片的制造面积，提升电平转移速度；同时解决穿通风险，提高芯片的可靠性。

以上所述实施例仅表达了本申请的几种典型实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对本领域的技术人员来说，在不脱离本申请的构思前提下，所做出的若干变形或改进，都属于本申请的保护范围。

在本申请所提供的实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目。

Claims (9)

1.基于DMOS管的跨电压域的电平转移电路，包括：低电压域电路和高电压域电路，其中，低电压域电路所接入的电压域为低压电源域，高电压域电路所接入的电压域为高压电源域；其特征在于，所述电平转移电路包括电流镜结构、旁路MOS管结构、两个构成相互耦合的正反馈结构的MOS管对和一组DMOS管对，所述电平转移电路用于根据电流镜结构输入的镜像电流(IB)及旁路MOS管结构的上拉作用控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构的MOS管对在不产生穿通电流的前提下实现电平的快速转移；

其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，所述的一组DMOS管对和所述电流镜结构是所述低电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述高电压域电路的组成部分；

当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，所述电流镜结构和所述的一组DMOS管对是所述高电压域电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构的MOS管对是所述低电压域电路的组成部分。

2.根据权利要求1所述电平转移电路，其特征在于，当所述电平转移电路用于将所述低电压域电路输入的低压电源域信号转换为所述高电压域电路输出的高压电源域信号时，所述低电压域电路包括反相器(INV)、第三一NMOS管(MN31)、第三二NMOS管(MN32)、第一一N型DMOS管(M11)和第一二N型DMOS管(M12)，第一一N型DMOS管(M11)和第一二N型DMOS管(M12)为所述的一组DMOS管对；所述高电压域电路包括交叉连接的第一PMOS管(MP1)和第二PMOS管(MP2)、交叉连接的第一一NMOS管(MN11)和第一二NMOS管(MN12)、第三PMOS管(MP3)和第四PMOS管(MP4)，其中所述低电压域电路和所述高电压域电路的内部连接关系如下：

反相器(INV)，其输入端接入第一二N型DMOS管(M12)的栅极，其电源端用于接低压电源域的供电电源(VDD)，其接地端接入低压电源域的接地电压(VSS)，其输出端接第一一N型DMOS管(M11)的栅极，反相器(INV)的输入端用于接入所述输入的低压电源域信号；

第一一N型DMOS管(M11)，其栅极同时连接反相器(INV)的输出端和第三二NMOS管(MN32)的栅极，其漏极同时连接第二PMOS管(MP2)的栅极、第一PMOS管(MP1)的漏极和第三PMOS管(MP3)的栅极，其源极连接第三一NMOS管(MN31)的漏极；

第一二N型DMOS管(M12)，其栅极同时连接反相器(INV)的输入端和第三一NMOS管(MN31)的栅极，其漏极同时连接第一PMOS管(MP1)的栅极、第二PMOS管(MP2)的漏极和第四PMOS管(MP4)的栅极，其源极连接第三二NMOS管(MN32)的漏极；

第三一NMOS管(MN31)，其栅极同时连接反相器(INV)的输入端和第一二N型DMOS管(M12)的栅极，其漏极连接第一一N型DMOS管(M11)的源极，其源极用于连接低压电源域的接地电压(VSS)；

第三二NMOS管(MN32)，其栅极同时连接反相器(INV)的输出端和第一一N型DMOS管(M11)的栅极，其漏极连接第一二N型DMOS管(M12)的源极，其源极用于连接低压电源域的接地电压(VSS)；

交叉连接的第一PMOS管(MP1)和第二PMOS管(MP2)为其中一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一PMOS管(MP1)的栅极连接第二PMOS管(MP2)的漏极，第一PMOS管(MP1)的源极连接高压电源域的供电电源(VDDH)，第二PMOS管(MP2)的栅极连接第一PMOS管(MP1)的漏极，第二PMOS管(MP2)的源极用于连接高压电源域的供电电源(VDDH)；

交叉连接的第一一NMOS管(MN11)和第一二NMOS管(MN12)为另一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一一NMOS管(MN11)的栅极连接第一二NMOS管(MN12)的漏极，第一一NMOS管(MN11)的源极用于连接高压电源域的接地电压(VSSH)，第一一NMOS管(MN11)的漏极连接第一二NMOS管(MN12)的栅极，第一二NMOS管(MN12)的源极用于连接高压电源域的接地电压(VSSH)；

第三PMOS管(MP3)，其栅极同时连接第一PMOS管(MP1)的漏极和第一一N型DMOS管(M11)的漏极，其漏极同时连接第一一NMOS管(MN11)的漏极和第一二NMOS管(MN12)的栅极，其源极用于连接高压电源域的供电电源(VDDH)；

第四PMOS管(MP4)，其栅极同时连接第二PMOS管(MP2)的漏极和第一二N型DMOS管(M12)的漏极，其源极用于连接高压电源域的供电电源(VDDH)，其漏极同时与第一一NMOS管(MN11)的栅极和第一二NMOS管(MN12)的漏极连接于一个信号输出端，该信号输出端用于输出所述输出的高压电源域信号。

3.根据权利要求1至2任一项所述电平转移电路，其特征在于，所述电流镜结构包括控制使能NMOS管(MN1E)、第一电流镜NMOS管(MN1A)、第二电流镜NMOS管(MN1B)和第三电流镜NMOS管(MN1C)，其中：

控制使能NMOS管(MN1E)，其漏极用于输入镜像电流(IB)，其栅极用于接入所述低电压域电路的控制使能信号(EN)，其源极同时连接第一电流镜NMOS管(MN1A)的漏极和第一电流镜NMOS管(MN1A)的栅极；

第一电流镜NMOS管(MN1A)，其栅极同时连接其漏极、控制使能NMOS管(MN1E)的源极、第二电流镜NMOS管(MN1B)的栅极和第三电流镜NMOS管(MN1C)的栅极，其源极连接低压电源域的接地电压(VSS)；

第二电流镜NMOS管(MN1B)，其栅极同时连接第一电流镜NMOS管(MN1A)的栅极和第三电流镜NMOS管(MN1C)的栅极，其漏极同时连接第一一NMOS管(MN11)的源极和第三一NMOS管(MN31)的漏极，其源极用于连接低压电源域的接地电压(VSS)；

第三电流镜NMOS管(MN1C)，其栅极同时连接第一电流镜NMOS管(MN1A)的栅极和第二电流镜NMOS管(MN1B)的栅极，其漏极同时连接第一二NMOS管(MN12)的源极和第三二NMOS管(MN32)的漏极，其源极用于连接低压电源域的接地电压(VSS)。

4.根据权利要求1至2任一项所述电平转移电路，其特征在于，所述旁路MOS管结构包括第一旁路PMOS管(MP1B)和第二旁路PMOS管(MP2C)，其中：

第一旁路PMOS管(MP1B)，其栅极同时连接其漏极、第二PMOS管(MP2)的栅极、第一PMOS管(MP1)的漏极和第三PMOS管(MP3)的栅极，其源极用于连接高压电源域的供电电源(VDDH)；

第二旁路PMOS管(MP2C)，其栅极同时连接其漏极、第二PMOS管(MP2)的漏极、第一PMOS管(MP1)的栅极和第四PMOS管(MP4)的栅极，其源极用于连接高压电源域的供电电源(VDDH)。

5.根据权利要求1所述电平转移电路，其特征在于，当所述电平转移电路用于将所述高电压域电路输入的高压电源域信号转换为所述低电压域电路输出的低压电源域信号时，所述高电压域电路包括反相器(INV)、第三一PMOS管(MP31)、第三二PMOS管(MP32)、第一一P型DMOS管(P11)和第一二P型DMOS管(P12)，所述的一组DMOS管对包括第一一P型DMOS管(P11)和第一二P型DMOS管(P12)，所述低电压域电路包括交叉连接的第一NMOS管(MN1)和第二NMOS管(MN2)、交叉连接的第一一PMOS管(MP11)和第一二PMOS管(MP12)、第三NMOS管(MN3)和第四NMOS管(MN4)，其中所述低电压域电路和所述高电压域电路的内部连接关系如下：

反相器(INV)，其输入端接入第三一PMOS管(MP31)的栅极，其电源端用于接高压电源域的供电电源(VDDH)，其接地端接入高压电源域的接地电压(VSSH)，其输出端接第一一P型DMOS管(P11)的栅极，反相器(INV)的输入端用于接入所述输入的高压电源域信号；

第一一P型DMOS管(P11)，其栅极同时连接反相器(INV)的输出端和第三二PMOS管(MP32)的栅极，其漏极同时连接第二NMOS管(MN2)的栅极、第一NMOS管(MN1)的漏极和第三NMOS管(MN3)的栅极，其源极连接第三一PMOS管(MP31)的漏极；

第一二P型DMOS管(P12)，其栅极同时连接反相器(INV)的输入端和第三一PMOS管(MP31)的栅极，其漏极同时连接第一NMOS管(MN1)的栅极、第二NMOS管(MN2)的漏极和第四NMOS管(MN4)的栅极，其源极连接第三二PMOS管(MP32)的漏极；

第三一PMOS管(MP31)，其栅极同时连接反相器(INV)的输入端和第一二P型DMOS管(P12)的栅极，其漏极连接第一一P型DMOS管(P11)的源极，其源极用于连接高压电源域的供电电源(VDDH)；

第三二PMOS管(MP32)，其栅极同时连接反相器(INV)的输出端和第一一P型DMOS管(P11)的栅极，其漏极连接第一二P型DMOS管(P12)的源极，其源极用于连接高压电源域的供电电源(VDDH)；

交叉连接的第一一PMOS管(MP11)和第一二PMOS管(MP12)为其中一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一一PMOS管(MP11)的栅极连接第一二PMOS管(MP12)的漏极，第一一PMOS 管(MP11)的源极连接低压电源域的供电电源(VDD)，第一二PMOS管(MP12)的栅极连接第一一PMOS管(MP11)的漏极，第一二PMOS管(MP12)的源极用于连接低压电源域的供电电源(VDD)；

交叉连接的第一NMOS管(MN1)和第二NMOS管(MN2)为另一个所述构成相互耦合的正反馈结构的MOS管对，其中：第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的漏极，第一NMOS管(MN1)的源极用于连接低压电源域的接地电压(VSS)，第一NMOS管(MN1)的漏极连接第二NMOS管(MN2)的栅极，第二NMOS管(MN2)的源极用于连接低压电源域的接地电压(VSS)；

第三NMOS管(MN3)，其栅极同时连接第一NMOS管(MN1)的漏极和第一一P型DMOS管(P11)的漏极，其漏极同时连接第一一PMOS管(MP11)的漏极和第一二PMOS管(MP12)的栅极，其源极用于连接低压电源域的接地电压(VSS)；

第四NMOS管(MN4)，其栅极同时连接第二NMOS管(MN2)的漏极和第一二P型DMOS管(P12)的漏极，其源极用于连接低压电源域的接地电压(VSS)，其漏极同时连接第一一PMOS管(MP11)的栅极和第一二PMOS管(MP12)的漏极于一个信号输出端，该信号输出端用于输出所述输出的低压电源域信号。

6.根据权利要求1或权利要求5所述电平转移电路，其特征在于，所述电流镜结构包括控制使能PMOS管(MP1E)、第一电流镜PMOS管(MP1A)、第二电流镜PMOS管(MP1B)和第三电流镜PMOS管(MP1C)，其中：

控制使能PMOS管(MP1E)，其漏极用于输入镜像电流(IB)，其栅极用于接入所述低电压域电路的控制使能信号(ENB)，其源极同时连接第一电流镜PMOS管(MP1A)的漏极和第一电流镜PMOS管(MP1A)的栅极；

第一电流镜PMOS管(MP1A)，其栅极同时连接其漏极、控制使能PMOS管(MP1E)的源极、第二电流镜PMOS管(MP1B)的栅极和第三电流镜PMOS管(MP1C)的栅极，其源极连接高压电源域的供电电源(VDDH)；

第二电流镜PMOS管(MP1B)，其栅极同时连接第一电流镜PMOS管(MP1A)的栅极和第三电流镜PMOS管(MP1C)的栅极，其漏极同时连接第一一PMOS管(MP11)的源极和第三一PMOS管(MP31)的漏极，其源极用于连接高压电源域的供电电源(VDDH)；

第三电流镜PMOS管(MP1C)，其栅极同时连接第一电流镜PMOS管(MP1A)的栅极和第二电流镜PMOS管(MP1B)的栅极，其漏极同时连接第一二PMOS管(MP12)的源极和第三二PMOS管(MP32)的漏极，其源极用于连接高压电源域的供电电源(VDDH)。

7.根据权利要求1或权利要求5所述电平转移电路，其特征在于，所述旁路MOS管结构包括第一旁路NMOS管(MN1B)和第二旁路NMOS管(MN2C)，其中：

第一旁路NMOS管(MN1B)，其栅极同时连接其漏极、第二NMOS管(MN2)的栅极、第一NMOS管(MN1)的漏极和第三NMOS管(MN3)的栅极，其源极用于连接低压电源域的接地电压(VSS)；

第二旁路PMOS管(MP2C)，其栅极同时连接其漏极、第二PMOS管(MP2)的漏极、第一PMOS管(MP1)的栅极和第四PMOS管(MP4)的栅极，其源极用于连接低压电源域的接地电压(VSS)。

8.根据权利要求2或权利要求5所述电平转移电路，其特征在于，第一一P型DMOS管(P11)、第一二P型DMOS管(P12)、第一一N型DMOS管(M11)和第一二N型DMOS管(M12)都是为特殊高压MOS管，它们的栅源端耐压为常规值，其漏源端可承受高压电源域的供电电源(VDDH)。

9.一种芯片，包括集成电路，其特征在于，所述集成电路为权利要求1至权利要求8任意一项所述的电平转移电路。