CN110149050A - 一种基于dmos管的电平转移电路及芯片 - Google Patents

一种基于dmos管的电平转移电路及芯片 Download PDF

Info

Publication number
CN110149050A
CN110149050A CN201910543567.6A CN201910543567A CN110149050A CN 110149050 A CN110149050 A CN 110149050A CN 201910543567 A CN201910543567 A CN 201910543567A CN 110149050 A CN110149050 A CN 110149050A
Authority
CN
China
Prior art keywords
grid
pmos tube
nmos tube
tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910543567.6A
Other languages
English (en)
Other versions
CN110149050B (zh
Inventor
刘鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN201910543567.6A priority Critical patent/CN110149050B/zh
Publication of CN110149050A publication Critical patent/CN110149050A/zh
Application granted granted Critical
Publication of CN110149050B publication Critical patent/CN110149050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种基于DMOS管的电平转移电路及芯片，包括电平输入电路和电平输出电路，电平输入电路包括电流镜反馈调节模块、电流镜结构和DMOS管对，电平输出电路包括旁路MOS管结构和相互耦合的正反馈结构MOS管对，电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源漏极连接正反馈结构MOS管对的源漏极，使得MOS管在不穿通的情况下实现电平快速转移。

Description

一种基于DMOS管的电平转移电路及芯片
技术领域
本发明涉及集成电路设计领域，具体涉及一种基于DMOS管的电平转移电路及芯片。
背景技术
在开关电源或电池充电的电路设计中，上管的驱动电压域一般都高于内部逻辑信号的电压域，故为了获取上管的驱动电压域，需要解决不同的电源和地进行切换的问题。
目前，常用的电平转移电路如图1和图2所示，图1是低压电源域转移至高压电源域的电平转移电路原理图，图2是高电压域转移至低电压域的电平转移电路原理图。图1和图2中VDD~VSS为低压电源域，VDDH~VSSH为高压电源域。因为DMOS管的栅源电压的耐压值与常规MOS管的栅源电压的耐压值相同，且DMOS管的漏源电压的耐压值可以远远高于常规MOS的漏源电压的耐压值，所以，N型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压，P型DMOS管的漏源电压可以承受比低压电源域的供电电源VDD更高的电压。
图1中第一一N型DMOS管M11和第一二N型DMOS管M12都是高压MOS管工艺制造的N型DMOS管，第一一P型DMOS管P11和第一二P型DMOS管P12都是高压MOS管工艺制造的P型DMOS管；图1中第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4为常规低压PMOS管，第一一NMOS管MN11和第一二NMOS管MN12为常规低压NMOS管。
图2中第二一N型DMOS管M21和第二二N型DMOS管M22都是高压MOS管工艺制造的N型DMOS管，第二一P型DMOS管P21和第二二P型DMOS管P22都是高压MOS管工艺制造的P型DMOS管。图2中第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4为常规低压NMOS管，第一一PMOS管MP11和第一二PMOS管MP12为常规低压PMOS管。
图1提供一种低电压域转高电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若低电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变为低电平，第一一N型DMOS管M11开始导通，第一二N型DMOS管M12关断，节点D1的电压变为零。在高电压域电路中，由于第一一P型DMOS管P11的漏源电压的耐压作用，节点B1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一一P型DMOS管P11的漏源电压接近高压电源域的接地电压VSSH与第一一P型DMOS管P11的阈值电压（负值）的差值。同时第二PMOS管MP2导通，节点A1处的电压被拉高到高压电源域的供电电源VDDH，节点C1处的电位升高到接近高压电源域的供电电源VDDH，第一二N型DMOS管M12的漏源电压接近高压电源域的供电电源VDDH，此时，因为节点B1处的电压比高压电源域的接地电压VSSH高一个阈值电压，所以第四PMOS管MP4打开，输出端的信号VOUT的电压被拉高到高压电源域的供电电源VDDH。
若低电压域电路的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平，第一一N型DMOS管M11关断，第一二N型DMOS管M12导通；节点C1的电压变为零。在高电压域电路中，由于第一二P型DMOS管P12被高压电源域的接地电压VSSH导通，节点A1被钳住在比高压电源域的接地电压VSSH高一个阈值电压的电位处，第一二P型DMOS管P12的漏源电压接近高压电源域的接地电压VSSH与第一二P型DMOS管P12的阈值电压的差值，同时第一PMOS管MP1导通，节点B1处的电压被拉高到高压电源域的供电电源VDDH，同时，由于第一一P型DMOS管P11被高压电源域的接地电压VSSH导通，所以节点D1处电位升高到接近高压电源域的供电电源VDDH，第一一N型DMOS管M11的漏源电压接近高压电源域的供电电源VDDH，此时，节点A1处的电平比高压电源域的接地电压VSSH高一个阈值电压，所以第三PMOS管MP3导通，节点E的电位变为高压电源域的供电电源VDDH，导通第一二NMOS管MN12，从而将高电压域电路的输出端的信号VOUT的电压被拉低至高压电源域的接地电压VSSH。
图2提供一种高电压域转低电压域的电平转移电路，该电平转移电路包括高电压域电路和低电压域电路，若高电压域电路中的输入信号VIN由低电平变为高电平时，则经过反相器INV处理得到的反相信号由高电平变低电平；第二一P型DMOS管P21关断，第二二P型DMOS管P22导通，节点C2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二二N型DMOS管M22，由于第二二N型DMOS管M22的漏源电压的耐压作用，节点A2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第二NMOS管MN2的漏源电压不超过常规MOS管器件的耐压值，导通第三NMOS管NM3，让节点E的电位降低接近零，导通第一二PMOS管MP12，将低电压域电路的输出端的信号VOUT的电压拉高到低压电源域的供电电源VDD。
若高电压域电路中的输入信号VIN由高电平变为低电平时，则经过反相器INV处理得到的反相信号由低电平变为高电平；第二一P型DMOS管P21导通，第二二P型DMOS管P22关断，节点D2处的电位升高到接近高压电源域的供电电源VDDH，同时在低电压域电路中，低压电源域的供电电源VDD导通第二一N型DMOS管M21，由于第二一N型DMOS管M21的漏源电压的耐压作用，节点B2被钳住在比低压电源域的供电电源VDD低一个阈值电压的电位处，使得第一NMOS管MN1的漏源电压不超过常规MOS管器件的耐压值，导通第四NMOS管NM4，将低电压域电路的输出端的信号VOUT的电压拉低到低压电源域的接地电压VSS。
从上述转换过程中可以发现，因为图1和图2中存在的低压电源域VDD~VSS与高压电源域VDDH~VSSH，所以，如图1所示，在转换过程中，第一一N型DMOS管M11的漏源电压和第一二N型DMOS管M12的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH，如果图1中没有第一一P型DMOS管P11或第一二P型DMOS管P12的话，节点A1的电压或节点B1的电压都有可能被拉低接近低压电源域的接地电压VSS，从而造成第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3或第四PMOS管MP4的漏源电压接近高压电源域的供电电源VDDH。
如图2所示，在转换过程中，第二一P型DMOS管P21的漏源电压和第二二P型DMOS管P22的漏源电压都高于低压电源域的供电电源VDD，且接近高压电源域的供电电源VDDH。如果图2中没有第二一N型DMOS管M21或第二二N型DMOS管M22的话，节点A2的电压或节点B2的电压都有可能被拉高接近高压电源域的供电电源VDDH，从而造成第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3或第四NMOS管MN4的漏源电压接近高压电源域的供电电源VDDH。显然，这是目前大多数片内工艺所不支持的。因此，要完成上述两个电压域的转换必须存在两组DMOS管用于隔离高压。但是，由于DMOS管的制造工艺复杂，而且会占据大量片内面积，并形成大的寄生电容，从而影响转换速度。同时图1和图2的电路结构在转换过程中存在DMOS管穿通的风险，容易产生大的电流导致MOS管的烧毁，降低芯片的可靠性。
发明内容
为了减少基于上述电平转移电路及芯片的版图设计面积，解决转换期间电流穿通的问题，并提高电平转换的速度，以及提升所述电平转移电路的可靠性，提出如下技术方案：
一种基于DMOS管的电平转移电路，包括：电平输入电路和电平输出电路，电平输入电路包括电流镜反馈调节模块、电流镜结构和一组DMOS管对，电平输出电路包括旁路MOS管结构和两个构成相互耦合的正反馈结构MOS管对，电流镜反馈调节模块包括反馈输入端和电流输出端，电流镜结构包括信号输入端；电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内部对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的信号输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内部的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源极和漏极对应连接于正反馈结构MOS管对的源极和漏极；所述电平转移电路用于根据电流镜反馈调节模块的反馈调节作用，并结合电流镜反馈调节模块提供的镜像电流及旁路MOS管结构的导通作用，控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构MOS管对在不产生穿通电流的前提下实现电平的快速转移；其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，电平输入电路接入的电压域为低压电源域，电平输出电路接入的电压域为高压电源域；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，电平输入电路接入的电压域为高压电源域，电平输出电路接入的电压域为低压电源域。
进一步地，当所述电平输入电路的信号输入端在所述低压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述高压电源域信号范围内变化，所述电平输入电路包括所述信号输入端VIN、反相器INV、第三一NMOS管MN31、第三二NMOS管MN32、第一一N型DMOS管M11和第一二N型DMOS管M12，第一一N型DMOS管M11和第一二N型DMOS管M12为所述的一组DMOS管对；所述电平输出电路包括一个信号输出端VOUT、交叉连接的第一PMOS管MP1和第二PMOS管MP2、交叉连接的第一一NMOS管MN11和第一二NMOS管MN12、第三PMOS管MP3和第四PMOS管MP4；所述正反馈结构MOS管对包括交叉连接的第一PMOS管MP1和第二PMOS管MP2，以及交叉连接的第一一NMOS管MN11和第一二NMOS管MN12；其中，所述电平输入电路和所述电平输出电路的互连关系如下：反相器INV的输入端接入第一二N型DMOS管M12的栅极，反相器INV的输入端是所述电平输入电路的信号输入端，反相器INV的电源端用于接入所述低压电源域的供电电源VDD，反相器INV的接地端接入所述低压电源域的接地电压VSS，反相器INV的输出端接第一一N型DMOS管M11的栅极，反相器INV的输入端用于接入所述低压电源域信号；第一一N型DMOS管M11的栅极直接耦接于第三二NMOS管MN32的栅极，第一一N型DMOS管M11的漏极直接耦接于第二PMOS管MP2的栅极、第一PMOS管MP1的漏极和第三PMOS管MP3的栅极的连接点，第一一N型DMOS管M11的源极连接第三一NMOS管MN31的漏极；第一二N型DMOS管M12的栅极直接耦接于反相器INV的输入端和第三一NMOS管MN31的栅极的连接点，第一二N型DMOS管M12的漏极直接耦接于第一PMOS管MP1的栅极、第二PMOS管MP2的漏极和第四PMOS管MP4的栅极的连接点，第一二N型DMOS管M12的源极连接第三二NMOS管MN32的漏极；第三一NMOS管MN31的栅极直接耦接于反相器INV的输入端和第一二N型DMOS管M12的栅极的连接点，第三一NMOS管MN31的漏极连接第一一N型DMOS管M11的源极，第三一NMOS管MN31的源极用于接入所述低压电源域的接地电压VSS；第三二NMOS管MN32的栅极直接耦接于反相器INV的输出端和第一一N型DMOS管M11的栅极的连接点，第三二NMOS管MN32的漏极连接第一二N型DMOS管M12的源极，第三二NMOS管MN32的源极用于接入所述低压电源域的接地电压VSS；交叉连接的第一PMOS管MP1和第二PMOS管MP2为其中一个构成相互耦合的所述正反馈结构MOS管对，其中：第一PMOS管MP1的栅极连接第二PMOS管MP2的漏极，第一PMOS管MP1的源极用于接入高压电源域的供电电源VDDH，第二PMOS管MP2的栅极连接第一PMOS管MP1的漏极，第二PMOS管MP2的源极用于接入所述高压电源域的供电电源VDDH；交叉连接的第一一NMOS管MN11和第一二NMOS管MN12为另一个所述构成相互耦合的正反馈结构MOS管对，其中：第一一NMOS管MN11的栅极连接第一二NMOS管MN12的漏极，第一一NMOS管MN11的源极用于连接高压电源域的接地电压VSSH，第一一NMOS管MN11的漏极连接第一二NMOS管MN12的栅极，第一二NMOS管MN12的源极用于接入所述高压电源域的接地电压VSSH；第三PMOS管MP3的栅极直接耦接于第一PMOS管MP1的漏极和第一一N型DMOS管M11的漏极的连接点，第三PMOS管MP3的漏极直接耦接于第一一NMOS管MN11的漏极和第一二NMOS管MN12的栅极的连接点，第三PMOS管MP3的源极用于接入所述高压电源域的供电电源VDDH；第四PMOS管MP4的栅极直接耦接于第二PMOS管MP2的漏极和第一二N型DMOS管M12的漏极的连接点，第四PMOS管MP4的源极用于接入高压电源域的供电电源VDDH，第四PMOS管MP4的漏极同时与第一一NMOS管MN11的栅极和第一二NMOS管MN12的漏极连接于信号输出端，该信号输出端用于输出所述高压电源域信号；其中，所述低压电源域信号的电平范围为所述低压电源域的接地电压VSS至所述低压电源域的供电电源VDD；所述高压电源域信号的电平范围为所述高压电源域的接地电压VSSH至所述高压电源域的供电电源VDDH。本技术方案是基于前述MOS管对的结构能够加速所述电平输入电路与所述电平输出电路在所述低压电源域信号向所述高压电源域信号的同向转移过程，在前述MOS管对或DMOS管的耐压值允许的范围内可以兼容高压电源电压和低压电源电压的电平转换，从而扩大所述电平转移电路的适用范围。
进一步地，所述电流镜结构包括第一控制使能NMOS管MN1E、第二控制使能NMOS管MN2E、第一电流镜NMOS管MN1A、第二电流镜NMOS管MN1B、第三电流镜NMOS管MN1C和第四电流镜NMOS管MN1D；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；其中：第一控制使能NMOS管MN1E的漏极连接所述电流镜反馈调节模块的第一电流输出端，第一控制使能NMOS管MN1E的栅极用于接入基于所述电平输入电路的控制使能信号EN，第一控制使能NMOS管MN1E的源极直接耦接于第一电流镜NMOS管MN1A的漏极和第一电流镜NMOS管MN1A的栅极的连接点；第二控制使能NMOS管MN2E的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能NMOS管MN2E的栅极用于接入基于所述电平输入电路的控制使能信号EN，第二控制使能NMOS管MN2E的源极直接耦接于第四电流镜NMOS管MN1D的漏极和第四电流镜NMOS管MN1D的栅极的连接点；第一电流镜NMOS管MN1A的栅极直接耦接于第一控制使能NMOS管MN1E的源极和第二电流镜NMOS管MN1B的栅极的连接点，第一电流镜NMOS管MN1A的源极用于接入所述低压电源域的接地电压VSS；第二电流镜NMOS管MN1B的栅极直接耦接于第一电流镜NMOS管MN1A的栅极，第二电流镜NMOS管MN1B的漏极直接耦接于所述第一一NMOS管MN11的源极和所述第三一NMOS管MN31的漏极的连接点，第二电流镜NMOS管MN1B的源极用于接入所述低压电源域的接地电压VSS；第三电流镜NMOS管MN1C的栅极直接耦接于第四电流镜NMOS管MN1D的栅极，第三电流镜NMOS管MN1C的漏极直接耦接于所述第一二NMOS管MN12的源极和所述第三二NMOS管MN32的漏极的连接点，第三电流镜NMOS管MN1C的源极用于接入所述低压电源域的接地电压VSS；第四电流镜NMOS管MN1D的栅极直接耦接于第二控制使能NMOS管MN2E的源极和第三电流镜NMOS管MN1C的栅极的连接点，第四电流镜NMOS管MN1D的源极用于接入所述低压电源域的接地电压VSS。该技术方案通过引入所述电流镜反馈调节模块调节输出的镜像电流及旁路MOS管结构的导通作用控制一组高压MOS管对的漏源电压，能够可靠的实现所述电平转移电路被关断并再次重新启动的过程中保持电平转移信号传送和锁定的稳定性。
进一步地，所述旁路MOS管结构包括第一旁路PMOS管MP1B和第二旁路PMOS管MP2C，所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；其中：第一旁路PMOS管MP1B的栅极直接耦接于第一旁路PMOS管MP1B的漏极、所述第二PMOS管MP2的栅极、所述第一PMOS管MP1的漏极、所述第三PMOS管MP3的栅极和第一反馈输入端的连接点，第一旁路PMOS管MP1B的源极用于接入所述高压电源域的供电电源VDDH；第二旁路PMOS管MP2C的栅极直接耦接于第二旁路PMOS管MP2C的漏极、所述第二PMOS管MP2的漏极、所述第一PMOS管MP1的栅极、所述第四PMOS管MP4的栅极和第二反馈输入端的连接点，第二旁路PMOS管MP2C的源极用于接入所述高压电源域的供电电源VDDH。从而起到电压钳位的作用，防止常规MOS管漏源端间的大电流穿透问题的发生。
进一步地，当所述电平输入电路的信号输入端在所述高压电源域信号的范围内变化时，所述电平输出电路的信号输出端在所述低压电源域信号的范围内变化，所述电平输入电路包括所述信号输入端VIN、反相器INV、第三一PMOS管MP31、第三二PMOS管MP32、第一一P型DMOS管P11和第一二P型DMOS管P12，所述的一组DMOS管对包括第一一P型DMOS管P11和第一二P型DMOS管P12；所述电平输出电路包括一个信号输出端VOUT、交叉连接的第一NMOS管MN1和第二NMOS管MN2、交叉连接的第一一PMOS管MP11和第一二PMOS管MP12、第三NMOS管MN3和第四NMOS管MN4；所述正反馈结构MOS管对包括交叉连接的第一NMOS管MN1和第二NMOS管MN2，以及交叉连接的第一一PMOS管MP11和第一二PMOS管MP12、第三NMOS管MN3和第四NMOS管MN4，其中，所述电平输入电路和所述电平输出电路的互连关系如下：反相器INV的输入端接入第三一PMOS管MP31的栅极，反相器INV的输入端是所述电平输入电路的信号输入端，反相器INV的电源端用于接入所述高压电源域的供电电源VDDH，反相器INV的接地端接入所述高压电源域的接地电压VSSH，反相器INV的输出端接第一一P型DMOS管P11的栅极，反相器INV的输入端用于接入所述高压电源域信号；第一一P型DMOS管P11的栅极直接耦接于反相器INV的输出端和第三二PMOS管MP32的栅极的连接点，第一一P型DMOS管P11的漏极直接耦接于第二NMOS管MN2的栅极、第一NMOS管MN1的漏极和第三NMOS管MN3的栅极的连接点，第一一P型DMOS管P11的源极连接第三一PMOS管MP31的漏极；第一二P型DMOS管P12的栅极直接耦接于反相器INV的输入端和第三一PMOS管MP31的栅极的连接点，第一二P型DMOS管P12的漏极直接耦接于第一NMOS管MN1的栅极、第二NMOS管MN2的漏极和第四NMOS管MN4的栅极的连接点，第一二P型DMOS管P12的源极连接第三二PMOS管MP32的漏极；第三一PMOS管MP31的栅极直接耦接于反相器INV的输入端和第一二P型DMOS管P12的栅极的连接点，第三一PMOS管MP31的漏极直接耦接于第一一P型DMOS管P11的源极，第三一PMOS管MP31的源极用于接入所述高压电源域的供电电源VDDH；第三二PMOS管MP32的栅极直接耦接于反相器INV的输出端和第一一P型DMOS管P11的栅极的连接点，第三二PMOS管MP32的漏极连接第一二P型DMOS管P12的源极，第三二PMOS管MP32的源极用于接入所述高压电源域的供电电源VDDH；交叉连接的第一一PMOS管MP11和第一二PMOS管MP12为其中一个所述构成相互耦合的正反馈结构MOS管对，其中：第一一PMOS管MP11的栅极连接第一二PMOS管MP12的漏极，第一一PMOS管MP11的源极连接所述低压电源域的供电电源VDD，第一二PMOS管MP12的栅极连接第一一PMOS管MP11的漏极，第一二PMOS管MP12的源极用于接入所述低压电源域的供电电源VDD；交叉连接的第一NMOS管MN1和第二NMOS管MN2为另一个所述构成相互耦合的正反馈结构MOS管对，其中：第一NMOS管MN1的栅极连接第二NMOS管MN2的漏极，第一NMOS管MN1的源极用于接入所述低压电源域的接地电压VSS，第一NMOS管MN1的漏极连接第二NMOS管MN2的栅极，第二NMOS管MN2的源极用于接入所述低压电源域的接地电压VSS；第三NMOS管MN3的栅极直接耦接于第一NMOS管MN1的漏极和第一一P型DMOS管P11的漏极的连接点，第三NMOS管MN3的漏极直接耦接于第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极的连接点，第三NMOS管MN3的源极用于接入所述低压电源域的接地电压VSS；第四NMOS管MN4的栅极直接耦接于第二NMOS管MN2的漏极和第一二P型DMOS管P12的漏极的连接点，第四NMOS管MN4的源极用于接入低压电源域的接地电压VSS，第四NMOS管MN4的漏极同时连接第一一PMOS管MP11的栅极和第一二PMOS管MP12的漏极于信号输出端，该信号输出端用于输出所述低压电源域信号。本技术方案基于前述MOS管对的结构能够加速所述电平输入电路与所述电平输出电路在所述高压电源域信号向所述低压电源域信号的同向转移过程，在前述MOS管对或DMOS管的耐压值允许的范围内可以兼容低压电源电压和高压电源电压之间的电平转换，从而扩大所述电平转移电路的适用范围。
进一步地，所述电流镜结构包括第一控制使能PMOS管MP1E、第二控制使能PMOS管MP2E、第一电流镜PMOS管MP1A、第二电流镜PMOS管MP1B、第三电流镜PMOS管MP1C和第四电流镜PMOS管MP1D；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；其中：第一控制使能PMOS管MP1E的漏极连接所述电流镜反馈调节模块的第一电流输出端；第一控制使能PMOS管MP1E的栅极用于接入基于所述电平输入电路的控制使能信号ENB，第一控制使能PMOS管MP1E的源极直接耦接于第一电流镜PMOS管MP1A的漏极和第一电流镜PMOS管MP1A的栅极的连接点；第二控制使能PMOS管MP2E的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能PMOS管MP2E的栅极用于接入基于所述电平输入电路的控制使能信号ENB，第二控制使能PMOS管MP2E的源极直接耦接于第四电流镜PMOS管MP1D的漏极和第四电流镜PMOS管MP1D的栅极的连接点；第一电流镜PMOS管MP1A的栅极直接耦接于第一电流镜PMOS管MP1A的漏极、第一控制使能PMOS管MP1E的源极和第二电流镜PMOS管MP1B的栅极的连接点，第一电流镜PMOS管MP1A的源极用于接入所述高压电源域的供电电源VDDH；第二电流镜PMOS管MP1B的栅极直接耦接于第一电流镜PMOS管MP1A的栅极，第二电流镜PMOS管MP1B的漏极直接耦接于所述第一一PMOS管MP11的源极和所述第三一PMOS管MP31的漏极的连接点，第二电流镜PMOS管MP1B的源极用于接入所述高压电源域的供电电源VDDH；第三电流镜PMOS管MP1C的栅极直接耦接于第四电流镜PMOS管MP1D的栅极，第三电流镜PMOS管MP1C的漏极直接耦接于所述第一二PMOS管MP12的源极和所述第三二PMOS管MP32的漏极的连接点，第三电流镜PMOS管MP1C的源极用于接入所述高压电源域的供电电源VDDH；第四电流镜PMOS管MP1D的栅极直接耦接于第二控制使能PMOS管MP2E的源极和第三电流镜PMOS管MP1C的栅极的连接点，第四电流镜PMOS管MP1D的源极用于接入所述低压电源域的接地电压VSS。该技术方案通过引入电流镜结构对应的镜像电流及旁路MOS管结构的导通作用控制一组高压MOS管对的漏源电压，从而在所述电平转移电路被关断并再次重新启动的过程中，保持所述电平转移电路跨电压域的信号传送和锁定的稳定性。
进一步地，所述旁路MOS管结构包括第一旁路NMOS管MN1B和第二旁路NMOS管MN2C，所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；其中：第一旁路NMOS管MN1B的栅极直接耦接于第一旁路NMOS管MN1B的漏极、所述第二NMOS管MN2的栅极、所述第一NMOS管MN1的漏极、所述第三NMOS管MN3的栅极和第一反馈输入端的连接点，第一旁路NMOS管MN1B的源极用于连接所述低压电源域的接地电压VSS；第二旁路NMOS管MN2C的栅极直接耦接于第二旁路NMOS管MN2C的漏极、所述第二NMOS管MN2的漏极、所述第一NMOS管MN1的栅极、所述第四NMOS管MN4的栅极和第二反馈输入端的连接点，第二旁路NMOS管MN2C的源极用于连接所述低压电源域的接地电压VSS。从而起到电压钳位的作用，防止常规MOS管漏源端间的大电流穿透问题的发生。
一种芯片，包括集成电路，所述集成电路为前述的电平转移电路。与现有技术相比，上述的方案仅使用一组DMOS管分担支路上的高压压降，减少DMOS管的数目，并配合所述电流镜反馈调节模块提高电平转移速度；同时通过引入一个使能控制信号配合镜像电流源和旁路MOS管结构来控制常规MOS管的漏源电压不超过器件的耐压值，从而有效避免常规MOS管被穿通烧坏的风险。
附图说明
图1为传统的低电压域转高电压域的电平转移电路的结构示意图；
图2为传统的高电压域转低电压域的电平转移电路的结构示意图；
图3为本发明实施例提供的一种基于DMOS管的电平转移电路的框架示意图；
图4为本发明的实施例一提供的一种基于DMOS管的电平转移电路的结构示意图（该实施例中所述电平转移电路将输入的低电压域的信号转换为高压电源域的供电电源VDDH或接地电压VSSH）；
图5为本发明的实施例二提供的一种基于DMOS管的电平转移电路的结构示意图（该实施例中所述电平转移电路将输入的高电压域的信号转换为低压电源域的供电电源VDD或接地电压VSS）。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图3示出了本发明实施例提供的一种基于DMOS管的电平转移电路的框架示意图，所述电平转移电路包括电平输入电路和电平输出电路。电平输入电路包括电流镜反馈调节模块、电流镜结构和一组DMOS管对，电平输出电路包括旁路MOS管结构和两个构成相互耦合的正反馈结构MOS管对，电流镜反馈调节模块包括两个反馈输入端和两个电流输出端，电流镜结构包括信号输入端；电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极；在所述电平输入电路内部，DMOS管对的源极耦接于电流镜结构内部对应MOS管的漏极；在所述电平输出电路内部，旁路MOS管结构的源极和漏极对应连接于正反馈结构MOS管对的源极和漏极，即旁路MOS管结构的源极连接正反馈结构MOS管对的源极，旁路MOS管结构的漏极连接于正反馈结构MOS管对的漏极，起到保护正反馈结构MOS管对的作用；电流镜反馈调节模块的两个电流输出端分别连接电流镜结构的两个信号输入端，电流镜反馈调节模块的两个反馈输入端分别连接电平输出电路内部的旁路MOS管结构的两个MOS管漏极。当其中一个反馈输入端检测到电压增大，而另一个反馈输入端检测到电压减小时，所述电流镜反馈调节模块分别适应地增大一个电流输出端输出的镜像电流，适应地减小另一个电流输出端的镜像电流，再配合正反馈结构MOS管对电压信号的互补关系，提高电平转换速度。所述电平转移电路用于根据电流镜结构输入的镜像电流及旁路MOS管结构的导通作用控制一组高压MOS管对（即对应图3中的DMOS管对）的漏源电压，使得构成相互耦合的正反馈结构MOS管对在不产生穿通电流的前提下实现电平的快速转移。
需要说明的是，在本发明实施例中，数字辅助模拟技术（本实施例下所述电流镜反馈调节模块是数字电路模块）可以显着放松模拟性能，可用于最小化面积。另一个趋势是传统模拟功能向数字域的转变。与其模拟混合信号对应物相比，全数字实现是可扩展的，可用于监控片上工艺，电压和温度变化，并且对工艺变化稳固。所述电流镜反馈调节模块是由硬件描述语言Verilog_HDL实现，通过综合布线工具转化为具体的数字电路，这是数字电路领域常用的研发设计手段，最后输出的是能够解决本申请技术问题和达到相应技术效果的数字硬件电路结构，是由各种逻辑门电路组成的实体电路，不是由CPU执行的流程方法或者软件步骤等计算机程序。简单地说就是，输入信号经过系统中组合的逻辑门电路的转换，即可输出转换后的输出信号，整个信号的转换处理过程，不需要CPU的参与，也不需要执行任何程序算法。
具体地，当所述电平转移电路根据输入低压电源域的信号选择输出高压电源域的信号时，在电平输入电路的VIN端口输入低压电源域的信号，电平输入电路的供电电源端接入低压电源域的供电电源VDD，电平输入电路的接地端接入低压电源域的接地电压VSS，同时电平输出电路的供电电源端接入高压电源域的供电电源VDDH，电平输出电路的接地端接入高压电源域的接地电压VSSH，此时，所述电平输入电路是低电压域电路，所述电平输出电路是高电压域电路，所述低电压域电路包括所述的一组DMOS管对、所述电流镜反馈调节模块和所述电流镜结构，所述高电压域电路包括所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对，这作为本发明的实施例一的一种基于DMOS管的电平转移电路。
当所述电平转移电路根据输入高压电源域的信号选择输出低压电源域的信号时，在电平输入电路的VIN端口输入高压电源域的信号，电平输入电路的供电电源端接入高压电源域的供电电源VDDH，电平输入电路的接地端接入高压电源域的接地电压VSSH，同时电平输出电路的供电电源端接入低压电源域的供电电源VDD，电平输出电路的接地端接入低压电源域的接地电压VSS，此时，所述电平输入电路是高电压域电路，所述电平输出电路是低电压域电路，所述高电压域电路包括所述电流镜结构、所述电流镜反馈调节模块和所述的一组DMOS管对，所述低电压域电路包括所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对，这作为本发明的实施例二的一种基于DMOS管的电平转移电路。因此，所述电平转移电路也可以分为高电压域电路和低电压域电路，其中，低电压域电路所接入的电压域为低压电源域，高电压域电路所接入的电压域为高压电源域。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图4至5对本发明的实施例一和实施例二中的电平转移电路做详细的说明。
实施例一：
如图4所示，本发明实施例提供的一种基于DMOS管的电平转移电路的结构示意图，在本实施例中，当所述电平输入电路的信号输入端VIN在所述低压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述高压电源域信号范围内变化，即所述电平转移电路将输入的低压电源域信号转换为高压电源域的供电电源VDDH或接地电压VSSH。其中，所述低压电源域信号的电平变化范围为所述低压电源域的接地电压VSS至所述低压电源域的供电电源VDD，所述高压电源域信号的电平变化范围为所述高压电源域的接地电压VSSH至所述高压电源域的供电电源VDDH。
为了便于理解，下面对本实施例的所述电平转移电路分为电平输入电路和电平输出电路分别给予描述，再进一步地对所述电平输入电路中的所述的一组DMOS管对和所述电流镜结构进行详细描述，对所述电平输出电路中的所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对进行详细描述。
参见图4，所述电平输入电路包括反相器INV、第三一NMOS管MN31、第三二NMOS管MN32、第一一N型DMOS管M11和第一二N型DMOS管M12，第一一N型DMOS管M11和第一二N型DMOS管M12为所述的一组DMOS管对，所述电平输出电路包括交叉连接的第一PMOS管MP1和第二PMOS管MP2、交叉连接的第一一NMOS管MN11和第一二NMOS管MN12、第三PMOS管MP3和第四PMOS管MP4。相对于现有技术，本发明实施例减少一组DMOS管对。
在具体实施例中，如图4所示，在所述电平输入电路内部，反相器INV的输入端接入第一二N型DMOS管M12的栅极，反相器INV的输入端VIN用于接入所述低压电源域信号，作为所述电平转移电路的待转换信号的输入端口；反相器INV的电源端耦接于低压电源域的供电电源VDD，供电电源VDD的典型值为5V；反相器INV的接地端耦接于低压电源域的接地电压VSS，接地电压VSS的典型值为0V。反相器INV的输出端接第一一N型DMOS管M11的栅极。第一一N型DMOS管M11的栅极直接耦接于第三二NMOS管MN32的栅极，第一一N型DMOS管M11的漏极直接耦接于第二PMOS管MP2的栅极、第一PMOS管MP1的漏极和第三PMOS管MP3的栅极的连接点，即图4中对应的第二电压节点B1，作为所述电平输入电路与所述电平输出电路的耦接节点。第一一N型DMOS管M11的源极与第三一NMOS管MN31的漏极连接于第四电压节点D1。第一二N型DMOS管M12的栅极直接耦接于反相器INV的输入端和第三一NMOS管MN31的栅极的连接点；第一二N型DMOS管M12的漏极直接耦接于第一PMOS管MP1的栅极、第二PMOS管MP2的漏极和第四PMOS管MP4的栅极的连接点，即对应图4中的第一电压节点A1，也作为所述电平输入电路与所述电平输出电路的耦接节点。第一二N型DMOS管M12的源极连接第三二NMOS管MN32的漏极。第三一NMOS管MN31的栅极直接耦接于反相器INV的输入端和第一二N型DMOS管M12的栅极的连接点，第三一NMOS管MN31的漏极连接第一一N型DMOS管M11的源极于第四电压节点D1，第三一NMOS管MN31源极耦接低压电源域的接地电压VSS。第三二NMOS管MN32的栅极直接耦接于反相器INV的输出端和第一一N型DMOS管M11的栅极的连接点，第三二NMOS管MN32的漏极与第一二N型DMOS管M12的源极耦接于第三电压节点C1，第三二NMOS管MN32的源极耦接低压电源域的接地电压VSS。故所述电平输入电路将输入的所述低压电源域的电压信号转换为对应的差分信号，进而转换为所述高压电源域的电源电压或接地电压。
在具体实施例中，如图4所示，在所述电平输出电路内部，第一PMOS管MP1的栅极连接第二PMOS管MP2的漏极于第一电压节点A1，第一PMOS管MP1的源极耦接高压电源域的供电电源VDDH，第二PMOS管MP2的栅极连接第一PMOS管MP1的漏极于第二电压节点B1，第二PMOS管MP2的源极耦接高压电源域的供电电源VDDH。第一PMOS管MP1和第二PMOS管MP2交叉连接形成正反馈，即交叉连接的第一PMOS管MP1和第二PMOS管MP2为其中一个构成相互耦合的所述正反馈结构MOS管对，使得第一PMOS管MP1和第二PMOS管MP2不能同时导通，当第一PMOS管MP1和第二PMOS管MP2其中一个PMOS管饱和稳态输出时，第一电压节点A1处的信号和第二电压节点B1处的信号为互补电压信号。故交叉连接的第一PMOS管MP1和第二PMOS管MP2作为其中一个所述构成相互耦合的正反馈结构MOS管对。另外，第一一NMOS管MN11的栅极连接第一二NMOS管MN12的漏极，第一一NMOS管MN11的源极连接高压电源域的接地电压VSSH，第一一NMOS管MN11的漏极与第一二NMOS管MN12的栅极连接于第五电压节点E，第一二NMOS管MN12的源极连接高压电源域的接地电压VSSH，第一二NMOS管MN12的漏极作为转换后的高压电源域信号VOUT的输出端。第一一NMOS管MN11和第一二NMOS管MN12交叉连接形成正反馈，使得第一一NMOS管MN11和第一二NMOS管MN12其中一个NMOS管饱和稳态输出时，第五电压节点E处的信号与转换后的高压电源域信号VOUT为互补电压信号，借助第一一NMOS管MN11和第一二NMOS管MN12的互耦作用，确保输入所述电平输入电路的低压电源域信号通过转换在所述电平输出电路的信号输出端获取高压电源域信号VOUT，信号VOUT包括高压电源域的供电电源VDDH或高压电源域的接地电压VSSH。故交叉连接的第一一NMOS管MN11和第一二NMOS管MN12为另一个所述构成相互耦合的正反馈结构MOS管对。第三PMOS管MP3的栅极连接第一PMOS管MP1的漏极，第三PMOS管MP3的漏极直接耦接于第一一NMOS管MN11的漏极和第一二NMOS管MN12的栅极的连接点，第三PMOS管MP3的源极连接高压电源域的供电电源VDDH；第四PMOS管MP4的栅极连接第二PMOS管MP2的漏极，第四PMOS管MP4的源极连接高压电源域的供电电源VDDH，第四PMOS管MP4的漏极同时与第一一NMOS管MN11的栅极和第一二NMOS管MN12的漏极连接于一个信号输出端，该信号输出端用于输出高压电源域的输出信号VOUT。
需要说明的是，在电平转换过程中，第一电压节点A1和第二电压节点B1处的电压信号互补，第三电压节点C1和第四电压节点D1处的电压信号互补，第五电压节点E处的电压信号与信号输出端的输出信号VOUT互补。当系统出于某种应用要求需要关掉高压电源域或低压电源域的供电电源电压时，前述互补电压节点中必定有一个电压节点上连接的晶体管处于线性导通状态，从而避免了电平转移电路中出现电压浮空节点，更加稳定可靠。
如图4所示，在具体实施例中，所述电平输入电路内部，所述电流镜结构包括第一控制使能NMOS管MN1E、第二控制使能NMOS管MN2E、第一电流镜NMOS管MN1A、第二电流镜NMOS管MN1B、第三电流镜NMOS管MN1C和第四电流镜NMOS管MN1D；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；其中：第一控制使能NMOS管MN1E的栅极用于接入基于所述电平输入电路的控制使能信号EN；第一控制使能NMOS管MN1E的漏极连接所述电流镜反馈调节模块的第一电流输出端，为第一二N型DMOS管M12提供合适的偏置电流，避免常规MOS管的漏源电压超过其耐压值；第一控制使能NMOS管MN1E的源极直接耦接于第一电流镜NMOS管MN1A的漏极和第一电流镜NMOS管MN1A的栅极的连接点。由于第一电流镜NMOS管MN1A的栅极连接其漏极，所以第一电流镜NMOS管MN1A采用二级管接法，构成镜像电流源的组成部分。第一电流镜NMOS管MN1A的栅极直接耦接于第一控制使能NMOS管MN1E的源极和第二电流镜NMOS管MN1B的栅极的连接点，第一电流镜NMOS管MN1A的源极用于接入所述低压电源域的接地电压VSS。第二电流镜NMOS管MN1B的栅极直接耦接于第一电流镜NMOS管MN1A的栅极，第二电流镜NMOS管MN1B的漏极直接耦接于第一一N型DMOS管M11的源极和第三一NMOS管MN31的漏极的连接点，即对应于第四电压节点D1，其中第二电流镜NMOS管MN1B的漏极连接第三一NMOS管MN31的漏极于第四电压节点D1处；第二电流镜NMOS管MN1B的源极连接低压电源域的接地电压VSS。
如图4所示，第二控制使能NMOS管MN2E的漏极连接所述电流镜反馈调节模块的第二电流输出端，为第一一N型DMOS管M11提供合适的偏置电流，避免常规MOS管的漏源电压超过其耐压值。第二控制使能NMOS管MN2E的源极直接耦接于第四电流镜NMOS管MN1D的漏极和第四电流镜NMOS管MN1D的栅极的连接点；第二控制使能NMOS管MN2E的栅极用于接入基于所述电平输入电路的控制使能信号EN，控制使能信号EN可以是所述电流镜反馈调节模块的初始化完成的标识，也可以是信号输入端输入的低压电源域信号建立成功的标识，还可以是所述电平转移电路的信号输入端存在与否或有效与否完全无关的电路产生信号。第三电流镜NMOS管MN1C的栅极直接耦接于第四电流镜NMOS管MN1D的栅极；第三电流镜NMOS管MN1C的漏极直接耦接于所述第一二NMOS管MN12的源极和所述第三二NMOS管MN32的漏极的连接点，即对应第三电压节点C1；第三电流镜NMOS管MN1C的源极用于接入所述低压电源域的接地电压VSS。第四电流镜NMOS管MN1D的栅极直接耦接于第二控制使能NMOS管MN2E的源极和第三电流镜NMOS管MN1C的栅极的连接点，第四电流镜NMOS管MN1D的源极用于接入所述低压电源域的接地电压VSS。
第二控制使能NMOS管MN2E和第一控制使能NMOS管MN1E的设置能根据控制使能信号EN的状态完成对所述电平转移电路最终输出信号VOUT安全锁定；且在所述电平转移电路在穿越电压域的过程中，所述电平输出电路在所述低压电源域的信号变化趋势保持与所述电平输出电路的输出信号VOUT在所述高压电源域的的信号变化趋势一致。第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C除了作为电流镜管使用之外，还可用于保护低耐压的常规MOS管，比如第三一NMOS管MN31和第三二NMOS管MN32。本发明实施例通过引入电流镜结构对应的镜像电流及旁路MOS管结构的导通作用控制一组高压MOS管对的漏源电压，从而在实现所述电平转移电路被关断并再次重新启动的过程中保持所述电平转移电路跨电压域的信号传送和锁定的稳定性。
在具体实施例中，所述电平输出电路内部，所述旁路MOS管结构包括第一旁路PMOS管MP1B和第二旁路PMOS管MP2C，所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端，第一反馈输入端连接第二电压节点B1，第二反馈输入端连接第一电压节点A1；其中：第一旁路PMOS管MP1B的栅极直接耦接于第一旁路PMOS管MP1B的漏极、所述第二PMOS管MP2的栅极、所述第一PMOS管MP1的漏极、所述第三PMOS管MP3的栅极和第一反馈输入端的连接点，即对应于第二电压节点B1，第一旁路PMOS管MP1B的源极用于接入所述高压电源域的供电电源VDDH，从而避免第一PMOS管MP1和第三PMOS管MP3的漏源电压超过所述低压电源域的供电电源VDD的大小。第二旁路PMOS管MP2C的栅极直接耦接于其漏极、第二PMOS管MP2的漏极、第一PMOS管MP1的栅极、第四PMOS管MP4的栅极和第二反馈输入端的连接点，即对应于第一电压节点A1，第二旁路PMOS管MP2C的源极连接高压电源域的供电电源VDDH，从而避免第二PMOS管MP2和第四PMOS管MP4的漏源电压超过低压电源域的供电电源VDD的大小。其中，所述电流镜反馈调节模块的第一反馈输入端连接第一旁路PMOS管MP1B的漏极于第二电压节点B1，所述电流镜反馈调节模块的第二反馈输入端连接第二旁路PMOS管MP2C的漏极于第一电压节点A1，用于根据第一电压节点A1的大小情况反向调节输出的第一镜像电流IB1，根据第二电压节点B1的大小情况反向调节输出的第二镜像电流IB2，其中，第一电压节点A1的变化趋势相反。同时，第一旁路PMOS管MP1B和第二旁路PMOS管MP2C都采用二极管接法，等效于电阻并联接入所述高电压域电路内部构成相互耦合的正反馈结构MOS管对，用于做耐压处理。其中，第一旁路NMOS管MN1B的栅极及其漏极相连以构成二极管接法，用于钳住第二电压节点B1的电位；第二旁路NMOS管MN2C的栅极及其漏极相连以构成二极管接法，用于钳住第一电压节点A1的电位。
在本实施例下，所述低压电源域的供电电源VDD设置为5V，所述低压电源域的接地电压VSS设置为0V；常规MOS管，即低压MOS管的漏源端之间的耐压值处于0至VDD之间；所述高压电源域的供电电源VDDH设置为12V或更高，所述高压电源域的接地电压VSSH设置为7V，其中，DMOS管的漏源端之间的耐压值处于0至VDDH之间。
下面结合图4对实施例一提供的所述电平转移电路的工作原理进行详细的介绍：
参见图4，所述电平转移电路上电工作后，控制使能信号EN置高，通过控制所述电流镜反馈调节模块的初始化，将第一镜像电流IB1输出至所述第一电流镜NMOS管MN1A，同时将第二镜像电流IB2输出至所述第四电流镜NMOS管MN1A，进而为导通的第一二N型DMOS管M12配置相应的漏极电流，使得第三一NMOS管MN31、第三二NMOS管MN32、第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C的漏源电压不超过所述低压电源域的供电电源VDD，毕竟常规的MOS管的漏源端的耐压值不超过所述低压电源域的供电电源VDD，同时第一电流镜NMOS管MN1A、第二电流镜NMOS管MN1B和第三电流镜NMOS管MN1C在使能后变为常通结构，有利于快速建立相应支路的稳定状态，提高电平转移速度。同时，第一旁路PMOS管MP1B将第二电压节点B1的电位上拉，第二旁路PMOS管MP2C将第一电压节点A1的电位上拉。
当输入的低压电源域信号VIN由低电平VSS变为高电平VDD时，第三一NMOS管MN31和第一二N型DMOS管M12的栅极电压由0V升高为VDD，第三一NMOS管MN31和第一二N型DMOS管M12导通；同时，经过反相器INV处理得到的反相信号由高电平变低电平，第三二NMOS管MN32和第一一N型DMOS管M11被截断，第四电压节点D1处的电平降低为0V。
在第一一N型DMOS管M11关断且第三一NMOS管MN31导通的条件下，采用二极管接法的第一旁路PMOS管MP1B将第二电压节点B1的电位上拉接近高压电源域的供电电源VDDH，第二电压节点B1的电压信号增大使得第二PMOS管MP2截止。又由于第一二N型DMOS管M12导通且第三二NMOS管MN32截止，第一电压节点A1在第二旁路PMOS管MP2C和第三电流镜NMOS管MN1C共同作用下被下拉，此时，被所述电流镜反馈调节模块中的第二反馈输入端和第一反馈输入端检测到，然后所述电流镜反馈调节模块控制第一电流输出端输出的镜像电流IB1减小；同时控制第二电流输出端输出的镜像电流IB2增大，使得第三电流镜NMOS管MN1C的漏源电压增大，将第一电压节点A1的电压下拉不低于VDDH-VDD，此过程中第一电压节点A1的电压被所述电流镜反馈调节模块实时监控。在所述电流镜反馈调节模块内部，连接第一电压节点A1的第二反馈输入端与第二电流输出端之间的电路模块形成电压电流负反馈结构。然后导通第一PMOS管MP1以进一步拉高第二电压节点B1的电位至高压电源域的供电电源VDDH，进而控制第二PMOS管MP2和第三PMOS管MP3截断；而被拉低的第一电压节点A1则导通第四PMOS管MP4，从而把所述信号输出端所输出的高压电源域信号VOUT上拉至高压电源域的供电电源VDDH，完成输入的低压电源域的电平信号转换至高压电源域的电平信号，输出对应的高压电源域的供电电源VDDH。
由于所述电流镜反馈调节模块配置的镜像电流IB的调节作用，所以第一电压节点A1和第三电压节点C1之间对应的压降全部降于第一二N型DMOS管M12的漏源之间，使得第一电压节点A1的电位不低于VDDH-VDD=12V-5V，等于所述高压电源域的接地电压VSSH，即7V。从而保证已导通的第二旁路PMOS管MP2C和第四PMOS管MP4的漏源端的电压差不会超过VDD。相对于现有技术，本发明实施例在采用一组DMOS管对的基础上，结合新增的所述电流镜结构和所述旁路MOS管结构有效地防止MOS管漏源端间的大电流穿透问题的发生，有利于实现电平转移的自动调节，提高所述电平转移电路的稳定性。
当输入的低压电源域信号VIN由高电平VDD变为低电平VSS时，输入的低压电源域的电平信号转换至高压电源域的电平信号过程与上述过程的信号变化过程相反，该过程中导通的MOS管在结构上与前述导通的MOS管呈对称关系，都只会有一个MOS管开启，所以，所述电流镜反馈调节模块的第一反馈输入端检测到第二电压节点B1的电压变小，第二反馈输入端检测到第一电压节点A1的电压变大，所述电流镜反馈调节模块控制第一电流输出端的镜像电流IB1增大，同时控制第二电流输出端的镜像电流IB2减小，使得第二电压节点B1的电位下拉不低于VDDH-VDD，从而保证导通的第一旁路PMOS管MP1B和第三PMOS管MP3的漏源端的电压差不会超过VDD。然后第一电压节点A1的电位上拉至高压电源域的供电电源VDDH。在第五电压节点E处被拉高至高压电源域的供电电源VDDH的作用下，第一二NMOS管MN12将所述电平转移电路的信号输出端信号VOUT下拉至高压电源域的接地电压VSSH。有利于提高电平转移速度。
实施例二：
如图5所示，本发明实施例提供另一种基于DMOS管的电平转移电路的结构示意图，在本实施例中，当所述电平输入电路的信号输入端VIN在所述高压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述低压电源域信号范围内变化，即所述电平转移电路将输入的高压电源域信号转换为低压电源域的供电电源VDD或接地电压VSS。其中，所述低压电源域信号的电平变化范围为所述低压电源域的接地电压VSS至所述低压电源域的供电电源VDD，所述高压电源域信号的电平变化范围为所述高压电源域的接地电压VSSH至所述高压电源域的供电电源VDDH。
为了便于理解，下面对本实施例的所述电平转移电路分为电平输入电路和电平输出电路分别给予描述，再进一步地对所述电平输入电路中的所述的一组DMOS管对和所述电流镜结构进行详细描述，对所述电平输出电路中的所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对进行详细描述。
参见图5，所述电平输入电路包括反相器INV、第三一PMOS管MP31、第三二PMOS管MP32、第一一P型DMOS管P11和第一二P型DMOS管P12，第一一P型DMOS管P11和第一二P型DMOS管P12为所述的一组DMOS管对。所述低电压域电路包括交叉连接的第一NMOS管MN1和第二NMOS管MN2、交叉连接的第一一PMOS管MP11和第一二PMOS管MP12、第三NMOS管MN3和第四NMOS管MN4。相对于现有技术，本发明实施例减少一组DMOS管对。
在具体实施例中，如图5所示，在所述电平输入电路内部，反相器INV的输入端接入第一二P型DMOS管P12的栅极，其输入端同时用于接入所述输入的高压电源域信号VIN，作为所述电平转移电路的待转换信号的输入端口；反相器INV的电源端耦接于高压电源域的供电电源VDDH，供电电源VDDH的典型值为12V或更高；反相器INV的接地端耦接于高压电源域的接地电压VSSH，接地电压VSSH的典型值为7V。反相器INV的输出端接第一一P型DMOS管P11的栅极。第一一P型DMOS管P11的栅极直接耦接于反相器INV的输出端和第三二PMOS管MP32的栅极的连接点；第一一P型DMOS管P11的漏极连接第二电压节点B2，作为所述电平输入电路与所述电平输出电路的耦接节点；第一一P型DMOS管P11的源极与第三一PMOS管MP31的漏极连接于第四电压节点D2；第一二P型DMOS管P12的栅极直接耦接于反相器INV的输入端和第三一PMOS管MP31的栅极的连接点，第一二P型DMOS管P12的漏极连接于第一电压节点A2，第一电压节点A2也作为所述电平输入电路与所述电平输出电路的耦接节点。第三一PMOS管MP31的栅极直接耦接于反相器INV的输入端和第一二P型DMOS管P12的栅极的连接点，第三一PMOS管MP31的漏极与第一一P型DMOS管P11的源极连接于第四电压节点D2，第三一PMOS管MP31源极耦接高压电源域的供电电源VDDH。第三二PMOS管MP32的栅极直接耦接反相器INV的输出端和第一一P型DMOS管P11的栅极的连接点，第三二PMOS管MP32的漏极与第一二P型DMOS管P12的源极耦接于第三电压节点C2，第三二PMOS管MP32的源极耦接高压电源域的供电电源VDDH。故所述电平输入电路将输入的所述高压电源域的电压信号转换为对应的差分信号，进而转换为所述低压电源域的电源电压或接地电压。
在具体实施例中，如图5所示，在所述电平输出电路内部，第一NMOS管MN1的栅极连接第二NMOS管MN2的漏极于第一电压节点A2，第一NMOS管MN1的源极耦接低压电源域的接地电压VSS，第二NMOS管MN2的栅极连接第一NMOS管MN1的漏极于第二电压节点B2，第二NMOS管MN2的源极耦接低压电源域的接地电压VSS。第一NMOS管MN1和第二NMOS管MN2交叉连接形成正反馈，第一NMOS管MN1和第二NMOS管MN2不能同时导通，使得相应NMOS管饱和稳态输出时，第一电压节点A2处的信号和第二电压节点B2处的信号为互补电压信号。故交叉连接的第一NMOS管MN1和第二NMOS管MN2为其中一个所述构成相互耦合的正反馈结构MOS管对。另外，第一一PMOS管MP11的栅极连接第一二PMOS管MP12的漏极，第一一PMOS管MP11的源极连接低压电源域的供电电源VDD，第一一PMOS管MP11的漏极与第一二PMOS管MP12的栅极连接于第五电压节点E，第一二PMOS管MP12的源极连接低压电源域的供电电源VDD，第一二PMOS管MP12的漏极作为转换后的低压电源域信号VOUT的输出端。第一一PMOS管MP11和第一二PMOS管MP12交叉连接形成正反馈，使得相应PMOS管饱和稳态输出时，第五电压节点E处的信号与转换后的低压电源域信号VOUT为互补电压信号，借助第一一PMOS管MP11和第一二PMOS管MP12的互耦作用，确保输入所述高电压域电路的高压电源域信号通过转换输出低压电源域信号VOUT，信号VOUT包括低压电源域的供电电源VDD或低压电源域的接地电压VSS。故交叉连接的第一一PMOS管MP11和第一二PMOS管MP12为另一个所述构成相互耦合的正反馈结构MOS管对。第三NMOS管MN3的栅极连接第一NMOS管MN1的漏极，第三NMOS管MN3的漏极直接耦接第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极的连接点，第三NMOS管MN3的源极连接低压电源域的接地电压VSS；第四NMOS管MN4的栅极连接第二NMOS管MN2的漏极，第四NMOS管MN4的源极连接低压电源域的接地电压VSS，第四NMOS管MN4的漏极同时与第一一PMOS管MP11的栅极和第一二PMOS管MP12的漏极连接于一个信号输出端，该信号输出端用于输出低压电源域的输出信号VOUT。
需要说明的是，在电平转换过程中，第一电压节点A2和第二电压节点B2处的电压信号互补，第三电压节点C2和第四电压节点D2处的电压信号互补，第五电压节点E处的电压信号与信号输出端所输出的低压电源域的输出信号VOUT互补。当系统出于某种应用要求需要关掉高压电源域或低压电源域的供电电源电压时，前述互补电压节点中必定有一个电压节点上连接的晶体管处于线性导通状态，从而避免了电平转移电路中出现电压浮空节点，更加稳定可靠。
在具体实施例中，如图5所示，所述电平输入电路内部，所述电流镜结构包括第一控制使能PMOS管MP1E、第一电流镜PMOS管MP1A、第二电流镜PMOS管MP1B、第三电流镜PMOS管MP1C和第四电流镜PMOS管MP1D；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；其中：第一控制使能PMOS管MP1E的漏极连接所述电流镜反馈调节模块的第一电流输出端；第一控制使能PMOS管MP1E的栅极用于接入基于所述电平输入电路的控制使能信号ENB，用于开启电源域的转换。控制使能信号ENB可以是所述电流镜反馈调节模块的初始化完成的标识，也可以是信号输入端输入的低压电源域信号建立成功的标识，还可以是所述电平转移电路的信号输入端存在与否或有效与否完全无关的电路产生信号。第一电流镜PMOS管MP1A的栅极直接耦接第一电流镜PMOS管MP1A的漏极，第一控制使能PMOS管MP1E的源极直接耦接于第一电流镜PMOS管MP1A的漏极和第一电流镜PMOS管MP1A的栅极的连接点。第二控制使能PMOS管MP2E的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能PMOS管MP2E的栅极用于接入基于所述电平输入电路的控制使能信号ENB，第二控制使能PMOS管MP2E的源极直接耦接于第四电流镜PMOS管MP1D的漏极和第四电流镜PMOS管MP1D的栅极的连接点。第一控制使能PMOS管MP1E和第二控制使能PMOS管MP2E的设置能根据控制使能信号ENB的状态完成对所述电平转移电路最终输出信号VOUT安全锁定。
如图5所示，第一电流镜PMOS管MP1A的栅极直接耦接于第一电流镜PMOS管MP1A的漏极、第一控制使能PMOS管MP1E的源极和第二电流镜PMOS管MP1B的栅极的连接点，由于第一电流镜PMOS管MP1A的栅极连接其漏极，所以第一电流镜PMOS管MP1A采用二级管接法，构成镜像电流源的组成部分。第一电流镜PMOS管MP1A的源极用于接入所述高压电源域的供电电源VDDH。第二电流镜PMOS管MP1B的栅极直接耦接于第一电流镜PMOS管MP1A的栅极，第二电流镜PMOS管MP1B的漏极直接耦接于所述第一一PMOS管MP11的源极和所述第三一PMOS管MP31的漏极的连接点，第二电流镜PMOS管MP1B的源极用于接入所述高压电源域的供电电源VDDH，其中，第二电流镜PMOS管MP1B的漏极连接第三一PMOS管MP31的漏极于第四电压节点D2处。第三电流镜PMOS管MP1C的栅极直接耦接于第四电流镜PMOS管MP1D的栅极，第三电流镜PMOS管MP1C的漏极直接耦接于所述第一二PMOS管MP12的源极和所述第三二PMOS管MP32的漏极的连接点，第三电流镜PMOS管MP1C的源极用于接入所述高压电源域的供电电源VDDH。其中，第三电流镜PMOS管MP1C的漏极连接第三二PMOS管MP32的漏极于第三电压节点C2。第四电流镜PMOS管MP1D的栅极直接耦接于第二控制使能PMOS管MP2E的源极和第三电流镜PMOS管MP1C的栅极的连接点，第四电流镜PMOS管MP1D的源极用于接入所述低压电源域的接地电压VSS。基于前述结构，第一电流输出端输出第一镜像电流IB1，为第一一P型DMOS管P11提供合适的偏置电流，同时第二电流输出端输出第二镜像电流IB2，为第一二P型DMOS管P12提供合适的偏置电流，避免常规MOS管的漏源电压超过其耐压值。
在所述电平转移电路在穿越电压域的过程中，所述电平输出电路在所述低压电源域的信号变化趋势保持与所述电平输出电路的输出信号VOUT在所述高压电源域的的信号变化趋势一致。第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C除了作为电流镜管使用之外，还可用于保护低耐压的常规MOS管，比如第三一PMOS管MP31和第三二PMOS管MP32。本发明实施例通过引入电流镜结构对应的镜像电流IB及旁路MOS管结构的导通作用控制一组高压MOS管对的漏源电压，能够可靠的实现所述电平转移电路被关断并再次重新启动的过程中，保持所述电平转移电路跨电压域的信号传送和锁定的稳定性。
在具体实施例中，如图5所示，所述电平输出电路内部，所述旁路MOS管结构包括第一旁路NMOS管MP1B和第二旁路NMOS管MN2C，所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；其中：第一旁路PMOS管MP1B的栅极直接耦接其漏极、第二NMOS管MN2的栅极、第一NMOS管MN1的漏极、第三NMOS管MN3的栅极和第一反馈输入端的连接点，即对应于第二电压节点B2，第一旁路NMOS管MN1B的源极连接低压电源域的接地电压VSS，从而避免第一NMOS管MN1和第三NMOS管MN3的漏源电压超过低压电源域的供电电源VDD的大小。第二旁路NMOS管MN2C的栅极直接耦接于其漏极、第二NMOS管MN2的漏极、第一NMOS管MN1的栅极、第四NMOS管MN4的栅极和第二反馈输入端的连接点，即对应于第一电压节点A2，第二旁路NMOS管MN2C的源极连接低压电源域的接地电压VSS，从而避免第二NMOS管MN2和第四NMOS管MN4的漏源电压超过低压电源域的供电电源VDD的大小。第一旁路NMOS管MN1B和第二旁路NMOS管MN2C都采用二极管接法，等效于电阻并联接入所述低电压域电路内部构成相互耦合的正反馈结构MOS管对，用于做耐压处理。其中，第一旁路NMOS管MN1B的栅极及其漏极相连以构成二极管接法，用于钳住第二电压节点B2的电位；第二旁路NMOS管MN2C的栅极及其漏极相连以构成二极管接法，用于钳住第一电压节点A2的电位。
在本实施例下，低压电源域的供电电源VDD设置为5V，低压电源域的接地电压VSS设置为0V；常规MOS管，即低压MOS管的漏源端之间的耐压值处于0至VDD之间。高压电源域的供电电源VDDH设置为12V或更高，高压电源域的接地电压VSSH设置为7V，DMOS管的漏源端之间的耐压值处于0至VDDH之间。
下面结合图5对实施例二提供的所述电平转移电路的工作原理进行详细的介绍：
参见图5，所述电平转移电路上电工作后，控制使能信号ENB置高，通过控制所述电流镜反馈调节模块的初始化，将第一镜像电流IB1输出至所述第一电流镜PMOS管MP1A，同时将第二镜像电流IB2输出至所述第四电流镜PMOS管MP1D，进而为导通的第一一P型DMOS管P11配置相应的漏极电流，使得第三一PMOS管MP31、第三二PMOS管MP32、第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C的漏源电压不超过低压电源域的供电电源VDD，毕竟常规的MOS管的漏源端的耐压值不超过低压电源域的供电电源VDD，同时第一电流镜PMOS管MP1A、第二电流镜PMOS管MP1B和第三电流镜PMOS管MP1C在使能后变为常通结构，第一旁路NMOS管MN1B将第二电压节点B2的电位下拉，第二旁路NMOS管MN2C将第一电压节点A2的电位下拉，有利于快速建立相应支路的稳定状态，提高电平转移速度。
当输入的高压电源域信号VIN由低电平VSSH变为高电平VDDH时，第三一PMOS管MP31和第一二P型DMOS管P12的栅极电压由0V升高为VDDH，第三一PMOS管MP31和第一二P型DMOS管P12截止；同时，经过反相器INV处理得到的反相信号由高电平VDDH变为低电平VSSH，第三二PMOS管MP32和第一一P型DMOS管P11导通，第三电压节点C2处的电平被上拉至高压电源域的供电电源VDDH。
在第一二P型DMOS管P12关断且第三二PMOS管MP32导通的条件下，采用二极管接法的第二旁路NMOS管MN2C将第一电压节点A2的电位下拉至低压电源域的接地电压VSS，则第一NMOS管MN1截止。又由于第一一P型DMOS管P11导通且第三一PMOS管MP31关断，在第一旁路NMOS管MN1B及常通的第二电流镜PMOS管MP1B的导通作用下，将第二电压节点B2的电位由低压电源域的接地电压VSS开始上拉，此时被所述电流镜反馈调节模块中的第二反馈输入端和第一反馈输入端检测到，然后所述电流镜反馈调节模块控制第一电流输出端输出的第一镜像电流IB1增大，同时控制第二电流输出端输出的第二镜像电流IB2减小，第一镜像电流IB1增大使得第一旁路NMOS管MN1B的漏源电压增大，进而控制第二电压节点B2上拉接近低压电源域的供电电源VDD，从而导通第二NMOS管MN2，拉低第一电压节点A2的电位，此过程中第一电压节点A2和第二电压节点B2的电压被所述电流镜反馈调节模块实时监控，在所述电流镜反馈调节模块内部，连接第二电压节点B2的第一反馈输入端与第一电流输出端之间的电路模块形成电压电流正反馈结构。同时，第二电压节点B2导通第三NMOS管MN3，从而把第三NMOS管MN3的漏极、第一一PMOS管MP11的漏极和第一二PMOS管MP12的栅极的连接点，即对应第五电压节点E的电位下拉至低压电源域的接地电压VSS，导通第一二PMOS管MP12，将第一二PMOS管MP12的漏极连接的信号输出端的低压电源域的输出信号VOUT拉高至VDD，完成输入的高压电源域的电平信号转换至低压电源域的电平信号，输出所述低压电源域的供电电源VDD。
由于所述电流镜反馈调节模块配置的镜像电流IB的调节作用，所述电流镜反馈调节模块的第一反馈输入端检测到第二电压节点B2的电压变大，第二反馈输入端检测到第一电压节点A2的电压变小，所述电流镜反馈调节模块的反馈调节作用下，第一电流输出端输出的第一镜像电流IB1控制第二电压节点B2的电位上拉至低压电源域的供电电源VDD，第一电压节点A2的电位下拉至所述低压电源域的接地电压VSS，使得对应的高压压降全部降于第一一P型DMOS管P11的漏源之间，使得第四电压节点D2的电位不低于VDDH-VDD=12V-5V，等于所述高压电源域的接地电压VSSH，即7V，所述电平输入电路中的常规PMOS管的漏源端的电压差不会超过VDD，同时第二电压节点B2的电位不超过VDD，从而保证已导通的第一旁路NMOS管MN1B、第一NMOS管MN1、第二旁路NMOS管MN2C和第三NMOS管MN4的漏源端的电压差不会超过VDD。相对于现有技术，本发明实施例在采用一组DMOS管对的基础上，结合新增的所述电流镜结构和所述旁路MOS管结构，有效地防止MOS管漏源端间的大电流穿透问题的发生，有利于提高所述电平转移电路的稳定性。
当输入的高压电源域信号VIN由高电平VDDH变为低电平VSSH时，输入的高压电源域的电平信号转换至低压电源域的电平信号过程与上述过程的信号变化流程相反，导通的MOS管在结构上呈对称关系，都只会有一个MOS管开启，另一个呈对称关系的MOS管则关断，且结构对称的电压节点处的电压信号与上述转换过程中同一电压节点的信号互补，该过程中导通的MOS管在结构上与前述导通的MOS管呈对称关系，只会有一个MOS管开启。所述电流镜反馈调节模块的第一反馈输入端检测到第二电压节点B2的电压变小，第二反馈输入端检测到第一电压节点A2的电压变大，因此，所述电流镜反馈调节模块控制第一电流输出端输出的镜像电流IB1减小，第一旁路NMOS管MN1B的漏源电压减小，使得第二电压节点B2的电压下拉至所述低压电源域的接地电压VSS；同时控制第二电流输出端输出的镜像电流IB2增大，第一电压节点A2的电位上拉至所述低压电源域的供电电源VDD，第一电压节点A2导通第四NMOS管MN4，第四NMOS管MN4将所述电平转移电路的信号输出端信号VOUT下拉至所述低压电源域的接地电压VSS。
基于前述技术方案，所述第一一P型DMOS管P11、所述第一二P型DMOS管P12、所述第一一N型DMOS管M11和所述第一二N型DMOS管M12都是为特殊高压MOS管，它们的栅源端耐压为常规值，其漏源端可承受所述高压电源域的供电电源VDDH。本发明的技术方案根据DMOS管的耐高压特性配合可设置的电流镜管，使得所述电平转移电路中构成相互耦合的正反馈结构的NMOS管（或PMOS管）实现电平快速转移。
一种芯片，包括集成电路，所述集成电路为上述任一实施例所述电平转移电路。当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，所述电流镜反馈调节模块、所述的一组DMOS管对和所述电流镜结构是所述电平输入电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对是所述电平输出电路的组成部分；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，所述电流镜反馈调节模块、所述的一组DMOS管对和所述电流镜结构是所述电平输出电路的组成部分，所述旁路MOS管结构和所述构成相互耦合的正反馈结构MOS管对是所述低电平输入电路的组成部分。相对于现有技术，减少一组DMOS管，节约芯片的制造面积，提升电平转移速度；同时解决穿通风险，提高芯片的可靠性。
以上所述实施例仅表达了本申请的几种典型实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对本领域的技术人员来说，在不脱离本申请的构思前提下，所做出的若干变形或改进，都属于本申请的保护范围。

Claims (8)

1.一种基于DMOS管的电平转移电路，包括：电平输入电路和电平输出电路，其特征在于，电平输入电路包括电流镜反馈调节模块、电流镜结构和一组DMOS管对，电平输出电路包括旁路MOS管结构和两个构成相互耦合的正反馈结构MOS管对，电流镜反馈调节模块包括反馈输入端和电流输出端，电流镜结构包括信号输入端；
电平输入电路通过DMOS管对的漏极直接耦接于电平输出电路内部的旁路MOS管结构的MOS管漏极，DMOS管对的源极耦接于电流镜结构内部对应MOS管的漏极，电流镜反馈调节模块的电流输出端连接电流镜结构的信号输入端，电流镜反馈调节模块的反馈输入端连接电平输出电路内部的旁路MOS管结构的MOS管漏极，旁路MOS管结构的源极和漏极对应连接于正反馈结构MOS管对的源极和漏极；
所述电平转移电路用于根据电流镜反馈调节模块的反馈调节作用，并结合电流镜反馈调节模块提供的镜像电流及旁路MOS管结构的导通作用，控制一组高压MOS管对的漏源电压，使得构成相互耦合的正反馈结构MOS管对在不产生穿通电流的前提下实现电平的快速转移；
其中，当所述电平转移电路将输入的低压电源域信号转换为输出的高压电源域信号时，电平输入电路接入的电压域为低压电源域，电平输出电路接入的电压域为高压电源域；当所述电平转移电路将输入的高压电源域信号转换为输出的低压电源域信号时，电平输入电路接入的电压域为高压电源域，电平输出电路接入的电压域为低压电源域。
2.根据权利要求1所述电平转移电路，其特征在于，当所述电平输入电路的信号输入端在所述低压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述高压电源域信号范围内变化，所述电平输入电路还包括所述信号输入端、反相器（INV）、第三一NMOS管（MN31）、第三二NMOS管（MN32）、第一一N型DMOS管(M11)和第一二N型DMOS管(M12)，第一一N型DMOS管(M11)和第一二N型DMOS管(M12)为所述的一组DMOS管对；所述电平输出电路包括一个信号输出端、交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2）、交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）、第三PMOS管(MP3)和第四PMOS管(MP4)；所述正反馈结构MOS管对包括交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2），以及交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）；
其中，所述电平输入电路和所述电平输出电路的互连关系如下：
反相器（INV）的输入端接入第一二N型DMOS管(M12)的栅极，反相器（INV）的输入端是所述电平输入电路的信号输入端，反相器（INV）的电源端用于接入所述低压电源域的供电电源（VDD），反相器（INV）的接地端接入所述低压电源域的接地电压（VSS），反相器（INV）的输出端接第一一N型DMOS管(M11)的栅极，反相器（INV）的输入端用于接入所述低压电源域信号；
第一一N型DMOS管(M11)的栅极直接耦接于第三二NMOS管（MN32）的栅极，第一一N型DMOS管(M11)的漏极直接耦接于第二PMOS管（MP2）的栅极、第一PMOS管（MP1）的漏极和第三PMOS管（MP3）的栅极的连接点，第一一N型DMOS管(M11)的源极连接第三一NMOS管（MN31）的漏极；
第一二N型DMOS管(M12)的栅极直接耦接于反相器（INV）的输入端和第三一NMOS管（MN31）的栅极的连接点，第一二N型DMOS管(M12)的漏极直接耦接于第一PMOS管（MP1）的栅极、第二PMOS管（MP2）的漏极和第四PMOS管(MP4)的栅极的连接点，第一二N型DMOS管(M12)的源极连接第三二NMOS管（MN32）的漏极；
第三一NMOS管（MN31）的栅极直接耦接于反相器（INV）的输入端和第一二N型DMOS管(M12)的栅极的连接点，第三一NMOS管（MN31）的漏极连接第一一N型DMOS管(M11)的源极，第三一NMOS管（MN31）的源极用于接入所述低压电源域的接地电压（VSS）；
第三二NMOS管（MN32）的栅极直接耦接于反相器（INV）的输出端和第一一N型DMOS管(M11)的栅极的连接点，第三二NMOS管（MN32）的漏极连接第一二N型DMOS管(M12)的源极，第三二NMOS管（MN32）的源极用于接入所述低压电源域的接地电压（VSS）；
交叉连接的第一PMOS管（MP1）和第二PMOS管（MP2）为其中一个构成相互耦合的所述正反馈结构MOS管对，其中：第一PMOS管（MP1）的栅极连接第二PMOS管（MP2）的漏极，第一PMOS管（MP1）的源极用于接入高压电源域的供电电源（VDDH），第二PMOS管（MP2）的栅极连接第一PMOS管（MP1）的漏极，第二PMOS管（MP2）的源极用于接入所述高压电源域的供电电源（VDDH）；
交叉连接的第一一NMOS管（MN11）和第一二NMOS管（MN12）为另一个所述构成相互耦合的正反馈结构MOS管对，其中：第一一NMOS管（MN11）的栅极连接第一二NMOS管（MN12）的漏极，第一一NMOS管（MN11）的源极用于连接高压电源域的接地电压（VSSH），第一一NMOS管（MN11）的漏极连接第一二NMOS管（MN12）的栅极，第一二NMOS管（MN12）的源极用于接入所述高压电源域的接地电压（VSSH）；
第三PMOS管(MP3)的栅极直接耦接于第一PMOS管（MP1）的漏极和第一一N型DMOS管(M11)的漏极的连接点，第三PMOS管(MP3)的漏极直接耦接于第一一NMOS管（MN11）的漏极和第一二NMOS管（MN12）的栅极的连接点，第三PMOS管(MP3)的源极用于接入所述高压电源域的供电电源（VDDH）；
第四PMOS管(MP4)的栅极直接耦接于第二PMOS管（MP2）的漏极和第一二N型DMOS管(M12)的漏极的连接点，第四PMOS管(MP4)的源极用于接入高压电源域的供电电源（VDDH），第四PMOS管(MP4)的漏极同时与第一一NMOS管（MN11）的栅极和第一二NMOS管（MN12）的漏极连接于信号输出端，该信号输出端用于输出所述高压电源域信号；
其中，所述低压电源域信号的电平变化范围为所述低压电源域的接地电压（VSS）至所述低压电源域的供电电源（VDD）；所述高压电源域信号的电平变化范围为所述高压电源域的接地电压（VSSH）至所述高压电源域的供电电源（VDDH）。
3.根据权利要求2所述电平转移电路，其特征在于，所述电流镜结构包括第一控制使能NMOS管（MN1E）、第二控制使能NMOS管（MN2E）、第一电流镜NMOS管（MN1A）、第二电流镜NMOS管（MN1B）、第三电流镜NMOS管（MN1C）和第四电流镜NMOS管（MN1D）；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；
其中：第一控制使能NMOS管（MN1E）的漏极连接所述电流镜反馈调节模块的第一电流输出端，第一控制使能NMOS管（MN1E）的栅极用于接入基于所述电平输入电路的控制使能信号（EN），第一控制使能NMOS管（MN1E）的源极直接耦接于第一电流镜NMOS管（MN1A）的漏极和第一电流镜NMOS管（MN1A）的栅极的连接点；
第二控制使能NMOS管（MN2E）的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能NMOS管（MN2E）的栅极用于接入基于所述电平输入电路的控制使能信号（EN），第二控制使能NMOS管（MN2E）的源极直接耦接于第四电流镜NMOS管（MN1D）的漏极和第四电流镜NMOS管（MN1D）的栅极的连接点；
第一电流镜NMOS管（MN1A）的栅极直接耦接于第一控制使能NMOS管（MN1E）的源极和第二电流镜NMOS管（MN1B）的栅极的连接点，第一电流镜NMOS管（MN1A）的源极用于接入所述低压电源域的接地电压（VSS）；
第二电流镜NMOS管（MN1B）的栅极直接耦接于第一电流镜NMOS管（MN1A）的栅极，第二电流镜NMOS管（MN1B）的漏极直接耦接于所述第一一NMOS管（MN11）的源极和所述第三一NMOS管（MN31）的漏极的连接点，第二电流镜NMOS管（MN1B）的源极用于接入所述低压电源域的接地电压（VSS）；
第三电流镜NMOS管（MN1C）的栅极直接耦接于第四电流镜NMOS管（MN1D）的栅极，第三电流镜NMOS管（MN1C）的漏极直接耦接于所述第一二NMOS管（MN12）的源极和所述第三二NMOS管（MN32）的漏极的连接点，第三电流镜NMOS管（MN1C）的源极用于接入所述低压电源域的接地电压（VSS）；
第四电流镜NMOS管（MN1D）的栅极直接耦接于第二控制使能NMOS管（MN2E）的源极和第三电流镜NMOS管（MN1C）的栅极的连接点，第四电流镜NMOS管（MN1D）的源极用于接入所述低压电源域的接地电压（VSS）。
4.根据权利要求2所述电平转移电路，其特征在于，所述旁路MOS管结构包括第一旁路PMOS管（MP1B）和第二旁路PMOS管（MP2C），所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；
其中：第一旁路PMOS管（MP1B）的栅极直接耦接于第一旁路PMOS管（MP1B）的漏极、所述第二PMOS管（MP2）的栅极、所述第一PMOS管（MP1）的漏极、所述第三PMOS管（MP3）的栅极和第一反馈输入端的连接点，第一旁路PMOS管（MP1B）的源极用于接入所述高压电源域的供电电源（VDDH）；
第二旁路PMOS管（MP2C）的栅极直接耦接于第二旁路PMOS管（MP2C）的漏极、所述第二PMOS管（MP2）的漏极、所述第一PMOS管（MP1）的栅极、所述第四PMOS管（MP4）的栅极和第二反馈输入端的连接点，第二旁路PMOS管（MP2C）的源极用于接入所述高压电源域的供电电源（VDDH）。
5.根据权利要求1所述电平转移电路，其特征在于，当所述当所述电平输入电路的信号输入端在所述高压电源域信号范围内变化时，所述电平输出电路的信号输出端在所述低压电源域信号范围内变化，所述电平输入电路包括所述信号输入端、反相器（INV）、第三一PMOS管（MP31）、第三二PMOS管（MP32）、第一一P型DMOS管(P11)和第一二P型DMOS管(P12)，所述的一组DMOS管对包括第一一P型DMOS管(P11)和第一二P型DMOS管(P12)；所述电平输出电路包括一个信号输出端、交叉连接的第一NMOS管（MN1）和第二NMOS管（MN2）、交叉连接的第一一PMOS管（MP11）和第一二PMOS管（MP12）、第三NMOS管(MN3)和第四NMOS管(MN4)；所述正反馈结构MOS管对包括交叉连接的第一NMOS管（MN1）和第二NMOS管（MN2），以及交叉连接的第一一PMOS管（MP11）和第一二PMOS管（MP12）、第三NMOS管(MN3)和第四NMOS管(MN4)；
其中，所述电平输入电路和所述电平输出电路的互连关系如下：
反相器（INV）的输入端接入第三一PMOS管（MP31）的栅极，反相器（INV）的输入端是所述电平输入电路的信号输入端，反相器（INV）的电源端用于接入所述高压电源域的供电电源（VDDH），反相器（INV）的接地端接入所述高压电源域的接地电压（VSSH），反相器（INV）的输出端接第一一P型DMOS管(P11)的栅极，反相器（INV）的输入端用于接入所述高压电源域信号；
第一一P型DMOS管(P11)的栅极直接耦接于反相器（INV）的输出端和第三二PMOS管（MP32）的栅极的连接点，第一一P型DMOS管(P11)的漏极直接耦接于第二NMOS管（MN2）的栅极、第一NMOS管（MN1）的漏极和第三NMOS管（MN3）的栅极的连接点，第一一P型DMOS管(P11)的源极连接第三一PMOS管（MP31）的漏极；
第一二P型DMOS管(P12)的栅极直接耦接于反相器（INV）的输入端和第三一PMOS管（MP31）的栅极的连接点，第一二P型DMOS管(P12)的漏极直接耦接于第一NMOS管（MN1）的栅极、第二NMOS管（MN2）的漏极和第四NMOS管(MN4)的栅极的连接点，第一二P型DMOS管(P12)的源极连接第三二PMOS管（MP32）的漏极；
第三一PMOS管（MP31）的栅极直接耦接于反相器（INV）的输入端和第一二P型DMOS管(P12)的栅极的连接点，第三一PMOS管（MP31）的漏极直接耦接于第一一P型DMOS管(P11)的源极，第三一PMOS管（MP31）的源极用于接入所述高压电源域的供电电源（VDDH）；
第三二PMOS管（MP32）的栅极直接耦接于反相器（INV）的输出端和第一一P型DMOS管(P11)的栅极的连接点，第三二PMOS管（MP32）的漏极连接第一二P型DMOS管(P12)的源极，第三二PMOS管（MP32）的源极用于接入所述高压电源域的供电电源（VDDH）；
交叉连接的第一一PMOS管（MP11）和第一二PMOS管（MP12）为其中一个所述构成相互耦合的正反馈结构MOS管对，其中：第一一PMOS管（MP11）的栅极连接第一二PMOS管（MP12）的漏极，第一一PMOS管（MP11）的源极连接所述低压电源域的供电电源（VDD），第一二PMOS管（MP12）的栅极连接第一一PMOS管（MP11）的漏极，第一二PMOS管（MP12）的源极用于接入所述低压电源域的供电电源（VDD）；
交叉连接的第一NMOS管（MN1）和第二NMOS管（MN2）为另一个所述构成相互耦合的正反馈结构MOS管对，其中：第一NMOS管（MN1）的栅极连接第二NMOS管（MN2）的漏极，第一NMOS管（MN1）的源极用于接入所述低压电源域的接地电压（VSS），第一NMOS管（MN1）的漏极连接第二NMOS管（MN2）的栅极，第二NMOS管（MN2）的源极用于接入所述低压电源域的接地电压（VSS）；
第三NMOS管(MN3)的栅极直接耦接于第一NMOS管（MN1）的漏极和第一一P型DMOS管(P11)的漏极的连接点，第三NMOS管(MN3)的漏极直接耦接于第一一PMOS管（MP11）的漏极和第一二PMOS管（MP12）的栅极的连接点，第三NMOS管(MN3)的源极用于接入所述低压电源域的接地电压（VSS）；
第四NMOS管(MN4)的栅极直接耦接于第二NMOS管（MN2）的漏极和第一二P型DMOS管(P12)的漏极的连接点，第四NMOS管(MN4)的源极用于接入低压电源域的接地电压（VSS），第四NMOS管(MN4)的漏极同时连接第一一PMOS管（MP11）的栅极和第一二PMOS管（MP12）的漏极于信号输出端，该信号输出端用于输出所述低压电源域信号；
其中，所述低压电源域信号的电平变化范围为所述低压电源域的接地电压（VSS）至所述低压电源域的供电电源（VDD）；所述高压电源域信号的电平变化范围为所述高压电源域的接地电压（VSSH）至所述高压电源域的供电电源（VDDH）。
6.根据权利要求5所述电平转移电路，其特征在于，所述电流镜结构包括第一控制使能PMOS管（MP1E）、第二控制使能PMOS管（MP2E）、第一电流镜PMOS管（MP1A）、第二电流镜PMOS管（MP1B）、第三电流镜PMOS管（MP1C）和第四电流镜PMOS管（MP1D）；所述电流镜反馈调节模块包括第一电流输出端和第二电流输出端；
其中：第一控制使能PMOS管（MP1E）的漏极连接所述电流镜反馈调节模块的第一电流输出端；第一控制使能PMOS管（MP1E）的栅极用于接入基于所述电平输入电路的控制使能信号（ENB），第一控制使能PMOS管（MP1E）的源极直接耦接于第一电流镜PMOS管（MP1A）的漏极和第一电流镜PMOS管（MP1A）的栅极的连接点；
第二控制使能PMOS管（MP2E）的漏极连接所述电流镜反馈调节模块的第二电流输出端，第二控制使能PMOS管（MP2E）的栅极用于接入基于所述电平输入电路的控制使能信号（ENB），第二控制使能PMOS管（MP2E）的源极直接耦接于第四电流镜PMOS管（MP1D）的漏极和第四电流镜PMOS管（MP1D）的栅极的连接点；
第一电流镜PMOS管（MP1A）的栅极直接耦接于第一电流镜PMOS管（MP1A）的漏极、第一控制使能PMOS管（MP1E）的源极和第二电流镜PMOS管（MP1B）的栅极的连接点，第一电流镜PMOS管（MP1A）的源极用于接入所述高压电源域的供电电源（VDDH）；
第二电流镜PMOS管（MP1B）的栅极直接耦接于第一电流镜PMOS管（MP1A）的栅极，第二电流镜PMOS管（MP1B）的漏极直接耦接于所述第一一PMOS管（MP11）的源极和所述第三一PMOS管（MP31）的漏极的连接点，第二电流镜PMOS管（MP1B）的源极用于接入所述高压电源域的供电电源（VDDH）；
第三电流镜PMOS管（MP1C）的栅极直接耦接于第四电流镜PMOS管（MP1D）的栅极，第三电流镜PMOS管（MP1C）的漏极直接耦接于所述第一二PMOS管（MP12）的源极和所述第三二PMOS管（MP32）的漏极的连接点，第三电流镜PMOS管（MP1C）的源极用于接入所述高压电源域的供电电源（VDDH）；
第四电流镜PMOS管（MP1D）的栅极直接耦接于第二控制使能PMOS管（MP2E）的源极和第三电流镜PMOS管（MP1C）的栅极的连接点，第四电流镜PMOS管（MP1D）的源极用于接入所述低压电源域的接地电压（VSS）。
7.根据权利要求5所述电平转移电路，其特征在于，所述旁路MOS管结构包括第一旁路NMOS管（MN1B）和第二旁路NMOS管（MN2C），所述电流镜反馈调节模块还包括第一反馈输入端和第二反馈输入端；其中：
第一旁路NMOS管（MN1B）的栅极直接耦接于第一旁路NMOS管（MN1B）的漏极、所述第二NMOS管（MN2）的栅极、所述第一NMOS管（MN1）的漏极、所述第三NMOS管（MN3）的栅极和第一反馈输入端的连接点，第一旁路NMOS管（MN1B）的源极用于连接所述低压电源域的接地电压（VSS）；
第二旁路NMOS管（MN2C）的栅极直接耦接于第二旁路NMOS管（MN2C）的漏极、所述第二NMOS管（MN2）的漏极、所述第一NMOS管（MN1）的栅极、所述第四NMOS管（MN4）的栅极和第二反馈输入端的连接点，第二旁路NMOS管（MN2C）的源极用于连接所述低压电源域的接地电压（VSS）。
8.一种芯片，包括集成电路，其特征在于，所述集成电路为权利要求1至7任一项所述的电平转移电路。
CN201910543567.6A 2019-06-21 2019-06-21 一种基于dmos管的电平转移电路及芯片 Active CN110149050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910543567.6A CN110149050B (zh) 2019-06-21 2019-06-21 一种基于dmos管的电平转移电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910543567.6A CN110149050B (zh) 2019-06-21 2019-06-21 一种基于dmos管的电平转移电路及芯片

Publications (2)

Publication Number Publication Date
CN110149050A true CN110149050A (zh) 2019-08-20
CN110149050B CN110149050B (zh) 2024-04-02

Family

ID=67596026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910543567.6A Active CN110149050B (zh) 2019-06-21 2019-06-21 一种基于dmos管的电平转移电路及芯片

Country Status (1)

Country Link
CN (1) CN110149050B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110673712A (zh) * 2019-09-24 2020-01-10 上海灵动微电子股份有限公司 一种用于mcu芯片的电源管理电路及方法
CN113595389A (zh) * 2020-04-30 2021-11-02 圣邦微电子（北京）股份有限公司 防止Buck电路上电穿通的高边管控制信号电位平移改进电路
CN113595546A (zh) * 2021-07-01 2021-11-02 深圳市汇芯通信技术有限公司 宽带高速电平转换电路及高速时钟芯片
CN113949268A (zh) * 2021-10-22 2022-01-18 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路
CN114553212A (zh) * 2022-02-23 2022-05-27 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路
CN117097324B (zh) * 2023-09-04 2024-05-31 中科赛飞(广州)半导体有限公司 一种电平转移电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US20090002052A1 (en) * 2007-06-29 2009-01-01 Renesas Technology Corp. Semiconductor device
JP2011528870A (ja) * 2008-07-18 2011-11-24 ペレグリン セミコンダクター コーポレーション 低ノイズ高効率バイアス生成回路及び方法
CN105958994A (zh) * 2016-04-25 2016-09-21 深圳大学 一种具有宽输入电压范围的亚阈值电平转换器
CN109194126A (zh) * 2018-10-23 2019-01-11 珠海市微半导体有限公司 一种电源切换电路
CN109194292A (zh) * 2018-11-01 2019-01-11 珠海市微半导体有限公司 一种带有过流保护功能的功放电路及芯片
CN209823645U (zh) * 2019-06-21 2019-12-20 珠海市一微半导体有限公司 基于dmos管的电平转移电路及芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US20090002052A1 (en) * 2007-06-29 2009-01-01 Renesas Technology Corp. Semiconductor device
JP2011528870A (ja) * 2008-07-18 2011-11-24 ペレグリン セミコンダクター コーポレーション 低ノイズ高効率バイアス生成回路及び方法
CN105958994A (zh) * 2016-04-25 2016-09-21 深圳大学 一种具有宽输入电压范围的亚阈值电平转换器
CN109194126A (zh) * 2018-10-23 2019-01-11 珠海市微半导体有限公司 一种电源切换电路
CN109194292A (zh) * 2018-11-01 2019-01-11 珠海市微半导体有限公司 一种带有过流保护功能的功放电路及芯片
CN209823645U (zh) * 2019-06-21 2019-12-20 珠海市一微半导体有限公司 基于dmos管的电平转移电路及芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范涛;黄强;杜波;袁国顺;: "新型的电平移位电路设计", 电子科技大学学报, no. 01, pages 138 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110673712A (zh) * 2019-09-24 2020-01-10 上海灵动微电子股份有限公司 一种用于mcu芯片的电源管理电路及方法
CN110673712B (zh) * 2019-09-24 2021-03-16 上海灵动微电子股份有限公司 一种用于mcu芯片的电源管理电路及方法
CN113595389A (zh) * 2020-04-30 2021-11-02 圣邦微电子（北京）股份有限公司 防止Buck电路上电穿通的高边管控制信号电位平移改进电路
CN113595546A (zh) * 2021-07-01 2021-11-02 深圳市汇芯通信技术有限公司 宽带高速电平转换电路及高速时钟芯片
CN113949268A (zh) * 2021-10-22 2022-01-18 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路
CN113949268B (zh) * 2021-10-22 2023-09-08 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路
CN114553212A (zh) * 2022-02-23 2022-05-27 中国电子科技集团公司第五十八研究所 一种高压电源域地可浮动的低压转高压电平位移电路
CN117097324A (zh) * 2023-09-04 2023-11-21 中科赛飞(广州)半导体有限公司 一种电平转移电路
CN117097324B (zh) * 2023-09-04 2024-05-31 中科赛飞(广州)半导体有限公司 一种电平转移电路

Also Published As

Publication number Publication date
CN110149050B (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
CN110149050A (zh) 一种基于dmos管的电平转移电路及芯片
CN102403997B (zh) 电平移位器
CN105958994B (zh) 一种具有宽输入电压范围的亚阈值电平转换器
CN106209069B (zh) 一种超低功耗数模混合集成熔丝修调电路及熔丝修调方法
CN107947784A (zh) 一种高性能输出驱动电路
CN209072341U (zh) 基于dmos管的跨电压域的电平转移电路及芯片
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN101420223B (zh) 差分发送器
CN209823645U (zh) 基于dmos管的电平转移电路及芯片
CN109951060A (zh) 高压半桥驱动电路
CN102843123B (zh) 一种高压驱动电路
CN101789691A (zh) 电压转换电路
CN109327218A (zh) 一种电平移位电路和集成电路芯片
CN107483046A (zh) 电平转换器
CN105610425B (zh) 上电保护电路
CN107528579A (zh) 高速、低功耗电平移位电路
CN108123708A (zh) 一种用于io电路的上拉电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN109672439A (zh) 耐压电平转换电路
CN208985029U (zh) 电压转换电路及数据运算单元、芯片、算力板和计算设备
CN103199850B (zh) 一种低压差分信号发送器输出级驱动电路
CN111294042A (zh) 电平移位电路
CN107659303A (zh) 输入输出电路
CN105790574B (zh) 一种电压倍增电路
CN107872204A (zh) 一种低功耗小面积大增益的新型tda电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 519000 2706, No. 3000, Huandao East Road, Hengqin new area, Zhuhai, Guangdong

Applicant after: Zhuhai Yiwei Semiconductor Co.,Ltd.

Address before: Room 105-514, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province

Applicant before: AMICRO SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant