CN109951060A

CN109951060A - 高压半桥驱动电路

Info

Publication number: CN109951060A
Application number: CN201910246582.4A
Authority: CN
Inventors: 刘雨鑫; 张豪; 郑怀仓
Original assignee: Northwestern Polytechnical University
Current assignee: Northwestern Polytechnical University
Priority date: 2019-03-29
Filing date: 2019-03-29
Publication date: 2019-06-28
Anticipated expiration: 2039-03-29
Also published as: CN109951060B

Abstract

本发明涉及一种高压半桥驱动电路，包括PMOS高压驱动电路和NMOS高压驱动电路，分别用于驱动PMOS功率管和NMOS功率管；PMOS高压驱动电路包括P死区控制电路、P电平移位电路、P驱动钳位电路、P高边驱动电路和P低边驱动电路；PMOS管P的驱动信号PIN与P死区控制电路连接，P死区控制电路分别连接P电平移位电路和P低边驱动电路；P驱动钳位电路与P低边驱动电路连接，P电平移位电路与P高边驱动电路连接；P高边驱动电路和P低边驱动电路的输出相连为PD，PD连接半桥结构中PMOS功率管栅极，驱动功率管P的开启与关闭；NMOS高压驱动电路与PMOS高压驱动电路相似。本发明能够提供半桥PMOS和NMOS管提供高压的栅源驱动，降低半桥MOS管的导通阻抗。

Description

高压半桥驱动电路

技术领域

本发明属于电源管理技术领域，涉及模拟集成电路，特别是一种高压半桥驱动电路。

背景技术

由PMOS管和NMOS管构成的半桥电路应用广泛，例如在DC-DC，AC-DC，DC-AC转换电路中半桥电路必不可少。随着功率管的功率和工作电压逐渐提高，对于驱动处在高电压区域工作的大功率MOS管，并且提高栅源电压降低MOS管的导通阻抗，低功耗等方面，对外置分立元件的高压大功率MOS管的驱动电路设计提出了更高的要求。

传统高压驱动电路结构如图1，使用反相器直接驱动半桥PMOS和NMOS管。NMOS驱动逻辑输入NIN连接反相器INV3，VCC和GND作为INV3和INV4的电源，INV4输出驱动NMOS管N1的栅极。PMOS管P1的驱动逻辑输入PIN连接电平移位，通过电平移位把逻辑转换为HV和HV_VSS的电源轨。电平移位输出连接反相器INV1，HV和HV_VSS作为INV1和INV2的电源，INV2输出驱动PMOS管P1的栅极。由于集成电路中，MOS管的栅源极只能够承受5.5V以内的低压，因此传统高压半桥驱动电路的反相器电源VCC和GND之间，HV和HV_VSS之间只能是5.5V以内的低压电源。因而半桥MOS管P1和N1的栅源极驱动电压也是小于5.5V的电压，显然栅源电压压差不够，不能使MOS管充分导通，使得半桥电路的开关效率低。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种高压半桥驱动电路。

技术方案

一种高压半桥驱动电路，其特征在于包括PMOS高压驱动电路和NMOS高压驱动电路，分别用于驱动PMOS功率管和NMOS功率管；所述的PMOS高压驱动电路包括P死区控制电路、P电平移位电路、P驱动钳位电路、P高边驱动电路和P低边驱动电路；PMOS管P的驱动信号PIN与P死区控制电路连接，P死区控制电路分别连接P电平移位电路和P低边驱动电路；P驱动钳位电路与P低边驱动电路连接，P电平移位电路与P高边驱动电路连接；P高边驱动电路和P低边驱动电路的输出相连为PD，PD连接半桥结构中PMOS功率管栅极，驱动功率管P的开启与关闭；所述的NMOS高压驱动电路包括N死区控制电路、N电平移位电路、N驱动钳位电路、N高边驱动电路和N低边驱动电路；NMOS管N的驱动信号NIN与N死区控制电路连接，同时N死区控制电路分别连接N电平移位电路和N低边驱动电路；N电平移位电路与N高边驱动电路连接，N驱动钳位电路与N高边驱动电路连接；N高边驱动和N低边驱动输出相连为ND，ND同时连接半桥结构中NMOS功率管栅极，驱动功率管N的开启与关闭。

所述的P死区控制电路包括或门OR1、与门AND1和两个P延时模块；所述的P高边驱动电路包括反相器INV11、INV12、高压PMOS管M11和M13；所述的P低边驱动电路包括高压PMOS管M12和M14；所述的P驱动钳位电路包括PMOS管Mp1、Mp2……Mpn、电流源I11、I12和NMOS管M15；PIN连接或门OR1和与门AND1的输入端，与门AND1的输出P2连接第一P延时模块，其延时后的输出P2D与或门OR1的另一输入端连接；或门OR1的输出P1连接P电平移位电路的输入和第二P延时模块，其延时后的输出P1D连接与门AND1的输入端，与门AND1的输出接P延时模块的输入和高压PMOS管M12的栅极；P电平移位电路的输出接反相器INV11，反相器INV11的输出接反相器INV12，反相器INV12的输出接PMOS高压管M11和M13的栅极；高压管M11和M13的源极接高压电源HV；反相器INV11，INV12的电源和地的供电分别连接HV和HV_VSS；P电平移位电路连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑；M12的漏极与M11的漏级、Mp1的栅极和漏极、M14的栅极相连，M12的源极连接电流源I11，M14的漏极接GND，Mpn的源极接高压电源HV，栅极与漏极相连的MOS管Mp1、Mp2和Mpn串联连接，Mp1、Mp2和Mpn串联连接的个数不同可调整钳位电压高低，M14的源极与M13的漏极相连，电流源I12连接NMOS管M15的源级和电阻R1的一端，并且与PD相连，M15栅极连接M14的栅极，M15的漏级连接高压电源HV，电阻R1的另一端也与高压电源HV相连。

所述的N死区控制电路包括或门OR2、与门AND2和两个N延时模块；所述的N低边驱动电路包括反相器INV21、INV22、NMOS高压管M22和M24；所述的N高边驱动电路包括高压PMOS管M21和M23；所述的N驱动钳位电路包括NMOS管Mn1、Mn2……Mnn、电流源I21、I22和PMOS管M25；NIN连接或门OR2和与门AND2的输入端，与门AND2的输出N2连接第一N延时模块，其输出N2D连接或门OR2的另一输入端；或门OR2的输出N1连接N电平转换电路的输入和第二N延时模块，其输出N1D连接与门AND2的另一个输入端；与门AND2的输出接反相器INV21，反相器INV21的输出接反相器INV22，反相器INV22的输出接NMOS高压管M22和M24的栅极；其中，反相器INV21，INV22的电源和地的供电分别连接VCC和GND；N电平移位电路的连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑；N电平移位电路的输出连接高压NMOS管M21的栅极；M21的源极连接电流源I21，其另外一端接高压电源HV；M22和M24的源极接GND地线；M22的漏极与M21的漏级、Mn1的栅极、源极以及M23的栅极相连；栅极与漏极相连的NMOS管Mnn、Mn2和Mn1串联连接，Mn1、Mn2和Mnn串联连接的个数不同可调整钳位电压高低；M23漏极接高压电源HV；M24的漏极与M23的源极相连，成为NMOS功率管驱动电路输出信号ND；电流源I22连接PMOS管M25的源级和电阻R2的一端，并且与ND相连；M25栅极连接M23的栅极，M25的漏级连接地GND，电阻R2的另一端也与高压电源HV相连。

有益效果

本发明提出的一种高压半桥驱动电路，与现有技术相比具有以下优点：

(1)提供半桥PMOS和NMOS管高压的栅源驱动，降低半桥MOS管的导通阻抗。

(2)兼顾在半桥驱动电源低于5.5V时，使半桥MOS管栅源驱动电压达到电源电压范围，最大限度保证较小的导通阻抗。

附图说明

图1是传统半桥驱动电路。

图2是本发明所述高压半桥驱动电路系统框图。

图3是本发明所述高压半桥驱动电路中的PMOS管驱动电路。

图4是本发明所述高压半桥驱动电路中的NMOS管驱动电路。

具体实施方式

现结合实施例、附图对本发明作进一步描述：

本发明的工作原理是：本发明所述的高压半桥驱动电路整体框图如图2，PMOS功率管P和NMOS功率管N的漏级相连，PMOS功率管源极接高压电源HV，NMOS功率管源极接地GND，PMOS功率管P和NMOS功率管N构成了半桥结构。其中逻辑信号PIN通过本发明所述的高压半桥驱动电路控制PMOS功率管P的栅极PD端，从而控制P的开启与关闭，同时，逻辑信号NIN通过本发明所述的高压半桥驱动电路控制NMOS功率管N的栅极ND端，从而控制N的开启与关闭。VCC是小于5.5V的低压电源，其与半桥驱动电路相连，为驱动电路供电。HV是半桥电路的高压供电电源正端，HV_VSS是半桥电路的高压供电电源的负端，HV与HV_VSS压差保持在5.5V以内，同时也为半桥驱动电路供电。

本发明所述的高压半桥驱动电路包括PMOS高压驱动电路和NMOS高压驱动电路，分别用于驱动PMOS功率管和NMOS功率管。进一步，PMOS高压驱动电路包含模块为P死区控制电路、P电平移位电路、P驱动钳位电路、P高边驱动电路、P低边驱动电路。PMOS管P的驱动信号PIN与P死区控制电路连接，P死区控制电路分别输出P1连接P电平移位电路和输出P2连接P低边驱动电路。P低边驱动电路负责驱动PMOS管P1的开启。P死区控制电路的作用是保证输出信号P1和P2相位相反，并且存在非交叠的死区时间。P驱动钳位电路产生与电源HV的一个固定高压差，其与P低边驱动电路连接，决定了P驱动电路的低电平值，也就是PMOS管P1的导通时的栅源极电压。P电平移位电路与P高边驱动电路连接，把P死区控制电路输出信号P1的逻辑电源轨由VCC-GND转换为HV-HV_VSS的高压区域。P高边驱动电路负责驱动PMOS管P1的关断。进一步，P高边驱动电路和P低边驱动电路的输出相连为PD，PD连接半桥结构中PMOS功率管栅极，驱动功率管P的开启与关闭。

进一步的NMOS高压驱动电路包含N死区控制电路、N电平移位电路、N驱动钳位电路、N高边驱动电路、N低边驱动电路。NMOS管N的驱动信号NIN与N死区控制电路连接，同时N死区控制电路分别输出N1连接N电平移位电路和输出N2连接N低边驱动电路。N电平移位电路与N高边驱动电路连接，N高边驱动电路负责驱动NMOS管N1的开启。N死区控制电路的作用是保证输出信号N1和N2相位相反，并且存在非交叠的死区时间。N驱动钳位电路产生与地GND的一个固定高压压差，其与N高边驱动电路连接，决定了N高边驱动电路的输出高电平值，也就是NMOS管N1的导通时的栅源极电压。N电平移位电路与N高边驱动电路连接，把N死区控制电路输出信号N1的逻辑电源轨由VCC-GND转换为HV-HV_VSS的高压区域。N高边驱动电路负责驱动NMOS管N1的开启。进一步，N高边驱动和N低边驱动输出相连为ND，ND同时连接半桥结构中NMOS功率管栅极，驱动功率管N的开启与关闭。

图3是PMOS功率管驱动电路的结构，输入信号PIN连接P死区控制电路。或门OR1、与门AND1和P延时模块构成死区控制电路。P死区控制电路的作用是防止产生PMOS驱动信号的PD的M13和M14同时导通，从而造成功耗较大，并且可靠性降低。PIN连接或门OR1和与门AND1的输入端，与门AND1的输出P2连接P延时模块，其延时后的输出P2D与或门OR1的另一输入端连接；或门OR1的输出P1连接P电平转换电路的输入和P延时模块，其延时后的输出P1D连接与门AND1的输入端，与门AND1的输出接N延时电路的输入和高压NMOS管M12的栅极。当PMOS功率管驱动输出PD由高电平切换到低电平时，驱动外部PMOS管由关闭转为导通，此时需要确保M13完全关闭之后，M14才能导通。同理，当PMOS功率管驱动输出PD由低电平切换到高电平时，也就是外部PMOS管由导通转为关闭，此时需要确保M14完全关闭之后，M13才能导通。P死区控制电路输出的信号P1决定了M13的开启与关断，P1高电平关闭M13，P1低电平使M13导通。同样，P死区控制电路输出的信号P2决定了M14的开启与关断，P2高电平使M14导通，P2低电平使M14关闭。

进一步，P电平移位电路的输出信号P3接反相器INV11，反相器INV11的输出接反相器INV12，反相器INV12的输出接PMOS高压管M11和M13的栅极。反相器INV11和INV12以及高压PMOS管M11和M13构成了P高边驱动电路。高压管M11和M13的源极接高压电源HV。同时，反相器INV11，INV12的电源和地的供电分别连接HV和HV_VSS。电平移位电路的连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑。

进一步，高压NMOS管M12和M14构成了P低边驱动电路。M12的漏极与M11的漏级、Mp1的栅极和漏极、M14的栅极相连。M12的源极连接电流源I11。M14的源极接GND。Mpn的源极接高压电源HV，栅极与漏极相连的MOS管Mp1、Mp2和Mpn串联连接，与电流源I11一起构成P驱动钳位电路。用于钳位PMOS管M14开启时的电压，也就是半桥PMOS功率管导通时其栅极PD的电压。电流源I11流过Mp1、Mp2和Mpn等串联PMOS管产生压降，也就设定了M14的栅极电压与VCC之间的压差大小，也设定了PD低电平值。设定Mp1、Mp2和Mpn等串联连接的P驱动钳位管子参数相同，那么每个MOS管上的压降V_GS相等，设定串联钳位管个数为n，那么M14栅极电压V_G4为

V_G4＝V_HV-nV_GS

其中V_HV为电源HV的电压。那么，输出PD提供给半桥PMOS栅源驱动电压为

V_PD＝V_HV-nV_GS+V_GS4

其中V_GS4为M14管的栅源电压。因此，PMOS驱动电路的输出PD低电平电压与P驱动钳位管个数有关。因此可以增加或减少串联管的个数来调整PMOS驱动电路输出信号PD的电压高低。M14的源极与M13的漏极相连，成为半桥功率管中PMOS功率管栅极驱动信号PD。电流源I12连接NMOS管M15的源级和电阻R1的一端，并且与PD相连。M15栅极连接M14的栅极，M15的漏级连接高压电源HV，电阻R1的另一端也与高压电源HV相连。

当电源电压小于PD提供给半桥PMOS栅源驱动电压差时，就是满足如下条件：

V_HV＜nV_GS-V_GS4

此情况下M14栅极电位等于0V，由于M14栅源电压差的存在，因此PD电平最低等于V_GS4。PD与电源电压的压差无法达到最大。电阻R1和电流源I12就是用来改善此情况下PD与电源电压压差变小问题。电流源I12流过电阻R1，设定了PD的电压，需满足如下公式就能起到扩展PD与电源电压压差作用：

I12·R>nV_GS

M15的作用是对于PD电位进行低钳位，保证在电源电压正常时，PD电平不会因为电流源I12的下拉而导致电平过低。

图4是NMOS功率管驱动电路，驱动输入信号NIN连接N死区控制电路。或门OR2、与门AND2和N延时模块构成死区控制电路。N死区控制电路的作用是防止产生NMOS驱动信号的ND的M23和M24同时导通，从而造成功耗增大，并且可靠性降低。NIN连接或门OR2和与门AND2的输入端，与门AND2的输出N2连接N延时模块，其输出N2D连接或门OR2的另一输入端。或门OR2的输出N1连接N电平转换电路的输入和N延时模块，其输出N1D连接与门AND2的另一个输入端。。当NMOS功率管驱动输出ND由低电平切换到高电平时，驱动外部NMOS管N由关闭转为导通，此时需要确保M24完全关闭之后，M23才能导通。同理，当NMOS功率管驱动输出ND由高电平切换到低电平时，也就是外部NMOS管N由导通转为关闭，此时需要确保M23完全关闭之后，M24才能导通。N死区控制电路输出的信号N1决定了M23的开启与关断，N1高电平使M23导通，N1低电平使M23关闭。同样，N死区控制电路输出的信号N2决定了M24的开启与关断，P2高电平使M24导通，P2低电平使M24关闭。

进一步，与门AND2的输出接反相器INV21，反相器INV21的输出接反相器INV22，反相器INV22的输出接NMOS高压管M22和M24的栅极。其中，反相器INV21，INV22的电源和地的供电分别连接VCC和GND。N电平移位电路的连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑。电平移位电路的输出N3连接高压PMOS管M21的栅极。M21的源极连接电流源I21，其另外一端接高压电源HV。

进一步，反相器INV21和INV22以及高压NMOS管M22和M24构成了N低边驱动电路。M22和M24的源极接GND地线。M22的漏极与M21的漏级、Mn1的栅极和漏极、M23的栅极相连。Mnn的源极接地GND，栅极与漏极相连的NMOS管Mnn、Mn2和Mn1管串联连接，与电流源I21,I22一起构成N驱动钳位电路。用于钳位NMOS管M23开启时的电压，也是半桥NMOS功率管导通时其栅极ND的电压。电流源I21流过Mnn、Mn2和Mn1等MOS产生压降，也就设定了M23的栅极电压与GND之间的压差大小，也设定了ND高电平值。设定Mn1、Mn2和Mnn等串联连接的n驱动钳位管子参数相同，那么每个MOS管上的压降V_GS相等，设定串联钳位管个数为n，那么M23栅极电压V_G3为：

V_G3＝nV_GS

那么，输出ND提供给半桥NMOS管的栅源驱动电压为：

V_ND＝nV_GS-V_GS3

其中V_GS3为M23管的栅源电压。因此，NMOS驱动电路的输出ND高电平电压与n驱动钳位管个数有关。因此可以增加或减少P驱动钳位模块中的串联管的个数来实际调整PMOS驱动电路输出信号PD的电压高低。M23漏极接高压电源HV。M24的漏极与M23的源极相连，成为半桥功率管中的NMOS功率管栅极驱动信号ND。电流源I22连接NMOS管M25的源级和电阻R2的一端，并且与PD相连。M25栅极连接M24的栅极，M25的漏级连接高压电源HV，电阻R2的另一端也与高压电源HV相连。

当电源电压小于ND提供给半桥NMOS栅源驱动电压差时，就是当满足如下条件：

V_HV＜nV_GS-V_GS3

此情况下M23栅极高电位无法等于电源电压，由于M23栅源电压差的存在，因此ND电平最高等于V_GS3。ND高电平电压无法达到最大。电阻R2和电流源I22就是用来改善此情况下ND高电平变小问题。电流源I22流过电阻R2，设定了PD的电压比，需满足如下公式就能起到扩展ND高电平电压的作用：

I22·R>nV_GS

M25的作用是对于ND电位进行高钳位，保证在电源电压正常时，ND电平不会因为电流源I22的上拉而导致电平过高。

综上所述，本发明所述的高压半桥驱动电路，能够提供半桥PMOS和NMOS管提供高压的栅源驱动，降低半桥MOS管的导通阻抗。并且能够兼顾在半桥驱动电源低于驱动电压时，能够使半桥MOS管栅源驱动电压达到电源电压范围，最大限度保证较小的导通阻抗，提高效率。

具体电路图如下：

本发明所述的高压半桥驱动电路整体结构框图如图2，PMOS功率管P和NMOS功率管N的漏级相连，PMOS功率管源极接高压电源HV，NMOS功率管源极接地GND，PMOS功率管P和NMOS功率管N构成了半桥结构。其中本发明所述的高压半桥驱动电路输入信号PIN控制PMOS功率管P开启与关闭，NIN控制NMOS功率管N开启与关闭。VCC是小于5.5V的低压电源，其与半桥驱动电路相连，为驱动电路供电。HV是半桥电路的高压供电电源正端，HV_VSS是半桥电路的高压供电电源的负端，两者压差保持在5.5V以内，同时也为半桥驱动电路供电。

本发明所述的高压半桥驱动电路包括PMOS高压驱动电路和NMOS高压驱动电路，分别用于驱动PMOS功率管和NMOS功率管。进一步，PMOS高压驱动电路包含模块为P死区控制电路、P电平移位电路、P驱动钳位电路、P高边驱动电路、P低边驱动电路。PMOS管P的驱动信号PIN与P死区控制电路连接，P死区控制电路分别连接P电平移位电路和P低边驱动电路。P驱动钳位电路与P低边驱动电路连接，P电平移位电路与P高边驱动电路连接。进一步，P高边驱动电路和P低边驱动电路的输出相连为PD，PD连接半桥结构中PMOS功率管栅极，驱动功率管P的开启与关闭。

进一步的NMOS高压驱动电路包含N死区控制电路、N电平移位电路、N驱动钳位电路、N高边驱动电路、N低边驱动电路。NMOS管N的驱动信号NIN与N死区控制电路连接，同时N死区控制电路分别连接N电平移位电路和N低边驱动电路。N电平移位电路与N高边驱动电路连接，N驱动钳位电路与N高边驱动电路连接。进一步，N高边驱动和N低边驱动输出相连为ND，ND同时连接半桥结构中NMOS功率管栅极，驱动功率管N的开启与关闭。

图3是PMOS功率管驱动电路，驱动输入信号PIN连接P死区控制电路。或门OR1、与门AND1和P延时模块构成死区控制电路。PIN连接或门OR1和与门AND1的输入端，与门AND1的输出P2连接P延时模块，其延时后的输出P2D与或门OR1的另一输入端连接；或门OR1的输出P1连接P电平转换电路的输入和P延时模块，其延时后的输出P1D连接与门AND1的输入端，与门AND1的输出接P延时电路的输入和高压PMOS管M12的栅极。

进一步，P电平移位电路的输出接反相器INV11，反相器INV11的输出接反相器INV12，反相器INV12的输出接PMOS高压管M11和M13的栅极。高压管M11和M13的源极接高压电源HV。同时，反相器INV11，INV12的电源和地的供电分别连接HV和HV_VSS。电平移位电路连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑。反相器INV11和INV12以及高压PMOS管M11和M13构成了P高边驱动电路。

进一步，高压PMOS管M12和M14构成了P低边驱动电路。M12的漏极与M11的漏级、Mp1的栅极和漏极、M14的栅极相连。M12的源极连接电流源I11。M14的漏极接GND。Mpn的源极接高压电源HV，栅极与漏极相连的MOS管Mp1、Mp2和Mpn串联连接，与电流源I11一起构成P驱动钳位电路。用于设定PMOS管M14开启时的电压，也就是半桥PMOS功率管打开时其栅极PD的电压。Mp1、Mp2和Mpn串联连接的个数不同可调整钳位电压高低。M14的源极与M13的漏极相连，成为PMOS功率管驱动电路输出信号PD。电流源I12连接NMOS管M15的源级和电阻R1的一端，并且与PD相连。M15栅极连接M14的栅极，M15的漏级连接高压电源HV，电阻R的另一端也与高压电源HV相连。

图4是NMOS功率管驱动电路，驱动输入信号NIN连接N死区控制电路。或门OR2、与门AND2和N延时模块构成死区控制电路。NIN连接或门OR2和与门AND2的输入端，与门AND2的输出N2连接N延时模块，其输出N2D连接或门OR2的另一输入端。或门OR2的输出N1连接N电平转换电路的输入和N延时模块，其输出N1D连接与门AND2的另一个输入端。

进一步，与门AND2的输出接反相器INV21，反相器INV21的输出接反相器INV22，反相器INV22的输出接NMOS高压管M22和M24的栅极。其中，反相器INV21，INV22的电源和地的供电分别连接VCC和GND。N电平移位电路的连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑。电平移位电路的输出连接高压NMOS管M21的栅极。M21的源极连接电流源I21，其另外一端接高压电源HV。

进一步，反相器INV21和INV22以及高压NMOS管M22和M24构成了N低边驱动电路。M22和M24的源极接GND地线。M22的漏极与M21的漏级、Mn1的栅极、源极以及M23的栅极相连。栅极与漏极相连的NMOS管Mnn、Mn2和Mn1串联连接，与电流源I21一起构成N驱动钳位电路。用于钳位NMOS管M23开启时的电压，也就是半桥NMOS功率管打开时其栅极ND的电压。Mn1、Mn2和Mnn串联连接的个数不同可调整钳位电压高低。M23漏极接高压电源HV。M24的漏极与M23的源极相连，成为NMOS功率管驱动电路输出信号ND。电流源I22连接PMOS管M25的源级和电阻R2的一端，并且与ND相连。M25栅极连接M23的栅极，M25的漏级连接地GND，电阻R2的另一端也与高压电源HV相连。

Claims

1.一种高压半桥驱动电路，其特征在于包括PMOS高压驱动电路和NMOS高压驱动电路，分别用于驱动PMOS功率管和NMOS功率管；所述的PMOS高压驱动电路包括P死区控制电路、P电平移位电路、P驱动钳位电路、P高边驱动电路和P低边驱动电路；PMOS管P的驱动信号PIN与P死区控制电路连接，P死区控制电路分别连接P电平移位电路和P低边驱动电路；P驱动钳位电路与P低边驱动电路连接，P电平移位电路与P高边驱动电路连接；P高边驱动电路和P低边驱动电路的输出相连为PD，PD连接半桥结构中PMOS功率管栅极，驱动功率管P的开启与关闭；所述的NMOS高压驱动电路包括N死区控制电路、N电平移位电路、N驱动钳位电路、N高边驱动电路和N低边驱动电路；NMOS管N的驱动信号NIN与N死区控制电路连接，同时N死区控制电路分别连接N电平移位电路和N低边驱动电路；N电平移位电路与N高边驱动电路连接，N驱动钳位电路与N高边驱动电路连接；N高边驱动和N低边驱动输出相连为ND，ND同时连接半桥结构中NMOS功率管栅极，驱动功率管N的开启与关闭。

2.根据权利要求1所述的高压半桥驱动电路，其特征在于所述的P死区控制电路包括或门OR1、与门AND1和两个P延时模块；所述的P高边驱动电路包括反相器INV11、INV12、高压PMOS管M11和M13；所述的P低边驱动电路包括高压PMOS管M12和M14；所述的P驱动钳位电路包括PMOS管Mp1、Mp2……Mpn、电流源I11、I12和NMOS管M15；PIN连接或门OR1和与门AND1的输入端，与门AND1的输出P2连接第一P延时模块，其延时后的输出P2D与或门OR1的另一输入端连接；或门OR1的输出P1连接P电平移位电路的输入和第二P延时模块，其延时后的输出P1D连接与门AND1的输入端，与门AND1的输出接P延时模块的输入和高压PMOS管M12的栅极；P电平移位电路的输出接反相器INV11，反相器INV11的输出接反相器INV12，反相器INV12的输出接PMOS高压管M11和M13的栅极；高压管M11和M13的源极接高压电源HV；反相器INV11，INV12的电源和地的供电分别连接HV和HV_VSS；P电平移位电路连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑；M12的漏极与M11的漏级、Mp1的栅极和漏极、M14的栅极相连，M12的源极连接电流源I11，M14的漏极接GND，Mpn的源极接高压电源HV，栅极与漏极相连的MOS管Mp1、Mp2和Mpn串联连接，Mp1、Mp2和Mpn串联连接的个数不同可调整钳位电压高低，M14的源极与M13的漏极相连，电流源I12连接NMOS管M15的源级和电阻R1的一端，并且与PD相连，M15栅极连接M14的栅极，M15的漏级连接高压电源HV，电阻R1的另一端也与高压电源HV相连。

3.根据权利要求1所述的高压半桥驱动电路，其特征在于所述的N死区控制电路包括或门OR2、与门AND2和两个N延时模块；所述的N低边驱动电路包括反相器INV21、INV22、NMOS高压管M22和M24；所述的N高边驱动电路包括高压PMOS管M21和M23；所述的N驱动钳位电路包括NMOS管Mn1、Mn2……Mnn、电流源I21、I22和PMOS管M25；NIN连接或门OR2和与门AND2的输入端，与门AND2的输出N2连接第一N延时模块，其输出N2D连接或门OR2的另一输入端；或门OR2的输出N1连接N电平转换电路的输入和第二N延时模块，其输出N1D连接与门AND2的另一个输入端；与门AND2的输出接反相器INV21，反相器INV21的输出接反相器INV22，反相器INV22的输出接NMOS高压管M22和M24的栅极；其中，反相器INV21，INV22的电源和地的供电分别连接VCC和GND；N电平移位电路的连接电源HV，HV_VSS，GND和VCC，其作用是把VCC和GND的电源轨上的逻辑信号进行电平移位成为HV到HV_VSS高压电源轨上的逻辑；N电平移位电路的输出连接高压NMOS管M21的栅极；M21的源极连接电流源I21，其另外一端接高压电源HV；M22和M24的源极接GND地线；M22的漏极与M21的漏级、Mn1的栅极、源极以及M23的栅极相连；栅极与漏极相连的NMOS管Mnn、Mn2和Mn1串联连接，Mn1、Mn2和Mnn串联连接的个数不同可调整钳位电压高低；M23漏极接高压电源HV；M24的漏极与M23的源极相连，成为NMOS功率管驱动电路输出信号ND；电流源I22连接PMOS管M25的源级和电阻R2的一端，并且与ND相连；M25栅极连接M23的栅极，M25的漏级连接地GND，电阻R2的另一端也与高压电源HV相连。