CN115021537A - 一种预驱动电路 - Google Patents

Abstract

本公开的实施例涉及一种预驱动电路。该预驱动电路包括：第一NMOS，设置在第一电源轨与预驱动电路的输出端之间，第一电源轨的电位高于输出端的电位；第二NMOS，设置在输出端与第二电源轨之间，输出端的电位高于第二电源轨的电位；第一电流型驱动单元，连接至第一NMOS并且被配置为控制第一NMOS的导通与关断；第二电流型驱动单元，连接至第二NMOS并且被配置为控制第二NMOS的导通与关断；以及第一控制单元，连接至第一NMOS并且被配置为在第一NMOS被关断后保持第一NMOS的栅极和源极短路。在此提出的预驱动电路能够保证内部半导体器件的可靠关断，提高了可靠性。

Description

一种预驱动电路

技术领域

本发明的实施例总体上涉及预驱动电路，更具体地，涉及使用NMOS的半桥结构预驱动电路。

背景技术

预驱动电路常用于需要提高驱动能力的场合。常见的预驱动电路为半桥结构，这种结构要求上桥臂的开关管和下桥臂的开关管不能同时导通。然而，由于半导体器件中通常存在的寄生器件的影响，在操作预驱动电路的过程中可能会出现上桥臂的开关管和下桥臂的开关管同时导通的情况，这增加了预驱动电路的损耗，严重时甚至会导致电路元件的损坏。

发明内容

本公开的实施例提供了一种预驱动电路，其能够保证内部开关管的可靠关断，从而至少部分地解决现有技术中存在的上述以及其他潜在问题。

本公开的一个方面涉及一种预驱动电路。该预驱动电路包括：第一NMOS，设置在第一电源轨与预驱动电路的输出端之间，第一电源轨的电位高于输出端的电位；第二NMOS，设置在输出端与第二电源轨之间，输出端的电位高于第二电源轨的电位；第一电流型驱动单元，连接至第一NMOS并且被配置为控制第一NMOS的导通与关断；第二电流型驱动单元，连接至第二NMOS并且被配置为控制第二NMOS的导通与关断；以及第一控制单元，连接至第一NMOS并且被配置为在第一NMOS被关断后保持第一NMOS的栅极和源极短路。

通过上述实施例，通过在第一NMOS的栅源之间设置短路结构，使其在被关断后不会受到寄生器件的影响而误导通，提高了预驱动电路的可靠性。

根据一个实施例，第一NMOS的漏极连接第一电源轨，源极连接输出端，栅极连接第一电流型驱动单元；第二NMOS的漏极连接输出端，源极连接第二电源轨，栅极连接第二电流型驱动单元。通过上述实施例，以简单的电路元件实现预驱动电路的主电路，节省了成本。

根据一个实施例，第一电流型驱动单元包括第一电流源、第一开关和第一电阻，第一电流源通过第一开关连接至第一NMOS的栅极，第一电阻连接在第一NMOS的栅极与源极之间。通过上述实施例，增强了预驱动电路的驱动能力。

根据一个实施例，第一控制单元包括第二电流源、第二开关、第三NMOS和第二电阻，其中，第二电流源通过第二开关连接至第三NMOS的栅极，第二电阻连接在第三NMOS的栅极与源极之间，第三NMOS的漏极和源极分别连接至第一NMOS的栅极和源极。通过上述实施例，通过简单的电路实现了对第一NMOS的可靠关断。

根据一个实施例，第二电流型驱动单元包括第三电流源、第三开关和第三电阻，第三电流源通过第三开关连接至第二NMOS的栅极，第三电阻连接在第二NMOS的栅极与源极之间。通过上述实施例，进一步提高预驱动电路的驱动能力。

根据一个实施例，该预驱动电路还包括：第二控制单元，连接至第二NMOS并且被配置为在第二NMOS被关断时保持第二NMOS的栅极和源极短路。通过上述实施例，通过在第二NMOS的栅源之间设置短路结构，使其在被关断后不会受到寄生器件的影响而误导通，进一步提高了预驱动电路的可靠性。

根据一个实施例，第二控制单元包括第四电流源、第四开关、第四NMOS和第四电阻，其中，第四电流源通过第四开关连接至第四NMOS的栅极，第四电阻连接在第四NMOS的栅极与源极之间，第四NMOS的漏极和源极分别连接至第二NMOS的栅极和源极。通过上述实施例，通过简单的电路实现了对第二NMOS的可靠关断。

根据一个实施例，第二控制单元包括第四电流源、第四开关、第四NMOS、第四电阻、第五电流源、第五开关、第五电阻和与门，其中，第四电流源通过第四开关连接至与门的第一输入端，第五电流源通过第五开关经反相后连接至与门的第二输入端，第四电阻连接在第一输入端与第四NMOS的源极之间，第五电阻连接在第二输入端与第四NMOS的源极之间，与门的输出端连接至第四NMOS的栅极，第四NMOS的漏极和源极分别连接至第二NMOS的栅极和源极，其中第五开关为常开开关。通过上述实施例，即使在第一电源轨与第四NMOS的栅极之间存在寄生器件，也不会影响第二NMOS的可靠关断。

根据一个实施例，第四电流源、第四开关、第四电阻的参数分别与第五电流源、第五开关、第五电阻相同。通过上述实施例，可以进一步消除寄生器件对第二NMOS的工作状态的影响。

附图说明

通过参照附图的以下详细描述，本公开实施例的上述和其他目的、特征和优点将变得更容易理解。在附图中，将以示例以及非限制性的方式对本公开的多个实施例进行说明。

图1示出了现有技术中的预驱动电路的示意图。

图2示出了根据本公开的实施例的预驱动电路的示意图。

图3示出了根据本公开的实施例的预驱动电路驱动半桥电路的示意图。

图4示出了根据本公开的实施例的另一预驱动电路的示意图。

具体实施方式

现在将参照附图中所示的各种示例性实施例对本公开的原理进行说明。应当理解，这些实施例的描述仅仅为了使得本领域的技术人员能够更好地理解并进一步实现本公开，而并不意在以任何方式限制本公开的范围。应当注意的是，在可行情况下可以在图中使用类似或相同的附图标记，并且类似或相同的附图标记可以表示类似或相同的功能。本领域的技术人员将容易地认识到，从下面的描述中，本文中所说明的结构和方法的替代实施例可以被采用而不脱离通过本文描述的本发明的原理。

下面将结合图1说明现有技术中预驱动电路存在的问题。图1示出了现有技术中的预驱动电路的示意图。

如图1所示，预驱动电路100包括串联在第一电源轨VH和第二电源轨VL之间的第一NMOS MT和第二NMOS MB，MT的源极连接MB的漏极，并作为预驱动电路的输出端OUT。VH的电位高于输出端OUT的电位，输出端OUT的电位高于VL的电位。MT和MB不能同时导通。当MT导通时，MB关断，输出端OUT输出高电平驱动后续电路。当MT关断，MB导通时，输出端OUT输出低电平驱动后续电路。

预驱动电路100还包括用于驱动MT的第一电流型驱动单元101和用于驱动MB的第二电流型驱动单元102。第一电流型驱动单元101包括第一电流源IT、第一开关SWT以及第一电阻RT。第二电流型驱动单元102包括第二电流源IB、第二开关SWB以及第二电阻RB。当要输出高电平时，SWT闭合，SWB断开，此时输出端OUT与VL不导通，IT输出的电流流过RT，从而在RT两端产生电压，该电压导致MT导通，从而在输出端OUT输出高电平。当要输出低电平时，SWT断开，SWB闭合，此时RT中没有电流流过，RT两端的电压相等，MT断开，同时IB输出的电流流过RB，从而在RB两端产生电压，该电压导致MB导通，从而在输出端OUT输出低电平。

然而，当半导体器件MT和MB存在寄生器件时，可能会在操作预驱动电路的过程中出现MT和MB同时导通的情况。例如，如果在MT的栅漏之间存在寄生电容Cp1，当MT由导通变为关断后，由于没有放电路径，输出端OUT仍保持在高电位附近，使得MT的栅极也保持在此高电位。在MB导通的瞬间，输出端OUT的电位被拉到低电位。由于寄生电容Cp1和电阻RT的存在，导致MT栅极的电位不会瞬时改变。由此使得MT的栅源之间的电压差可能达到了开启MT的等级，使得MT导通。即，出现了MT和MB同时导通的情况。

下面将结合图2详细说明根据本公开的实施例的预驱动电路。图2示出了根据本公开的实施例的预驱动电路的示意图。

如图2所示的实施例中，预驱动电路200包括第一NMOS MT、第二NMOS MB，第一电流型驱动单元201、第二电流型驱动单元202。这些器件和单元的结构与图1所示的对应器件和单元的结构类似，在此不再赘述。

在其他实施例中，第一NMOS MT和第二NMOS MB也可以连接其他元件构成开关单元，这可以根据具体的设计要求和成本来确定。

在其他实施例中，第一电流型驱动单元201和第二电流型驱动单元202也可以包括其他器件，这可以根据具体的设计要求和成本来确定。

预驱动电路200还包括第一控制单元203，其连接至MT，并且被配置为在MT被关断后保持MT的栅极和源极短路。

当MT由导通变为关断后，由于没有放电路径，输出端OUT仍保持在高电位附近，使得MT的栅极也保持在此高电位。在MB导通的瞬间，输出端OUT的电位被瞬间拉到低电位。由于输出端OUT与MT的栅极被第一控制单元203短接，导致MT栅极的电位也被瞬时拉低。由此，MT的栅源之间的电压仍然为零，MT保持关断。

[ 通过上述实施例，可以防止寄生器件对预驱动电路内开关器件操作的影响，提高了预驱动电路的可靠性。

在图2所示的实施例中，第一控制单元203包括第二电流源IT_PDN、第二开关SWT_PDN、第三NMOS MT_PDN和第二电阻RT_PDN。其中，第二电流源IT_PDN通过第二开关SWT_PDN连接至第三NMOS MT_PDN的栅极，第二电阻RT_PDN连接在第三NMOS MT_PDN的栅极与源极之间，第三NMOS MT_PDN的漏极和源极分别连接至第一NMOS MT的栅极和源极。

当SWT闭合时，MT导通。此时，第二开关SWT_PDN断开。当SWT断开时，MT关断。此时，第二开关SWT_PDN导通，第二电流源IT_PDN的电流流过第二电阻IT_PDN，在其两端产生电压，导致第三NMOS MT_PDN导通，从而使第一MNOS MT的栅极和源极短接，使MT保持关断。

在其他实施例中，第一控制单元203也可以采用其他器件构成，这可以根据具体的设计要求和成本来确定。

在图2所示的实施例中，还包括第二控制单元204，连接至第二NMOS MB并且被配置为在MB被关断时保持MB的栅极和源极短路。以此，可以保证MB的可靠关断。

在图2所示的实施例中，第二控制单元204包括第四电流源IB_PDN、第四开关SWB_PDN、第四NMOS MB_PDN和第四电阻RB_PDN。其连接方式和操作步骤与第一控制单元203类似，在此不再赘述。

在其他实施例中，第二控制单元204也可以采用其他器件构成，这可以根据具体的设计要求和成本来确定。

下面将结合图3详细说明根据使用本公开的实施例的预驱动电路驱动半桥电路的工作过程。图3示出了根据本公开的实施例的预驱动电路驱动半桥电路的示意图。

如图3所示，半桥电路包括串联在电源VDD和地之间的高侧NMOS MH和低侧NMOSML。以MH的驱动过程为例进行说明，ML的驱动过程与之类似，在此不再赘述。

当要驱动MH导通时，第一开关SWT和第四开关SWB_PDN闭合，第二开关SWT_PDN和第三开关SWB断开。此时，MT导通而MB被可靠关断，输出端OUT输出高电平至MH的栅极。由于MH的源极连接的电源轨VL的电位较低，MH导通。

当要将MH关断时，第一开关SWT和第四开关SWB_PDN断开，第二开关SWT_PDN和第三开关SWB闭合。此时，MT被可靠关断而MB导通，MH的栅极和源极短接， MH关断。

然而，当第四NMOS MB_PDN和电源轨VH之间存在寄生器件时，可能会在操作预驱动电路的过程中出现MH和ML同时导通的情况。例如，如果在MB_PDN的栅极与电源轨VH之间存在寄生电容Cp2，由于寄生电容Cp2和电阻RB_PDN的存在，导致MB_PDN栅极的电位不会瞬时改变。在MH由导通变为关断后，在ML导通的瞬间，VL的电位被拉低到地，导致MB_PDN栅极的电位相对于VL为高电平。由此使得MB_PDN的栅源之间的电压差达到了导通MB_PDN的等级，MB_PDN导通。MB_PDN的导通进一步导致MB的关断，进而导致输出端OUT的电位上升，从而可能导致MH导通。即，可能出现MH和ML同时导通的情况。

下面将结合图4详细说明根据本公开的实施例的另一预驱动电路。图4示出了根据本公开的实施例的另一预驱动电路的示意图。

如图4所示的实施例中，预驱动电路200包括第一NMOS MT、第二NMOS MB，第一电流型驱动单元201、第二电流型驱动单元202、第一控制单元203。这些器件和单元的结构与图2所示的对应器件和结构类似，在此不再赘述。

预驱动电路200还包括第二控制单元204，其包括第四电流源IB_PDN、第四开关SWB_PDN、第四NMOS MB_PDN、第四电阻RB_PDN、第五电流源IB_PDN_IMAGE、第五开关SWB_PDN_IMAGE、第五电阻RB_PDN_IMAGE和与门A。其中，第四电流源IB_PDN通过第四开关SWB_PDN连接至与门A的第一输入端，第五电流源IB_PDN_IMAGE通过第五开关SWB_PDN_IMAGE经反相后连接至与门A的第二输入端，第四电阻RB_PDN连接在第一输入端与第四NMOS MB_PDN的源极之间，第五电阻RB_PDN_IMAGE连接在第二输入端与第四NMOS MB_PDN的源极之间，与门A的输出端连接至第四NMOS MB_PDN的栅极，第四NMOS MB_PDN的漏极和源极分别连接至第二NMOS MB的栅极和源极，其中第五开关SWB_PDN_IMAGE为常开开关。

在正常工作状态下，由于第五开关SWB_PDN_IMAGE为常开开关，因此寄生电容Cp2_IMAGE和电阻RB_PDN_IMAGE的连接点处的电位为低电平，经反相后输入到与门A的第二输入端的电位为高电平，不会对与门A的输出结果产生影响。因此，第四电流源IB_PDN、第四开关SWB_PDN、第四NMOS MB_PDN、第四电阻RB_PDN可以如图2中一样正常操作。

在MB_PDN和电源轨VH之间存在寄生电容Cp2的情况下，由于电路的一致性，MB_PDN_IMAGE和电源轨VH之间也存在寄生电容Cp2_IMAGE。由于寄生电容Cp2和电阻RB_PDN的存在，导致寄生电容Cp2和电阻RB_PDN连接点处的电位不会瞬时改变。同样，寄生电容Cp2_IMAGE和电阻RB_PDN_IMAGE的连接点处的电位也不会瞬时改变。在ML导通的瞬间，VL的电位被瞬间拉低到地。此时，寄生电容Cp2和电阻RB_PDN连接点相对于VL的电位为高电平，寄生电容Cp2_IMAGE和电阻RB_PDN_IMAGE的连接点相对于VL的电位也为高电平。因此，与门A的第一输入端输入高电平，而第二输入端输入低电平，与门A输出为低电平，不会短接MB的栅极和源极，MB保持导通，MH保持关断。

通过上述实施例，可以进一步防止寄生器件对预驱动电路的影响，进一步提高了预驱动电路的可靠性。

在某些实施例中，为进一步提高控制的准确性，第四电流源IB_PDN、第四开关SWB_PDN、第四电阻RB_PDN的参数分别与第五电流源IB_PDN_IMAGE、第五开关SWB_PDN_IMAGE、第五电阻RB_PDN_IMAGE一致。在其他实施例中，第四电流源IB_PDN、第四开关SWB_PDN、第四电阻RB_PDN的参数可以分别与第五电流源IB_PDN_IMAGE、第五开关SWB_PDN_IMAGE、第五电阻RB_PDN_IMAGE略有不同，这可以根据具体的设计要求和成本来确定。

通过本公开的实施例，预驱动电路中的开关器件可以被可靠关断，而不受寄生器件的影响，从而提高了预驱动电路的可靠性。

虽然在本申请中权利要求书已针对特征的特定组合而制定，但是应当理解，本公开的范围还包括本文所公开的明确或隐含或对其任何概括的任何新颖特征或特征的任何新颖的组合，不论它是否涉及目前所要求保护的任何权利要求中的相同方案。申请人据此告知，新的权利要求可以在本申请的审查过程中或由其衍生的任何进一步的申请中被制定成这些特征和/或这些特征的组合。

Claims (9)

1.一种预驱动电路（200），包括：

第一NMOS，设置在第一电源轨与所述预驱动电路（200）的输出端之间，所述第一电源轨的电位高于所述输出端的电位；

第二NMOS，设置在所述输出端与第二电源轨之间，所述输出端的电位高于所述第二电源轨的电位；

第一电流型驱动单元（201），连接至所述第一NMOS并且被配置为控制所述第一NMOS的导通与关断；

第二电流型驱动单元（202），连接至所述第二NMOS并且被配置为控制所述第二NMOS的导通与关断；以及

第一控制单元（203），连接至所述第一NMOS并且被配置为在所述第一NMOS被关断后保持所述第一NMOS的栅极和源极短路。

2.根据权利要求1所述的预驱动电路（200），其中所述第一NMOS的漏极连接所述第一电源轨，源极连接所述输出端，栅极连接所述第一电流型驱动单元（201）；

所述第二NMOS的漏极连接所述输出端，源极连接所述第二电源轨，栅极连接所述第二电流型驱动单元（202）。

3.根据权利要求1所述的预驱动电路（200），其中所述第一电流型驱动单元（201）包括第一电流源、第一开关和第一电阻，所述第一电流源通过所述第一开关连接至所述第一NMOS的栅极，所述第一电阻连接在所述第一NMOS的栅极与源极之间。

4.根据权利要求1所述的预驱动电路（200），其中所述第一控制单元（203）包括第二电流源、第二开关、第三NMOS和第二电阻，

其中，所述第二电流源通过所述第二开关连接至所述第三NMOS的栅极，所述第二电阻连接在所述第三NMOS的栅极与源极之间，所述第三NMOS的漏极和源极分别连接至所述第一NMOS的栅极和源极。

5.根据权利要求1所述的预驱动电路（200），其中所述第二电流型驱动单元（202）包括第三电流源、第三开关和第三电阻，所述第三电流源通过所述第三开关连接至所述第二NMOS的栅极，所述第三电阻连接在所述第二NMOS的栅极与源极之间。

6.根据权利要求1所述的预驱动电路（200），还包括：

第二控制单元（204），连接至所述第二NMOS并且被配置为在所述第二NMOS被关断时保持所述第二NMOS的栅极和源极短路。

7.根据权利要求6所述的预驱动电路（200），其中所述第二控制单元（204）包括第四电流源、第四开关、第四NMOS和第四电阻，

其中，所述第四电流源通过所述第四开关连接至所述第四NMOS的栅极，所述第四电阻连接在所述第四NMOS的栅极与源极之间，所述第四NMOS的漏极和源极分别连接至所述第二NMOS的栅极和源极。

8.根据权利要求6所述的预驱动电路（200），其中所述第二控制单元（204）包括第四电流源、第四开关、第四NMOS、第四电阻、第五电流源、第五开关、第五电阻和与门，

其中，所述第四电流源通过所述第四开关连接至所述与门的第一输入端，所述第五电流源通过所述第五开关经反相后连接至所述与门的第二输入端，所述第四电阻连接在所述第一输入端与所述第四NMOS的源极之间，所述第五电阻连接在所述第二输入端与所述第四NMOS的源极之间，所述与门的输出端连接至所述第四NMOS的栅极，所述第四NMOS的漏极和源极分别连接至所述第二NMOS的栅极和源极，

其中所述第五开关为常开开关。

9.根据权利要求8所述的预驱动电路（200），其中所述第四电流源、所述第四开关、所述第四电阻的参数分别与所述第五电流源、所述第五开关、所述第五电阻相同。

Images