CN112583368A - 一种大功率GaN功率放大器调制电路 - Google Patents

一种大功率GaN功率放大器调制电路 Download PDF

Info

Publication number
CN112583368A
CN112583368A CN202011454487.2A CN202011454487A CN112583368A CN 112583368 A CN112583368 A CN 112583368A CN 202011454487 A CN202011454487 A CN 202011454487A CN 112583368 A CN112583368 A CN 112583368A
Authority
CN
China
Prior art keywords
control module
voltage
modulation circuit
power supply
dead zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011454487.2A
Other languages
English (en)
Inventor
夏达
蔡晓波
孙引进
梁磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 14 Research Institute
Original Assignee
CETC 14 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 14 Research Institute filed Critical CETC 14 Research Institute
Priority to CN202011454487.2A priority Critical patent/CN112583368A/zh
Publication of CN112583368A publication Critical patent/CN112583368A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提出一种大功率GaN功率放大器调制电路包括高压驱动器集成电路和PMOS管；高压驱动器集成电路包括基准电源产生模块、使能控制模块、高边死区控制模块；PMOS管的栅极连接高边死区控制模块连接，源极连接电源电压，漏极连接GaN功率器件。本发明的调制器能提供高达40安培的峰值电流，可应用于大功率GaN功率放大器；同时该调制电路采用特殊的防过冲电压电路，能有效抑制过冲电压的影响，长期可靠性明显优于传统调制器；电路中使用多种抑制电源纹波和防电压冲击手段，保证了工作时的可靠性。

Description

一种大功率GaN功率放大器调制电路
技术领域
本发明涉及电路设计技术领域，尤其涉及一种大功率GaN功率放大器调制电路。
背景技术
在相控阵雷达T/R组件设计中，系统对功放链路的功率输出、效率、工作带宽等技术指标的要求越来越高。因此，功率放大器的应用研究变得十分有意义。新一代半导体材料GaN，较Si、GaAs等材料，具有频带宽、击穿场强高、热稳定性优异等特性，在雷达T/R组件系统的设计中被广泛使用。
调制电路用于保护和控制GaN功率放大器，它提供了GaN功率功率放大器栅极负压和漏极正压的时序保护，确保栅极负压施加以后漏极正压才能正常施加。调制电路由PMOS管驱动器和PMOS管组成。高压GaN功率器件调制电路的设计难点在于高电压和大峰值电流，对设计提出了很高的要求。
目前，国内普遍应用的GaN功率放大器调制电路是基于分离器件实现的，存在体积大、可靠性低等缺点。更重要的是这种传统调制电路难以提供足够大的峰值电压和电流，无法应用于大功率功率放大器中。因此，现有调制电路技术存在的问题是：体积大、可靠性低、无法应用于大功率放大器电路中。
发明内容
本发明目的在于提供一种可以在大功率放大器中使用，满足相控阵雷达T/R组件高功率发射需要的大功率GaN功率放大器调制电路。
具体而言本发明提供了一种大功率GaN功率放大器调制电路，其特征在于，所述调制电路包括高压驱动器集成电路和PMOS管；
所述高压驱动器集成电路包括基准电源产生模块、使能控制模块、高边死区控制模块；
所述基准电源产生模块与VCC电源和VEE电源连接，用于生成VB电压；所述VB电压为所述高边死区控制模块供电；
所述使能控制模块与TTL电平信号和VEE电源连接；
所述高边死区控制模块与所述使能控制模块连接；所述TTL电平信号为高时，所述高边死区控制模块输出VB电压的电平；TTL电平信号为低时，所述高边死区控制模块输出VCC电源电压的电平；
所述PMOS管的栅极连接所述高边死区控制模块，源极连接所述VCC电源，漏极连接GaN功率器件；
所述PMOS管的栅极输入所述VB电压的电平时，所述PMOS管导通；所述PMOS管的栅极输入所述VCC电源电压的电平时，所述PMOS管关断。
更进一步地，所述调制电路包括低边死区控制模块和OUT驱动模块；
所述低边死区控制模块与所述使能控制模块连接；所述OUT驱动模块包括开漏的NMOS管；所述NMOS管的源极接地，漏极连接所述OUT端口，栅极与所述低边死区控制模块连接；
所述TTL电平信号由高转低时，所述低边死区控制模块产生低边内部信号使所述NMOS管导通。
更进一步地，所述调制电路包括消峰二极管；
所述消峰二极管的正极与所述PMOS管的漏极和所述OUT驱动模块连接，负极与所述VCC电源连接。
更进一步地，所述调制电路包括栅极驱动电阻R1；所述栅极驱动电阻R1一端连接所述高边死区控制模块；另一端连接所述PMOS管的栅极。
更进一步地，所述调制电路包括射频泄放电阻R2；所述射频泄放电阻R2一端与所述OUT驱动模块连接，另一端与所述GaN功率器件。
更进一步地，所述调制电路包括防冲击电阻R4；所述防冲击电阻R4一端与所述基准电源产生模块连接，另一端连接所述VCC电源电压。
更进一步地，所述VB电压比所述VCC电源电压低10V。
更进一步地，所述TTL电平信号包括脉冲持续时间信息；所述低边死区控制模块根据所述脉冲持续时间信息判断所述TTL电平信号由高转低。
本发明的有益效果是：
本发明通过高压驱动器集成电路能保证PMOS开关管的G、S端口电压差稳定在-10V，从而使PMOS开关管A2的D、S端口充分导通，从而使PMOS开关管A2的电流输出能力达到40A。完美解决传统调制器难以提供大功率GaN功放需要的大电流驱动能力不足造成的电压波形问题。
本发明使用消峰二极管A3、栅极驱动电阻R1、射频泄放电阻R2、防冲击电阻R4以及各类滤波电容组合来保证减小过冲影响的同时，提高了调制电路的可靠性；避免大功率GaN功率放大器的驱动电路中长期的过冲电压影响，防止过冲电压会不断冲击调制器电路，导致器件过压击穿而失效。
本发明采用多封装器件混合集成，体积和重量比传统调制器缩减30％以上，电路中使用多种抑制电源纹波和防电压冲击手段，保证了工作时的可靠性。
附图说明
图1是本发明实施例提供的一种大功率GaN功率放大器调制电路的示意图；
图2是本发明实施例提供的一种大功率GaN功率放大器调制电路中高压驱动器集成电路的功能示意图；
图3是本发明实施例提供的一种大功率GaN功率放大器调制电路中高压驱动器集成电路的输出结构示意图；
图4是本发明实施例提供的一种大功率GaN功率放大器调制电路的驱动原理示意图；
图5是本发明实施例提供的一种大功率GaN功率放大器调制电路中电压尖峰产生原理示意图；
图6是本发明实施例提供的一种大功率GaN功率放大器调制电路与现有技术中调制电路产生波形的对比示意图。
具体实施方式
下面通过实施例，并结合附图1-6，对本发明的技术方案作进一步具体的说明。
如附图1所示，本发明提供一种大功率GaN功率放大器调制电路，该调制电路包括高压驱动器集成电路和PMOS管。
如附图2所示，高压驱动器集成电路包含基准电源产生模块、使能控制模块、高边死区控制模块、低边死区控制模块和OUT驱动模块。
基准电源产生模块与VCC电源和VEE电源连接；基准电源产生模块采用基准电压结构，用于产生固定的VB电压和V5电压，V5电压为5V电压，VB电压比VCC电源电压低10V。其中，V5电压对使能控制模块、高边死区控制模块和低边死区控制模块进行供电；VB电压对高边死区控制模块进行供电。
使能控制模块与TTL电平信号和VEE电源连接，通过TTL电平信号和VEE电源同时控制高压驱动器集成电路的运行；当TTL电平信号为低电平或VEE电源掉电时，确保高压驱动器集成电路不驱动PMOS管进行导通。
高边死区控制模块与使能控制模块连接，用于根据TTL电平信号输出VB电压或VCC电源电压的电平，从而控制PMOS管的导通和关断；当TTL电平信号为高电平时，高边死区控制模块输出VB电压的电平；当TTL电平信号为低电平时，高边死区控制模块输出VCC电源电压的电平。
低边死区控制模块与使能控制模块连接，通过TTL电平信号中加载的脉冲持续时间信息获取TTL电平信号由高转低的时间，并通过计时的方式在TTL电平信号由高转低的时间点产生低边内部信号ig，控制OUT驱动模块形成泄放回路；其余时间低边死区控制模块输出低电平。
如附图3所示，OUT驱动模块包括一个开漏的NMOS管结构，该NMOS管的源极接地，漏极为OUT端口，栅极与低边死区控制模块连接。当OUT驱动模块收到低边死区控制模块发出的低电平时，NMOS管不导通，OUT驱动模块输出高阻态；当OUT驱动模块收到低边死区控制模块发出的低边内部信号ig时，NMOS管的漏极和源极导通，形成泄放回路。泄放回路将脉冲拖尾直接泄放至地，从而实现了PMOS管输出信号关断时的快速下降，减小拖尾现象。
PMOS管的栅极连接高边死区控制模块，源极连接VCC电源，漏极连接GaN功率器件；当源极的VCC电源电压和栅极收到的VB电压间电压差稳定在10V，PMOS开关管的漏极和源极间将充分导通。
该高压驱动器集成电路在TTL电平信号输入0V低电平且VEE电源正常时，此时高边死区控制模块输出VCC电源电压的电平使PMOS管关断，OUT驱动模块为高阻态；当TTL电平信号输入5V高电平且VEE电源正常时，高边死区控制模块输出VB电压的电平使PMOS管导通，OUT驱动模块为高阻态；当TTL电平信号的高电平周期结束由高电平转为低电平时，VEE电源正常，此时高边死区控制模块输出VCC电源电压的电平使PMOS管关断，低边死区控制模块产生低边内部信号ig，低边内部信号ig使OUT驱动模块的NMOS管导通，形成泄放回路将脉冲拖尾直接泄放至地。
在一种实施例中，调制电路还包括消峰二极管、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、栅极驱动电阻R1、射频泄放电阻R2、电阻R3和防冲击电阻R4；其中VEE电源为-5V，电源电压为50V。
高压驱动器集成电路具有C端口、VEE端口、GND_4端口、VB端口、POUT端口、OUT_9端口、OUT_10端口、GND_12端口、GND_13端口、VCC端口、IN端口、V5端口和V5_2端口；其中，IN端口与使能控制模块连接，用于输入TTL电平信号；VEE端口与使能控制模块和基准电源产生模块连接，用于输入VEE电源信号；VCC端口与基准电源产生模块连接，用于输入电源电压；POUT端口与高边死区控制模块连接，用于输出VCC电源电压的电平和VB电压的电平；OUT_9端口和OUT_10端口与OUT驱动模块连接，用于形成泄放回路。
C端口连接第一电容C1一极，第一电容C1另一极接地。
VEE端口连接-5V的VEE电源，-5V的VEE电源与并联的第三电容C3一极和第四电容C4的负极连接，第三电容C3另一极和第四电容C4的正极并联接地。
GND_4端口、GND_12端口和GND_13端口接地。
VB端口连接第二电容C2一极，第二电容C2另一极连接50V的VCC电源。
POUT端口连接栅极驱动电阻R1一端，栅极驱动电阻R1另一端连接PMOS管的G极；栅极驱动电阻R1用于限制PMOS管G极驱动电流，防止驱动电流过大损坏高压驱动器集成电路。
OUT_9端口和OUT_10端口均连接射频泄放电阻R2一端，射频泄放电阻R2另一端连接GaN功率器件；射频泄放电阻R2用于保证泄放时间的同时，有效保护高压驱动器集成电路。
VCC端口连接防冲击电阻R4一端，防冲击电阻R4另一端连接50V的VCC电源电压；VCC端口同时连接第十电容C10一端，第十电容C10另一端接地；50V的VCC电源电压同时连接并联的第七电容C7的一极和第六电容C6的正极，第七电容C7的另一极和第六电容C6的负极接地；防冲击电阻R4用于防止输入电源受到冲击影响调制电路的工作。
IN端口连接电阻R3一端，电阻R3另一端连接TTL信号源；同时，IN端口还与第五电容C5的一极连接，第五电容C5的另一极接地。
V5端口连接第八电容C8的一极，第八电容C8的另一极接地。
V5_2端口连接第九电容C9的一极，第九电容C9的另一极接地。
PMOS管的G极通过栅极驱动电阻R1与高压驱动器集成电路的POUT端口连接，用于获取高压驱动器集成电路的POUT端口输出的驱动信号；S极与50V的VCC电源电压连接，用于获取GaN功率器件的电源；D极通过射频泄放电阻R2与高压驱动器集成电路的OUT_9端口和OUT_10端口连接，并与GaN功率器件连接，用于为GaN功率器件供电。
如附图4所示，当TTL信号输出5V高电平时，PMOS管栅极输入40V的VB电平，源极输入50V的VCC电源电压，漏极导通输出50V的脉冲电平；当TTL信号输出0V低电平时，PMOS管栅极输入50V的VCC电平，源极输入50V的VCC电源电压，漏极未导通无信号。
消峰二极管的正极与PMOS管的D极、高压驱动器集成电路的OUT_9端口和OUT_10端口连接，负极与50V的VCC电源电压连接；消峰二极管用于减小叠加至高压驱动器集成电路上的过冲电压，同时保护高压驱动器集成电路不受电压过冲的影响。
PMOS管的内阻低至25mΩ，与传统开关管内阻80mΩ相比降低3倍以上，从而其热耗也降低3倍以上，从而其电流输出能力大幅度提升至40A；当源极和栅极电压差稳定在10V，PMOS开关管的漏极和源极间将充分导通，从而使PMOS开关管的电流输出能力达到40A。
如附图5所示，同时，在调制电路工作时，PMOS管处于为大电流开关状态，而PMOS管的漏极存在一定的杂散电感和寄生电感，使得输出端存在尖峰过冲电压。PMOS管关断期间，电流将迅速减小至零，PMOS管的关断时间一般小于10ns，导致产生很大的di/dt，LS上产生较高的感应电动势(ULS)，致使功率管两端产生很高的瞬间电压尖峰。
UDS＝Ui+LS×di/dt
式中：UDS为开关管源极和漏极之间的电压；Ui为输入电源电压；LS为线束寄生电感。
可以看出，由于LS的存在，在输入电流一定的情况下，关断速度越快，电压的尖峰越大；或者在PMOS管关断速度一定的情况下，输入电流越大，电压的尖峰越大。
由于功率管的输出功率高，电流的变化量di/dt大，导致若在设计中不加控制，过冲电压能达到80V以上，会对驱动器N1可靠性造成极大的威胁。在发射通道电路设计过程中，通过延长PMOS管的关断时间，能将过冲电压减小至50V～55V，仍然接近N1的60V最小极限击穿电压。组件工作状态下，漏极处于持续的电源开关状态，对PMOS管造成长时间的冲击，影响调制电路的可靠性。
如附图6所示，针对高压GaN功率放大器的应用情形，本发明选用的消峰二极管，其启动电压为53.3V～58.9V。由于GaN功率放大器的额定工作电压为50V，所以在脉冲电压的大部分时间内，该消峰二极管不工作。当过冲电压范围在53.3V～58.9V时消峰二极管开始工作，会将过冲电压强制钳位至58.9V以内；相比现有技术中超过80V的过冲电压，钳位至58.9V以内能够有效保护高压驱动器集成电路等元器件不受过冲电压的反复冲击导致失效，提高了调制电路的可靠性。
现有技术中采用两个半导体三极管Q1、Q2和PMOS管Q3的放大器调制电路，通过Q1、Q2控制Q3的开启和关断，从而实现脉冲电压输出。由于Q1和Q2为分立器件，其响应速度和驱动能力受限，造成Q3输出电压脉冲响应速度慢、延迟高，通常驱动时响应时间在300ns以上；本发明中高压驱动器集成电路采用CMOS结构的集成电路驱动PMOS管，响应时间可以达到100ns左右。
本发明相比现有技术还在OUT端口设置了包括NMOS管的泄放回路，能够将脉冲拖尾直接泄放至地，从而实现了PMOS管输出信号关断时的快速下降，减小拖尾现象。
同时，本发明的功率放大器调制电路采用多封装器件混合集成，能够集成在：27mm×50mm的尺寸中，重量仅为12g。而使用传统方案涉及的调制电路尺寸为：35mm×60mm，重量为20g。本发明的功率放大器调制电路相比现有技术体积减小36％，重量减轻40％。
虽然本发明已经以较佳实施例公开如上，但实施例并不是用来限定本发明的。在不脱离本发明之精神和范围内，所做的任何等效变化或润饰，同样属于本发明之保护范围。因此本发明的保护范围应当以本申请的权利要求所界定的内容为标准。

Claims (8)

1.一种大功率GaN功率放大器调制电路，其特征在于，所述调制电路包括高压驱动器集成电路和PMOS管；
所述高压驱动器集成电路包括基准电源产生模块、使能控制模块、高边死区控制模块；
所述基准电源产生模块与VCC电源和VEE电源连接，用于生成VB电压；所述VB电压为所述高边死区控制模块供电；
所述使能控制模块与TTL电平信号和VEE电源连接；
所述高边死区控制模块与所述使能控制模块连接；所述TTL电平信号为高时，所述高边死区控制模块输出VB电压的电平；TTL电平信号为低时，所述高边死区控制模块输出VCC电源电压的电平；
所述PMOS管的栅极连接所述高边死区控制模块，源极连接所述VCC电源，漏极连接GaN功率器件；
所述PMOS管的栅极输入所述VB电压的电平时，所述PMOS管导通；所述PMOS管的栅极输入所述VCC电源电压的电平时，所述PMOS管关断。
2.根据权利要求1所述调制电路，其特征在于，所述调制电路包括低边死区控制模块和OUT驱动模块；
所述低边死区控制模块与所述使能控制模块连接；所述OUT驱动模块包括开漏的NMOS管；所述NMOS管的源极接地，漏极连接所述OUT端口，栅极与所述低边死区控制模块连接；
所述TTL电平信号由高转低时，所述低边死区控制模块产生低边内部信号使所述NMOS管导通。
3.根据权利要求2所述调制电路，其特征在于，所述调制电路包括消峰二极管；
所述消峰二极管的正极与所述PMOS管的漏极和所述OUT驱动模块连接，负极与所述VCC电源连接。
4.根据权利要求1所述调制电路，其特征在于，所述调制电路包括栅极驱动电阻R1；所述栅极驱动电阻R1一端连接所述高边死区控制模块；另一端连接所述PMOS管的栅极。
5.根据权利要求2所述调制电路，其特征在于，所述调制电路包括射频泄放电阻R2；所述射频泄放电阻R2一端与所述OUT驱动模块连接，另一端与所述GaN功率器件。
6.根据权利要求1所述调制电路，其特征在于，所述调制电路包括防冲击电阻R4；所述防冲击电阻R4一端与所述基准电源产生模块连接，另一端连接所述VCC电源电压。
7.根据权利要求1所述调制电路，其特征在于，所述VB电压比所述VCC电源电压低10V。
8.根据权利要求2所述调制电路，其特征在于，所述TTL电平信号包括脉冲持续时间信息；所述低边死区控制模块根据所述脉冲持续时间信息判断所述TTL电平信号由高转低。
CN202011454487.2A 2020-12-10 2020-12-10 一种大功率GaN功率放大器调制电路 Pending CN112583368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011454487.2A CN112583368A (zh) 2020-12-10 2020-12-10 一种大功率GaN功率放大器调制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011454487.2A CN112583368A (zh) 2020-12-10 2020-12-10 一种大功率GaN功率放大器调制电路

Publications (1)

Publication Number Publication Date
CN112583368A true CN112583368A (zh) 2021-03-30

Family

ID=75131359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011454487.2A Pending CN112583368A (zh) 2020-12-10 2020-12-10 一种大功率GaN功率放大器调制电路

Country Status (1)

Country Link
CN (1) CN112583368A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949260A (zh) * 2021-09-08 2022-01-18 中国电子科技集团公司第五十五研究所 一种高速高压大电流调制电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291875A (zh) * 2011-05-05 2011-12-21 杨敏 一种基于dsp/数字信号处理的高边驱动led恒流源电路
CN102437842A (zh) * 2011-10-19 2012-05-02 南京航空航天大学 一种基于集成驱动芯片的开关管驱动电路
WO2013071842A1 (zh) * 2011-11-16 2013-05-23 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
CN104917467A (zh) * 2015-06-24 2015-09-16 江苏博普电子科技有限责任公司 一种GaN微波功率放大器用漏极调制电路
CN109951060A (zh) * 2019-03-29 2019-06-28 西北工业大学 高压半桥驱动电路
CN111371411A (zh) * 2020-04-30 2020-07-03 成都声光微科技有限公司 一种射频放大器超低功耗驱动控制及保护电路
CN111628761A (zh) * 2020-06-18 2020-09-04 无锡中微爱芯电子有限公司 一种单芯片集成的高压pmos管驱动器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291875A (zh) * 2011-05-05 2011-12-21 杨敏 一种基于dsp/数字信号处理的高边驱动led恒流源电路
CN102437842A (zh) * 2011-10-19 2012-05-02 南京航空航天大学 一种基于集成驱动芯片的开关管驱动电路
WO2013071842A1 (zh) * 2011-11-16 2013-05-23 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
CN104917467A (zh) * 2015-06-24 2015-09-16 江苏博普电子科技有限责任公司 一种GaN微波功率放大器用漏极调制电路
CN109951060A (zh) * 2019-03-29 2019-06-28 西北工业大学 高压半桥驱动电路
CN111371411A (zh) * 2020-04-30 2020-07-03 成都声光微科技有限公司 一种射频放大器超低功耗驱动控制及保护电路
CN111628761A (zh) * 2020-06-18 2020-09-04 无锡中微爱芯电子有限公司 一种单芯片集成的高压pmos管驱动器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
沈显庆等著: "《开关电源原理与设计》", vol. 1, 31 December 2012, 东南大学出版社, pages: 19 *
赵瑞华;王振亚;刘文豹;: "T/R组件中功放脉冲调制电路的分析与设计", 航空兵器, no. 06 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113949260A (zh) * 2021-09-08 2022-01-18 中国电子科技集团公司第五十五研究所 一种高速高压大电流调制电路
CN113949260B (zh) * 2021-09-08 2023-06-06 中国电子科技集团公司第五十五研究所 一种高速高压大电流调制电路

Similar Documents

Publication Publication Date Title
EP2966779B1 (en) Semiconductor device
US20190229493A1 (en) Circuit for Driving a Laser and Method Therefor
US11929588B2 (en) Pulsed laser diode driver
US8558587B2 (en) Gate driver
US8536847B2 (en) Semiconductor device
US20210159898A1 (en) Gate driver with integrated miller clamp
US20160261266A1 (en) Electronic Circuit
EP2315354A1 (en) Semiconductor device
US8461881B2 (en) High power, high speed solid state relay
US20130021083A1 (en) Active clamp circuit
EP3832866B1 (en) Overcurrent protection circuit and switching circuit
WO2017038390A1 (ja) スイッチング素子駆動装置
EP4167484B1 (en) Driver circuit with enhanced control for current and voltage slew rates
WO2021117661A1 (ja) ゲート駆動回路、絶縁型ゲートドライバおよびゲート駆動方法
CN110265867A (zh) 一种基于SiP封装的纳秒级大电流激光驱动芯片
CN112583368A (zh) 一种大功率GaN功率放大器调制电路
US11056969B2 (en) Boost converter short circuit protection
US20130088266A1 (en) Semiconductor device
EP3872990A1 (en) Semiconductor switching assembly and gate driver circuit
Frank Simple slew-rate control technique cuts switching losses
US20220224076A1 (en) Laser diode drive circuit
KR102657175B1 (ko) GaN FET용 구동회로
US20240007101A1 (en) Driver circuit and method for providing a pulse
US7545198B2 (en) Semiconductor device
US10451665B2 (en) Pulse current application circuit and control method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination