CN209419591U - 输出驱动器 - Google Patents

输出驱动器 Download PDF

Info

Publication number
CN209419591U
CN209419591U CN201820607529.3U CN201820607529U CN209419591U CN 209419591 U CN209419591 U CN 209419591U CN 201820607529 U CN201820607529 U CN 201820607529U CN 209419591 U CN209419591 U CN 209419591U
Authority
CN
China
Prior art keywords
switchgear
signal
voltage
power switch
output driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820607529.3U
Other languages
English (en)
Inventor
K·普塔契克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN209419591U publication Critical patent/CN209419591U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Abstract

本公开涉及输出驱动器。本实用新型要解决的一个技术问题是提供改进的输出驱动器。所述输出驱动器包括开关设备，所述开关设备具有耦接到电源开关的栅极的第一节点，并控制所述电源开关的所述栅极的电压电平以防止过早接通所述电源开关；和下拉电路，所述下拉电路耦接到所述开关设备，并控制所述开关设备以防止过早接通所述电源开关。通过本实用新型，可以获得改进的输出驱动器。

Description

输出驱动器
本申请是申请日为2017年07月20日、申请号为201720879866.3、名称为“输出驱动器和驱动装置”的实用新型申请的分案申请。
技术领域
本公开涉及集成电路设备，并且更具体地涉及包括输出驱动器电路的集成电路设备。
背景技术
输出驱动器从控制器接收低功率输入信号并产生高功率驱动信号以控制另一电路或另一部件，例如，功率金属氧化物半导体场效应晶体管(MOSFET)。当在功率MOSFET的漏极处供应高速率的漏极-源极电压(dv/dt)时，在位于功率MOSFET的漏极和栅极之间的栅极-漏极寄生电容上的电压可能导致位移电流从功率MOSFET的漏极流向栅极。位移电流可能导致栅极-源极电压超过功率MOSFET的阈值电压并且导致功率MOSFET的错误接通。
常规的输出驱动器包括下拉电阻器，该下拉电阻器耦接在功率MOSFET的栅极和源极之间，用于解决错误接通问题。该下拉电阻器通常具备低电阻值，例如当功率MOSFET的阈值电压为低时，栅极-漏极寄生电容的值为大，或这两种情况皆有。然而，具有低电阻值的下拉电阻器因泄漏电流而具有较高功耗。
实用新型内容
本实用新型要解决的一个技术问题是提供改进的输出驱动器。
根据本实用新型的一个方面，提供了一种输出驱动器，包括：开关设备，所述开关设备具有耦接到电源开关的栅极的第一节点，并控制所述电源开关的所述栅极的电压电平以防止过早接通所述电源开关；和下拉电路，所述下拉电路耦接到所述开关设备，并控制所述开关设备以防止过早接通所述电源开关。
在一个实施例中，所述下拉电路保持接通所述开关设备以防止过早接通所述电源开关。
在一个实施例中，所述电源开关是n沟道金属氧化物半导体场效应晶体管。
在一个实施例中，所述电源开关是p沟道金属氧化物半导体场效应晶体管，以及其中所述下拉电路阻止接通所述开关设备以防止过早接通所述电源开关。
在一个实施例中，所述开关设备包括耗尽型n沟道金属氧化物半导体场效应晶体管，所述耗尽型n沟道金属氧化物半导体场效应晶体管具有耦接到所述第一节点的漏极，以及其中所述下拉电路在所述电源开关处于或过渡到通电模式时关断所述开关设备。
在一个实施例中，所述下拉电路包括：控制电路，所述控制电路基于供电电压、第一参考电压和反馈信号来生成激活信号；和负电荷泵，所述负电荷泵根据所述激活信号来生成控制信号并将所述控制信号输出到所述开关设备。
在一个实施例中，所述反馈信号是所述控制信号，并且其中所述控制电路包括：第一比较器，所述第一比较器将所述供电电压和所述第一参考电压进行比较以输出第一输入信号；第二比较器，所述第二比较器将所述反馈信号和第二参考电压进行比较以输出第二输入信号；和逻辑门，所述逻辑门对所述第一输入信号和所述第二输入信号执行逻辑运算以输出所述激活信号。
在一个实施例中，所述电源开关在所述供电电压小于所述第一参考电压时处于断电模式，并且所述电源开关在所述断电模式和所述通电模式之间的时间间隔处处于中间模式，并且其中通过所述开关设备防止过早接通所述电源开关涉及在所述断电模式和所述中间模式期间保持所述电源开关断开。
在一个实施例中，所述开关设备是第一开关设备，并且其中所述控制电路包括：第一比较器，所述第一比较器将所述供电电压和所述第一参考电压进行比较以输出第一输入信号；第二开关设备，所述第二开关设备耦接在第二节点和地之间并接收所述反馈信号，在所述第二节点处的电压与第二输入信号对应；电阻器，所述电阻器耦接在所述供电电压和所述第二节点之间；和逻辑门，所述逻辑门对所述第一输入信号的反相版本和所述第二输入信号执行逻辑运算以输出所述激活信号。
在一个实施例中，所述电源开关在所述供电电压小于所述第一参考电压时处于断电模式，并且所述电源开关在所述断电模式与所述通电模式之间的时间间隔处处于中间模式，并且其中所述逻辑门在所述电源开关处于所述中间模式时输出指示逻辑低值的所述激活信号，并且在所述电源开关处于所述断电模式或所述通电模式时输出指示逻辑高值的所述激活信号。
本实用新型的一个有益技术效果是提供了改进的输出驱动器。
附图说明
图1示出了根据实施方案的开关模式电源(SMPS)装置的一部分。
图2示出了根据实施方案的输出驱动器的一部分，该输出驱动器适合用作图1的输出驱动器。
图3示出了根据实施方案的包括下拉电路的输出驱动器的一部分，该下拉电路适合用作图2的下拉电路。
图4示出了根据实施方案的下拉电路，该下拉电路适合用作图3的下拉电路。
图5示出了根据另一实施方案的下拉电路，该下拉电路适合用作图3的下拉电路。
图6A示出了根据实施方案的供电电压的分布图。
图6B示出了根据实施方案的在第一节点处的电压的分布图。
图6C示出了根据实施方案的在第二节点处的电压的分布图。
图6D示出了根据实施方案的在输出节点处的电压的分布图。
图6E示出了根据实施方案的输出驱动器的输出电压的分布图。
图7示出了根据实施方案的由输出驱动器执行的方法。
具体实施方式
图1示出了开关模式电源(SMPS)装置100的一部分。SMPS装置100包括控制器110、输出驱动器130和开关150。
控制器110将开关信号SS输出到输出驱动器130，以控制开关150。在实施方案中，控制器110是同步整流器(SR)控制器。
输出驱动器130接收开关信号SS并将输入信号IS施加到开关150。输入信号IS具有足够大的量值以实现开关150的期望开关时间。虽然图1将输出驱动器130示出为独立于控制器110的设备，本公开的实施方案不限于此。例如，在其他具体实施中，输出驱动器130可提供为控制器110的一部分，并且控制器110可提供为封装设备的一部分。
开关150根据来自输出驱动器130的输入信号IS而接通或关断。在实施方案中，开关150是电源开关或包括电源开关的电路。在另一实施方案中，开关150是替代谐振模式转换器中的次级侧二极管的功率MOSFET晶体管，或者是包括这种电源开关的电路。
图2示出了根据实施方案的输出驱动器200的一部分，该输出驱动器200适合用作图1的输出驱动器130。输出驱动器200耦接到外部开关250，例如，MOSFET开关，以驱动MOSFET开关250。在实施方案中，输出驱动器200被配置为防止因dv/dt触发而过早接通外部MOSFET开关250。输出驱动器200包括下拉电路210、开关设备230、第一焊盘202、第二焊盘204、第三焊盘206、第一节点242和第二节点244。
下拉电路210通过第一焊盘202接收供电电压VSUPPLY并将控制信号CNTR输出到开关设备230。下拉电路210根据控制信号CNTR使开关设备230接通或关断。
开关设备230设置在第二焊盘204和第三焊盘206之间。当开关设备230接通时，开关设备230下拉耦接到第二焊盘204的第一节点242处的电压，并且因此下拉耦接到第二焊盘204的外部MOSFET开关250的栅极电压。在实施方案中，开关设备230是具有负阈值电压的耗尽型n沟道MOSFET晶体管。在这种实施方案中，开关设备230的漏极耦接到第一节点242，并且因此下拉电路210用于下拉外部MOSFET开关250的栅极电压。因此，外部MOSFET开关250的栅极-源极电压维持在这样的电平处，该电平低至足以防止因dv/dt触发而过早接通外部MOSFET开关250。
当控制电压CNTR变为足够负的时，开关设备230关断。因此，下拉电路210用于停止下拉外部MOSFET开关250的栅极电压，并且输出驱动器的另一部分(未示出)开始将输入信号IS通过第二焊盘204提供到外部MOSFET开关250的栅极。
图3示出了根据实施方案的包括下拉电路310的输出驱动器300的一部分，该下拉电路310适合用作图2的下拉电路210的。输出驱动器300还包括开关设备330、第一节点342、第二节点344、第一焊盘304和第二焊盘306。在实施方案中，第一焊盘304被耦接到外部MOSFET开关的栅极电压(参见例如图2中的开关250)。第一节点342和第二节点344分别地耦接到开关设备330的漏极和源极。
下拉电路310包括电荷泵控制电路332和负电荷泵312。下拉电路310接收供电电压VSUPPLY和参考信号(例如，参考电压)VREF，并且根据供电电压VSUPPLY和参考电压VREF输出控制信号(例如，控制电压)CNTR以接通或关断开关设备330。在实施方案中，参考电压VREF包括多个参考电压。
电荷泵控制电路332分别通过第一路径318和第二路径320接收供电电压VSUPPLY和参考电压VRFF。电荷泵控制电路332通过第三路径324从负电荷泵312接收反馈信号(例如，反馈电压)FB。
电荷泵控制电路332根据供电电压VSUPPLY、参考电压VREF和反馈信号FB生成激活信号AT。所生成的激活信号AT被提供到负电荷泵312。在实施方案中，反馈信号FB与控制信号CNTR是基本上相同的信号。例如，当激活信号AT分别指示第一逻辑值(例如，逻辑高值)和第二逻辑值(例如，逻辑低值)时，电荷泵控制电路332生成使负电荷泵312被激活或禁用的激活信号AT。在另一实施方案中，反馈信号FB与控制信号CNTR是不同的信号。例如，当激活信号AT分别指示第二逻辑值和第一逻辑值时，电荷泵控制电路332生成使负电荷泵312被激活或禁用的激活信号AT。
负电荷泵312接收激活信号AT并且根据接收到的激活信号AT生成负控制信号(例如，控制电压)CNTR。在实施方案中，当激活信号AT指示逻辑高值时，负电荷泵312减小控制电压CNTR，并且当激活信号AT指示逻辑低值时，负电荷泵312停止减小控制电压CNTR。在另一实施方案中，当激活信号AT指示逻辑低值时，负电荷泵312减小控制电压CNTR，并且当激活信号AT指示逻辑高值时，负电荷泵312停止减小控制电压CNTR。
图4示出了根据实施方案的下拉电路400，该下拉电路400适合用作图3的下拉电路310。下拉电路400包括电荷泵控制电路432和负电荷泵412。
在实施方案中，电荷泵控制电路432包括第一比较器406、逻辑门408、开关设备(或第一开关设备)423和电阻器421。电荷泵控制电路432接收供电电压VSUPPLY、第一参考电压VREF1和反馈信号FB并将激活信号AT输出到负电荷泵412。
第一比较器406具有连接到第一路径418的正极端子和连接到第二路径420的负极端子。第一比较器406将供电电压VSUPPLY与第一参考电压VREF1进行比较，并将指示比较结果的第一输入信号IN1输出到逻辑门408。第一参考电压VREF1具有足够高的电平，使得输出驱动器(例如，图1的输出驱动器130)执行预定操作(例如，同步操作、下拉操作等等)中的一个或多个预定操作。在实施方案中，第一参考电压VREF1的电平在2.5V至3V的范围内。
第一开关设备423根据从负电荷泵412接收的反馈信号FB而接通或关断，并且下拉或上拉在连接到电阻器421的第一端部的节点419(即，第一节点N1)处的电压的电平。与第一节点N1处的电压对应的第二输入信号IN2根据反馈信号FB指示第一逻辑值(例如，逻辑高值)或第二逻辑值(例如，逻辑低值)。
在实施方案中，开关设备423是具有负阈值电压的耗尽型n沟道MOSFET晶体管。在此类实施方案中，开关设备423的漏极连接到电阻器421的第一端部，开关设备423的源极连接到地，并且开关设备423的栅极耦接到负电荷泵412。
当开关设备423接通时，开关设备423下拉电阻器421的第一端部处的电压电平，并且因此第二输入信号IN2指示逻辑低值。当开关设备423关断时，在电阻器421的第一端部处的电压电平变为与供电电压VSUPPLY的电平基本上相等，并且因此第二输入信号IN2指示逻辑高值。
逻辑门408根据第一输入信号IN1和第二输入信号IN2输出激活信号AT。在实施方案中，逻辑门408是具有一个反相输入的逻辑或门，并且反相输入接收第一输入信号IN1。因此，当第一输入信号IN1具有逻辑高值并且第二输入信号IN2具有逻辑低值时，逻辑门408输出使负电荷泵412激活的指示逻辑低值的激活信号AT。否则，逻辑门408输出使负电荷泵412禁用的指示逻辑高值的激活信号AT。
虽然图4中示出的下拉电路410包括具有一个反相输入的逻辑或门408，但是本公开的实施方案不限于此。在一个实施方案(未示出)中，第一比较器406具有连接到第二路径420的正极端子和连接到第一路径418的负极端子。在此类实施方案中，逻辑门408是没有反相输入的或门，并且因此当第一输入信号IN1和第二输入信号IN2指示逻辑低值时，输出指示逻辑低值的激活信号AT。否则，逻辑门408输出指示逻辑高值的激活信号AT。
负电荷泵412包括振荡器442、第一电容元件403、第二电容元件405、第三电容元件407和第四电容元件409、第一二极管411、第二二极管413、第三二极管415和第四二极管417、节点441(即，第二节点N2)、以及节点416(即，输出节点ON)。以下将参考图6A至图6E以及图3和图4更详细地描述负电荷泵412的操作。
图6A至图6E示出了根据实施方案的与图4的负电荷泵412的操作有关的分布图。具体地说，图6A示出了供电电压VSUPPLY的分布图602；图6B示出了在第一节点N1处的电压VN1的分布图604；图6C示出了在第二节点N2处的电压VN2的分布图606；图6D示出了在输出节点ON处的电压VON的分布图608；图6E示出了输出驱动器(例如，图1的输出驱动器130、图2的输出驱动器200或图3的输出驱动器300)的输出电压的分布图610。
在第一时间间隔t1期间，供电电压VSUPPLY的电平低于第一参考电压VREF1的电平，并且因此第一比较器406输出指示逻辑低值的第一输入信号IN1。由于第一开关设备423具有负阈值电压，因此第一开关设备423接通，并且下拉第一节点N1处的电压VN1，如图6B所示。因此，与第一节点N1处的电压VN1对应的第二输入信号IN2表示低逻辑值。逻辑门408对第一信号IN1和第二输入信号IN2的反相版本执行或运算，并且输出使负电荷泵412禁用的指示逻辑高值的激活信号AT。由于负电荷泵412没有进行操作，如图6D所示，在输出节点ON处的电压VoN基本上保持不变。在输出节点ON处的电压VON大于耦接到输出节点ON的第二开关设备(例如，图3的开关设备330)的负阈值电压，并且因此第二开关设备接通。
在实施方案中，在第一时间间隔t1期间，在输出节点ON处的控制电压CNTR基本上等于0V。在此类实施方案中，控制电压CNTR被施加到该开关设备的栅极，并且因此流过开关设备的漏极-源极电流IDS的量是由以下等式表示：
在以上等式中，k′n表示开关设备的工艺跨导参数，W表示在开关设备中的沟道的宽度，L表示在开关设备中的沟道的长度，并且Vt表示开关设备的阈值电压。当外部MOSFET开关(例如，图1的开关150)的栅极被连接到开关设备的漏极时，漏极-源极电流IDS可以用于下拉外部MOSFET开关的栅极电压。如以上等式所指示，可通过调节开关设备的设计参数(例如，宽长比W/L)来改变漏极-源极电流IDS的量。
在第二时间间隔t2期间，供电电压VSUPPLY的电平超过第一参考电压VREF1的电平，并且因此第一比较器406输出指示逻辑高值的第一输入信号IN1。由于第一开关设备423保持为导电以下拉第一节点N1处的电压VN1，因此第二输入信号IN2指示逻辑低值。由于第一输入信号IN1具有逻辑高值并且第二输入信号N2具有逻辑低值，因此逻辑门408(例如，具有一个反相输入的或门)输出使负电荷泵412激活的指示逻辑低值的激活信号AT。因此，负电荷泵412产生在第四电容器C4上的负电压。
当振荡器442接收指示逻辑低值的激活信号AT时，振荡器442生成周期性的且振荡的信号。当振荡器442的输出信号指示逻辑高值时，第一二极管411和第三二极管415接通。因此，第一电容器403的第一端部连接到第一二极管411的第一端部和第二电容器405的第一端部。第二电容器405的第二端部连接到第三二极管415的第一端部，并且第三二极管415的第二端部连接到第三电容器407的第一端部。第三电容器407的第二端部和第一二极管411的第二端部连接到地。当振荡器442的指示逻辑高值的输出信号被施加到第一电容器403的第二端部时，第二电容器405被充电使得第二电容器405的第二端部具有第一负电压，并且第三电容器407被充电使得第三电容器407的第一端部具有与第二节点N2处的电压VN2对应的第二负电压。
随后，当振荡器442的输出信号指示逻辑低值时，第二二极管413和第四二极管417接通。第一电容器403的第一端部被连接到第二电容器405的第一端部，并且通过第二二极管D2来耦接到第三电容器407的第一端部。第二电容器405的第二端部通过第四二极管417来耦接到第四电容器409的第一端部。第四电容器409的第二端部连接到地。当振荡器442的指示逻辑低值的输出信号被施加到第一电容器403的第二端部时，第二电容器405被充电使得第二电容器405的第二端部相较于在输出信号指示逻辑高值时变为更负，并且第四电容器409被充电使得第四电容器409的第一端部具有与输出节点ON处的电压VON对应的第三负电压。
因此，随着来自振荡器442的输出信号的周期数量增加，在第二节点N2处的电压VN2和在输出节点ON处的电压VoN减小，如图6C和图6D所示。在第二时间间隔t2结束时，在第二节点N2处的电压VN2变为足够负的，以关断第一开关设备423，并且在输出节点ON处的电压VoN具有的绝对量值基本上为在第二节点N2处的电压VN2的绝对量值的两倍大。由于在输出节点ON处的电压VoN具有比在第二节点N2处的电压VN2更负的值，因此当第一开关设备423关断时，在输出节点ON处的电压VON低至足以关断连接到输出节点ON的第二开关设备(例如，图3的开关设备330)。因此，可不要求第一开关设备423和第二开关设备之间的精确匹配，从而产生制造第一开关设备423和第二开关设备的足够设计余量。
在第一时间间隔t1和第二时间间隔t2期间，在输出节点ON处的电压VON不是足够低的，以致无法关断连接到输出节点ON的第二开关设备(例如，图3的开关设备330)。因此，第二开关设备保持接通并下拉外部MOSFET设备(例如，图2的MOSFET开关250)的栅极电压，从而防止过早将其接通，过早接通将会造成电流泄漏和功率损耗。
在第三时间间隔t3期间，第一开关设备423保持关断并且不导电。在第一节点N1处的电压VN1上拉，如图6B所示，并且因此第二输入信号IN2指示逻辑高值。由于第一输入信号IN1也指示了逻辑高值，因此逻辑门408输出指示逻辑高值的激活信号AT，从而停止负电荷泵412的操作。
参考图6A、图6D和图6E，在第一时间间隔t1期间，供电电压VSUPPLY的电平低于第一参考电压VREF1的电平，输出驱动器(例如，图2的输出驱动器200或图3的输出驱动器300)下拉外部MOSFET设备(例如，图2的MOSFET开关250)的栅极电压，并且外部MOSFET设备处于断电模式。在第二时间间隔t2期间，第二开关设备保持接通，并且输出驱动器继续下拉外部MOSFET设备的栅极电压，并且外部MOSEFT设备处于中间模式。在实施方案中，包括下拉电路(例如，下拉电路310、400)的输出驱动器下拉外部MOSFET设备的栅极的电压电平，以防止过早接通外部MOSFET设备，例如，在外部MOSFET设备处于断电模式或中间模式时。
在第三时间间隔t3期间，输出驱动器停止下拉外部MOSFET设备的栅极电压，并且MOSFET设备会转变到通电模式。在第四时间间隔t4期间，输出驱动器通过焊盘(例如，图2的第一焊盘204)将驱动信号(例如，图1的输入信号IS)提供到外部MOSFET设备(例如，图2的MOSFET开关250)的栅极，并且MOSFET设备处于通电模式。在实施方案中，外部MOSFET设备用作同步整流器(SR)功率稳压器中的电源开关。
图5示出了根据实施方案的下拉电路500，该下拉电路500适合用作图3的下拉电路310。下拉电路500包括电荷泵控制电路532和负电荷泵512。
在实施方案中，电荷泵控制电路532包括第一比较器506、逻辑门508和第二比较器514。电荷泵控制电路532接收供电电压VSUPPLY、第一参考电压VREF1和第二参考电压VREF2，并且将激活信号AT输出到负电荷泵512。
第一比较器506具有连接到第一路径518的正极端子和连接到第二路径520的负极端子。第一比较器506将供电电压VSUPPLY与第一参考电压VREF1进行比较，并将指示比较结果的第一输入信号IN1输出到逻辑门508。
第二比较器514具有连接到第三路径524的正极端子和连接到第四路径522的负极端子。第二比较器514将控制信号(或控制电压)CNTR与第二参考电压VRFF2进行比较，并将指示比较结果的第二输入信号IN2输出到逻辑门508。第二参考电压VREF2具有与开关设备(例如，图3的开关设备330)的阈值电压基本上相等的电平。
逻辑门508根据第一输入信号IN1和第二输入信号IN2输出激活信号AT。在实施方案中，逻辑门508是逻辑与门，并且因此当第一输入信号IN1和第二输入信号IN2指示逻辑高值时，输出使负电荷泵512激活的指示第一逻辑值(例如，逻辑高值)的激活信号AT。否则，逻辑门508输出使负电荷泵512禁用的指示第二逻辑值(例如，逻辑低值)的激活信号AT。
负电荷泵512包括振荡器542、第一电容元件503、第二电容元件505、第三电容元件507和第四电容元件509、第一二极管511、第二二极管513、第三二极管515和第四二极管517、以及节点516(即，输出节点ON)。负电荷泵512将控制信号CNTR输出到开关设备(例如，图3的开关设备330)，该开关设备执行下拉操作。负电荷泵512还将控制信号CNTR作为反馈信号FB通过第三路径524来输出到第二比较器514的正极端子。
在第一时间间隔期间，供电电压VSUPPLY的电平低于第一参考电压VREF1的电平，并且因此第一比较器506输出指示逻辑低值的第一输入信号IN1。控制电压CNTR高于作为开关设备(例如，图3的开关设备330)的负阈值电压的第二参考电压VREF2，并且因此第二比较器514输出指示逻辑高值的第二输入信号IN2。逻辑门508对第一输入信号IN1和第二输入信号IN2执行与运算，并且因此输出使负电荷泵512禁用的指示逻辑低值的激活信号AT。
在第二时间间隔期间，供电电压VSUPPLY的电平超过第一参考电压VREF1的电平，并且因此第一比较器506输出指示逻辑高值的第一输入信号IN1。由于第二比较器514输出指示逻辑高值的第二输入信号IN2，因此逻辑门508输出使负电荷泵512激活的指示逻辑高值的激活信号AT。因此，负电荷泵512产生在第四电容器C4上的负电压。负电荷泵512增加负电压的绝对量值，直至在输出节点ON处的控制电压CNTR变为小于第二参考电压VREF2。负电荷泵512的操作是类似于以上参考图4和图6A至图6E而描述的负电荷泵412的操作，并且因此为了简洁起见，在本文中将会省略对负电荷泵512的操作的详细描述。
在第一时间间隔和第二时间间隔期间，在输出节点ON处的控制电压CNTR不是足够低的，以致无法关断具有连接到输出节点ON的栅极的开关设备(例如，图3的开关设备330或图2的开关设备230)。因此，开关设备保持接通并且下拉具有栅极的外部MOSFET(例如，图2的MOSFET开关250)的栅极电压，该栅极连接到开关设备的漏极。
在第三时间间隔期间，在输出节点ON处的控制电压CNTR小于作为具有连接到输出节点ON的栅极的开关设备的阈值电压的第二参考电压VREF2的电平，并且开关设备关断而且变为不导电的。因此，开关设备停止下拉外部MOSFET的栅极电压。因此，当开关设备不执行下拉操作时，流过开关设备的泄漏电流的量小于流过常规的下拉电阻器的电流的量，从而造成根据实施方案的输出驱动器的功耗变少。
图7是根据实施方案的流程图700，其示出了由输出驱动器执行的方法。在实施方案中，输出驱动器包括开关设备(例如，图2的开关设备230)和下拉电路(例如，图2的下拉电路210)，并且开关设备包括耦接到电源开关(例如，图2的MOSFET开关250)的栅极的节点。
在S710处，输出驱动器下拉在耦接到电源开关的栅极的节点(例如，图2的第一节点242)处的电压的电平，以防止在电源开关并未处于通电模式时过早接通电源开关。例如，输出驱动器在电源开关处于与第一时间间隔(例如，图6A的第一时间间隔t1)对应的断电模式时和在电源开关处于与第二时间间隔(例如，图6A的第二时间间隔t2)对应的中间模式时使用开关设备下拉该栅极电压的电平。在实施方案中，开关设备是耗尽型NMOSFET，并且在第一时间间隔和第二时间间隔期间关断。
在S750处，在电源开关转变到或处于通电模式时，输出驱动器使用下拉电路关断开关设备。例如，输出驱动器在第三时间间隔(例如，图6A的第三时间间隔t3)和第四时间间隔(例如，图6A的第四时间间隔t4)期间关断开关设备。在实施方案中，下拉电路输出控制电压(例如，图2的控制信号CNTR)，该控制电压基本上等于或小于开关设备的阈值电压，以关断开关设备。
在S790，输出驱动器使用来自下拉电路的不同部分来输出驱动信号(例如，图1的输入信号IS)，以驱动电源开关。例如，输出驱动器在第四时间间隔(例如，图6A的第四时间间隔t4)期间根据驱动信号使电源开关接通或关断。
本公开的实施方案包括电子设备，该电子设备包括封装设备，该封装设备被配置为执行本文中描述的操作中的一个或多个操作。然而，实施方案不限于此。
本公开涉及输出驱动器电路。在实施方案中，输出驱动器包括：开关设备，所述开关设备具有耦接到电源开关的栅极的第一节点并下拉该电源开关的栅极的电压电平，以防止过早接通电源开关；和下拉电路，所述下拉电路耦接到所述开关设备并阻止接通所述开关设备，以防止过早接通电源开关。
在实施方案中，开关设备包括耗尽型n沟道金属氧化物半导体场效应晶体管，该耗尽型n沟道金属氧化物半导体场效应晶体管具有耦接到第一节点的漏极，其中下拉电路在电源开关处于或过渡到通电模式时关断开关设备。
在实施方案中，其中下拉电路包括：控制电路，所述控制电路基于供电电压、第一参考电压和反馈信号生成激活信号；和负电荷泵，所述负电荷泵根据激活信号生成控制信号并将该控制信号输出到开关设备。
在实施方案中，反馈信号是控制信号，并且控制电路包括：第一比较器，所述第一比较器将供电电压与第一参考电压进行比较，以输出第一输入信号；第二比较器，所述第二比较器将反馈信号与第二参考电压进行比较，以输出第二输入信号；和逻辑门，所述逻辑门对第一输入信号和第二输入信号执行逻辑运算，以输出激活信号。
在实施方案中，电源开关在供电电压小于第一参考电压时处于断电模式，并且电源开关在断电模式与通电模式之间的时间间隔处处于中间模式，并且其中通过开关设备防止过早接通电源开关涉及在断电模式和中间模式期间保持电源开关断开。
在实施方案中，逻辑门是逻辑与门，并且其中逻辑门在电源开关处于中间模式时输出指示逻辑高值的激活信号，并且在电源开关处于断电模式或通电模式时输出指示逻辑低值的激活信号。
在实施方案中，开关设备是第一开关设备，并且控制电路包括：第一比较器，所述第一比较器将供电电压和第一参考电压进行比较，以输出第一输入信号；第二开关设备，所述第二开关设备耦接在第二节点和地之间，并接收反馈信号，在第二节点处的电压与第二输入信号对应；电阻器，所述电阻器耦接在供电电压和第二节点之间；和逻辑门，所述逻辑门对第一输入信号的反相版本和第二输入信号执行逻辑运算，以输出激活信号。
在实施方案中，电源开关在供电电压小于第一参考电压时处于断电模式，并且电源开关在断电模式与通电模式之间的时间间隔处处于中间模式，并且其中逻辑门在电源开关处于中间模式时输出指示逻辑低值的激活信号，并且在电源开关处于断电模式或通电模式时输出指示逻辑高值的激活信号。
在实施方案中，控制信号是控制电压，并且其中在负电荷泵被激活信号激活的时间间隔期间，负电荷泵将控制电压减小至直至控制电压变为与开关设备的阈值电压基本上相等。
在实施方案中，驱动装置包括：控制器；和输出驱动器，该输出驱动器包括：开关设备，所述开关设备具有耦接到电源开关的栅极的第一节点，并下拉该电源开关的栅极的电压电平，以防止过早接通电源开关；和下拉电路，所述下拉电路耦接到开关设备，并且阻止接通开关设备，以防止过早接通电源开关。
A1.本公开的实施方案包括输出驱动器，该输出驱动器包括：
开关设备，该开关设备具有耦接到电源开关的栅极的第一节点，并下拉该电源开关的栅极的电压电平，以防止过早接通电源开关；和
下拉电路，该下拉电路耦接到开关设备，并阻止接通开关设备，以防止过早接通电源开关。
A2.根据A1所述的输出驱动器，其中开关设备包括耗尽型n沟道金属氧化物半导体场效应晶体管，该耗尽型n沟道金属氧化物半导体场效应晶体管具有耦接到第一节点的漏极，并且
其中下拉电路在电源开关处于或过渡到通电模式时关断开关设备。
A3.根据A2所述的输出驱动器，其中下拉电路包括：
控制电路，该控制电路基于供电电压、第一参考电压和反馈信号生成激活信号；和
负电荷泵，该负电荷泵根据激活信号生成控制信号并将该控制信号输出到开关设备。
A4.根据A3所述的输出驱动器，其中开关设备是第一开关设备，并且其中控制电路包括：
第一比较器，该第一比较器将供电电压与第一参考电压进行比较，以输出第一输入信号；
第二开关设备，该第二开关设备耦接在第二节点和地之间，并接收反馈信号，在该第二节点处的电压与第二输入信号对应；
电阻器，该电阻器耦接在供电电压和第二节点之间；和
逻辑门，该逻辑门对第一输入信号和第二输入信号的反相版本执行逻辑运算，以输出激活信号。
A5.根据A4所述的输出驱动器，其中负电荷泵使得控制信号的绝对量值在中间模式结束时基本上为反馈信号的绝对量值的两倍大。
A6.根据A5所述的输出驱动器，其中第二开关设备是耗尽型n沟道金属氧化物半导体场效应晶体管。
A7.根据A5所述的输出驱动器，其中负电荷泵包括：
振荡器，该振荡器耦接到逻辑门并且在第二时间间隔期间生成振荡信号；
第一电容器，该第一电容器耦接到该振荡器；
第一二极管，该第一二极管耦接在第一电容器和地之间；
第二二极管，该第二二极管耦接在第一电容器和第三节点之间，该第三节点耦接到第二开关设备的栅极；
第二电容器，该第二电容器耦接到第二二极管；
第三二极管，该第三二极管耦接在第二电容器和第三节点之间；
第三电容管，该第三电容管耦接在第三节点和地之间；
第四电容器，该第四电容器耦接在第四节点和地之间，在该第四节点处的电压对应于控制信号；以及
第四二极管，该第四二极管耦接在第二电容器和第四节点之间。
A8.根据A3所述的输出驱动器，其中该输出驱动器包括在控制器中，该控制器在封装中。
B1.本公开的实施方案包括用于控制输出驱动器的方法，该方法包括：
下拉第一节点处的电压的电平，以防止过早接通耦接到输出驱动器的电源开关，该第一节点耦接到开关设备和电源开关的栅极；
使用下拉电路关断开关设备；以及
将驱动信号输出到电源开关。
B2.根据B1所述的方法，其中开关设备是耗尽型n沟道金属氧化物半导体场效应晶体管，该耗尽型n沟道金属氧化物半导体场效应晶体管具有耦接到第一节点的漏极，该方法还包括：
基于供电电压、第一参考电压和反馈信号来生成激活信号；以及
根据激活信号来生成控制信号并且将该控制信号输出到开关设备。
B3.根据B2所述的方法，还包括：
在电源开关处于断电模式时，将供电电压的电平增大至直至供电电压的电平变为与第一参考电压的电平基本上相等。
B4.根据B2所述的方法，其中反馈信号是控制信号，该方法还包括：
将供电电压与第一参考电压进行比较，以输出第一输入信号；
将反馈信号与第二参考电压进行比较，以输出第二输入信号；以及
对第一输入信号和第二输入信号执行逻辑运算，以输出激活信号。
B5.根据B2所述的方法，其中开关设备是第一开关设备，该方法还包括：
将供电电压和第一参考电压进行比较，以输出第一输入信号；
根据反馈信号使用第二开关设备来生成第二输入信号；以及
对第一信号和第二输入信号的反相版本执行逻辑运算，以输出激活信号。
B6.根据B5所述的方法，其中电源开关在供电电压小于第一参考电压时处于断电模式，并且电源开关在断电模式与通电模式之间的时间间隔处处于中间模式，该方法还包括：
使控制信号的绝对量值在中间模式结束时基本上为反馈信号的绝对量值的两倍大。
本公开的各方面已结合其作为示例而提出的特定实施方案进行描述。在不背离以下阐述的权利要求书的范围的情况下，可以做出如本文阐述的实施方案的许多替代、修改和变化。因此，如本文阐述的实施方案旨在是说明性的而非限制性的。

Claims (9)

1.一种输出驱动器，其特征在于，所述输出驱动器包括：
开关设备，所述开关设备具有耦接到电源开关的栅极的第一节点，并下拉所述电源开关的所述栅极的电压电平以防止过早接通所述电源开关；和
下拉电路，所述下拉电路耦接到所述开关设备，并控制所述开关设备以防止过早接通所述电源开关。
2.根据权利要求1所述的输出驱动器，其中所述下拉电路保持接通所述开关设备以防止过早接通所述电源开关。
3.根据权利要求2所述的输出驱动器，其中所述电源开关是n沟道金属氧化物半导体场效应晶体管。
4.根据权利要求1所述的输出驱动器，其中所述开关设备包括耗尽型n沟道金属氧化物半导体场效应晶体管，所述耗尽型n沟道金属氧化物半导体场效应晶体管具有耦接到所述第一节点的漏极，以及
其中所述下拉电路在所述电源开关处于或过渡到通电模式时关断所述开关设备。
5.根据权利要求4所述的输出驱动器，其中所述下拉电路包括：
控制电路，所述控制电路基于供电电压、第一参考电压和反馈信号来生成激活信号；和
负电荷泵，所述负电荷泵根据所述激活信号来生成控制信号并将所述控制信号输出到所述开关设备。
6.根据权利要求5所述的输出驱动器，其中所述反馈信号是所述控制信号，并且
其中所述控制电路包括：
第一比较器，所述第一比较器将所述供电电压和所述第一参考电压进行比较以输出第一输入信号；
第二比较器，所述第二比较器将所述反馈信号和第二参考电压进行比较以输出第二输入信号；和
逻辑门，所述逻辑门对所述第一输入信号和所述第二输入信号执行逻辑运算以输出所述激活信号。
7.根据权利要求6所述的输出驱动器，其中所述电源开关在所述供电电压小于所述第一参考电压时处于断电模式，并且所述电源开关在所述断电模式和所述通电模式之间的时间间隔处处于中间模式，并且
其中通过所述开关设备防止过早接通所述电源开关涉及在所述断电模式和所述中间模式期间保持所述电源开关断开。
8.根据权利要求5所述的输出驱动器，其中所述开关设备是第一开关设备，并且
其中所述控制电路包括：
第一比较器，所述第一比较器将所述供电电压和所述第一参考电压进行比较以输出第一输入信号；
第二开关设备，所述第二开关设备耦接在第二节点和地之间并接收所述反馈信号，在所述第二节点处的电压与第二输入信号对应；
电阻器，所述电阻器耦接在所述供电电压和所述第二节点之间；和
逻辑门，所述逻辑门对所述第一输入信号的反相版本和所述第二输入信号执行逻辑运算以输出所述激活信号。
9.根据权利要求8所述的输出驱动器，其中所述电源开关在所述供电电压小于所述第一参考电压时处于断电模式，并且所述电源开关在所述断电模式与所述通电模式之间的时间间隔处处于中间模式，并且
其中所述逻辑门在所述电源开关处于所述中间模式时输出指示逻辑低值的所述激活信号，并且在所述电源开关处于所述断电模式或所述通电模式时输出指示逻辑高值的所述激活信号。
CN201820607529.3U 2016-07-20 2017-07-20 输出驱动器 Active CN209419591U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/214,750 US10270440B2 (en) 2016-07-20 2016-07-20 Output driver having pull-down capability
US15/214,750 2016-07-20
CN201720879866.3U CN207427111U (zh) 2016-07-20 2017-07-20 输出驱动器和驱动装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201720879866.3U Division CN207427111U (zh) 2016-07-20 2017-07-20 输出驱动器和驱动装置

Publications (1)

Publication Number Publication Date
CN209419591U true CN209419591U (zh) 2019-09-20

Family

ID=60988946

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201720879866.3U Active CN207427111U (zh) 2016-07-20 2017-07-20 输出驱动器和驱动装置
CN201820607529.3U Active CN209419591U (zh) 2016-07-20 2017-07-20 输出驱动器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201720879866.3U Active CN207427111U (zh) 2016-07-20 2017-07-20 输出驱动器和驱动装置

Country Status (3)

Country Link
US (2) US10270440B2 (zh)
CN (2) CN207427111U (zh)
TW (2) TWI675552B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11831307B2 (en) * 2018-08-08 2023-11-28 Inventchip Technology Co., Ltd. Power switch drive circuit and device
TWI705335B (zh) * 2018-10-15 2020-09-21 新唐科技股份有限公司 積體電路、匯流排系統以及其控制方法
TWI719633B (zh) * 2019-09-12 2021-02-21 新唐科技股份有限公司 積體電路、匯流排系統及排程方法
US11057029B2 (en) * 2019-11-25 2021-07-06 Silicon Laboratories Inc. Gate driver with integrated miller clamp
US10917081B1 (en) 2020-03-11 2021-02-09 Silicon Laboratories Inc. Adjustable soft shutdown and current booster for gate driver
US11362646B1 (en) 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
CN115549441A (zh) * 2021-06-30 2022-12-30 纳维达斯半导体有限公司 关断电路和功率转换器
US11855635B2 (en) 2021-06-30 2023-12-26 Navitas Semiconductor Limited Transistor DV/DT control circuit
US20230010835A1 (en) * 2021-07-08 2023-01-12 Novatek Microelectronics Corp. Output circuit and related control method with pumping compensation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW351013B (en) * 1997-01-17 1999-01-21 Ind Tech Res Inst An initial reset circuit having an extended signal length and reduced stable power consumption
US7236003B2 (en) * 2005-09-29 2007-06-26 Texas Instruments Incorporated H-bridge circuit with shoot through current prevention during power-up
US9231583B2 (en) * 2011-06-14 2016-01-05 Merus Audio Aps Power transistor gate driver
EP2651035B1 (en) * 2012-04-11 2017-05-03 Imec Low voltage drop unidirectional smart bypass elements
US9692408B2 (en) * 2012-12-21 2017-06-27 Gan Systems Inc. Devices and systems comprising drivers for power conversion circuits
US9391519B2 (en) * 2014-05-29 2016-07-12 Analog Devices Global Low quiescent current pull-down circuit
US9584115B2 (en) * 2014-06-17 2017-02-28 Texas Instruments Incorporated Duty cycle-controlled load switch
CN105811759B (zh) * 2014-12-29 2019-04-02 登丰微电子股份有限公司 电源供应装置

Also Published As

Publication number Publication date
US20190207603A1 (en) 2019-07-04
US10270440B2 (en) 2019-04-23
CN207427111U (zh) 2018-05-29
US20180026629A1 (en) 2018-01-25
TWI739223B (zh) 2021-09-11
TWI675552B (zh) 2019-10-21
TW201817168A (zh) 2018-05-01
US10812066B2 (en) 2020-10-20
TW202015337A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
CN209419591U (zh) 输出驱动器
CN104836421B (zh) 一种开关电源的供电电路和供电方法
CN201252479Y (zh) 在开关调节器中减少启动时间的装置及系统
CN103580506B (zh) 开关电源及电源控制芯片
US9148054B2 (en) Voltage regulators with kickback protection
CN102097928B (zh) 一种应用于ac/dc转换器的高压启动电路
CN106329959B (zh) 高压自供电电路
US20140266091A1 (en) Voltage Regulators with Load-Dependent Bias
CN112910250B (zh) 一种电子设备及其控制方法
CN100539419C (zh) 栅极驱动电路
CN103729007A (zh) 具有软启动控制电路的线性稳压源
CN103715870B (zh) 电压调整器及其谐振栅驱动器
WO2022161395A1 (zh) 一种电子设备及其控制方法
WO2022161345A1 (zh) 一种电子设备及其控制方法
CN209608544U (zh) 一种高压启动电路
CN103631298A (zh) 线性稳压源
WO2024021695A1 (zh) 一种电源管理芯片
TW201618446A (zh) 動態驅動能力調節的電源控制裝置
US9698666B2 (en) Power supply and gate driver therein
CN105871184A (zh) 一种超高精度过功率补偿电路
WO2021036740A1 (zh) 一种llc电源控制电路和电源控制装置
CN203747634U (zh) 一种低功耗功率管驱动电路
CN104253594B (zh) 充电模块、驱动电路及驱动电路的操作方法
CN104703356A (zh) 一种智能同步整流的非隔离降压型led驱动电路
CN103187874A (zh) 具有降压调节能力的升压转换器及其降压调节方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant