CN115549441A - 关断电路和功率转换器 - Google Patents

关断电路和功率转换器 Download PDF

Info

Publication number
CN115549441A
CN115549441A CN202110732707.1A CN202110732707A CN115549441A CN 115549441 A CN115549441 A CN 115549441A CN 202110732707 A CN202110732707 A CN 202110732707A CN 115549441 A CN115549441 A CN 115549441A
Authority
CN
China
Prior art keywords
transistor
voltage
circuit
gate
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110732707.1A
Other languages
English (en)
Inventor
周松明
刘涛
费瑞霞
V·西诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Navidas Semiconductor Co ltd
Original Assignee
Navidas Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Navidas Semiconductor Co ltd filed Critical Navidas Semiconductor Co ltd
Priority to CN202110732707.1A priority Critical patent/CN115549441A/zh
Priority to US17/853,740 priority patent/US11855635B2/en
Priority to TW111124268A priority patent/TWI824590B/zh
Priority to US17/853,743 priority patent/US20230006538A1/en
Publication of CN115549441A publication Critical patent/CN115549441A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本公开提供了一种关断电路和功率转换器，并且涉及功率转换器技术领域。具体实施方式包括：电路系统，所述电路系统被布置为将晶体管的栅极端子处的电压从导通电压改变为关断电压，所述电路系统包括：第一电路，所述第一电路被布置为相对于时间以第一电压速率将所述栅极端子处的所述电压从所述导通电压改变为第一中间电压；以及第二电路，所述第二电路被布置为相对于时间的以第二电压速率将所述栅极端子处的所述电压从所述第一中间电压改变为第二中间电压；其中所述第一速率比所述第二速率更快。

Description

关断电路和功率转换器
技术领域
所描述的实施例总体上涉及功率转换器，并且更具体地，本实施例涉及用于采用氮化镓(GaN)晶体管的功率转换器的关断电路。
附图说明
图1是根据本公开的实施例的具有关断电路的功率转换器的简化示意图；
图2是根据本公开的实施例的图1中所示的关断电路的示意图；
图3示出了图1中所示的GaN功率晶体管的作为时间函数的栅极电压的图形；以及
图4示出了图1中所示的GaN功率晶体管的作为时间函数的栅极电压、漏极电压和源极电压的图形；
图5示出了根据本公开的实施例的关断控制电路；
图6示出了时序图，该时序图显示出图5的关断控制电路中功率晶体管的作为时间函数的栅极和漏极电压；
图7示出了与操作图5中所示的晶体管关断控制电路的方法相关联的步骤；
图8示出了根据本公开的实施例的关断控制电路；
图9示出了时序图，该时序图显示出图8的关断控制电路中功率晶体管的最为时间函数的栅极和漏极电压；以及
图10示出了根据本公开的实施例的关断控制电路。
具体实施方式
本文公开的电路和相关技术通常涉及采用一个或多个氮化镓(GaN)设备的功率转换电路。更具体地，本文公开的电路、设备和相关技术涉及采用GaN功率开关的功率转换器电路，其中关断电路可用于控制和优化GaN功率开关的关断，从而改善功率转换器的电磁干扰(EMI)性能。在一些实施例中，当外部硅控制器栅极驱动器用于驱动GaN功率开关时，关断电路可以控制可能存在的过度振铃。在各种实施例中，关断电路可以降低GaN功率开关的作为时间函数(dv/dt)的漏极电压的高变化速率，并防止GaN功率开关在保持关断状态时导通。本文描述了各种发明实施例，包括方法、过程、系统、设备等。
现在将参照形成说明书的一部分的附图描述几个说明性实施例。随后的描述仅提供实施例，并不旨在限制本公开的范围、适用性或配置。相反，随后对实施例的描述将为本领域技术人员提供实现一个或多个实施例的使能描述。应当理解，在不脱离本公开的精神和范围的情况下，可以对元件的功能和布置进行各种改变。在以下描述中，出于解释的目的，阐述了具体细节，以便提供对某些发明实施例的透彻理解。然而，显而易见的是，没有这些具体细节也可以实施各种实施例。附图和描述不是限制性的。词语“示例”或“示例性的”在本文用来表示“用作示例、实例或说明”。本文中描述为“示例性”或“示例”的任何实施例或设计不一定被解释为比其他实施例或设计更优选或更有利。
图1描绘了根据本公开的一些实施例的功率转换器电路的说明性呈现，诸如 AC-DC反激式功率转换器电路100。如图1中所示，AC-DC反激式功率转换器电路 100可以包括GaN功率晶体管102。AC-DC转换器可以进一步包括输入电路108、变压器110和输出电路112。输入电路108可以调节通用输入电压，并将其馈送到变压器110的初级侧。转换器电路100还可以包括驱动GaN功率晶体管102的控制器 IC 114。控制器IC 114可以向GaN功率晶体管102的栅极106提供栅极驱动电压。在一些实施例中，关断电路104可以控制GaN功率晶体管102的关断行为。当GaN 晶体管102关断时，可以采用关断电路104来减少GaN功率晶体管102的漏极-源极电流中的过度振铃，从而改善功率转换器电路100的EMI性能。GaN功率晶体管的关断速度比硅功率晶体管快得多，因此，如果没有对GaN功率晶体管的适当控制， GaN功率晶体管的快速关断会因电路板固有的寄生电感而导致过度振铃。控制器IC 114可以在节点118向关断电路104提供下拉(PD)电压，关断电路104可以使用该下拉电压来控制GaN功率晶体管102的栅极电压。在各种实施例中，关断电路104 可以形成在与GaN功率晶体管102相同的管芯中，而在其他实施例中，关断电路可以形成为与控制器IC 114相同的管芯的部分。在一些实施例中，控制器IC 114可以形成在硅衬底中。
为了更好地理解根据本公开的关断电路的特征和方面，通过讨论根据本公开的实施例的关断电路的一个特定实施方式，在以下部中分提供了本公开的进一步文本。这些实施例仅作为示例，并且其他实施例可以用于其他功率转换器电路，诸如但不限于采用GaN功率设备的DC-DC功率转换器。
现在参照图2，示出了功率转换器电路100的关断电路104的更详细视图。关断电路104可以包括三段：第一段240，其包括可以连接在GaN功率晶体管102的栅极106和地之间的晶体管202；第二段208，其包括晶体管204和二极管连接的晶体管206，其中晶体管204和晶体管206可以共源共栅配置布置；以及第三段242，其可以包括下拉晶体管214及其栅极驱动电路210。关断电路的三段配置可以减轻GaN 功率晶体管102关断期间的EMI发射，而不牺牲性能或增加显著的管芯尺寸。在一些实施例中，当下拉信号118(PD_GaN)变高时，第一段晶体管202可以导通，并且可以提供GaN功率晶体管102的栅极106的恒定放电。当PD_GaN信号变高时，第二段晶体管204也可以导通。晶体管204可用于GaN功率晶体管102的栅极电压的快速放电。电阻器230可以用于为晶体管206的操作设置偏置点。在GaN功率晶体管102的关断期间，其栅极106上的电压可以被第二级下拉到高于地一个阈值电压以内。当PD_GaN变高时，第三段晶体管214也可以导通，但是由于电阻器224 (R1)和电容器222(C1)的存在，晶体管214的导通可以延迟时间常数R1C1。例如，R1C1延迟可以是10至20ns。受益于本公开，本领域普通技术人员可以理解，延迟值可以设置为任何合适的值。下面在图3中进一步描述关断期间栅极106的电压图。
晶体管214的尺寸可以设计为使得当GaN功率晶体管102的栅极106被下拉时，由于在GaN功率晶体管102的漏极处存在作为时间函数(dv/dt)的电压的高变化速率(即GaN功率晶体管102的漏极可以快速上升并具有过冲)，因此防止栅极106 再次变高。GaN功率晶体管102的栅极-漏极电容可以将漏极电压(其过冲至高侧) 耦合到其栅极电压，并使栅极电压变高(从低状态)以及使GaN功率晶体管重新导通。因此，晶体管214设计为可以克服GaN功率晶体管102的栅极-漏极电容，例如，晶体管214的尺寸可以设计为GaN功率晶体管102尺寸的7％到10％。晶体管214 的适当尺寸可以使晶体管214在关断期间将GaN功率晶体管102的栅极保持在低状态。受益于本公开，本领域普通技术人员可以理解，可以使用GaN功率晶体管102 和晶体管214的任何合适的尺寸比。
连接在晶体管214的栅极处的R1C1网络(电阻器224和电容器222)会增加晶体管214的关断延迟，当GaN功率晶体管的栅极106导通时，这可能导致击穿。为了解决这一击穿，二极管连接的晶体管218和晶体管216可以与电阻器224(R1)并联。晶体管218和晶体管216可用于使晶体管214的栅极快速放电，使得晶体管214 可快速关断，从而防止击穿。晶体管216的栅极可以由信号PD_GaN控制，并具有由电阻器232(R2)和电容器220(C2)增加的延迟。以这种方式，R2C2时间延迟可以使晶体管216的栅极处的电压保持在PD_GaN信号的值。例如，R2C2延迟的值可以是20到30ns。受益于本公开，本领域普通技术人员可以理解，延迟值可以设置为任何合适的值。
现在参照图3，示出了作为时间的函数的GaN功率晶体管102的栅极电压的示例图形300。更具体地，图形304示出了关断电路连接到其栅极的GaN功率晶体管 102的栅极电压，而图形302示出了具有单个下拉晶体管但没有关断电路的GaN功率晶体管102的栅极。在图形300中，栅极电压从6V下降到0V以关断晶体管102。如图形302中所示，在没有关断电路的情况下，GaN功率晶体管的栅极从高状态快速下降到低状态。这可能导致漏极-源极电流的振铃，并导致EMI发射。
图形304示出了当关断电路104连接到GaN功率晶体管的栅极106时，存在三个不同的部分。在第一部分310期间，栅极电压从导通状态电压316快速下降到第一中间电压318。这是由晶体管204的导通引起的。这种快速下降将延迟时间降至最低。在第二部分312期间，栅极电压以较慢的速率从第一中间电压318下降到第二中间电压320。通过将栅极电压保持在第一中间电压和第二中间电压之间，这种减速可以导致EMI的显著降低。第二部分中栅极电压的下降速率的减慢减缓了栅极的放电，从而减少了GaN功率晶体管的漏极-源极电流中的纹波。晶体管202可以设置 T1至T2之间的持续时间，其中晶体管202将栅极106上的电压保持在低状态。在第二部分312期间，栅极106的电压可以下降到晶体管206的一个阈值电压的值，因为晶体管206处于二极管连接配置，例如栅极106的电压可以从6V下降到大约1.5V。受益于本公开，本领域普通技术人员可以理解，晶体管206的初始栅极电压和阈值电压可以被调整到任何合适的值。在第三部分314中，在T2之后，dv/dt事件已经过去，并且栅极电压快速下降到低状态，并且可以被下拉晶体管214保持在低状态。下拉晶体管214可以防止GaN功率晶体管102的栅极再次变高，这可能是栅极106电容耦合到晶体管102的漏极造成的。如前所述，第三部分由下拉晶体管214 的导通控制，因为晶体管214在R1C1网络造成的时间延迟之后导通。关断期间GaN 功率晶体管的栅极电压的三级下降可以减少振铃并改善EMI，同时保持功率转换器100中的开关功率损耗低。
关断电路可以有效地减轻EMI发射，而不会显著增加管芯尺寸。例如，晶体管 206和晶体管204的尺寸可以是晶体管214尺寸的20％，晶体管202的尺寸可以是晶体管204尺寸的20％。受益于本公开，本领域普通技术人员可以理解，晶体管尺寸的比值可以是任何合适的尺寸。因此，关断电路的管芯面积可以最小。此外，关断电路不需要复杂或额外的控制信号，因此节省了管芯面积。另外，R1C1网络所消耗的管芯面积可以是最小的，例如，R1C1网络的延迟可以是10到20ns，这将使用小值的电阻器R1和电容器C1。受益于本公开，本领域普通技术人员可以理解，R1C1网络的时间延迟值以及电阻器R1和电容器C1的值可以是任何合适的值。如本领域普通技术人员进一步理解的，关断电路可以具有更少或更多的级数、关断速率、总关断时间以及可以不同于本文描述的其他特征。
现在参照图4，示出了作为时间的函数的GaN功率晶体管102的栅极电压、漏极电流的示例图形400。在图形400中，栅极电压从6V下降到0V。图形404示出了关断电路连接到其栅极106的GaN功率晶体管102的栅极电压，而图形402示出了没有连接关断电路的栅极。如图形402中所示，GaN功率晶体管的栅极从高到低快速下降。这可能导致其漏极电流的振铃，并导致EMI发射。在关断电路连接到栅极106的情况下，图形404示出了三个不同的段，如先前在图3中所描述的。
图形408示出了关断电路连接到其栅极的GaN功率晶体管102的漏极电流，而图形406示出了没有连接关断电路的GaN功率晶体管102的漏极电流。可以看出，关断电路减少了GaN功率晶体管102的漏极电流中的振铃。这反过来可以减少要保护的频率范围(电磁频谱)中的EMI发射。移除大部分振铃后，漏极电流中剩余的振铃可能会在无关紧要的频率范围内导致发射。
尽管功率转换器100(见图1)被描述和示出为一个特定的功率转换器，但是本公开的实施例适用于多个功率转换器。例如，任何转换功率的设备都可以与本公开的实施例一起使用。在一些情况下，本公开的实施例尤其适用于AC-DC功率转换器和/或DC-DC功率转换器。
简单起见，各种内部部件，诸如控制电路系统、总线、存储器、存储设备以及功率转换器100(见图1)的其他部件未在图中示出。
在前述说明书中，已经参考许多具体细节描述了本公开的实施例，这些细节可以随实施方式的不同而变化。因此，说明书和附图被认为是说明性的，而不是限制性的。本公开范围的唯一和排他的指示，以及申请人想要的本公开的范围，是从本申请发布的权利要求的字面和等同范围，以这种权利要求发布的特定形式，包括任何后续的更正。在不脱离本公开的实施例的精神和范围的情况下，可以以任何合适的方式组合特定实施例的具体细节。
另外，诸如“底部”或“顶部”等空间上相对的术语可用于描述元件和/或特征与另一个元件和/或特征的关系，例如，如图中所示。应当理解，除了附图中所示的方位之外，空间上相对的术语旨在涵盖使用和/或操作中的设备的不同方位。例如，如果图中的设备被翻转，那么被描述为“底部”表面的元件可以被定向为“在”其他元件或特征之上。设备可以以其他方式定向(例如，旋转90度或在其他方向)，并且本文使用的空间相对描述符相应地进行解释。
本文使用的术语“和”、“或”和“一个/或”可以包括多种含义，这些含义至少部分地取决于使用此类术语的上下文。通常，“或”如果用于关联列表，诸如A、 B或C，意在表示A、B和C，在这里以包含的意义使用，以及A、B或C，在这里以排他的意义使用。此外，本文使用的术语“一个或多个”可以用来以单数形式描述任何特征、结构或特性，或者可以用来描述特征、结构或特性的一些组合。然而，应当注意，这仅仅是说明性的示例，并且所要求保护的主题不限于这一示例。此外，术语“至少一个”如果用于关联列表，诸如A、B或C，可以被解释为表示A、B和 /或C的任何组合，诸如A、B、C、AB、AC、BC、AA、AAB、ABC、AABBCCC 等。
贯穿本说明书对“一个示例”、“示例”、“某些示例”或“示例性实施方式”的引用意味着结合特征和/或示例描述的特定特征、结构或特性可以被包括在所要求保护的主题的至少一个特征和/或示例中。因此，短语“在一个示例中”、“示例”、“在某些示例中”、“在某些实施方式中”或其他类似短语在本说明书各处的出现不一定都指相同的特征、示例和/或限制。此外，特定特征、结构或特性可以结合在一个或多个示例和/或特征中。
在前面的详细描述中，已经阐述了许多具体细节，以提供对所要求保护的主题的透彻理解。然而，本领域技术人员将理解，没有这些具体细节也可以实践所要求保护的主题。在其他情况下，没有详细描述本领域普通技术人员已知的方法和装置，以免混淆所要求保护的主题。因此，所要求保护的主题不限于所公开的特定示例，相反，此类所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有方面。
文公开的电路和相关技术通常涉及功率转换设备。更具体地，本文公开的电路、设备和相关技术涉及功率晶体管关断控制电路。在一些实施例中，关断控制电路可以用于控制和优化功率晶体管的关断速率，从而减少功率转换电路中的振荡。在各种实施例中，关断控制电路可以减少当外部栅极驱动器集成电路(IC)用于驱动氮化镓(GaN)功率开关时可能发生的过度振铃。在一些实施例中，功率转换电路中的振荡和振铃的减少可改善电磁干扰(EMI)性能。本文描述了各种发明实施例，包括方法、过程、系统、设备等。
现在将参照形成说明书的一部分的附图描述几个说明性实施例。随后的描述仅提供实施例，并不旨在限制本公开的范围、适用性或配置。相反，随后对实施例的描述将为本领域技术人员提供实现一个或多个实施例的使能描述。应当理解，在不脱离本公开的精神和范围的情况下，可以对元件的功能和布置进行各种改变。在以下描述中，出于解释的目的，阐述了具体细节，以便提供对某些发明实施例的透彻理解。然而，显而易见的是，没有这些具体细节也可以实施各种实施例。附图和描述不是限制性的。词语“示例”或“示例性的”在本文用来表示“用作示例、实例或说明”。本文中描述为“示例性”或“示例”的任何实施例或设计不一定被解释为比其他实施例或设计更优选或更有利。
图5示出了根据本公开的实施例的关断控制电路500。如图5中所示，电路500 可以包括具有漏极端子522、栅极端子524和源极端子512的GaN功率晶体管526。当GaN功率晶体管526关断时，GaN功率晶体管的漏极电压可以相对较快地上升。由于漏极电压通过GaN功率晶体管526的寄生米勒电容耦合到栅极524上，作为时间函数(dv/dt)的漏极电压的相对高的变化速率可以使GaN功率晶体管重新导通。这种二次导通通常是不希望的，因为GaN功率晶体管526的不受控制的导通会导致功率转换电路中的振荡和振铃，并可能损坏GaN功率晶体管。此外，过度振荡和振铃可能会增加功率转换电路的电磁干扰(EMI)产生。在一些实施例中，关断dv/dt 控制电路可以通过感测GaN功率晶体管526的漏极522处的电压并基于感测到的电压调整GaN功率晶体管的栅极524处的栅极驱动来降低高dv/dt速率。然而，关-断dv/dt控制电路可以改善EMI性能，如下文更详细描述的。
在各种实施例中，电路500还可用于控制GaN功率晶体管526的作为时间函数 (dI/dt)的漏极电流的变化率。当控制dI/dt时，电路500在GaN功率晶体管关断时控制GaN功率晶体管的漏极电流转换速率。通过降低dI/dt，可以在关断期间降低 GaN功率晶体管两端的电压尖峰，这可以使GaN功率晶体管在其安全工作区域内工作。
电路500可以包括连接到GaN功率晶体管526的漏极522的感测电容器502。电容器502可以具有C值的电容。在dv/dt事件期间，电流I＝Cxdv/dt可以通过电容器502产生。这一电流可以被馈送到由晶体管532和晶体管534形成的电流镜电路 540中。电流I可以被镜像到晶体管534中，并且可以从Vdd 506流过电阻器550，导致节点552处的电压变低。节点552处的电压可以被馈送到节点530处的逻辑电路516中。逻辑电路516可以使用来自节点552的信号来驱动第一下拉晶体管514 的栅极515和第二下拉晶体管510的栅极511。第一下拉晶体管514和第二下拉晶体管510可用于关断GaN功率晶体管526。当晶体管514和晶体管510导通时，GaN 功率晶体管526的栅极524可以进入低状态。晶体管510的尺寸可以比晶体管514 大5至10倍，因此晶体管510可以以比晶体管514更快的速率下拉栅极524。受益于本公开，本领域普通技术人员可以理解，晶体管尺寸比的值可以被设置为适合于特定应用的任何合适的值。
最初，晶体管514和晶体管510都导通，以便在脉宽调制(PWM)输入信号变低时关断GaN功率晶体管526。GaN功率晶体管526的漏极电压可以开始上升。当感测电路519检测到漏极522处的电压升高时，它可以指示GaN功率晶体管526的栅极524处的电压已经达到米勒平台(miller plateau)。这在图6中的时序图600中进一步示出。
图6的时序图600示出了作为时间602的函数的GaN功率晶体管526的栅极和漏极电压。图形608示出了GaN功率晶体管526的栅极处的电压，图形604示出了 GaN功率晶体管526的漏极处的电压。最初，栅极电压开始处于高状态。当晶体管 510和晶体管514都导通时，GaN功率晶体管526的栅极电压以相对较快的速率下降，如区域610所示。在区域610期间，栅极电压从导通状态电压608快速下降到第一中间电压620。这种快速下降将延迟时间降至最低。在区域612期间，栅极电压以较慢的速率从第一中间电压620下降到第二中间电压622。通过将栅极电压保持在第一中间电压和第二中间电压之间，这种减速可以导致EMI的显著降低。第二部分中栅极电压下降的速率的减慢减缓了栅极的放电，从而减少了GaN功率晶体管526的漏极-源极电流中的纹波。在区域612中，栅极电压已经达到米勒平台。在区域612中，感测电路519检测漏极dv/dt，并使逻辑电路516关断晶体管510，同时保持晶体管 514导通。当dv/dt事件结束时，GaN功率晶体管的栅极电压开始再次下降，如区域 614所指示的。在区域614之后，逻辑电路516可以检测到栅极电压已经下降到阈值电压以下，导致晶体管510再次导通。以这种方式，可以减缓GaN功率晶体管的栅极电压的下降速率。此外，逻辑电路516可以感测节点518处的GaN功率晶体管的栅极电压。当逻辑电路516检测到GaN功率晶体管526的栅极电压已经下降到阈值电压以下时，逻辑电路可以导通晶体管510。通过使晶体管514和晶体管510都处于导通状态，并且同时向GaN功率晶体管的栅极提供下拉，电路500可以将GaN功率晶体管526保持在关断状态，使得如果存在dv/dt事件，它不会再次导通。当GaN 功率晶体管关断时，通过使晶体管514和晶体管510都处于导通状态，可以提高电路的dv/dt抗扰度。
图7示出了根据本公开的实施例的与用于操作图5中所示的晶体管关断dv/dt控制电路500的方法700相关联的步骤。在步骤710中，脉宽调制(PWM)输入信号变低，指示GaN功率晶体管526可以关断。在步骤720中，可以导通快速下拉晶体管和慢速下拉晶体管。如电路500中所示，可以通过导通晶体管510(快速下拉)和晶体管514(慢速下拉)来关断GaN功率晶体管526。在步骤730中，电路可以检测 dv/dt转换的开始。如电路500中所示，当GaN功率晶体管的漏极522处的电压开始上升时，感测电容器502检测到dv/dt转换的开始。在步骤740中，电路可以检测功率晶体管的栅极转换到阈值电压以下的电压。如电路500中所示，快速下拉晶体管 510可以被关断，同时保持慢速下拉晶体管514导通。当dv/dt事件已经完成并且GaN 功率晶体管的栅极电压已经下降到阈值电压以下时，逻辑电路516可以检测栅极电压的低状态。在步骤760中，电路可以导通快速下拉晶体管并保持慢速下拉晶体管导通。如电路500中所示，逻辑电路516导通快速下拉晶体管510，同时保持慢速下拉晶体管514导通。应当理解，过程700是说明性的，并且变化和修改是可能的。被描述为顺序的步骤可以并行执行，步骤的顺序可以改变，并且步骤可以被修改、组合、添加或省略。
图8示出了根据本公开的实施例的关断控制电路800。电路800类似于图5中所示的电路500，不同之处在于电路500的电流镜540已经被电阻器844和晶体管834 代替。如图8中所示，当可以连接到GaN功率晶体管526的漏极522的感测电容器 502检测到漏极522处的dv/dt事件时，它产生电流I＝Cxdv/dt。这一电流可以被馈送入电阻器844，在电阻器844两端产生电压，导致节点855处的电压升高。节点855 连接到晶体管834的栅极854。晶体管834的栅极854处的电压升高会导致晶体管 834导通。由于晶体管834的漏极851连接到电阻器850，流过电阻器850的电流导致节点857的电压变低。
节点857可以连接到逻辑电路516，该逻辑电路可以控制晶体管514和晶体管 510。当节点857变低，指示dv/dt事件已经发生时，逻辑电路516可以关断晶体管 510(快速下拉)，同时使晶体管514(慢速下拉)处于导通状态。晶体管514和晶体管510可用于下拉GaN功率晶体管526的栅极524。当晶体管514和晶体管510 导通时，GaN功率晶体管526的栅极524可以变低。晶体管510的尺寸可以比晶体管514大5至10倍，这样，晶体管510可以以比晶体管514更快的速率下拉栅极524。受益于本公开，本领域普通技术人员可以理解，晶体管尺寸比的值可以被设置为适合于特定应用的任何合适的值。
最初，晶体管514和晶体管510都导通，以便关断GaN功率晶体管526。感测电路519可以通过检测漏极522处的电压上升来指示栅极524处的电压已经达到米勒平台。这在图9的时序图900中进一步示出。图形900示出了作为时间902的函数的GaN功率晶体管526的栅极电压和漏极电压。图形908示出了GaN功率晶体管 526的栅极处的电压，图形904示出了GaN功率晶体管的漏极处的电压。最初，栅极电压开始处于高状态。当晶体管510和晶体管514都导通时，GaN功率晶体管526 的栅极电压以相对较快的速率下降，如区域910所示。在区域912中，栅极电压达到米勒平台。
在区域910期间，栅极电压从导通状态电压908快速下降到第一中间电压920。这种快速下降将延迟时间降至最低。在区域912期间，栅极电压以较慢的速率从第一中间电压920下降到第二中间电压922。通过将栅极电压保持在第一中间电压和第二中间电压之间，这种减速可以导致EMI的显著降低。第二部分中栅极电压下降的速率的减慢减缓了栅极的放电，从而减少了GaN功率晶体管526的漏极-源极电流中的纹波。在区域912中，感测电路519检测漏极dv/dt，并使逻辑电路516关断晶体管510，同时保持晶体管514导通。当dv/dt事件结束时，GaN功率晶体管的栅极电压开始再次下降，如区域914所指示的。在区域914之后，逻辑电路516可以检测到栅极电压已经下降到阈值以下，导致晶体管510再次导通。以这种方式，可以减缓GaN功率晶体管的栅极电压的下降速率。此外，逻辑电路516可以感测节点518 处的GaN功率晶体管的栅极电压。当逻辑电路516检测到GaN功率晶体管526的栅极电压已经下降到阈值以下时，逻辑电路可以导通晶体管510。通过使晶体管514和晶体管510都处于导通状态，在GaN功率晶体管的栅极上提供下拉，电路900可以将GaN功率晶体管526保持在关断状态，即使存在后续的dv/dt事件。当GaN功率晶体管关断时，通过使晶体管514和晶体管510都处于导通状态，可以提高电路的 dv/dt抗扰度。
图10示出了根据本公开的实施例的关断控制电路1000。电路1000类似于电路800，增加了电容器1017，该电容器可以连接在GaN功率晶体管526的栅极524和漏极522之间。电容器1017可以进一步降低dv/dt转换速率。更具体地说，在快速下拉晶体管510关断而慢速下拉晶体管514导通的期间(即，图9中的区域912)，电容器1017可以向GaN功率晶体管526的栅极-源极电压(Vgs)提供升压。Vgs的这种升压可以通过向GaN功率晶体管526的栅极提供驱动电压的增加来降低dv/dt 转换速率。本领域技术人员将理解，电容器1017可以由各种合适的材料和层形成，例如但不限于，电容器1017可以是晶体管电容器或金属-电介质-金属电容器。
尽管本文针对GaN功率晶体管的一种特定配置描述和说明了晶体管关断dv/dt 控制电路，但是本公开的实施例适用于GaN和非GaN晶体管的其他配置，诸如硅、碳化硅或其他半导体设备。例如，任何半导体晶体管都可以用于本公开的实施例。
下面描述本公开的一些示例性方面。
方面1.一种电路，其包含：
晶体管，所述晶体管包括控制所述晶体管的操作的栅极端子；和
控制电路，所述控制电路耦合到所述栅极端子，并且被布置为相对于时间以第一电压速率将所述栅极端子处的电压从第一电压改变为第一中间电压，并且被布置为相对于时间以第二电压速率将所述栅极端子处的所述电压从所述第一中间电压改变为第二中间电压，其中所述第一速率与所述第二速率不同。
方面2.根据方面1所述的电路，其中所述控制电路被进一步布置为相对于时间以第三电压速率将所述栅极端子处的所述电压从所述第二中间电压改变为第二电压。
方面3.根据方面2所述的电路，其中所述第一电压是使电流能够流过所述晶体管的所述晶体管的导通电压，并且所述第二电压是防止电流流过所述晶体管的所述晶体管的关断电压。
方面4.一种控制作为晶体管的时间函数的电压变化率(dv/dt)的方法，其包含：
提供具有第一晶体管和第二晶体管的电路，其中所述第一晶体管和所述第二晶体管被布置为控制功率晶体管的栅极电压；
感测所述功率晶体管的漏极处和栅极处的电压；
当在所述功率晶体管的所述漏极检测到作为时间函数的电压变化率(dv/dt)时，关断所述第一晶体管并保持所述第二晶体管导通；以及
当所述功率晶体管的所述栅极处的所述电压低于阈值时，导通所述第一晶体管并保持所述第二晶体管导通。
方面5.一种功率转换器，其包含：
氮化镓(GaN)晶体管；和
关断电路；
其中所述关断电路被布置为在所述GaN晶体管关断期间控制所述GaN晶体管的栅极电压。
在前述说明书中，已经参考许多具体细节描述了本公开的实施例，这些细节可以随实施方式的不同而变化。因此，说明书和附图被认为是说明性的，而不是限制性的。本公开范围的唯一和排他的指示，以及申请人想要的本公开的范围，是从本申请发布的权利要求的字面和等同范围，以这种权利要求发布的特定形式，包括任何后续的更正。在不脱离本公开的实施例的精神和范围的情况下，可以以任何合适的方式组合特定实施例的具体细节。
另外，诸如“底部”或“顶部”等空间上相对的术语可用于描述元件和/或特征与另一个元件和/或特征的关系，例如，如图中所示。应当理解，除了附图中所示的方位之外，空间上相对的术语旨在涵盖使用和/或操作中的设备的不同方位。例如，如果图中的设备被翻转，那么被描述为“底部”表面的元件可以被定向为“在”其他元件或特征之上。设备可以以其他方式定向(例如，旋转90度或在其他方向)，并且本文使用的空间相对描述符相应地进行解释。
本文使用的术语“和”、“或”和“一个/或”可以包括多种含义，这些含义至少部分地取决于使用此类术语的上下文。通常，“或”如果用于关联列表，诸如A、 B或C，意在表示A、B和C，在这里以包含的意义使用，以及A、B或C，在这里以排他的意义使用。此外，本文使用的术语“一个或多个”可以用来以单数形式描述任何特征、结构或特性，或者可以用来描述特征、结构或特性的一些组合。然而，应当注意，这仅仅是说明性的示例，并且所要求保护的主题不限于这一示例。此外，术语“至少一个”如果用于关联列表，诸如A、B或C，可以被解释为表示A、B和 /或C的任何组合，诸如A、B、C、AB、AC、BC、AA、AAB、ABC、AABBCCC 等。
贯穿本说明书对“一个示例”、“示例”、“某些示例”或“示例性实施方式”的引用意味着结合特征和/或示例描述的特定特征、结构或特性可以被包括在所要求保护的主题的至少一个特征和/或示例中。因此，短语“在一个示例中”、“示例”、“在某些示例中”、“在某些实施方式中”或其他类似短语在本说明书各处的出现不一定都指相同的特征、示例和/或限制。此外，特定特征、结构或特性可以结合在一个或多个示例和/或特征中。
在前面的详细描述中，已经阐述了许多具体细节，以提供对所要求保护的主题的透彻理解。然而，本领域技术人员将理解，没有这些具体细节也可以实践所要求保护的主题。在其他情况下，没有详细描述本领域普通技术人员已知的方法和装置，以免混淆所要求保护的主题。因此，所要求保护的主题不限于所公开的特定示例，相反，此类所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有方面。

Claims (4)

1.一种关断电路，其包含：
电路系统，所述电路系统被布置为将晶体管的栅极端子处的电压从导通电压改变为关断电压，所述电路系统包括：
第一电路，所述第一电路被布置为相对于时间以第一电压速率将所述栅极端子处的所述电压从所述导通电压改变为第一中间电压；以及
第二电路，所述第二电路被布置为相对于时间的以第二电压速率将所述栅极端子处的所述电压从所述第一中间电压改变为第二中间电压；
其中所述第一速率比所述第二速率更快。
2.一种功率转换器，其包含：
氮化镓(GaN)晶体管；和
关断电路；
其中所述关断电路被布置为在所述GaN晶体管关断期间控制所述GaN晶体管的栅极电压。
3.一种关断电路，其包含：
第一电路，所述第一电路连接到氮化镓(GaN)晶体管的栅极；
第二电路，所述第二电路连接到所述GaN晶体管的所述栅极；以及
第三电路，所述第三电路连接到所述GaN晶体管的所述栅极；
其中所述第一电路、所述第二电路和所述第三电路被布置为在所述GaN晶体管关断期间控制所述GaN晶体管的栅极电压。
4.根据权利要求3所述的关断电路，其中所述第一电路包含晶体管。
CN202110732707.1A 2021-06-30 2021-06-30 关断电路和功率转换器 Pending CN115549441A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110732707.1A CN115549441A (zh) 2021-06-30 2021-06-30 关断电路和功率转换器
US17/853,740 US11855635B2 (en) 2021-06-30 2022-06-29 Transistor DV/DT control circuit
TW111124268A TWI824590B (zh) 2021-06-30 2022-06-29 用於一功率轉換器的電晶體關斷電路，關斷一功率電晶體之方法，及功率轉換器電路
US17/853,743 US20230006538A1 (en) 2021-06-30 2022-06-29 Transistor turn-off circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110732707.1A CN115549441A (zh) 2021-06-30 2021-06-30 关断电路和功率转换器

Publications (1)

Publication Number Publication Date
CN115549441A true CN115549441A (zh) 2022-12-30

Family

ID=84716830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110732707.1A Pending CN115549441A (zh) 2021-06-30 2021-06-30 关断电路和功率转换器

Country Status (3)

Country Link
US (1) US20230006538A1 (zh)
CN (1) CN115549441A (zh)
TW (1) TWI824590B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855635B2 (en) * 2021-06-30 2023-12-26 Navitas Semiconductor Limited Transistor DV/DT control circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997905B2 (ja) * 2002-12-06 2007-10-24 日産自動車株式会社 電圧駆動素子の駆動回路
US7411409B2 (en) * 2005-11-17 2008-08-12 P.A. Semi, Inc. Digital leakage detector that detects transistor leakage current in an integrated circuit
TWI508096B (zh) * 2013-08-27 2015-11-11 Mstar Semiconductor Inc 輸出驅動裝置、輸出驅動器以及電位轉換系統
WO2016181597A1 (ja) * 2015-05-13 2016-11-17 パナソニックＩｐマネジメント株式会社 駆動回路、スイッチング制御回路およびスイッチング装置
CN205232018U (zh) * 2015-12-21 2016-05-11 深圳市纽莱克科技有限公司 一种分立元件高频开关栅极驱动电路
US10270440B2 (en) * 2016-07-20 2019-04-23 Semiconductor Components Industries, Llc Output driver having pull-down capability
JP7271933B2 (ja) * 2018-12-19 2023-05-12 富士電機株式会社 絶縁ゲート型デバイス駆動装置
CN110855134A (zh) * 2019-11-15 2020-02-28 杰华特微电子（杭州）有限公司 功率管驱动方法、驱动电路及开关电路
CN111106822B (zh) * 2019-12-03 2023-12-12 上海集成电路研发中心有限公司 一种电源上电模块

Also Published As

Publication number Publication date
TW202304116A (zh) 2023-01-16
US20230006538A1 (en) 2023-01-05
TWI824590B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US20120268091A1 (en) Switching circuit device and power supply device having same
US9537400B2 (en) Switching converter with dead time between switching of switches
US11677320B2 (en) Circuits and techniques for power regulation
US7760520B2 (en) Current controlled switching mode power supply
US10284072B2 (en) Voltage regulators with multiple transistors
US6720819B1 (en) Driver circuit for semiconductor switching device
US20160233779A1 (en) Soft switching flyback converter
US9543821B2 (en) MOSFET driver with pulse timing pattern fault detection and adaptive safe operating area mode of operation
US7551004B2 (en) Inverter apparatus with improved gate drive for power MOSFET
JP5221268B2 (ja) パワースイッチング素子の駆動回路、その駆動方法及びスイッチング電源装置
US11271557B2 (en) Adaptive gate driver
US10715027B2 (en) Driver circuit
US20190074826A1 (en) Over voltage protection for cascode switching power device
Chen et al. A domino bootstrapping 12V GaN driver for driving an on-chip 650V eGaN power switch for 96% high efficiency
Ma Driving GaN power transistors
US8513930B2 (en) Active power switch topology for switching regulators
US10855192B1 (en) Voltage slew rate limiters for transformer-based switching power converters
CN115549441A (zh) 关断电路和功率转换器
US11791709B2 (en) Integrated gallium nitride power device with protection circuits
US10784763B2 (en) Dynamic slew rate control
JP2020096444A (ja) スイッチング回路
US10673428B2 (en) Driver circuit
US11855635B2 (en) Transistor DV/DT control circuit
US20240235531A1 (en) Transistor dv/dt control circuit
US12027967B2 (en) High-side FET two-stage adaptive turn-off

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination