JP3997905B2 - 電圧駆動素子の駆動回路 - Google Patents
電圧駆動素子の駆動回路 Download PDFInfo
- Publication number
- JP3997905B2 JP3997905B2 JP2002354795A JP2002354795A JP3997905B2 JP 3997905 B2 JP3997905 B2 JP 3997905B2 JP 2002354795 A JP2002354795 A JP 2002354795A JP 2002354795 A JP2002354795 A JP 2002354795A JP 3997905 B2 JP3997905 B2 JP 3997905B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- capacitor
- transistor
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)やパワーMOSFETなどのような電圧駆動素子の駆動回路に関する。
【0002】
【従来の技術】
【非特許文献1】
Vishay Siliconix社 Document Number:70579“Si9910 Adaptive Power MOSFET Driver Improves Performance in High-Votage Half-Bridge Applications”
【非特許文献2】
トランジスタ技術SPESIAL No.54「特集:実践パワー・エレクトロニクス入門」56頁、CQ出版社、1996
上記非特許文献2にも記載されているように、電圧駆動素子の一つであるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)や、パワーMOSFETといったパワーデバイスをスイッチング素子として電流をスイッチングさせる場合、スイッチング損失とサージ電圧とはトレードオフの関係にある。サージ電圧Vsは、主回路インダクタンスLと電流遮断時の電流変化率di/dtによって発生する電圧で、Vs=L×di/dtで表される。パワーデバイスを破壊させないためには、「電源電圧+サージ電圧」をパワーデバイスの耐圧以下に抑えなくてはならない。
IGBTやパワーMOSFETのようにゲートに対する電圧印加の有無で電流をON/OFFさせる電圧駆動素子の場合、ゲートに接続するゲート抵抗の大きさを調整することにより、スイッチング速度をチューニングし、過大なサージ電圧の発生を抑えることが多い。ただし、この手法では、IGBTやパワーMOSFETのバラツキや温度特性により、スイッチング速度も変動してしまう。そのためスイッチング速度が速くなった場合には、予想以上のサージ電圧が発生して電圧駆動素子が破壊される可能性がある。これを回避する方法として、上記非特許文献1に記載のように、電圧駆動素子のゲートに蓄積された電荷を放電させる抵抗とトランジスタ、および電圧駆動素子のコレクタと上記トランジスタのベースとを接続するコンデンサからなる回路を設けて、ターンオフ時の電流変化率dv/dt制御を行うことにより、スイッチング速度が過度に速くなることを防ぐ手法が知られている。
【0003】
【発明が解決しようとする課題】
しかし、上記の方法では、電圧駆動素子のターンオフで発生するサージ電圧の消滅時や、ターンオン時のコレクタ−エミッタ間電圧Vce降下時には、電圧駆動素子のコレクタ−エミッタ間に負のdv/dtが発生し、この負電圧が上記コンデンサを介して電流変化率制御用のトランジスタのベースに印加されるので、この電圧がトランジスタのコレクタ−ベース間耐圧を越えると、上記トランジスタが破壊されるおそれがある、という問題があった。
本発明は上記のごとき従来技術の問題を解決するためになされたものであり、電圧駆動素子のdv/dtを制御するために設けたトランジスタの破壊を防止することのできる電圧駆動素子の駆動回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては、負荷を駆動する電圧駆動素子のゲートに、エミッタ端子が接続され、コレクタ端子が接地されたPNPトランジスタを備え、前記電圧駆動素子のターンオフ時に、前記電圧駆動素子のゲート電荷を前記トランジスタを介して放電することにより、前記電圧駆動素子をターンオフする電圧駆動素子の駆動回路において、コンデンサとダイオードの直列回路におけるコンデンサ側の一端を前記電圧駆動素子のコレクタに接続し、ダイオード側の一端を前記トランジスタのベースに接続し、前記コンデンサとダイオードの接続点と接地間にプルダウン抵抗を接続し、前記ダイオードは電流を前記コンデンサから前記トランジスタのベース方向へ流す極性に接続している。
【0005】
【発明の効果】
ダイオードとプルダウン抵抗を設けたことにより、サージ電圧の消滅時や、電圧駆動素子のターンオン時に、電流変化率制御用のトランジスタのコレクタ−ベース間に負電圧が印加されるのを防止することが出来るので、上記トランジスタの破壊を防ぐことができる、という効果が得られる。また、ゲート電荷放電速度を緩和して過大なサージ電圧の発生を抑えるという効果はそのまま残すことが出来る。
【0006】
【発明の実施の形態】
(第1の実施例)
図1は、本発明の第1の実施例を示す回路図であり、電圧駆動素子の一つであるIGBTを用いて負荷を駆動する際の駆動回路の一例を示す。
図1において、電源電圧VBと接地(GND)間には、負荷L11とIGBT(Q11)が接続され、負荷L11はIGBT(Q11)によって駆動されるように構成されている。また、IGBT(Q11)のゲートは、電源電圧VccにNPNトランジスタQ13と抵抗R13を介して接続され、かつ、PNPトランジスタQ12と抵抗R11とを介して接地できるように接続されている。また、NPNトランジスタQ13のベースはベース抵抗R14を介して入力信号Vinに接続され、PNPトランジスタQ12のベースはベース抵抗R12を介して入力信号Vinに接続され、それぞれ入力信号Vinによってオン/オフできるように構成されている。
また、IGBT(Q11)のコレクタとPNPトランジスタQ12のベースの間には、コンデンサC11とダイオードD11の直列回路が設けられ、ダイオードD11はコンデンサC11側をアノード、PNPトランジスタQ12側をカソードとしている。つまり電流はコンデンサC11側からPNPトランジスタQ12のベース側へ流れる方向に規制される。さらに、コンデンサC11とダイオードD11の接続点であるA点と接地間には、プルダウン抵抗R15が接続されている。
【0007】
図2は、図1の回路において、入力信号Vinを変化させて、IGBT(Q11)のオン/オフを繰返したときにおける各部の電圧波形を示す図である。
以下、図2に基づいて図1の回路動作を説明する。
入力信号VinをLからHへ変化させると、若干の遅延の後、IGBT(Q11)はターンオン動作に入る(時点t11)。この際、IGBT(Q11)のコレクタ−エミッタ間電圧Vceは低下していく。すなわち、負のdv/dtが発生する(時点t11〜t12)。この負のdv/dtにより、コンデンサC11にはA点からIGBT(Q11)のコレクタに向かって電流が流れる。この電流は、プルダウン抵抗R15を介してGNDから供給されるため、A点の電位は抵抗R15の電圧降下分だけ下がり、負の電位となるが、ダイオードD11が存在するため、PNPトランジスタQ12のベースに負電圧が印加されることはない。したがって、ベース抵抗R12やコンデンサC11の値にかかわらず、PNPトランジスタQ12が破壊されるおそれはない。また、ターンオン終了(時点t12)後、A点の電位はプルダウン抵抗R15とコンデンサC11によって決まる時定数で初期状態である0V近傍へ復帰していく。
【0008】
次に、入力信号VinをHからLへ変化させると、若干の遅延の後、IGBT(Q11)はターンオフ動作に入る(時点t13)。この際、IGBT(Q11)のコレクタ−エミッタ間電圧Vceは上昇していく。すなわち、正のdv/dtが発生する。この正のdv/dtにより、コンデンサC11には、IGBT(Q11)のコレクタからA点に向かって電流が流れる。この電流はA点からダイオードD11を介して、PNPトランジスタQ12のベース抵抗R12へ流れ込むため、PNPトランジスタQ12のベース電圧Vbは上昇する。
IGBT(Q11)のVceに発生するdv/dtは、IGBT(Q11)のターンオフ速度によって決まる。
IGBT(Q11)のターンオフ速度は、ゲート電荷の放電速度すなわちゲート電流Ig(off)の大きさで調整可能であり、
Ig(off)=(Vge−Vb−Vf)/R11
で表すことができる。
したがってベース電圧Vbの上昇によって、Ig(off)が減少し、IGBT(Q11)のゲート電荷放電速度が緩和されることになる。
この負帰還作用により、コンデンサC11、ベース抵抗R12、ゲート抵抗R11によって決まる所定のdv/dt(101)に一致するように、IGBT(Q11)のターンオフ動作が制御され、過大なサージ電圧の発生を抑えることができる。
サージ電圧の消滅時(時点t14〜t15)には、ターンオン時同様、負のdv/dtが発生するが、前述のターンオン時と同じ理由で、PNPトランジスタQ12のベースに負の電圧が印加されることはない。
【0009】
前記非特許文献1に記載された従来例においては、図1のダイオードD11とプルダウン抵抗R15が設けられていないので、IGBT(Q11)のターンオフで発生するサージ電圧の消滅時や、ターンオン時のVce降下時には、IGBT(Q11)のコレクタ−エミッタ間に発生した負電圧がコンデンサC11を介してPNPトランジスタQ12のベースに印加される。そのため、この電圧がコレクタ−ベース間耐圧を越えると、PNPトランジスタQ12が破壊されるおそれがあった。しかし、第1の実施例においては、ダイオードD11とプルダウン抵抗R15を設けたことにより、上記の動作説明のごとく、サージ電圧の消滅時や、IGBTのターンオン時に、PNPトランジスタQ12のコレクタ−ベース間に負電圧が印加されることがなく、PNPトランジスタQ12の破壊を防ぐことができる。また、ゲート電荷放電速度を緩和して過大なサージ電圧の発生を抑えるという効果はそのまま残すことが出来る。
【0010】
(第2の実施例)
前記第1の実施例において、図2の時点t16以降では、ターンオン後の比較的短い時間の後に、ターンオフに移行した場合を図示している。ターンオン時の負のdv/dtで生じたA点の負電位が初期状態に復帰する前に、ターンオフが開始された場合(時点t18)には、PNPトランジスタQ12のベースにフィードバックされる電圧が変わってしまうため、dv/dtが所望の値に制御できず、サージ電圧が大きくなってしまう可能性がある。
A点の初期状態への復帰を早くするために、プルダウン抵抗R15の抵抗値を小さくすると、dv/dt発生時に抵抗R12へ流れ込む電流が減少してしまうため、PNPトランジスタQ12のベース電位を十分に上昇させることができず、dv/dt制御ができなくなってしまう。したがって、PWM駆動のようにオン時間を可変させるシステムに対しては、図1の構成のままでは適用が困難となる場合が考えられる。第2の実施例は上記の問題を解決したものである。
【0011】
図3は、本発明の第2の実施例の回路図である。
図3においては、A点に設けたプルダウン抵抗R25と並列に、A点をカソード側、基準電位であるGNDをアノード側とするダイオードD22を設けているが、それ以外は第1の実施例と同様の構成である。
【0012】
図4は、図3の回路において、入力信号Vinを変化させて、IGBT(Q11)のオン/オフを繰返したときにおける各部の電圧波形を示す図である。
以下、図4に基づいて図3の回路動作を説明する。
入力信号VinをLからHへ変化させると、若干の遅延の後、IGBT(Q21)はターンオン動作に入る(時点t21)。この際、IGBT(Q21)のコレクタ−エミッタ間電圧Vceは低下していく。すなわち、負のdv/dtが発生する。この負のdv/dtにより、コンデンサC21にはA点からIGBT(Q21)のコレクタに向かって電流が流れる。この電流は、プルダウン抵抗R25とダイオードD22を介してGNDから供給されるが、A点の電位はダイオードD22の順方向電圧分だけしが下がらない。従って、ターンオン終了(時点t23)後、A点の電位は速やかに初期状態に復帰する。このため、時点t26以降に示すようにターンオンの直後にターンオフ動作に移行しても、ターンオフ開始時点(時点t28)では、A点の電位が初期状態に戻っているため、オン継続時間に関係なく、所望のdv/dt(201)に制御することができる。すなわち、PWM駆動のようにオン時間を可変させるシステムに適用することが容易になる。
上記のように、第2の実施例においては、第1の実施例の効果に加えて、IGBTのオン継続時間に関係なく、その後のターンオフ時のdv/dt制御が同じ動作をするため、PWM駆動のシステムでも安定した動作が可能になる、という効果が得られる。
【0013】
なお、上記第1および第2の実施例においては、電圧駆動素子としてIGBTを用いた回路を例示したが、パワーMOSFETを用いた場合でも同様である。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す回路図であり、電圧駆動素子の一つであるIGBTを用いて負荷を駆動する際の駆動回路の一例を示す図。
【図2】図1の回路において、入力信号Vinを変化させて、IGBT(Q11)のオン/オフを繰返したときにおける各部の電圧波形を示す図。
【図3】本発明の第2の実施例の回路図。
【図4】図3の回路において、入力信号Vinを変化させて、IGBT(Q21)のオン/オフを繰返したときにおける各部の電圧波形を示す図。
【符号の説明】
L11、L21…負荷 Q11、Q21…IGBT
Q12、Q22…PNPトランジスタ Q13、Q23…NPNトランジスタ
R11、R21…抵抗 R12、R22…ベース抵抗
R13、R23…抵抗 R14、R24…ベース抵抗
R15、R25…プルダウン抵抗 C11、C21…コンデンサ
D11、D21…ダイオード D22…ダイオード
D13、D23…ダイオード Vin…入力信号
Claims (2)
- 負荷を駆動する電圧駆動素子のゲートに、エミッタ端子が接続され、コレクタ端子が接地されたPNPトランジスタを備え、前記電圧駆動素子のターンオフ時に、前記電圧駆動素子のゲート電荷を前記トランジスタを介して放電することにより、前記電圧駆動素子をターンオフする電圧駆動素子の駆動回路において、
コンデンサとダイオードの直列回路におけるコンデンサ側の一端を前記電圧駆動素子のコレクタに接続し、ダイオード側の一端を前記トランジスタのベースに接続し、前記コンデンサとダイオードの接続点と接地間にプルダウン抵抗を接続し、前記ダイオードは電流を前記コンデンサから前記トランジスタのベース方向へ流す極性に接続した電圧駆動素子の駆動回路。 - 前記プルダウン抵抗と並列に接続され、電流を接地点から前記ダイオードとコンデンサの接続点方向へ流す極性に接続した第2のダイオードを備えたことを特徴とする請求項1に記載の電圧駆動素子の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354795A JP3997905B2 (ja) | 2002-12-06 | 2002-12-06 | 電圧駆動素子の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354795A JP3997905B2 (ja) | 2002-12-06 | 2002-12-06 | 電圧駆動素子の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004187463A JP2004187463A (ja) | 2004-07-02 |
JP3997905B2 true JP3997905B2 (ja) | 2007-10-24 |
Family
ID=32755674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002354795A Expired - Fee Related JP3997905B2 (ja) | 2002-12-06 | 2002-12-06 | 電圧駆動素子の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3997905B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055695A (ja) * | 2009-08-04 | 2011-03-17 | Nissan Motor Co Ltd | 電圧駆動素子の駆動回路 |
CN108476018A (zh) * | 2016-01-07 | 2018-08-31 | 三菱电机株式会社 | 缓冲电路及半导体装置 |
TWI824590B (zh) * | 2021-06-30 | 2023-12-01 | 愛爾蘭商納維達斯半導體有限公司 | 用於一功率轉換器的電晶體關斷電路,關斷一功率電晶體之方法,及功率轉換器電路 |
US11855635B2 (en) | 2021-06-30 | 2023-12-26 | Navitas Semiconductor Limited | Transistor DV/DT control circuit |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006025516A (ja) * | 2004-07-07 | 2006-01-26 | Toshiba Corp | スイッチング素子駆動回路 |
FR2874767B1 (fr) * | 2004-08-27 | 2006-10-20 | Schneider Toshiba Inverter | Dispositif de commande d'un transistor de puissance |
JP4742828B2 (ja) * | 2005-11-18 | 2011-08-10 | 日産自動車株式会社 | 電圧駆動型スイッチング回路 |
JP4622875B2 (ja) * | 2006-02-07 | 2011-02-02 | 株式会社デンソー | 通信ドライバ回路 |
JP4904993B2 (ja) * | 2006-08-25 | 2012-03-28 | 日産自動車株式会社 | 電圧駆動型素子の駆動回路 |
KR101533298B1 (ko) * | 2008-09-23 | 2015-07-09 | 엘지이노텍 주식회사 | 전원 공급 장치 |
JP5477264B2 (ja) * | 2010-11-26 | 2014-04-23 | 株式会社デンソー | 通信ドライバ回路 |
JP5753483B2 (ja) * | 2011-12-01 | 2015-07-22 | 株式会社東芝 | 半導体集積回路、および、dc−dcコンバータ |
US9094005B2 (en) | 2013-07-30 | 2015-07-28 | Denso Corporation | Semiconductor element module and gate drive circuit |
JP6442889B2 (ja) * | 2014-07-11 | 2018-12-26 | 富士電機株式会社 | 内燃機関の点火制御装置 |
CN106067800A (zh) * | 2016-06-29 | 2016-11-02 | 浙江桃园科技有限公司 | Nmos管高电压高速驱动电路 |
JP6852719B2 (ja) * | 2018-07-12 | 2021-03-31 | 株式会社デンソー | 信号出力回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3141613B2 (ja) * | 1993-03-31 | 2001-03-05 | 株式会社日立製作所 | 電圧駆動形素子の駆動方法及びその回路 |
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
JPH10224197A (ja) * | 1997-02-04 | 1998-08-21 | Mitsubishi Electric Corp | 高電圧スイッチング回路 |
JP3462032B2 (ja) * | 1997-03-04 | 2003-11-05 | 株式会社東芝 | 電力変換装置 |
JP3770008B2 (ja) * | 1999-11-05 | 2006-04-26 | 株式会社日立製作所 | 半導体電力変換装置 |
-
2002
- 2002-12-06 JP JP2002354795A patent/JP3997905B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011055695A (ja) * | 2009-08-04 | 2011-03-17 | Nissan Motor Co Ltd | 電圧駆動素子の駆動回路 |
CN108476018A (zh) * | 2016-01-07 | 2018-08-31 | 三菱电机株式会社 | 缓冲电路及半导体装置 |
CN108476018B (zh) * | 2016-01-07 | 2022-04-15 | 三菱电机株式会社 | 缓冲电路及半导体装置 |
TWI824590B (zh) * | 2021-06-30 | 2023-12-01 | 愛爾蘭商納維達斯半導體有限公司 | 用於一功率轉換器的電晶體關斷電路,關斷一功率電晶體之方法,及功率轉換器電路 |
US11855635B2 (en) | 2021-06-30 | 2023-12-26 | Navitas Semiconductor Limited | Transistor DV/DT control circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2004187463A (ja) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3997905B2 (ja) | 電圧駆動素子の駆動回路 | |
US8610485B2 (en) | Gate drive circuit | |
US7724065B2 (en) | Desaturation circuit for an IGBT | |
JP6170119B2 (ja) | 電源スイッチを駆動するためのシステムおよび方法 | |
CN1968017B (zh) | 用于驱动电压驱动式开关元件的装置和方法 | |
JP3141613B2 (ja) | 電圧駆動形素子の駆動方法及びその回路 | |
US7489166B2 (en) | Gate drive for lower switching noise emission | |
JP4343897B2 (ja) | 電力変換装置 | |
EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
US20060044025A1 (en) | Power transistor control device | |
JP5499855B2 (ja) | 電圧駆動素子の駆動回路 | |
JP7087373B2 (ja) | 半導体素子の電流検出回路及び電流検出方法 | |
US9509299B2 (en) | Apparatus and method for control of semiconductor switching devices | |
JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
US7053678B2 (en) | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding method for reducing the VCESAT dynamic phenomenon | |
JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
JP2006324794A (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP6847641B2 (ja) | ゲート駆動回路 | |
JP2000324801A (ja) | 電圧制御形半導体素子の駆動回路 | |
WO2022183699A1 (zh) | 一种应用于igbt驱动控制的门极电压无源限幅电路 | |
KR101058937B1 (ko) | 레벨 쉬프트 회로 및 이의 오동작 방지 방법 | |
JP2004088192A (ja) | 電圧駆動素子の駆動回路 | |
JP2002009598A (ja) | 電圧制御形スイッチング素子駆動回路 | |
JP2004147452A (ja) | ゲートドライブ回路 | |
JPWO2019013054A1 (ja) | 高速スイッチング可能なゲート駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3997905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140817 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |