CN1968017B - 用于驱动电压驱动式开关元件的装置和方法 - Google Patents

Abstract

本发明公开一种用于电压驱动式开关元件的驱动装置和一种用于驱动电压驱动式开关元件的方法，所述装置和所述方法使储存在所述电压驱动式开关元件的栅极端子处的电荷以一放电率放电。控制所述放电率，以使所述电压驱动式开关元件的所述集电极端子和所述发射极端子之间的电压随时间的变化率接近预定变化率。在开始所述切断操作之后，使得用以获得预定变化率的所述集电极端子和所述发射极端子之间的电压随时间的变化率的控制延迟预定延迟时间。

Description

用于驱动电压驱动式开关元件的装置和方法

技术领域

本发明涉及用于驱动电压驱动式开关元件的装置和方法。

背景技术

目前，存在用于电压驱动式开关元件的已知驱动器。例如在日本公开专利申请No.2004-187463中，在切断过程中，控制电压驱动式开关元件的栅极电荷的放电率，以使电压驱动式开关元件的集电极电压随时间的变化率成为规定常数，从而防止过量浪涌电压的产生。

发明内容

在本发明提供的一种用于驱动电压驱动式开关元件的装置中，所述电压驱动式开关元件包括集电极端子、发射极端子和栅极端子，所述装置包括：放电电路，其与所述电压驱动式开关元件连接，并可用于在所述电压驱动式开关元件的切断操作过程中使储存在所述栅极端子处的电荷以一放电率放电，在所述切断操作中，所述电压驱动式开关元件进行从导通到断开的转变；放电率控制电路，其可用于控制所述放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率在所述切断操作过程中接近预定变化率；以及延迟电路，其可用于在开始所述切断操作之后使所述放电率控制电路的操作延迟规定延迟时间。其中，所述放电电路包括pnp晶体管和栅极电阻器，所述pnp晶体管的pnp发射极端子通过所述栅极电阻器与所述栅极端子连接，并且所述pnp晶体管的pnp集电极端子与基准电位连接。所述延迟电路包括第二电容器，所述第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数。

根据本发明的另一种装置包括：开始装置，其用于使所述电压驱动式开关元件从导通状态到断开状态的转变开始；控制装置，其用于在所述转变过程中控制储存在所述栅极端子处的电能的放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率接近预定变化率；以及延迟装置，其用于在所述转变开始之后使所述放电率的控制延迟规定延迟时间。其中，所述控制装置包括pnp晶体管，所述pnp晶体管具有pnp基极端子、通过栅极电阻器与所述栅极端子连接的pnp发射极端子和与基准电位连接的pnp集电极端子。所述延迟控制装置包括第二电容器，所述第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数。

本发明还提供了用于驱动电压驱动式开关元件的方法，该方法包括：使所述电压驱动式开关元件从导通状态到断开状态的转变开始；在所述转变过程中使储存在所述栅极端子处的电荷以一放电率放电；控制所述放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率在所述转变过程中接近预定变化率；以及在所述转变开始之后，使所述放电率的控制延迟规定延迟时间.其中，pnp晶体管的pnp发射极端子通过栅极电阻器与所述栅极端子连接，并且所述pnp晶体管的pnp集电极端子与基准电位连接.第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数.

附图说明

在此参照附图进行说明，其中，在全部附图中，相似的参考标号表示相似的部件，并且其中：

图1为示出用于电压驱动式开关元件的驱动器的电路图，其中，示出IGBT作为典型电压驱动式开关元件；

图2为示出图1所示电路的作用原理的等效电路图；

图3示出当改变输入信号并切断IGBT时在图1所示电路中选择点处的开关波形；以及

图4A和4B为将作为本发明应用实例的在图1所示电路中切断IGBT时的开关波形与以前公知的用于电压驱动开关元件的驱动器做比较的曲线图。

具体实施方式

通常，当切断例如IGBT(绝缘栅双极晶体管)或功率MOSFET(金属氧化物半导体场效应晶体管)等电压驱动式开关元件时，产生浪涌电压，会在电压驱动式开关元件的集电极端子和发射极端子之间施加下述电压，所述电压大小等于浪涌电压和电源电压(即与电压驱动式开关元件的发射极端子连接的电源的电压)之和。这就会产生这样的问题：即，如果暴露于超过电压驱动式开关元件额定电压的电压，则电压驱动式开关元件容易受到热损伤。从而，必须控制电压驱动式开关元件的集电极-发射极端子之间的电压(以下简称为“集电极电压”)，使该电压不超过电压驱动式开关元件的额定电压。

切断时的浪涌电压通常随着开关速度的增加(即当集电极电压随时间的变化率增加时)而增大。考虑到此性能特征，上述日本公开专利申请No.2004-187463描述了一种用于电压驱动式开关元件的驱动器，该驱动器具有用于使电压驱动式开关元件的栅极电荷放电的电路，在该电路中，pnp晶体管通过栅极电阻器(“电阻器”俗称为“电阻”)与电压驱动式开关元件的栅极端子连接。此专利文献还描述了这样一种电路：即，电压驱动式开关元件的集电极端子和pnp晶体管的基极端子通过电容器和二极管连接。下拉电阻器连接在基准电位(地面等)及电容器和二极管之间的连接点之间。借助于此电路，以控制栅极电流，从而控制栅极电荷的放电率，以避免过量浪涌电压的产生，并且防止在切断过程中集电极电压超过额定电压。然而，此电路存在某些问题。

首先，驱动器将电压驱动式开关元件的开关速度控制在适合于有待由该开关元件处理的最高电源电压的速度。有必要在电源电压较高时保证电源电压和浪涌电压之和不超过电压驱动式开关元件的额定电压，但是在电源电压较低时导致不必要较低的开关速度。其次，由于不管电源电压如何，开关速度总是控制在恒速，所以产生不必要的开关损耗。

这些问题归因于以下事实，即根据日本公开专利申请No.2004-187463中所述的驱动器，集电极电压随时间的变化率不对电源电压做出响应.无法认识到电压驱动式开关元件的可容许浪涌电压通常作为施加于电压驱动式开关元件的电源电压的函数而变化.反而，不是通过响应实际的电源电压，而是通过根据假定的最大电源电压为集电极电压固定较低的变化率，从而对于任何电源电压，保护电压驱动式开关元件，使之不受在切断时产生的浪涌电压的影响.

这样，通过假定最大期望电源电压并限制集电极电压随时间的变化率，从而防止超过电压驱动式开关元件的额定电压，在集电极电压和额定电压之间存在余量。然而，考虑到不能够增加集电极电压随时间的变化率，即切断时的开关速度，仍然未利用此余量，这样即使当电源电压较低时，也无法降低开关损耗。

相比之下，在此所述的用于电压驱动式开关元件的驱动器在防止电压驱动式开关元件的集电极电压超过额定电压的同时，降低开关损耗。

图1为用于电压驱动式开关元件的典型驱动器的电路图，该驱动器具有用于驱动负载的电压驱动式开关元件11和用于电压驱动式开关元件11的栅极驱动器12。结合图1的典型电路，示出绝缘栅双极晶体管即IGBT Q1作为电压驱动式开关元件11。然而，应该理解，栅极驱动器12在应用上并不局限于驱动IGBT，其它电压驱动式开关元件11也可以和栅极驱动器12一起使用。

IGBT Q1的栅极端子G通过与栅极电阻器R2串联的充电npn晶体管Q2与电源电压Vcc连接，充电npn晶体管Q2控制IGBT Q1的栅极端子G处的栅极电荷的充电。IGBT Q1的栅极端子G还通过与栅极电阻器R3串联的放电pnp晶体管Q3与基准电位Vee连接，放电pnp晶体管Q3控制IGBT Q1的栅极端子G的栅极电荷的放电。这里，基准电位Vee等于IGBT Q1的发射极端子E处的电位，基准电位Vee是用于栅极驱动器12的基准电位。

充电npn晶体管Q2的基极端子通过基极电阻器R5与以推挽结构连接的p通道MOSFET Q4和n通道MOSFET Q5的漏极端子连接。放电pnp晶体管Q3的基极端子通过基极电阻器R1与p通道MOSFET Q4和n通道MOSFET Q5的漏极端子连接。p通道MOSFETQ4的源极端子与电源电压Vcc连接，n通道MOSFET Q5的源极端子与基准电位Vee连接。

p通道MOSFET Q4和n通道MOSFET Q5的栅极端子与输入信号Vin连接，以便当施加输入信号Vin时，接通充电npn晶体管Q2，并切断放电pnp晶体管Q3。

除了与负载连接以外，IGBT Q1的集电极端子C还通过串联的电容器C2和二极管D1与pnp晶体管Q3的基极端子连接。另外，如在此更加详细的说明，下拉电阻器R4可以连接在基准电位Vee及电容器C2和二极管D1之间的连接点之间。这样，在切断IGBT Q1的过程中，向pnp晶体管Q3的基极端子提供关于集电极端子C和发射极端子之间的电压(以下称为集电极电压Vce)随时间变化的反馈。

也就是说，连同用于储存在IGBT Q1的栅极处的电荷的放电的pnp晶体管Q3、基极电阻器R1、用于控制放电率的IGBT Q1、以及栅极电阻器R3、电容器C2、二极管D1和下拉电阻器R4形成用于控制储存在IGBT Q1的栅极端子G处的电荷的变化率的装置。

根据前述内容，可以理解，放电电路由用于在切断IGBT Q1的过程中使储存在IGBT Q1的栅极端子G处的栅极电荷放电的放电pnp晶体管Q3和栅极电阻器R3形成。此外，放电电路用于使IGBTQ1的栅极端子G处的栅极电荷以由放电pnp晶体管Q3的操作状态控制的放电率放电。根据前述内容，还可以理解，为了控制放电pnp晶体管Q3的操作状态，由基极电阻器R1、二极管D1、电容器C2和下拉电阻器R4形成放电率控制电路。放电率控制电路控制放电pnp晶体管Q3的操作，从而控制储存在IGBT Q1的栅极端子G处的电荷的放电率.此外，储存在IGBT Q1的栅极端子G处的电荷的放电率是电容器C2的电容值和栅极电阻器R3的电阻值二者的函数，以使IGBT Q1的集电极电压Vce随时间的变化率dV/dt在IGBT Q1的切断过程中成为规定变化率。

下拉电阻器R4连接在栅极驱动器12的基准电位Vee及电容器C2和二极管D1之间的连接点之间。此外，二极管D1使其阳极与电容器C2侧连接，并使其阴极与pnp晶体管Q3的基极端子侧连接，以便限制从放电pnp晶体管Q3的基极端子流到电容器C2的电流，并且防止放电pnp晶体管Q3向放电pnp晶体管Q3的基极端子施加反向电压。从而，当例如放电pnp晶体管Q3的额定电压足够高时，可以省略二极管D1和下拉电阻器R4。

为了在开始切断电压驱动式开关元件之后，使放电率控制电路的操作延迟规定延迟时间，将延迟电路与放电率控制电路连接。即电容器C1与放电率控制电路的基极电阻器R1并联，从而提供将放电率控制电路的操作延迟规定延迟时间的延迟装置，以使IGBT Q1的集电极电压Vce随时间的变化率dV/dt直到规定延迟时间终止之后才变为规定变化率。电容器C1具有比电容器C2的电容值更大的电容值，并且规定延迟时间是电容器C1的电容值的函数。规定延迟时间在开始切断电压驱动式开关元件时开始，在集电极电压达到规定电压时终止，该终止时间与放电pnp晶体管Q3的基极端子处的电荷达到用于操作放电pnp晶体管Q3的阈值的时间对应。

换言之，借助于与基极电阻器R1并联而形成延迟电路的电容器C1，在延迟时间内控制IGBT Q1的栅极电荷的放电率。这样，在开始切断操作之后，紧随开始切断IGBT Q1之后，建立具有较陡梯度的集电极电压Vce随时间的较高变化率dV/dt(较高开关速度)。然而，一旦经过由电容器C1的电容值确定的规定延迟时间之后，IGBTQ1的集电极电压Vce达到规定电压，则建立具有较缓和梯度的规定变化率(较低开关速度)。

在图1中，IGBT Q1的栅极电压Vge、放电pnp晶体管Q3的基极电压Vb及p通道MOSFET Q4和n通道MOSFET Q5的漏极电压V1均是相对于基准电位Vee的电位。

现转向图3，给出关于栅极驱动器12对于作为电压驱动式开关元件11的实例的IGBT Q1的操作的说明。图3示出了改变输入信号Vin并切断与电动机或其它电感负载连接的IGBT Q1时图1所示电路中不同部分的开关波形。

如图中所示，在时间t1，输入信号Vin从高电平变到低电平，从而切断p通道MOSFET Q4并导通n通道MOSFET Q5。

当接通n通道MOSFET Q5时，呈推挽结构的p通道MOSFET Q4和n通道MOSFET Q5的漏极电压V1从高变为低。从而，充电npn晶体管Q2从导通转变为断开，并且同时用于使栅极电荷放电的pnp晶体管Q3的基极电位Vb从高变到低，从而使放电pnp晶体管Q3的状态从断开转变为导通。这样，改变了施加于IGBT Q1的栅极端子的栅极输入信号(栅极电流)，开始使IGBT Q1的栅极电荷放电。IGBT Q1的栅极电荷的放电率取决于IGBT Q1的栅极电阻器R3的操作状态和pnp晶体管Q3的操作状态。从而，电容器C1可以用于控制放电pnp晶体管Q3的基极端子处的电流和放电pnp晶体管Q3的基极电位Vb的大小。

在时间t1，输入信号Vin从高电平到低电平的变化表明IGBT Q1的切断操作的开始，并且IGBT Q1的栅极电荷开始放电。如图3所示，随着IGBT Q1的栅极电压Vge下降，根据集电极电压Vce随时间的正变化率dV/dt，IGBT Q1的集电极电压Vce上升。

在集电极电压Vce的最初上升过程中，电流ia(如图1所示)从IGBT Q1的集电极端子C流到电容器C2中.电流ia经过二极管D1流到pnp晶体管Q3的基极电阻器R1并流到电容器C1.从而，如图3所示，pnp晶体管Q3的基极电位Vb开始上升.

随着基极电位Vb上升，抑制了pnp晶体管Q3的基极电流，从而限制了IGBT Q1的栅极放电量。因此，从栅极电荷的放电开始时间t1到越过IGBT Q1的阈值电压(Vth)，即集电极电压Vce的峰值时的时间t3的期间内，由电流ia的大小控制集电极电压Vce随时间的变化率dV/dt。

现参见图2，说明从IGBT Q1的切断操作开始时间t1到达到IGBT Q1的集电极电压Vce的峰值的时间t3的期间集电极电压Vce随时间的变化率dV/dt的控制。

这里，在从时间t1到时间t3的期间内从IGBT Q1的集电极端子C流出的电流等于电流i0(t)。在此操作中，集电极电压Vce随时间的变化率dV/dt以第一随时间变化率K1和较低的第二随时间变化率K2按照如图3所示的两个步骤而改变。由以下讨论可以更好地理解，第一随时间变化率K1出现在延迟时间内，该延迟时间由延迟电路，即与基极电阻器R1并联的电容器C1的操作提供。在延迟时间之后，集电极电压Vce随时间的变化率dV/dt变为规定较低的第二变化率K2，第二变化率K2由放电率控制电路的变化率控制装置，即电容器C2和基极电阻器R1，以及放电电路，即栅极电阻器R3和放电pnp晶体管Q3，的操作提供。

现回到图2，流经基极电阻器R1的电流是i1(t)，流到电容器C1的电流是i2(t)，输入电压是E(t)。输入电压E(t)是IGBT Q1的集电极-发射极电压(即集电极电压)Vce，其随时间的变化率dV/dt是常数α，因此该输入电压可以表示为根据E(t)＝α*t的时间t的线性函数。假定电容器C2的两个端子之间的电压具有时间函数V1(t)，并且基极电阻器R1的两个端子之间的电压具有时间函数V2(t)，则得到下列等效公式：

V1(t)+V2(t)＝E(t)＝α*t    公式(1)

假定储存在电容器C2中的电荷量是Q1(t)，则公式(1)可以改为下式：

Q1(t)/C2+R1*i1(t)＝α*t    公式(2)

然后，通过对公式(2)的两侧求微分，得到以下公式(3)：

(1/C2)*d/dt(Q1(t))+R1*d/dt(i1(t))＝α    公式(3)

这里，利用公式(3)、(4)、(5)和(6)，可以确定在任何时间t(即IGBT Q1的栅极电荷的放电开始时间t1直到达到IGBTQ1的集电极电压Vce的峰值时的时间t3)的电流i1(t)。更具体来说，得到以下公式(7)。

i0(t)＝i1(t)+i2(t)        公式(4)

i0(t)＝d/dt(Q1(t))           公式(5)

i2(t)＝C1*d/dt(V2(t))        公式(6)

{R1+(R1*C1)/C2}*d/dt(i1(t))+(1/C2)*i1(t)＝α    公式(7)

如果求解公式(7)的微分方程，则得到以下公式(8)：

i1(t)＝C2*α*[1-exp{(-t)/(R1*(C1+C2))}]         公式(8)

因此，电阻器R1的两个端子之间的电压V2(t)由以下公式(9)给出：

V2(t)＝R1*i1(t)＝R1*C2*α*[1-exp{(-t)/(R1*(C1+C2))}]  公式(9)

当将公式(9)应用于图1所示的电路时，可以看出，在时间t中(t1≤t≤t3)，最终达到的电阻器R1的两个端子之间的电压V2(t)，即pnp晶体管Q3的基极电位Vb由电容器C2的值、电阻器R1的电阻和IGBT Q1的集电极电压Vce随时间的变化率α(-dV/dt)确定。

与电阻器R1并联的电容器C1与pnp晶体管Q3的基极电位Vb的最终值的确定无关。这是由于可以从公式(9)看出，电容器C1仅与时间常数{R1*(C1+C2)}有关，因而与何时达到电阻器R1的两个端子之间的电压V2(t)，即pnp晶体管Q3的最终基极电位Vb的确定有关。这样电容器C1与最终基极电位Vb的大小无关。

这里，通过将具有比电容器C2的电容值更大的电容值的电容器C1与电阻器R1并联，以使{电容器C1的电容值}＞＞{电容器C2的电容值}的关系成立，电流ia从开始切断IGBT Q1时的时间t1到电容器C1完全充电时的时间t2几乎全部流到电容器C1。

在到达时间t2，电容器C1完全充电之后，电阻器R1成为主导因素。如图3中在时间t2所示，电阻器R1的两个端子之间的电压，即放电pnp晶体管Q3的基极电位Vb开始显著上升。

然而，来自IGBT Q1用以确定IGBT Q1的栅极电荷的放电率的栅极放电电流ig可以表示为下式：

ig＝(Vge-Vb-Vbe)/R3    公式(10)

如上说明，Vge是IGBT Q1的栅极电压，Vb是放电pnp晶体管Q3的基极电压，Vbe是放电pnp晶体管Q3的基极-发射极电压。当放电pnp晶体管Q3的基极电位Vb上升并达到pnp晶体管Q3的阈值电压(即晶体管从导通转换为断开的电压)附近的规定电压水平时，来自IGBT Q1的栅极放电电流ig急剧减小，并且IGBT Q1的栅极电荷的放电率缓和并变为较低放电率。

根据公式(9)和(10)，在向电容器C1的放电是主导因素的期间内，即从恰好在IGBT Q1的切断操作开始之后的时间t1到电容器C1完成充电，并且放电pnp晶体管Q3的基极电位Vb达到放电pnp晶体管Q3的操作阈值电压附近的规定电压水平时的时间t2的期间内，用于通过电容器C2调整栅极放电电流ig的反馈控制几乎不起作用。如图3所示，集电极电压Vce随时间的变化率α成为较高的正变化率K1。另一方面，在电流ia流入到电阻器R1成为主导因素的期间内，即在放电pnp晶体管Q3的基极电位Vb达到规定操作阈值电压附近的规定电压水平时的时间t2之后，用于通过电容器C2调整栅极放电电流ig的反馈控制开始执行其变化率控制的功能，并且同样如图3所示，集电极电压Vce随时间的变化率α迅速变为较低的正变化率K2。

这样，通过将电容器C1与放电pnp晶体管Q3的电阻器R1并联，在从时间t1到时间t3的整个期间，在pnp晶体管Q3的基极电压Vb变为规定操作阈值电压附近的规定电压水平时的时间t2的前后，集电极电压Vce随时间的变化率α取不同值，而不是保持为常数。

这样，从在时间t1开始切断操作，直到pnp晶体管Q3的基极电压Vb在时间t2达到规定操作阈值电压附近的规定电压水平，与放电pnp晶体管Q3的电阻器R1并联的电容器C1作为用于延迟开始执行放电率控制电路的功能的时间的延迟电路。

如上说明，在从时间t1到时间t3的期间内，集电极电压Vce随时间的变化率α并不总是处于常数.反而，根据用于执行调整栅极放电电流ig的反馈控制的放电率控制电路是否起作用，在pnp晶体管Q3的基极电压Vb达到规定操作阈值电压附近的规定电压水平时的时间t2的前后，集电极电压Vce随时间的变化率α具有不同值.从而，在pnp晶体管Q3的基极电压Vb接近规定操作阈值电压时的时间t2前后，公式(9)的集电极电压Vce随时间的变化率α大致可以用不同的定值K1和K2表示，并且在时间t(t1≤t≤t3)的pnp晶体管Q3的基极电压Vb大致可以用以下公式(11)和(12)表示.

更具体来说，当t1≤t＜t2时，

Vb(t)＝R1*i1(t)＝R1*C2*K1*[1-exp{(-t)/(R1*(C1+C2))}]  公式(11)

当t2≤t≤t3时，有

Vb(t)＝R1*i1(t)＝R1*C2*K2*[1-exp{(-t)/(R1*(C1+C2))}]  公式(12)

从公式(10)、(11)和(12)可以看出，在用于使栅极电荷放电的开始时间t1之后，随着时间的流逝，根据放电率控制电路是否起作用，栅极放电电流ig以两阶段方式变化。即，当集电极电压Vce较低时，IGBT Q1的栅极电荷的放电率增加，并且集电极电压Vce随时间的变化率dV/dt的梯度较陡。另一方面，当集电极电压Vce增加时，IGBT Q1的栅极电荷的放电率变为较低水平，以使集电极电压Vce随时间的变化率dV/dt获得较缓和的梯度。这样，实现两阶段变化。

从而，通过选择电容器C1的电容，以使集电极电压随时间的变化率从K1变到K2时浪涌电压和集电极电压Vce之和不会超过额定电压，这样可以防止超过额定电压，同时允许在集电极电压Vce较低时有较高的集电极电压随时间的变化率。

此外，延迟电路可操作以延迟开始操作放电率控制电路的开始时间，所延迟的时间作为电容器C1的电容值的函数。这样，延迟时间在IGBT Q1的切断操作开始的时间t1开始，并在放电pnp晶体管Q3的基极电压Vb达到其阈值电压时的时间t2终止。也可以如下进行说明：由于在从时间t1到时间t2的期间内集电极电压的变化率K1是由电阻器R3确定的恒定变化率，所以在从IGBT Q1的栅极电荷开始放电时间t1到IGBT Q1的集电极电压Vce达到规定电压水平时的时间t2的期间内，执行延迟操作。

图4A示出了结合图1说明的应用实例中的IGBT在切断时的波形，图4B示出了日本公开专利申请No.2004-187463中所述的常规电路中的IGBT在切断时的波形。参照图4A，将说明用于电压驱动式开关元件11、具有与电阻器R1并联的电容器C1的驱动器12的效果，作为用于延迟开始操作放电率控制电路的延迟电路的实例，该放电率控制电路用于将集电极电压Vce随时间的变化率dV/dt控制在规定的较低变化率。

更具体来说，图4A示出了在图1所示的IGBT Q1的切断操作过程中集电极电流Ic1和集电极电压Vce1的波形。实线与电源电压Vcc具有较高电压值Vdc1的情况对应，虚线与电源电压Vcc具有较低电压值Vdc2的情况对应(Vdc1＞Vdc2)。

另一方面，图4B示出了日本公开专利申请No.2004-187463中所述的IGBT在切断过程中所经历的相同波形。类似地，实线和虚线分别示出当电源电压Vcc是较高电压值Vdc1和较低电压值Vdc2(Vdc1＞Vdc2)时的集电极电流Ic2和集电极-发射极电压Vce2。

从图4A和图4B中的开关波形可以看出，当电源电压Vcc等于较高电压值Vdc1时，在电压驱动式开关元件的额定电压(BV)以下的两个集电极-发射极电压Vce1和Vce2的峰值电压被切断，从而可以防止IGBT Q1的集电极-发射极电压超过额定电压。

然而，如图4A所示，在对应于在此所述的栅极驱动器12的波形中，可以通过一开始以较高的随时间变化率dV/dt改变IGBT Q1的集电极电压Vce，来降低电源电压Vcc等于较低电压值Vdc2时的开关损耗.这对于图4B所示的常规电路结构来说是不可能的，这是由于下述缘故：即使电源电压Vcc等于较低电压Vdc2时，仍然采用恒定的较低的随时间变化率dV/dt，以适应向IGBT的集电极端子施加较高的电源电压值Vdc1的情况.相比之下，如结合图1所示电路的说明，延迟电路允许在转换为较低变化率之前较高的集电极电压Vce随时间的变化率dV/dt存在规定延迟时间，这样可以以两阶段方式控制随时间的变化率dV/dt.

如图4A中用虚线所示，当电源电压Vcc等于较低电压Vdc2时，利用延迟电路可以以较高的开关速度执行切断操作。

这样，当电源电压具有较低电压值Vdc2时，即使当集电极电压Vce随时间的变化率dV/dt增加(即，即使当开关速度较高)时，向电压驱动式开关元件11的集电极端子施加的电源电压和浪涌电压之和也不会超过额定电压BV。从而，如图4A所示，可以在IGBT Q1的切断过程中以较高速度进行转换，从而可以降低切断过程中的开关损耗。

可以进一步说明以上情况，使用电压驱动式开关元件11的栅极驱动器12，通过在开始切断操作之后以规定延迟时间延迟集电极电压随时间的变化率dV/dt的控制，可以利用与电压驱动式开关元件的集电极电压Vce的大小对应的变化率，而不是利用与最大期望集电极电压Vce对应的预定变化率。

因此，电路12是这样的：即，使得在紧随开始切断操作的期间内，电压驱动式开关元件11的栅极电荷以较高放电率放电。随后，在经过规定延迟时间之后，栅极放电率变为规定的较低放电率。因此，在电源电压较低的情况下，通过使栅极端子以最初较高的放电率放电，电源电压和浪涌电压之和不会使集电极电压Vce超过电压驱动式开关元件的额定电压，这样可以增加切断时的开关速度，从而降低开关损耗。

此外，即使当集电极电压Vce较高时，也可以校准开始切断操作之后的规定延迟时间，以使其恰好在切断电压驱动式开关元件11时产生浪涌电压之前终止。在此时，可以将栅极放电率改变为规定的较低放电率，从而可以防止电压驱动式开关元件的集电极电压Vce超过额定电压。同时，降低了开关损耗。

本申请要求2005年11月18日提交的日本专利申请No.2005-333638的优先权，其内容在此通过引用的方式并入本文。

此外，说明上述实施例是为了使本发明容易理解，而不是限制本发明。相反，本发明意在涵盖包括在由所附权利要求书限定的保护范围内的各种变型和等效结构，该保护范围符合最宽泛的解释，以便包含法律所允许的所有这种变型和等效结构。

Claims (18)

1.一种用于驱动电压驱动式开关元件的装置，所述电压驱动式开关元件包括集电极端子、发射极端子和栅极端子，所述装置包括：

放电电路，其与所述电压驱动式开关元件连接，并可用于在所述电压驱动式开关元件的切断操作过程中使储存在所述栅极端子处的电荷以一放电率放电，在所述切断操作中，所述电压驱动式开关元件进行从导通到断开的转变；

放电率控制电路，其可用于控制所述放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率在所述切断操作过程中接近预定变化率；以及

延迟电路，其可用于在开始所述切断操作之后使所述放电率控制电路的操作延迟规定延迟时间；其中，

所述放电电路包括pnp晶体管和栅极电阻器，所述pnp晶体管的pnp发射极端子通过所述栅极电阻器与所述栅极端子连接，并且所述pnp晶体管的pnp集电极端子与基准电位连接；并且

所述延迟电路包括第二电容器，所述第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数。

2.根据权利要求1所述的装置，其中，

所述规定延迟时间是从开始所述切断操作延续到所述集电极端子和所述发射极端子之间的电压达到规定电压时的时间。

3.根据权利要求1所述的装置，其中，

所述放电率控制电路包括基极电阻器和第一电容器，所述基极电阻器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，并且所述第一电容器连接在所述pnp基极端子和所述集电极端子之间。

4.根据权利要求3所述的装置，其中，

所述第二电容器与所述基极电阻器并联。

5.根据权利要求3所述的装置，其中，

所述第二电容器的电容值大于所述第一电容器的电容值。

6.根据权利要求4所述的装置，其中，

所述第二电容器的电容值大于所述第一电容器的电容值。

7.根据权利要求3所述的装置，其中，

所述规定延迟时间是从开始所述切断操作延续到所述pnp晶体管的基极电压接近用于操作所述pnp晶体管的阈值电压时的时间。

8.根据权利要求3所述的装置，其中，

所述放电率控制电路包括与所述第一电容器串联的二极管，所述二极管的阳极与所述第一电容器连接，所述二极管的阴极与所述pnp基极端子连接，并且，

所述放电率控制电路包括下拉电阻器，所述下拉电阻器连接在所述二极管和所述第一电容器之间的连接点与所述基准电位之间。

9.一种用于驱动电压驱动式开关元件的装置，所述电压驱动式开关元件包括栅极端子、集电极端子和发射极端子，所述装置包括：

开始装置，其用于使所述电压驱动式开关元件从导通状态到断开状态的转变开始；

控制装置，其用于在所述转变过程中控制储存在所述栅极端子处的电能的放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率接近预定变化率；以及

延迟控制装置，其用于在所述转变开始之后使所述放电率的控制延迟规定延迟时间；其中，

所述控制装置包括pnp晶体管，所述pnp晶体管具有pnp基极端子、通过栅极电阻器与所述栅极端子连接的pnp发射极端子和与基准电位连接的pnp集电极端子；并且

所述延迟控制装置包括第二电容器，所述第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数。

10.根据权利要求9所述的装置，其中，

所述规定延迟时间是从开始所述转变到所述集电极端子和所述发射极端子之间的电压达到规定电压时的期间。

11.根据权利要求9所述的装置，其中，

所述开始装置包括推挽电路。

12.根据权利要求9所述的装置，其中，所述控制装置还包括：

基极电阻器，其连接在所述pnp基极端子和以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子之间；以及

第一电容器，其连接在所述pnp基极端子和所述集电极端子之间。

13.根据权利要求12所述的装置，其中，

所述规定延迟时间是从开始所述转变到所述pnp基极电压变为用于开始操作所述pnp晶体管的阈值电压水平时的期间。

14.根据权利要求12所述的装置，其中，

所述第二电容器与所述基极电阻器并联，并且所述第二电容器的电容值大于所述第一电容器的电容值。

15.根据权利要求14所述的装置，其中，所述控制装置还包括：

与所述第一电容器串联的二极管，所述二极管的阳极与所述第一电容器连接，所述二极管的阴极与所述pnp基极端子连接；以及

下拉电阻器，其连接在所述二极管和所述第一电容器之间的连接点与所述基准电位之间。

16.一种用于驱动电压驱动式开关元件的方法，所述电压驱动式开关元件包括栅极端子、集电极端子和发射极端子，所述方法包括：

使所述电压驱动式开关元件从导通状态到断开状态的转变开始；

在所述转变过程中使储存在所述栅极端子处的电荷以一放电率放电；

控制所述放电率，以使所述集电极端子和所述发射极端子之间的电压随时间的变化率在所述转变过程中接近预定变化率；以及

在所述转变开始之后使所述放电率的控制延迟规定延迟时间；其中，

pnp晶体管的pnp发射极端子通过栅极电阻器与所述栅极端子连接，并且所述pnp晶体管的pnp集电极端子与基准电位连接；并且

第二电容器连接在以推挽结构连接的p通道MOSFET和n通道MOSFET的漏极端子和所述pnp晶体管的pnp基极端子之间，所述规定延迟时间是所述第二电容器的电容值的函数.

17.根据权利要求16所述的方法，其中，使所述放电率的控制延迟的步骤包括：

在所述转变开始时开始所述延迟；以及

在所述集电极端子和所述发射极端子之间的电压达到规定电压时终止所述延迟。

18.根据权利要求16所述的方法，其中，

使所述放电率的控制延迟的步骤包括：

在所述转变开始时开始所述延迟；以及

在所述pnp晶体管的基极电压接近用于操作所述pnp晶体管的阈值电压时终止所述延迟。

Images