JP5499855B2 - 電圧駆動素子の駆動回路 - Google Patents

Description

本発明は、電圧駆動素子の駆動回路に係り、特に、電圧駆動素子の電圧変化率を制御するために出力電圧を駆動回路の入力側へフィードバックする駆動回路において、スイッチングノイズを抑制する駆動回路に関する。

制御電極であるゲートに印加する電圧により２つの主電極間に流れる電流を制御する電圧駆動素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）やパワーＭＯＳＦＥＴがある。これらの電圧駆動素子の場合、ゲートに接続する抵抗値を調整することにより、スイッチング速度をチューニングし、過大なサージ電圧の発生を抑えることが多い。ただし、この手法では、ＩＧＢＴやパワーＭＯＳＦＥＴのバラツキや温度特性により、スイッチング速度も変動してしまう。そのためスイッチング速度信号を電圧駆動素子のゲートにフィードバックすることにより、電圧駆動素子のスイッチング速度を状況に応じて調整する方法が知られている。

例えば、負荷を駆動する電圧駆動素子のゲートに、エミッタが接続され、コレクタが接地されたＰＮＰトランジスタを備え、電圧駆動素子のターンオフ時に、電圧駆動素子のゲート電荷をＰＮＰトランジスタを介して放電することにより、電圧駆動素子をターンオフする電圧駆動素子の駆動回路がある。この駆動回路において、コンデンサとダイオードの直列回路におけるコンデンサ側の一端を電圧駆動素子の非接地側の主電極に接続し、ダイオード側の一端をＰＮＰトランジスタのベースに接続し、コンデンサとダイオードの接続点と接地間にプルダウン抵抗を接続し、ダイオードは電流をコンデンサからトランジスタのベース方向へ流す極性に接続した回路がある（特許文献１）。

特許第３９９７９０５号公報

近年、ＳｉＣ等の化合物半導体の実用化に伴い、高耐圧電力用のショットキーバリアダイオードやヘテロジャンクションダイオード等のユニポーラ型ダイオードが開発されてきた。ユニポーラ型ダイオードは、動作中に少数キャリアが発生せず、ＰＮ接合またはＰＩＮ接合を用いたバイポーラ型ダイオードと比較して高速に電流を遮断できるので、スイッチング損失を低減することができる。

しかしながら、上記従来の電圧駆動素子の駆動回路においては、誘導性負荷の還流ダイオードに高速のダイオードを用いた場合に、電圧駆動素子のターンオフ時には電圧上昇率（ｄｖ／ｄｔ）を抑制してサージ電圧を抑制できるものの、ターンオン時には還流ダイオードの急峻なスイッチングにより、リンギングが生じてノイズの放射により誤動作を引き起こす虞があるという問題点があった。この問題点は、特にスイッチング速度の速いユニポーラ型ダイオードを還流ダイオードとして用いた場合に顕著である。

上記問題点を解決するために本発明は、電圧駆動素子に誘導性の負荷と還流ダイオードとが接続され、電圧駆動素子のゲートと接地間に第１のＰＮＰトランジスタ又はＰチャンネルＭＯＳＦＥＴが接続され、電圧駆動素子のゲート電荷を第１のＰＮＰトランジスタ又はＰチャンネルＭＯＳＦＥＴを介して放電することにより、電圧駆動素子をターンオフする電圧駆動素子の駆動回路において、電圧駆動素子の非接地側の主電極に第１のコンデンサの一端を接続し、第１のコンデンサの他端を第１のダイオードのアノードに接続し、第１のダイオードのカソードを第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートに接続し、第１のコンデンサの他端と接地間にプルダウン抵抗及び第２のダイオードを直列接続したプルダウン回路を接続し、第２のダイオードはアノード端子が接地側を向いている。

さらに、第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートと電圧信号入力端子との間には第１の抵抗が接続され、第１の抵抗と第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートとの接続点から、第１のコンデンサの他端とプルダウン回路との接続点までの間に、第１のダイオードに直列接続される第２の抵抗を備えたことを要旨とする。

本発明によれば、電圧駆動素子のターンオフ時には第１のコンデンサからフィードバックされる電圧のうち、第１の抵抗と第２の抵抗で分圧した電圧をゲート駆動素子に入力することで、適度に電圧駆動素子のゲート電荷放電速度を緩和することができ、電圧駆動素子の電圧上昇率（ｄｖ／ｄｔ）が抑制されることでサージ電圧を抑制できる。さらに電圧駆動素子のターンオン時においては、ユニポーラ型ダイオード等の高速素子を還流ダイオードに用いた場合でも、還流ダイオードの高速なスイッチングによる急峻な変化電流は第１のコンデンサを通って第１の抵抗と第２の抵抗の両方を流れ、第１の抵抗の抵抗値と第２の抵抗の抵抗値を合計した抵抗値でスナバ回路が形成されるので、スナバ回路としても適当な回路定数となり、リンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

本発明に係る電圧駆動素子の駆動回路の実施例１を示す回路図である。 図１の電圧駆動素子の駆動回路を用いた三相インバータ回路の回路図である。 図１の回路において、入力信号Ｖｉｎを変化させて、ＩＧＢＴ（Ｑ１１）のオン／オフを繰り返したときにおける各部の電圧波形を示す図である。 本発明に係る電圧駆動素子の駆動回路の実施例２を示す回路図である。 図４、図６の回路において、入力信号Ｖｉｎを変化させて、ＩＧＢＴ（Ｑ１１）のオン／オフを繰り返したときにおける各部の波形を示す図である。 本発明に係る電圧駆動素子の駆動回路の実施例３を示す回路図である。 本発明に係る電圧駆動素子の駆動回路の実施例４を示す回路図である。 図７、図９の回路において、入力信号Ｖｉｎを変化させて、ＩＧＢＴ（Ｑ１１）のオン／オフを繰り返したときにおける各部の波形を示す図である。 本発明に係る電圧駆動素子の駆動回路の実施例５を示す回路図である。 本発明に係る電圧駆動素子の駆動回路の実施例６を示す回路図である。

以下、本発明の実施形態を図面に基づいて説明する。尚、以下に説明する各実施例は、電圧駆動素子の一つであるＩＧＢＴを用いて負荷を駆動する際の駆動回路を示すが、ＭＯＳ−ＦＥＴの駆動回路にも本発明を適用することができるのは明らかである。ＩＧＢＴの主電極は、エミッタ及びコレクタであり、ＭＯＳ−ＦＥＴの主電極は、ドレイン及びソースである。２つの主電極間の電流を制御する制御電極は、ＩＧＢＴ及びＭＯＳ−ＦＥＴ共にゲートである。

図１は、本発明に係る電圧駆動素子の駆動回路の実施例１である駆動回路１０を用いた、三相インバータの一相分のアーム駆動回路を示す回路図である。図２は、図１の回路を用いた三相インバータ回路の回路図である。

図２において、三相インバータは、平滑コンデンサＣと、Ｕ相のアーム１００と、Ｖ相のアーム１１０と、Ｗ相のアーム１２０と、三相同期モータＭと、を有している。平滑コンデンサＣは電源ＶＢと接地（ＧＮＤ）間に接続されている。アーム１００，１１０，１２０は、それぞれ同じ構成の図１に示したアームであり、３並列のアームにより三相ブリッジ回路を構成している。そして、各アームの上下のＩＧＢＴの接続点が、三相同期モータＭのＵ相、Ｖ相、Ｗ相にそれぞれ接続されている。

次に、図１に示した駆動回路１０について説明する。図１において、電源電圧ＶＢと接地（ＧＮＤ）間には、ＩＧＢＴ（Ｑ１０）とＩＧＢＴ（Ｑ１１、電圧駆動素子）が直列接続され、それぞれに駆動回路１０と駆動回路２０が接続され、三相インバータの一つのアームを形成している。ＩＧＢＴ（Ｑ１０）のエミッタ−コレクタ間には、還流ダイオードＤ１２が接続され、ＩＧＢＴ（Ｑ１１）のエミッタ−コレクタ間には、還流ダイオードＤ１３が接続されている。

本実施例における還流ダイオードＤ１２，Ｄ１３は、ショットキバリアダイオードや本願出願人による特許第４２８２９７２号公報に記載のヘテロジャンクションダイオード等のユニポーラ型ダイオードである。

負荷Ｌ１１は三相同期モータＭの一部を回路上に書き出したものであり、負荷Ｌ１１の一端は、ＩＧＢＴ（Ｑ１０）のエミッタとＩＧＢＴ（Ｑ１１）のコレクタとの接続点に接続されている。負荷Ｌ１１の他端は、三相同期モータＭの図示しない中性点に接続されている。

駆動回路１０は、ＩＧＢＴ（Ｑ１１）のゲートを駆動するコンプリメンタリ型のエミッタフォロア回路を含むｄｖ／ｄｔ抑制・スナバ回路１１を備える。

ｄｖ／ｄｔ抑制・スナバ回路１１は、コレクタが接地されたＰＮＰトランジスタＱ１２（第１のＰＮＰトランジスタ）と、コレクタが電源電圧Ｖｃｃに接続されたＮＰＮトランジスタＱ１３と、ベース抵抗Ｒ１２（第１の抵抗）と、ベース抵抗Ｒ１４と、抵抗Ｒ１９（第２の抵抗）と、エミッタ抵抗Ｒ１１，Ｒ１３と、コンデンサＣ１１（第１のコンデンサ）と、ダイオードＤ１１（第１のダイオード）と、ダイオードＤ１４（第２のダイオード）と、プルダウン抵抗Ｒ１５とを備える。

入力信号Ｖｉｎ（入力信号端子、入力信号電圧）は、ベース抵抗Ｒ１２，Ｒ１４を介して、それぞれＰＮＰトランジスタＱ１２のベースとＮＰＮトランジスタＱ１３のベースに接続されている。ＰＮＰトランジスタＱ１２のエミッタとＮＰＮトランジスタＱ１３のエミッタとは、それぞれエミッタ抵抗Ｒ１１，Ｒ１３を介して、ＩＧＢＴ（Ｑ１１）のゲートに接続されている。また、入力信号Ｖｉｎとしては、図示しない外部回路により、電源電圧ＶｃｃをＨレベル、ＧＮＤ電位をＬレベルとしたＰＷＭ信号が入力されている。

コンデンサＣ１１の一端は、ＩＧＢＴ（Ｑ１０）のエミッタとＩＧＢＴ（Ｑ１１）のコレクタとの接続点に接続され、コンデンサＣ１１の他端は、ダイオードＤ１１のアノードに接続されている。コンデンサＣ１１とダイオードＤ１１のアノードとの接続点を点Ａと呼ぶ。ダイオードＤ１１のカソードは、抵抗Ｒ１９の一端に接続されている。抵抗Ｒ１９の他端はＰＮＰトランジスタＱ１２のベースに接続されている。つまり電流はコンデンサＣ１１側からＰＮＰトランジスタＱ１２のベース側へ流れる方向に規制される。さらに点Ａには、ダイオードＤ１４のカソードが接続され、ダイオードＤ１４のアノードはプルダウン抵抗Ｒ１５を介して接地されている。

次に、図１に示した駆動回路１０の動作を、図３を用いて説明する。図３は入力信号Ｖｉｎを変化させてＩＧＢＴ（Ｑ１１）のオン／オフを繰り返したときにおける各部の電圧波形を示す図である。図３（ａ）は入力信号Ｖｉｎ、（ｂ）はＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅ、（ｃ）はＰＮＰトランジスタＱ１２のベース電圧Ｖｂ、（ｄ）はＡ点の電圧である。

入力信号ＶｉｎをＬからＨへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオン動作に入る（時刻ｔ１１）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは低下していく。すなわち、負の電圧変化率（ｄｖ／ｄｔ）が発生する（時刻ｔ１１〜ｔ１２）。この負のｄｖ／ｄｔにより、コンデンサＣ１１にはＡ点からＩＧＢＴ（Ｑ１１）のコレクタに向かって電流が流れる。この電流は、プルダウン抵抗Ｒ１５とダイオードＤ１４を介してＧＮＤから供給されるため、Ａ点の電位はプルダウン抵抗Ｒ１５の電圧降下分だけ下がり、負の電位となるが、ダイオードＤ１１が存在するため、ＰＮＰトランジスタＱ１２のベースに負電圧が印加されることはない。

したがって、ベース抵抗Ｒ１２やコンデンサＣ１１の値にかかわらず、ＰＮＰトランジスタＱ１２が破壊されるおそれはない。また、ターンオン終了（時刻ｔ１２）後、Ａ点の電位はプルダウン抵抗Ｒ１５とコンデンサＣ１１によって決まる時定数で初期状態である０Ｖ近傍へ復帰して行く。プルダウン抵抗Ｒ１５の値としては、速やかに０Ｖ近傍へ復帰させるため、時定数が小さくなるような値が選ばれる。

次に、入力信号ＶｉｎをＨからＬへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオフ動作に入る（時刻ｔ１３）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは上昇していく。すなわち、正の電圧変化率（ｄｖ／ｄｔ）が発生する。この正のｄｖ／ｄｔにより、コンデンサＣ１１には、ＩＧＢＴ（Ｑ１１）のコレクタからＡ点に向かって電流が流れる。この電流はＡ点からダイオードＤ１１および抵抗Ｒ１９を介して、ＰＮＰトランジスタＱ１２のベース抵抗Ｒ１２へ流れ込むため、ベース抵抗Ｒ１２で電圧が発生し、ＰＮＰトランジスタＱ１２のベース電圧Ｖｂは上昇する。この電圧上昇速度は、コンデンサＣ１１とベース抵抗Ｒ１２によって決まる時定数により決定され、上昇電圧はベース抵抗Ｒ１２と抵抗Ｒ１９で分圧される。

ＩＧＢＴ（Ｑ１１）のＶｃｅに発生するｄｖ／ｄｔは、ＩＧＢＴ（Ｑ１１）のターンオフ速度によって決まる。ＩＧＢＴ（Ｑ１１）のターンオフ速度は、ゲート電荷の放電速度すなわちゲート電流Ｉｇ（ｏｆｆ）の大きさで調整可能であり、ゲート電流Ｉｇ（ｏｆｆ）は、ゲート電圧をＶｇとし、ＰＮＰトランジスタＱ１２のベース電圧をＶｂとし、ＰＮＰトランジスタＱ１２のベースに対するエミッタ電圧をＶｆとしたときに、式（１）で表すことができる。
Ｉｇ（ｏｆｆ）＝（Ｖｇ−Ｖｂ−Ｖｆ）／Ｒ１１ …（１）

したがってベース電圧Ｖｂの上昇によって、ゲート電流Ｉｇ（ｏｆｆ）が減少し、ＩＧＢＴ（Ｑ１１）のゲート電荷放電速度が緩和されることになる。この負帰還作用により、コンデンサＣ１１、ベース抵抗Ｒ１２、ゲート抵抗Ｒ１１によって決まる所定のｄｖ／ｄｔ（１０１）に一致するように、ＩＧＢＴ（Ｑ１１）のターンオフ動作が制御され、過大なサージ電圧の発生を抑えることができる。サージ電圧の消滅時（時刻ｔ１４〜ｔ１５）には、ターンオン時同様、負のｄｖ／ｄｔが発生するが、前述のターンオン時と同じ理由で、ＰＮＰトランジスタＱ１２のベースに負の電圧が印加されることはない。

次に回路定数の設定方法を説明する。ＩＧＢＴ（Ｑ１１）のターンオフ時の電圧上昇速度ｄｖ／ｄｔ（１０１）は、ＰＮＰトランジスタＱ１２のベース−エミッタ間電圧Ｖｆの電圧変化にともなって変化する。ＰＮＰトランジスタＱ１２のＶｆは入力信号Ｖｉｎの電圧に対して、ベース抵抗Ｒ１２における降下電圧の分だけ減少する。すなわち、ベース抵抗Ｒ１２における降下電圧が大きいとＰＮＰトランジスタＱ１２のＶｆは減少することになり、それにともなってＩＧＢＴ（Ｑ１１）のターンオフ時の電圧上昇速度ｄｖ／ｄｔが減少することになる。

ここで、ＩＧＢＴ（Ｑ１１）のターンオフ時には、ＩＧＢＴ（Ｑ１１）のコレクタからコンデンサＣ１１を通ってＡ点に流れる電流が、ダイオードＤ１１、抵抗Ｒ１９、ベース抵抗Ｒ１２を介して、Ｌレベルとなった入力信号Ｖｉｎの端子へ流れる。この電流により抵抗Ｒ１９とベース抵抗Ｒ１２において電圧降下を生じ、その電圧をベース抵抗Ｒ１２と抵抗Ｒ１９で分圧した電圧がＰＮＰトランジスタＱ１２のベース電圧となる。例えば、コンデンサＣ１１の容量として７００ｐＦを用いた場合には、分圧比を１／２０程度にすればよく、その際にはベース抵抗Ｒ１２の値として１Ω、抵抗Ｒ１９の値として１９Ωが適した値となる。

一方、還流ダイオードＤ１３に還流電流が流れている間にＩＧＢＴ（Ｑ１０）がターンオンする際には、ＩＧＢＴ（Ｑ１１）はオフ状態で、ＩＧＢＴ（Ｑ１１）のゲート駆動回路１０の入力信号ＶｉｎはＧＮＤ状態になっており、還流ダイオードＤ１３は遮断するタイミングとなる。還流ダイオードＤ１３はユニポーラ型ダイオードであるため、高速な電流遮断特性となり、通常ではリンギングが発生してしまう。しかし、本回路においては、コンデンサＣ１１とＤ１１と抵抗Ｒ１９とベース抵抗Ｒ１２との直列回路が、ＩＧＢＴ（Ｑ１１）のコレクタとＬレベルの入力信号Ｖｉｎとの間に接続されているので、この直列回路がスナバ回路として働き、リンギングは抑制される。

その際の回路定数として、例えばコンデンサＣ１１の容量として７００ｐＦが用いられ、ベース抵抗Ｒ１２の値として１Ωが用いられ、抵抗Ｒ１９の値として１９Ωが用いられる。この回路定数は次のように求まる。一般的に、ＣＲスナバ回路のコンデンサＣはＩＧＢＴモジュールの寄生容量と同程度にし、抵抗ＲはＣＲスナバ回路の時定数の逆数（１／（２πＣＲ））がＩＧＢＴモジュールのリンギング周波数ｆと同程度になるように設計する（ｆ＝１／（２πＣＲ））。例えば、ＩＧＢＴモジュールの寄生容量が７００ｐＦで、リンギング周波数ｆが１１ＭＨｚだとすると、ＣＲスナバ回路のコンデンサＣは７００ｐＦとなり、抵抗Ｒは、次の式（２）により、約２０Ω（正確な計算値は、２０．６７Ω）と求まる。実際には、計算値の周辺の値を用いて実験的に損失やリンギング抑制効果を検証しながら最適値を求めてもよい。
Ｒ＝１／（２πＣｆ）≒２０ …（２）

このように、ＩＧＢＴ（Ｑ１１）のターンオフ時のｄｖ／ｄｔを適度に抑制するための抵抗Ｒの大きさは１Ωであるが、この値では、ＩＧＢＴ（Ｑ１０）のターンオン時に発生するリンギングを抑制するためにはスナバ抵抗の値として小さすぎる。そこで、本実施の形態では、回路上でｄｖ／ｄｔを抑制に影響がある部分とｄｖ／ｄｔ抑制に影響しない部分があることに着目し、抵抗をベース抵抗Ｒ１２と抵抗Ｒ１９に分割して、合計を２０Ωにしつつ、ｄｖ／ｄｔ抑制に影響がある部分のベース抵抗Ｒ１２は１Ωにして、ｄｖ／ｄｔ抑制とリンギング抑制を両立している。

なお、ＩＧＢＴ（Ｑ１１）のターンオフ時に、抵抗Ｒ１５にはダイオードＤ１４により電流が流れないため、ＣＲスナバ回路に適した２０Ω周辺の値にすればよい。

本実施例の比較例として、外付けＣＲスナバ回路を接続する場合、例えばｄｖ／ｄｔ抑制回路のコンデンサＣ１１の容量を７００ｐＦとすると、外付けスナバ回路に必要なコンデンサ容量は、ｄｖ／ｄｔ抑制回路の容量７００ｐＦとＩＧＢＴモジュールの寄生容量７００ｐＦを合計した１４００ｐＦになる。スナバ回路の損失はコンデンサ容量に比例することから、外付けＣＲスナバ回路を接続する比較例の場合は、本発明の駆動回路を用いた場合の２倍の損失が発生してしまう。

駆動回路の基板上にスナバ回路を設置する場合、スナバの損失は抵抗のサイズ低減の観点で重要な意味を持つ。抵抗のサイズは許容損失で決まり、許容損失が大きい抵抗はサイズも大きく、はんだ接合の信頼性上、好ましくない。本実施例はスナバ回路で発生する損失を減らせるため、抵抗のサイズを小さくすることができるので、はんだ接合の信頼性を向上させることができ、また駆動回路基板のサイズを小さくすることができる。

以上説明したように本実施例によれば、電圧駆動素子のターンオフ時にはコンデンサＣ１１からフィードバックされる電圧のうち、ベース抵抗Ｒ１２と抵抗Ｒ１９で分圧した一部の電圧をゲート駆動素子に入力することで、適度に電圧駆動素子のゲート電荷放電速度を緩和することができ、電圧駆動素子のｄｖ／ｄｔが抑制されることでサージ電圧を抑制することができるという効果がある。さらに電圧駆動素子のターンオン時においては、ユニポーラ型ダイオードを還流ダイオードを還流ダイオードＤ１３に用いた場合でも、ダイオードのハードなスイッチングによる急峻な変化電流はコンデンサＣ１１を通ってベース抵抗Ｒ１２と抵抗Ｒ１９の両方を流れ、合算した抵抗値でスナバ回路が形成されるので、スナバ回路としても適当な回路定数となり、リンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりもスナバ回路の損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

なお、本実施例において、Ｑ１３がＮＰＮトランジスタ、Ｑ１２がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３がＮチャンネルＭＯＳＦＥＴ、Ｑ１２がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

なお、本実施例では還流ダイオードＤ１２、およびＤ１３にユニポーラ型ダイオードを用いた場合を説明したが、ユニポーラ型ダイオードに限らず、ユニポーラ型ダイオードと同様に従来の駆動回路では電流遮断時にリンギングを生じてしまうような素子であってもよい。例えば、ユニポーラ型ダイオードと同様にハードな（急峻な）リカバリ特性を持つバイポーラ型ダイオードであってもよい。

図４は、本発明に係る電圧駆動素子の駆動回路の実施例２の回路図である。実施例１の駆動回路１０に対する実施例２の駆動回路１５の変更点は、図１のｄｖ／ｄｔ抑制・スナバ回路１１において抵抗Ｒ１９の値を極力小さくして（実際には０Ω）図４のｄｖ／ｄｔ抑制・スナバ回路２１としたことと、スナバ切り替え回路１２を追加した点にある。その他の構成は、実施例１と同様であるので、同じ構成要素には同じ符号を付与している。

スナバ切り替え回路１２は、ＰＮＰトランジスタＱ１５（第２のＰＮＰトランジスタ）と、ＮＰＮトランジスタＱ１４（スイッチ素子、第１のＮＰＮトランジスタ）と、コンデンサＣ１２（第２のコンデンサ）と、切り替え用抵抗Ｒ１６（第３の抵抗）と，抵抗Ｒ１７（第５の抵抗）と、抵抗Ｒ１８（第４の抵抗）とを備える。ＰＮＰトランジスタＱ１５のエミッタは電源Ｖｃｃに接続されている。ＰＮＰトランジスタＱ１５のベースは抵抗Ｒ１７を介して電源Ｖｃｃに接続されており、また、コンデンサＣ１２を介して入力信号Ｖｉｎに接続されている。

また、ＰＮＰトランジスタＱ１２のベースは抵抗Ｒ１６を介して、ＮＰＮトランジスタＱ１４のコレクタに接続されている。ＮＰＮトランジスタＱ１４のエミッタは接地されている。ＮＰＮトランジスタＱ１４のベースは抵抗Ｒ１８を介して接地されており、また、ＰＮＰトランジスタＱ１５のコレクタに接続されている。

スナバ切り替え回路１２は、入力信号ＶｉｎがＨからＬへ切り替わる際、即ちＩＧＢＴ（Ｑ１１）のターンオフ時に、ＮＰＮトランジスタＱ１４をオンさせて、切り替え抵抗Ｒ１６を抵抗Ｒ１２に対して並列接続させる回路である。入力信号ＶｉｎがＬからＨへ切り替わるＩＧＢＴ（Ｑ１１）のターンオン時には、ＮＰＮトランジスタＱ１４はオフであり、切り替え抵抗Ｒ１６は抵抗Ｒ１２に対して切り離されている。

次に、図４に示した駆動回路１５の動作を、図３を用いて説明する。図３は入力信号Ｖｉｎを変化させて、ＩＧＢＴ（Ｑ１１）およびＩＧＢＴ（Ｑ１０）のオン／オフを繰り返したときにおける各部の電圧波形を示す図である。図３（ａ）は入力信号Ｖｉｎ、（ｂ）はＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅ、（ｃ）はＰＮＰトランジスタＱ１２のベース電圧Ｖｂ、（ｄ）はＡ点の電圧である。

入力信号ＶｉｎをＬからＨへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオン動作に入る（時刻ｔ１１）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは低下していく。すなわち、負のｄｖ／ｄｔが発生する（時刻ｔ１１〜ｔ１２）。この負のｄｖ／ｄｔにより、コンデンサＣ１１にはＡ点からＩＧＢＴ（Ｑ１１）のコレクタに向かって電流が流れる。この電流は、プルダウン抵抗Ｒ１５とダイオードＤ１４を介してＧＮＤから供給されるため、Ａ点の電位はプルダウン抵抗Ｒ１５の電圧降下分だけ下がり、負の電位となるが、ダイオードＤ１１が存在するため、ＰＮＰトランジスタＱ１２のベースに負電圧が印加されることはない。

したがって、ベース抵抗Ｒ１２やコンデンサＣ１１の値にかかわらず、ＰＮＰトランジスタＱ１２が破壊されるおそれはない。また、ターンオン終了（時刻ｔ１２）後、Ａ点の電位はプルダウン抵抗Ｒ１５とコンデンサＣ１１によって決まる時定数で初期状態である０Ｖ近傍へ復帰して行く。プルダウン抵抗Ｒ１５の値としては、速やかに０Ｖ近傍へ復帰させるため、時定数が小さくなるような値が選ばれる。

次に、入力信号ＶｉｎをＨからＬへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオフ動作に入る（時刻ｔ１３）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは上昇していく。すなわち、正のｄｖ／ｄｔが発生する。この正のｄｖ／ｄｔにより、コンデンサＣ１１には、ＩＧＢＴ（Ｑ１１）のコレクタからＡ点に向かって電流が流れる。この電流はＡ点からダイオードＤ１１を介して、ＰＮＰトランジスタＱ１２のベース抵抗Ｒ１２および切り替え用抵抗Ｒ１６へ流れ込むため、ＰＮＰトランジスタＱ１２のベース電圧Ｖｂは上昇する。この電圧上昇速度は、コンデンサＣ１１とベース抵抗Ｒ１２によって決まる時定数により決定される。

ＩＧＢＴ（Ｑ１１）のＶｃｅに発生するｄｖ／ｄｔは、ＩＧＢＴ（Ｑ１１）のターンオフ速度によって決まる。ＩＧＢＴ（Ｑ１１）のターンオフ速度は、ゲート電荷の放電速度すなわちゲート電流Ｉｇ（ｏｆｆ）の大きさで調整可能であり、ゲート電流Ｉｇ（ｏｆｆ）は、ゲート電圧をＶｇとし、ＰＮＰトランジスタＱ１２のベース電圧をＶｂとし、ＰＮＰトランジスタＱ１２のベースに対するエミッタ電圧をＶｆとしたときに、式（３）で表すことができる。
Ｉｇ（ｏｆｆ）＝（Ｖｇ−Ｖｂ−Ｖｆ）／Ｒ１１ …（３）

したがってベース電圧Ｖｂの上昇によって、ゲート電流Ｉｇ（ｏｆｆ）が減少し、ＩＧＢＴ（Ｑ１１）のゲート電荷放電速度が緩和されることになる。この負帰還作用により、コンデンサＣ１１、ベース抵抗Ｒ１２、ゲート抵抗Ｒ１１によって決まる所定のｄｖ／ｄｔ（１０１）に一致するように、ＩＧＢＴ（Ｑ１１）のターンオフ動作が制御され、過大なサージ電圧の発生を抑えることができる。サージ電圧の消滅時（時刻ｔ１４〜ｔ１５）には、ターンオン時同様、負のｄｖ／ｄｔが発生するが、前述のターンオン時と同じ理由で、ＰＮＰトランジスタＱ１２のベースに負の電圧が印加されることはない。

次に、スナバ切り替え回路１２の動作を図５を用いて説明する。図５（ａ）は入力信号Ｖｉｎ、（ｂ）はＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅ、（ｃ）はダイオードＤ１２の電圧Ｖｄｉ、（ｄ）はＢ点の電圧、（ｅ）はＰＮＰトランジスタＱ１５のコレクタ電流Ｉ１１、（ｆ）はＣＲ時定数である。

ＩＧＢＴ（Ｑ１１）のターンオフ時の電圧上昇速度ｄｖ／ｄｔ（１０１）は、ｄｖ／ｄｔ抑制・スナバ回路２１の負帰還量を決めるコンデンサと抵抗による時定数に依存している。適した電圧上昇速度ｄｖ／ｄｔを得るために、例えば、コンデンサ容量として７００ｐＦが用いられ、抵抗値として１Ωが用いられる。

一方、ＩＧＢＴ（Ｑ１１）がターンオンするタイミングは、ユニポーラ型の還流ダイオードＤ１２は遮断するタイミングとなる。電流が遮断する際に、上記の時定数をそのまま用いると、図５（ｃ）のＶｄｉに示すようなリンギングを生じてしまう。このリンギングは時定数をＣＲスナバとしての動作に適した値にすることで抑制することができる。その時の値は、おおよそリンギング周波数をｆとすると、おおよそｆ＝１／（２πＣＲ）を満たし、例えば、コンデンサ容量として７００ｐＦが用いられ、抵抗値として２０Ωが用いられる。

このように、ＩＧＢＴ（Ｑ１１）のターンオフ時のＩＧＢＴ（Ｑ１１）の電圧上昇速度ｄｖ／ｄｔ（１０１）を適した値にするＣＲ時定数と、ＩＧＢＴ（Ｑ１１）のターンオン時の還流ダイオードＤ１２に発生するリンギング抑制に適するＣＲ時定数は異なる。

本実施例のスナバ切り替え回路１２によれば、ＩＧＢＴ（Ｑ１１）がターンオフする際には、ＮＰＮトランジスタＱ１４がオンすることにより、ＣＲ時定数はコンデンサＣ１１と、ベース抵抗Ｒ１２と切り替え用抵抗Ｒ１６との合成抵抗によって決まり、ＩＧＢＴ（Ｑ１１）がターンオンする際には、ＮＰＮトランジスタＱ１４がオフであることにより、ＣＲ時定数はコンデンサＣ１１と、ベース抵抗Ｒ１２のみによって決まる。

以下、スナバ切り替え回路１２の動作を図５を参照して説明する。入力信号ＶｉｎをＨからＬへ変化させると（時刻ｔ１６）、抵抗Ｒ１７とコンデンサＣ１２の接続点Ｂの電圧は図５（ｄ）に示すように、Ｖｃｃから減少する。これは、抵抗Ｒ１７とコンデンサＣ１２が微分回路を形成しているからであり、その減少している時間は抵抗Ｒ１７とコンデンサＣ１２による時定数により決まる。このＶｃｃから減少した電圧は、ＰＮＰトランジスタＱ１５のベース電圧Ｖｂ１５になっており、Ｖｂ１５が約０．６Ｖよりも大きいときには、ＰＮＰトランジスタＱ１５は導通状態になる。そうすると、ＰＮＰトランジスタＱ１５のコレクタから抵抗Ｒ１８に電流が流れる。この抵抗Ｒ１８に流れる電流Ｉ１１の波形を図５（ｅ）に示した。抵抗Ｒ１８に電流が流れることで電圧降下が生じる。この電圧は切り替え用ＮＰＮトランジスタＱ１４のベース電圧Ｖｂ１４になっている。

すなわち、入力信号ＶｉｎをＨからＬへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオフ時）から一定の時間は、切り替え用ＮＰＮトランジスタＱ１４が導通状態になり、回路の時定数はコンデンサＣ１１と、ベース抵抗Ｒ１２および切り替え用抵抗Ｒ１６の合成抵抗によって決まる。

例えば、コンデンサＣ１１を７００ｐＦ、ベース抵抗Ｒ１２を２０Ω、プルダウン抵抗Ｒ１５を２０Ω、切り替え用抵抗Ｒ１６を１Ωにすると、時定数はおおよそ７００ｐＦと１Ωによって決まる値になる。なお、このタイミングにおいては、プルダウン抵抗Ｒ１５に直列にダイオードＤ１４が直列に接続されているために、プルダウン抵抗Ｒ１５には電流は流れないため、時定数への影響はない。

一方、入力信号ＶｉｎをＬからＨへ変化させた時（時刻ｔ１７）は、抵抗Ｒ１７とコンデンサＣ１２の接続点Ｂの電圧は図５（ｄ）に示すように、電源電圧Ｖｃｃよりも電圧が上昇する。そのため、ＰＮＰトランジスタＱ１５は導通状態にならないため、切り替え用ＮＰＮトランジスタＱ１４も導通状態にならない。そのため、切り替え用抵抗Ｒ１６に電流が流れることはない。結果的に、入力信号ＶｉｎをＬからＨへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオン時）は、回路の時定数はコンデンサＣ１１とベース抵抗Ｒ１２のみによって決まる。例えば、上記のようにコンデンサＣ１１を７００ｐＦ、ベース抵抗Ｒ１２を２０Ω、プルダウン抵抗Ｒ１５を２０Ωとすると、時定数は７００ｐＦと２０Ωによって決まる値となる。

時定数の変化を図５（ｆ）に示す。このように、ＩＧＢＴ（Ｑ１１）のターンオフ時とターンオン時で時定数を変化させることができ、ｄｖ／ｄｔ抑制・スナバ回路２１の負帰還量とスナバ時定数をそれぞれに適した値にすることができる。

本実施例の駆動回路１０を用いた場合、例えば下アームのスイッチング素子（ＩＧＢＴ（Ｑ１１）およびダイオードＤ１３）の寄生容量を７００ｐＦとすると、リンギング抑制のスナバには同程度の容量を必要とすることから、コンデンサＣ１１の値として、７００ｐＦ程度にすることができる。この容量は外付けスナバを付ける場合と比較して、少ない値である。スナバ回路の損失はコンデンサ容量に比例することから、スナバ回路で発生する損失を減らすことができる。

本実施例の比較例として、外付けＣＲスナバ回路を接続する場合、例えばｄｖ／ｄｔ抑制回路の寄生容量を７００ｐＦとすると、外付けスナバ回路に必要なコンデンサ容量はｄｖ／ｄｔ抑制回路の寄生容量７００ｐＦとスイッチング素子の寄生容量７００ｐＦを合計した１４００ｐＦになる。スナバ回路の損失はコンデンサ容量に比例することから、外付けＣＲスナバ回路を接続する比較例の場合は、本発明の駆動回路を用いた場合の２倍の損失が発生する。

駆動回路の基板上にスナバ回路を設置する場合、スナバの損失は抵抗のサイズ低減の観点で重要な意味を持つ。抵抗のサイズは許容損失で決まり、許容損失が大きい抵抗はサイズも大きく、はんだ接合の信頼性上、好ましくない。本実施例はスナバ回路で発生する損失を減らせるため、抵抗のサイズを小さくでき、はんだ接合の信頼性を向上させることができる。

以上説明したように本実施例によれば、電圧駆動素子のターンオン時とターンオフ時でスナバ時定数を決定する抵抗の値を変化させることで、電圧駆動素子のゲート電荷放電速度を緩和することができ、還流ダイオードにユニポーラ型ダイオードを用いた場合でも、サージ電圧やリンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりも損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

なお、本実施例において、Ｑ１３およびＱ１４がＮＰＮトランジスタ、Ｑ１２およびＱ１５がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３およびＱ１４がＮチャンネルＭＯＳＦＥＴ、Ｑ１２およびＱ１５がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

図６は、本発明に係る電圧駆動素子の駆動回路の実施例３の回路図である。実施例２に対して実施例３の主要な変更点は、時定数を構成する抵抗として、ベース抵抗Ｒ３２（第１の抵抗）と切り替え抵抗Ｒ３６（第６の抵抗）の直列回路を用いていることと、ＩＧＢＴ（Ｑ１１）がターンオンする際に、切り替え用ＮＰＮトランジスタＱ１４（スイッチ素子、第２のＮＰＮトランジスタ）を導通させて、切り替え抵抗Ｒ３６をバイパスさせることにより、時定数を変更していることである。

本実施例の駆動回路３０は、ｄｖ／ｄｔ抑制・スナバ回路３１と、スナバ切り替え回路３２とを備える。実施例２のベース抵抗Ｒ１２に相当するものが、実施例３では、ベース抵抗Ｒ３２と切り替え用抵抗Ｒ３６である。

スナバ切り替え回路３２において、切り替え用抵抗Ｒ３６をベース抵抗Ｒ３２に直列に、入力信号Ｖｉｎとの間に設け、切り替え用ＮＰＮトランジスタＱ１４（第２のＮＰＮトランジスタ）がエミッタを入力信号Ｖｉｎに、コレクタを切り替え用抵抗Ｒ３６とベース抵抗Ｒ３２との接続点に接続している点と、抵抗Ｒ３８（第７の抵抗）をＰＮＰトランジスタＱ１５（第３のＰＮＰトランジスタ）のコレクタと入力信号Ｖｉｎとの間に接続している。抵抗Ｒ３２，Ｒ３６，Ｒ３８と、切り替え用ＮＰＮトランジスタＱ１４以外の構成は、図４に示した実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。

動作においては、図５に示すように、入力信号ＶｉｎをＨからＬに変化させた時（時刻ｔ１６）にＰＮＰトランジスタＱ１５にベース電圧Ｖｂ１５が印加される。ＰＮＰトランジスタＱ１５のコレクタ電流Ｉ１１が流れるタイミングは、実施例２と同じである。異なる点は、コレクタ電流Ｉ１１は抵抗Ｒ３８に流れて、切り替え用ＮＰＮトランジスタＱ１４のベース電圧を発生して導通状態にし、切り替え用抵抗Ｒ３６をバイパスするようになる点である。

すなわち、入力信号ＶｉｎをＨからＬへ変化させるとき（ＩＧＢＴ（Ｑ１１）のターンオフ時）から一定の時間は、切り替え用ＮＰＮトランジスタＱ１４が導通状態になり切り替え用抵抗Ｒ３６をバイパスするので、回路の時定数はコンデンサＣ１１と、ベース抵抗Ｒ３２のみによって決まる。例えばコンデンサＣ１１を７００ｐＦ、ベース抵抗Ｒ３２を１Ω、プルダウン抵抗Ｒ１５を２０Ω、切り替え用抵抗Ｒ３６を１９Ωとすると、時定数は７００ｐＦと１Ωによって決まる値になる。なお、このタイミングにおいては、プルダウン抵抗Ｒ１５に直列にダイオードＤ１４が直列に接続されているために、プルダウン抵抗Ｒ１５には電流は流れないため、時定数への影響はない。

一方、入力信号ＶｉｎをＬからＨへ変化させた時（時刻ｔ１７）は、実施例２と同様に、ＰＮＰトランジスタＱ１５は導通状態にならないため、切り替え用ＮＰＮトランジスタＱ１４も導通状態にならない。そのため、切り替え用抵抗Ｒ３６はバイパスされない。結果的に、入力信号ＶｉｎをＬからＨへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオン時）は、回路の時定数はコンデンサＣ１１と、ベース抵抗Ｒ３２と切り替え用抵抗Ｒ３６の直列抵抗によって決まる。例えば、上記のようにコンデンサＣ１１を７００ｐＦ、ベース抵抗Ｒ３２を１Ω、プルダウン抵抗Ｒ１５を２０Ω、切り替え用抵抗Ｒ３６を１９Ωとすると、時定数は７００ｐＦと（１＋１９）Ωによって決まる値となる。

時定数の変化は実施例２と同様に図５に示す。このように、ＩＧＢＴ（Ｑ３１）のターンオフ時とターンオン時で時定数を変化させることができ、ｄｖ／ｄｔ抑制・スナバ回路３１の負帰還量とスナバ時定数をそれぞれ適した値にすることができる。

以上説明したように本実施例によれば、電圧駆動素子のターンオン時とターンオフ時でスナバ時定数を決定する抵抗の値を変化させることで、電圧駆動素子のゲート電荷放電速度を緩和することができ、還流ダイオードにユニポーラ型ダイオードを用いた場合でも、サージ電圧やリンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりも損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

なお、本実施例において、Ｑ１３およびＱ１４がＮＰＮトランジスタ、Ｑ１２およびＱ１５がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３およびＱ１４がＮチャンネルＭＯＳＦＥＴ、Ｑ１２およびＱ１５がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

図７は、本発明に係る電圧駆動素子の駆動回路の実施例４の回路図である。実施例４は実施例２と異なり、ターンオフ時とターンオン時で抵抗を切り替えるのではなく、コンデンサを切り替える。本実施例の駆動回路５０は、ｄｖ／ｄｔ抑制・スナバ回路５１と、スナバ切り替え回路５２とを備える。

本実施例の特徴は、切り替え用コンデンサＣ５６（第４のコンデンサ）と切り替え用ＰＮＰトランジスタＱ５４（第４のＰＮＰトランジスタ）のエミッタ−コレクタ間を直列に接続し、この直列回路と並列に、コンデンサＣ５１（第１のコンデンサ）を設けている。そして、切り替え用ＰＮＰトランジスタＱ５４のエミッタ−コレクタ間をオン／オフすることにより時定数を変更している点である。

下記に構成の違いについて説明する。実施例２と異なる点は以下の６点である。スナバ切り替え回路５２において、切り替え用コンデンサＣ５６の一端がコンデンサＣ５１とダイオードＤ１１の接続点に接続されている点。切り替え用コンデンサＣ５６の他端が切り替え用ＰＮＰトランジスタＱ５４のコレクタに接続されている点。切り替え用ＰＮＰトランジスタＱ５４のエミッタがＩＧＢＴ（Ｑ１１）のコレクタに接続されている点。切り替え用ＰＮＰトランジスタＱ５４のベースが抵抗Ｒ５８（第９の抵抗）を介してＩＧＢＴ（Ｑ１１）のコレクタおよび、ＮＰＮトランジスタＱ５５（第３のＮＰＮトランジスタ）のコレクタに接続されている点。ＮＰＮトランジスタＱ５５のエミッタが接地されている点。ＮＰＮトランジスタＱ５５のベースが抵抗Ｒ５７（第１０の抵抗）を介して接地されており、コンデンサＣ１２（第５のコンデンサ）を介して入力信号Ｖｉｎに接続されている点である。その他の構成は、図４に示した実施例２と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。

次に、スナバ切り替え回路５２の動作を図８を用いて説明する。ＩＧＢＴ（Ｑ１１）のターンオフ時の電圧上昇速度ｄｖ／ｄｔ（１０１）と、ｄｖ／ｄｔ抑制・スナバ回路５１の負帰還量は、コンデンサと抵抗により決まる時定数に依存している。適した電圧上昇速度ｄｖ／ｄｔを得るために、例えば、コンデンサ容量として３５ｐＦが用いられ、抵抗値として２０Ωが用いられる。

一方、ＩＧＢＴ（Ｑ１１）がターンオンするタイミングは、ユニポーラ型の還流ダイオードＤ１２は遮断するタイミングとなる。電流が遮断する際に、上記の時定数をそのまま用いると、図８（ｃ）のＶｄｉに示すようなリンギングを生じてしまう。このリンギングは時定数をＣＲスナバとしての動作に適した値にすることで抑制することができる。その時の値はおおよそリンギング周波数をｆとすると、おおよそｆ＝１／（２πＣＲ）を満たし、例えば、コンデンサ容量として７００ｐＦが用いられ、抵抗値として２０Ωが用いられる。

このように、ＩＧＢＴ（Ｑ１１）のターンオフ時のＩＧＢＴ（Ｑ１１）の電圧上昇速度ｄｖ／ｄｔ（１０１）を適した値にするＣＲ時定数と、ＩＧＢＴ（Ｑ１１）のターンオン時の還流ダイオードＤ１２に発生するリンギング抑制に適するＣＲ時定数は異なる。

本実施例のスナバ切り替え回路５２は、ＩＧＢＴ（Ｑ１１）がターンオフする際には、ＣＲ時定数はコンデンサＣ５１とコンデンサＣ５６の並列容量、ベース抵抗Ｒ１２によって決まり、ＩＧＢＴ（Ｑ１１）がターンオンする際にはＣＲ時定数はコンデンサＣ５１と、ベース抵抗Ｒ５２のみによって決まるようにする回路である。

スナバ切り替え回路５２の動作を示す図８において、図８（ａ）は入力信号Ｖｉｎ、（ｂ）はＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅ、（ｃ）はダイオードＤ１２の電圧Ｖｄｉ、（ｄ）はＣ点の電圧、（ｅ）はＮＰＮトランジスタＱ５５のコレクタ電流Ｉ５１、（ｆ）はＣＲ時定数である。

入力信号ＶｉｎをＬからＨへ変化させると（時刻ｔ１８）、抵抗Ｒ５７とコンデンサＣ抵抗Ｒ５７とコンデンサＣ５２の接続点Ｃの電圧は、図８（ｄ）に示すように、ＧＮＤから上昇する。これは、抵抗Ｒ５７とコンデンサＣ５２が微分回路を形成しているからであり、その上昇している時間は抵抗Ｒ５７とコンデンサＣ５２による時定数により決まる。このＧＮＤから上昇した電圧は、ＮＰＮトランジスタＱ５５のベース電圧Ｖｂ５５になっており、Ｖｂ５５が約０．６Ｖよりも大きいときには、ＮＰＮトランジスタＱ５５は導通状態になる。そうすると、ＮＰＮトランジスタＱ５５のコレクタに接続された抵抗Ｒ５８に電流が流れる。この抵抗Ｒ５８に流れる電流Ｉ５１の波形を図８（ｅ）に示した。

抵抗Ｒ５８に電流が流れることで電圧降下が生じる。この電圧は切り替え用ＰＮＰトランジスタＱ５４のベース電圧Ｖｂ５４になっている。すなわち、入力信号ＶｉｎをＬからＨへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオン時）から一定の時間は、切り替え用ＰＮＰトランジスタＱ５４が導通状態になり、回路の時定数はコンデンサＣ５１と切り替え用コンデンサＣ５６との並列容量と、ベース抵抗Ｒ１２によって決まる。例えば、コンデンサＣ５１を３５ｐＦ、切り替え用コンデンサＣ５６を６６５ｐＦ、プルダウン抵抗Ｒ１５を２０Ω、ベース抵抗Ｒ１２を２０Ωとすると、時定数は（３５＋６６５）ｐＦと２０Ωによって決まる値になる。

一方、入力信号ＶｉｎをＨからＬへ変化させた時（時刻ｔ１９）は、抵抗Ｒ５７とコンデンサＣ５２の接続点Ｃの電圧は図８（ｄ）に示すように、ＧＮＤよりも電圧が減少する。そのため、ＮＰＮトランジスタＱ５５は導通状態にならないため、切り替え用ＰＮＰトランジスタＱ５４も導通状態にならない。そのため、切り替え用コンデンサＣ５６に電流が流れることはない。結果的に、入力信号ＶｉｎをＨからＬへ変化させるとき（ＩＧＢＴ（Ｑ１１）のターンオフ時）は、回路の時定数はコンデンサＣ５１とベース抵抗Ｒ１２のみによって決まる。例えば、上記のようにコンデンサＣ５１を３５ｐＦ、プルダウン抵抗Ｒ１５を２０Ω、ベース抵抗Ｒ２０Ωとすると、時定数は３５ｐＦと２０Ωによって決まる値となる。

時定数の変化を図８（ｆ）に示す。このように、ＩＧＢＴ（Ｑ１１）のターンオフ時とターンオン時で時定数を変化させることができ、ｄｖ／ｄｔ抑制・スナバ回路５１の負帰還量とスナバ時定数をそれぞれに適した値にすることができる。

なお本実施例の変形例として、コンデンサを変化させるのと同時に、ＰＮＰトランジスタＱ１２のベース抵抗を実施例２、実施例３のように変化させて、ｄｖ／ｄｔ抑制・スナバ回路５１の負帰還量とスナバ時定数をそれぞれ適した値になるように選んでもよい。

以上説明したように本実施例によれば、電圧駆動素子のターンオン時とターンオフ時でスナバ時定数を決定するコンデンサの値を変化させることで、電圧駆動素子のゲート電荷放電速度を緩和することができ、還流ダイオードにユニポーラ型ダイオードを用いた場合でも、サージ電圧やリンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりも損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

さらに、実施例４においては、電圧駆動素子のターンオフ時の駆動回路５０の寄生容量を減らすことができるため、さらに損失を低減することができる。

なお、本実施例において、Ｑ１３およびＱ５５がＮＰＮトランジスタ、Ｑ１２およびＱ５４がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３およびＱ５５がＮチャンネルＭＯＳＦＥＴ、Ｑ１２およびＱ５４がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

図９は、本発明に係る電圧駆動素子の駆動回路の実施例５の回路図である。本実施例の駆動回路７０は、ｄｖ／ｄｔ抑制・スナバ回路７１と、スナバ切り替え回路７２とを備える。本実施例の特徴は、コンデンサＣ７１（第１のコンデンサ）と切り替え用コンデンサＣ７６（第６のコンデンサ）とを直列接続し、切り替え用コンデンサＣ７６と並列に接続された切り替え用ＰＮＰトランジスタＱ５４（第５のＰＮＰトランジスタ）のエミッタ−コレクタ間をオン／オフすることにより時定数を変更している点である。

実施例４と異なる点は、スナバ切り替え回路７２において、切り替え用コンデンサＣ７６がコンデンサＣ７１に直列に、ＩＧＢＴ（Ｑ１１）のコレクタとの間に入っている点と、切り替え用ＰＮＰトランジスタＱ５４のコレクタを切り替え用コンデンサＣ７６とコンデンサＣ７１の接続点に接続している点である。その他の構成は、図７に示した実施例４と同様であるので、同じ構成要素には同じ符号を付与して、重複する説明を省略する。

動作においては、図８に示すように、入力信号ＶｉｎをＬからＨに変化させた時（時刻ｔ１８）にＮＰＮトランジスタＱ５５（第４のＮＰＮトランジスタ）にベース電圧Ｖｂ５５が印加される。ＮＰＮトランジスタＱ５５のコレクタ電流Ｉ５１が流れるタイミングは、実施例４と同じである。異なる点は、コレクタ電流Ｉ５１は抵抗５８に流れて、切り替え用ＰＮＰトランジスタＱ５４のベース電圧を発生して切り替え用ＰＮＰトランジスタＱ５４を導通状態にし、切り替え用コンデンサＣ７６をバイパスするようになる点である。すなわち、入力信号ＶｉｎをＬからＨへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオン時）から一定の時間は、切り替え用ＰＮＰトランジスタＱ５４が導通状態になり切り替え用コンデンサＣ７６をバイパスするので、回路の時定数はコンデンサＣ７１とベース抵抗Ｒ１２のみによって決まる。例えばコンデンサＣ７１を７００ｐＦ、切り替え用コンデンサＣ７６を３５ｐＦ、プルダウン抵抗Ｒ１５を２０Ω、ベース抵抗Ｒ１２を２０Ωとすると、時定数は７００ｐＦと２０Ωによって決まる値になる。

一方、入力信号をＨからＬに変化させたとき（時刻ｔ１９）は、実施例４と同様に、ＮＰＮトランジスタＱ５５は導通状態にならないため、切り替え用ＰＮＰトランジスタＱ５４も導通状態にならない。そのため、切り替え用コンデンサＣ７６はバイパスされない。結果的に、入力信号ＶｉｎをＨからＬへ変化させる時（ＩＧＢＴ（Ｑ１１）のターンオフ時）は、回路の時定数はコンデンサＣ７１と切り替えコンデンサＣ７６との直列容量と、ベース抵抗Ｒ１２によって決まる。例えば、上記のようにコンデンサＣ７１を７００ｐＦ、切り替え用コンデンサＣ７６を３５ｐＦ、プルダウン抵抗Ｒ１５を２０Ω、ベース抵抗Ｒ１２を２０Ωとすると、時定数はおおよそ３５ｐＦと２０Ωによって決まる値となる。

時定数の変化は実施例４と同様に図８（ｆ）に示す。このように、ＩＧＢＴ（Ｑ１１）のターンオフ時とターンオン時で時定数を変化させることができ、ｄｖ／ｄｔ抑制・スナバ回路７１の負帰還量とスナバ時定数をそれぞれ適した値にすることができる。

なお本実施例の変形例として、コンデンサを変化させるのと同時に、ＰＮＰトランジスタＱ１２のベース抵抗を実施例２、実施例３のように変化させて、ｄｖ／ｄｔ抑制・スナバ回路７１の負帰還量とスナバ時定数をそれぞれ適した値になるように選んでもよい。

以上説明したように本実施例によれば、電圧駆動素子のターンオン時とターンオフ時でスナバ時定数を決定するコンデンサの値を変化させることで、電圧駆動素子のゲート電荷放電速度を緩和することができ、還流ダイオードにユニポーラ型ダイオードを用いた場合でも、サージ電圧やリンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりも損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

なお、本実施例において、Ｑ１３およびＱ５５がＮＰＮトランジスタ、Ｑ１２およびＱ５４がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３およびＱ５５がＮチャンネルＭＯＳＦＥＴ、Ｑ１２およびＱ５４がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

図１０は、本発明に係る電圧駆動素子の駆動回路の実施例６である駆動回路１０を用いたソレノイド駆動回路を示す回路図である。本実施例は、ソレノイドや電磁クラッチ等の誘導性負荷を駆動する電圧駆動素子の駆動回路に適用した実施例である。

図１０において、電源電圧ＶＢには、誘導性負荷であるソレノイドＬ１１の一端及び還流ダイオードＤ１２のカソードが接続されている。ソレノイドＬ１１の他端と還流ダイオードＤ１２のアノードは、電圧駆動素子であるＩＧＢＴ（Ｑ１１）の一方の主電極であるコレクタに接続されている。ＩＧＢＴ（Ｑ１１）の他方の主電極であるエミッタは接地されている。ＩＧＢＴ（Ｑ１１）のゲートは、駆動回路１０に接続されている。ここで、還流ダイオードＤ１２は、ショットキバリアダイオード等のユニポーラ型のダイオードである。

駆動回路１０は、ＩＧＢＴ（Ｑ１１）のゲートを駆動するコンプリメンタリ型のエミッタフォロア回路を含むｄｖ／ｄｔ抑制・スナバ回路１１を備える。

ｄｖ／ｄｔ抑制・スナバ回路１１は、コレクタが接地されたＰＮＰトランジスタＱ１２（第１のＰＮＰトランジスタ）と、コレクタが電源電圧Ｖｃｃに接続されたＮＰＮトランジスタＱ１３と、ベース抵抗Ｒ１２（第１の抵抗）と、ベースＲ１４と、抵抗Ｒ１９（第２の抵抗）と、エミッタ抵抗Ｒ１１，Ｒ１３と、コンデンサＣ１１（第１のコンデンサ）と、ダイオードＤ１１（第１のダイオード）と、ダイオードＤ１４（第２のダイオード）と、プルダウン抵抗Ｒ１５とを備える。

入力信号Ｖｉｎは、ベース抵抗Ｒ１２，Ｒ１４を介して、それぞれＰＮＰトランジスタＱ１２のベースとＮＰＮトランジスタＱ１３のベースに接続されている。ＰＮＰトランジスタＱ１２のエミッタとＮＰＮトランジスタＱ１３のエミッタとは、それぞれエミッタ抵抗Ｒ１１，Ｒ１３を介して、ＩＧＢＴ（Ｑ１１）のゲートに接続されている。また、入力信号Ｖｉｎは図示しない外部回路により、電源電圧ＶｃｃをＨレベル、ＧＮＤ電位をＬレベルとしたＰＷＭ信号が入力されている。

コンデンサＣ１１の一端は、ＩＧＢＴ（Ｑ１１）のコレクタに接続され、コンデンサＣ１１の他端は、ダイオードＤ１１のアノードに接続されている。コンデンサＣ１１とダイオードＤ１１のアノードとの接続点を点Ａと呼ぶ。ダイオードＤ１１のカソードは、抵抗Ｒ１９の一端に接続されている。抵抗Ｒ１９の他端はＰＮＰトランジスタＱ１２のベースに接続されている。つまり電流はコンデンサＣ１１側からＰＮＰトランジスタＱ１２のベース側へ流れる方向に規制される。さらに点Ａには、ダイオードＤ１４のカソードが接続され、ダイオードＤ１４のアノードはプルダウン抵抗Ｒ１５を介して接地されている。

次に、図１０に示した駆動回路１０の動作を、図３を用いて説明する。図３は入力信号Ｖｉｎを変化させてＩＧＢＴ（Ｑ１１）のオン／オフを繰り返したときにおける各部の電圧波形を示す図である。図３（ａ）は入力信号Ｖｉｎ、（ｂ）はＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅ、（ｃ）はＰＮＰトランジスタＱ１２のベース電圧Ｖｂ、（ｄ）はＡ点の電圧である。

入力信号ＶｉｎをＬからＨへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオン動作に入る（時刻ｔ１１）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは低下していく。すなわち、負のｄｖ／ｄｔが発生する（時刻ｔ１１〜ｔ１２）。この負のｄｖ／ｄｔにより、コンデンサＣ１１にはＡ点からＩＧＢＴ（Ｑ１１）のコレクタに向かって電流が流れる。この電流は、プルダウン抵抗Ｒ１５とダイオードＤ１４を介してＧＮＤから供給されるため、Ａ点の電位はプルダウン抵抗Ｒ１５の電圧降下分だけ下がり、負の電位となるが、ダイオードＤ１１が存在するため、ＰＮＰトランジスタＱ１２のベースに負電圧が印加されることはない。

したがって、ベース抵抗Ｒ１２やコンデンサＣ１１の値にかかわらず、ＰＮＰトランジスタＱ１２が破壊されるおそれはない。また、ターンオン終了（時刻ｔ１２）後、Ａ点の電位はプルダウン抵抗Ｒ１５とコンデンサＣ１１によって決まる時定数で初期状態である０Ｖ近傍へ復帰して行く。プルダウン抵抗Ｒ１５の値としては、速やかに０Ｖ近傍へ復帰させるため、時定数が小さくなるような値が選ばれる。

次に、入力信号ＶｉｎをＨからＬへ変化させると、若干の遅延の後、ＩＧＢＴ（Ｑ１１）はターンオフ動作に入る（時刻ｔ１３）。この際、ＩＧＢＴ（Ｑ１１）のコレクタ−エミッタ間電圧Ｖｃｅは上昇していく。すなわち、正のｄｖ／ｄｔが発生する。この正のｄｖ／ｄｔにより、コンデンサＣ１１には、ＩＧＢＴ（Ｑ１１）のコレクタからＡ点に向かって電流が流れる。この電流はＡ点からダイオードＤ１１および抵抗Ｒ１９を介して、ＰＮＰトランジスタＱ１２のベース抵抗Ｒ１２へ流れ込むため、ベース抵抗Ｒ１２で電圧が発生し、ＰＮＰトランジスタＱ１２のベース電圧Ｖｂは上昇する。この電圧上昇速度は、コンデンサＣ１１とベース抵抗Ｒ１２によって決まる時定数により決定され、上昇電圧はベース抵抗Ｒ１２と抵抗Ｒ１９で分圧される。

ＩＧＢＴ（Ｑ１１）のＶｃｅに発生するｄｖ／ｄｔは、ＩＧＢＴ（Ｑ１１）のターンオフ速度によって決まる。ＩＧＢＴ（Ｑ１１）のターンオフ速度は、ゲート電荷の放電速度すなわちゲート電流Ｉｇ（ｏｆｆ）の大きさで調整可能であり、ゲート電流Ｉｇ（ｏｆｆ）は、ゲート電圧をＶｇとし、ＰＮＰトランジスタＱ１２のベース電圧をＶｂとし、ＰＮＰトランジスタＱ１２のベースに対するエミッタ電圧をＶｆとしたときに、式（４）で表すことができる。
Ｉｇ（ｏｆｆ）＝（Ｖｇ−Ｖｂ−Ｖｆ）／Ｒ１１ …（４）

したがってベース電圧Ｖｂの上昇によって、ゲート電流Ｉｇ（ｏｆｆ）が減少し、ＩＧＢＴ（Ｑ１１）のゲート電荷放電速度が緩和されることになる。この負帰還作用により、コンデンサＣ１１、ベース抵抗Ｒ１２、ゲート抵抗Ｒ１１によって決まる所定のｄｖ／ｄｔ（１０１）に一致するように、ＩＧＢＴ（Ｑ１１）のターンオフ動作が制御され、過大なサージ電圧の発生を抑えることができる。サージ電圧の消滅時（時刻ｔ１４〜ｔ１５）には、ターンオン時同様、負のｄｖ／ｄｔが発生するが、前述のターンオン時と同じ理由で、ＰＮＰトランジスタＱ１２のベースに負の電圧が印加されることはない。

尚、本実施例では、必要な回路定数の設定方法を省略したが、実施例１に記載の方法により同様に設定することができる。

駆動回路の基板上にスナバ回路を設置する場合、スナバの損失は抵抗のサイズ低減の観点で重要な意味を持つ。抵抗のサイズは許容損失で決まり、許容損失が大きい抵抗はサイズも大きく、はんだ接合の信頼性上、好ましくない。本実施例はスナバ回路で発生する損失を減らせるため、抵抗のサイズを小さくでき、はんだ接合の信頼性を向上させることができる。

次に、本実施例の変形例を説明する。図１０に示した駆動回路１０に代えて、図４に示した実施例２の駆動回路１５、図６に示した実施例３の駆動回路３０、図７に示した実施例４の駆動回路５０、図９に示した実施例５の駆動回路７０の何れかを用いることができる。これらの駆動回路により図１０のＩＧＢＴ（Ｑ１１）を駆動しても、本実施例と同様の効果を得ることができるのは明らかである。

以上説明したように本実施例によれば、電圧駆動素子のターンオフ時にはコンデンサＣ１１からフィードバックされる電圧のうち、ベース抵抗Ｒ１２と抵抗Ｒ１９で分圧した一部の電圧をゲート駆動素子に入力することで、適度に電圧駆動素子のゲート電荷放電速度を緩和することができ、電圧駆動素子のｄｖ／ｄｔが抑制されることでサージ電圧を抑制できる。さらに電圧駆動素子のターンオン時においては、ユニポーラ型ダイオードを還流ダイオードを還流ダイオードＤ１２に用いた場合でも、ダイオードのハードなスイッチングによる急峻な変化電流はコンデンサＣ１１を通ってベース抵抗Ｒ１２と抵抗Ｒ１９の両方を流れ、合算した抵抗値でスナバ回路が形成される。従って、スナバ回路としても適当な回路定数となり、リンギングを抑制することができ、電圧駆動素子の誤動作を防止することができるという効果がある。

また本実施例によれば、外付けＣＲスナバ回路よりも損失を低減して、駆動回路の信頼性を向上させることができるという効果がある。

なお、本実施例において、Ｑ１３がＮＰＮトランジスタ、Ｑ１２がＰＮＰトランジスタである例を示したが、バイポーラ型トランジスタだけでなく、Ｑ１３がＮチャンネルＭＯＳＦＥＴ、Ｑ１２がＰチャンネルＭＯＳＦＥＴであってもよい。その場合には、それぞれ、ベースがゲート、コレクタがドレイン、エミッタがソースに対応する。

なお、本実施例では還流ダイオードＤ１２にユニポーラ型ダイオードを例にした場合で説明したが、ユニポーラ型ダイオードと同様に、従来のスイッチング回路において電流遮断時にリンギングを生じる虞があるような素子であってもよい。例えば、ハードな（急峻な）リカバリ特性を持つバイポーラ型ダイオードであってもよい。

１０、１５、３０、５０、７０…駆動回路
１１、２１、３１、５１、７１…ｄｖ／ｄｔ抑制・スナバ回路
１２、３２、５２、７２…スナバ切り替え回路
Ｑ１０、Ｑ１１…ＩＧＢＴ
Ｄ１２、Ｄ１３…還流ダイオード
Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１７、Ｒ１８、Ｒ１９…抵抗
Ｒ１５…プルダウン抵抗
Ｒ１６、Ｒ３６…切り替え用抵抗
Ｒ３２、Ｒ３８、Ｒ５７、Ｒ５８…抵抗
Ｃ１１、Ｃ１２、Ｃ５１、Ｃ７１…コンデンサ
Ｃ５６、Ｃ７６…切り替え用コンデンサ
Ｄ１１、Ｄ１４…ダイオード
Ｑ１２、Ｑ１５…ＰＮＰトランジスタ
Ｑ１３、Ｑ５５…ＮＰＮトランジスタ
Ｑ１４…切り替え用ＮＰＮトランジスタ
Ｑ５４…切り替え用ＰＮＰトランジスタ
Ｖｉｎ…入力信号

Claims (13)

1. ２つの主電極間に流れる電流がゲート電圧で制御される電圧駆動素子に誘導性の負荷と還流ダイオードとが接続され、電圧駆動素子のゲートと接地間に第１のＰＮＰトランジスタ又はＰチャンネルＭＯＳＦＥＴが接続され、電圧駆動素子のゲート電荷を第１のＰＮＰトランジスタ又はＰチャンネルＭＯＳＦＥＴを介して放電することにより、電圧駆動素子をターンオフする電圧駆動素子の駆動回路において、電圧駆動素子の非接地側の主電極に第１のコンデンサの一端を接続し、第１のコンデンサの他端を第１のダイオードのアノードに接続し、第１のダイオードのカソードを第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートに接続し、第１のコンデンサの他端と接地間にプルダウン抵抗及び第２のダイオードを直列接続したプルダウン回路を接続し、第２のダイオードはアノード端子が接地側を向いており、第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートと入力信号端子との間には第１の抵抗が接続され、第１の抵抗と第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートとの接続点から、第１のコンデンサの他端とプルダウン回路との接続点までの間に、第１のダイオードに直列接続される第２の抵抗を備えたことを特徴とする電圧駆動素子の駆動回路。
2. 前記還流ダイオードは、ユニポーラ型ダイオードであることを特徴とする請求項１に記載の電圧駆動素子の駆動回路。
3. 前記電圧駆動素子のターンオフ時もしくはターンオン時に第１の抵抗と第１のコンデンサの少なくともいずれか一方の値を変化させることを特徴とする請求項１または請求項２に記載の電圧駆動素子の駆動回路。
4. 第１の抵抗と第１のコンデンサの少なくともいずれか一方に、それぞれ同種の部品を並列もしくは直列に接続することにより、合成値を可変とすることを特徴とする請求項３に記載の電圧駆動素子の駆動回路。
5. 前記電圧駆動素子のゲート電圧の立ち上がりもしくは立下りに同期して、一定の時間、前記合成値を変化させることを特徴とする請求項４に記載の電圧駆動素子の駆動回路。
6. 第１の抵抗に少なくとも１つのバイパス配線が接続されており、
   バイパス配線には任意の数の抵抗が接続されており、
   第１の抵抗もしくはバイパス配線に、自身に流れる電流を遮断するスイッチ素子が接続されていることを特徴とする請求項３乃至請求項５の何れか１項に記載の電圧駆動素子の駆動回路。
7. 第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートに第３の抵抗の一端が接続されており、
   第３の抵抗の他端を第１のＮＰＮトランジスタのコレクタ又はＮチャンネルＭＯＳＦＥＴのドレインに接続し、
   第１のＮＰＮトランジスタのエミッタ又はＮチャンネルＭＯＳＦＥＴのソースを接地し、
   第１のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第４の抵抗を介して接地されており、
   第１のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第２のＰＮＰトランジスタのコレクタ又はＰチャンネルＭＯＳＦＥＴのドレインに接続されており、
   第２のＰＮＰトランジスタのエミッタ又はＰチャンネルＭＯＳＦＥＴのソースは電源に接続されており、
   第２のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第５の抵抗を介して電源に接続されており、
   第２のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第２のコンデンサを介して入力信号端子に接続されていることを特徴とする請求項３乃至請求項６の何れか１項に記載の電圧駆動素子の駆動回路。
8. 第１の抵抗に少なくとも１つの抵抗が直列に接続されており、
   第１の抵抗および前記直列接続した抵抗のうち、少なくとも１つの抵抗にはバイパスする配線が接続されており、
   バイパスする配線にはスイッチ素子が接続されていることを特徴とする請求項３乃至請求項５の何れか１項に記載の電圧駆動素子の駆動回路。
9. 第１のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートに接続された第１の抵抗に直列に第６の抵抗が接続されており、
   第６の抵抗の一端は入力信号端子に接続されており、
   第１の抵抗と第６の抵抗の接続点は第２のＮＰＮトランジスタのコレクタ又はＮチャンネルＭＯＳＦＥＴのドレインに接続されており、
   第２のＮＰＮトランジスタのエミッタ又はＮチャンネルＭＯＳＦＥＴのソースは入力信号端子に接続されており、
   第２のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第７の抵抗を介して入力信号端子に接続されており、
   第２のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第３のＰＮＰトランジスタのコレクタ又はＰチャンネルＭＯＳＦＥＴのドレインに接続されており、
   第３のＰＮＰトランジスタのエミッタ又はＰチャンネルＭＯＳＦＥＴのソースは電源に接続されており、
   第３のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第８の抵抗を介して電源に接続されており、
   第３のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第３のコンデンサを介して入力信号端子に接続されていることを特徴とする請求項３乃至請求項５の何れか１項または請求項７に記載の電圧駆動素子の駆動回路。
10. 第１のコンデンサに少なくとも１つのバイパス配線が並列に接続されており、
    バイパス配線には少なくとも１つのコンデンサが接続されており、
    第１のコンデンサもしくはバイパス配線に、自身に流れる電流を遮断するスイッチ素子が接続されていることを特徴とする請求項３乃至請求項９の何れか１項に記載の電圧駆動素子の駆動回路。
11. 前記第１のコンデンサと前記第１のダイオードとの直列回路における接続点に第４のコンデンサの一端が接続されており、
    第４のコンデンサの他端に第４のＰＮＰトランジスタのコレクタ又はＰチャンネルＭＯＳＦＥＴのドレインが接続されており、
    第４のＰＮＰトランジスタのエミッタ又はＰチャンネルＭＯＳＦＥＴのソースは前記電圧駆動素子の非接地側主電極に接続されており、
    第４のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第９の抵抗を介して前記電圧駆動素子の非接地側主電極に接続されており、
    第４のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第３のＮＰＮトランジスタのコレクタ又はＮチャンネルＭＯＳＦＥＴのドレインに接続されており、
    第３のＮＰＮトランジスタのエミッタ又はＮチャンネルＭＯＳＦＥＴのソースは接地されており、
    第３のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第１０の抵抗を介して接地されており、
    第３のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第５のコンデンサを介して入力信号端子に接続されていることを特徴とする請求項３乃至請求項１０の何れか１項に記載の電圧駆動素子の駆動回路。
12. 第１のコンデンサに少なくとも１つのコンデンサが直列に接続されており、
    第１のコンデンサおよび前記直列接続したコンデンサのうち、少なくとも１つのコンデンサにはバイパスする配線が接続されており、
    バイパスする配線にはスイッチ素子が接続されていることを特徴とする請求項３乃至請求項９の何れか１項に記載の電圧駆動素子の駆動回路。
13. 前記第１のコンデンサに直列に第６のコンデンサが接続されており、
    第１のコンデンサと第６のコンデンサの接続点には第５のＰＮＰトランジスタのコレクタ又はＰチャンネルＭＯＳＦＥＴのドレインが接続されており、
    第５のＰＮＰトランジスタのエミッタ又はＰチャンネルＭＯＳＦＥＴのソースは前記電圧駆動素子の非接地側の主電極に接続されており、
    第５のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第１１の抵抗を介して電圧駆動素子の非接地側の主電極に接続されており、
    第５のＰＮＰトランジスタのベース又はＰチャンネルＭＯＳＦＥＴのゲートは第４のＮＰＮトランジスタのコレクタ又はＮチャンネルＭＯＳＦＥＴのドレインに接続されており、
    第４のＮＰＮトランジスタのエミッタ又はＮチャンネルＭＯＳＦＥＴのソースは接地されており、
    第４のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第１２の抵抗を介して接地されており、
    第４のＮＰＮトランジスタのベース又はＮチャンネルＭＯＳＦＥＴのゲートは第７のコンデンサを介して入力信号端子に接続されていることを特徴とする請求項３乃至請求項９の何れか１項または請求項１２に記載の電圧駆動素子の駆動回路。

Images