JP2015154701A - ゲート駆動回路 - Google Patents

Abstract

【課題】トランジスタのゲートを定電流駆動する構成において、トランジスタが過電流状態に陥った際などにおけるゲート電圧の上昇から適切に保護する。【解決手段】定電流回路１２は、ＩＧＢＴ６のゲートに向けて定電流を出力する。Ｎチャネル型の電圧出力用トランジスタ１３は、定電流回路１２からＩＧＢＴ６のゲートへと至る経路に順方向に介在する。ゲート基準電圧生成回路１１は、ゲート基準電圧を生成して電圧出力用トランジスタ１３のゲートに出力するもので、出力するゲート基準電圧の電圧値を２段階に切り替える。制御部４は、ターンオン時、定電流回路１２を動作させてＩＧＢＴ６のゲートを定電流駆動する。制御部４は、ターンオン開始時点においてはゲート基準電圧を第１設定値に設定しており、その後、切替タイミングに達すると、過電流状態ではないことを条件としてゲート基準電圧を第１設定値より高い第２設定値に切り替える。【選択図】図２

Description

本発明は、トランジスタのゲート駆動回路に関する。

例えばＩＧＢＴなどのトランジスタのゲートを駆動するゲート駆動回路として、定電流駆動を行う構成がある（例えば、特許文献１参照）。定電流駆動は、定電圧駆動に比べ、立ち上がり時におけるスイッチング損失を低減できるというメリットがある。また、ゲート駆動回路において、ゲート電圧を所定の電圧にクランプ（制限）するクランプ回路を設けることにより、例えばＩＧＢＴが過電流状態に陥った際などにおけるゲート電圧の上昇からＩＧＢＴを保護することが行われている（例えば、特許文献２参照）。

特開２０１２−１４７６７１号公報 特開平１０−３２４７６号公報

ゲート駆動回路において、上述した定電流駆動およびクランプ回路を組み合わせると、以下のような問題が生じる。すなわち、定電圧駆動では、ゲート電圧の上昇に伴いゲート駆動電流が減少するが、定電流駆動では、ゲート電圧の上昇にかかわらず一定のゲート駆動電流が流れる。そのため、定電流駆動には、定電圧駆動に比べてゲート駆動電流が大きくなる傾向がある。

そして、クランプ回路は、例えばツェナーダイオードやＭＯＳトランジスタなどを含む構成であり、ゲート電圧が所定のクランプ電圧を超えて上昇しようとした場合、それらの素子を通じてゲート駆動電流をグランドへと引き抜くことによりゲート電圧を制限するクランプ動作を行う。定電流駆動の構成において、このようなクランプ動作が行われる場合、定電圧駆動の構成において同様の動作が行われる場合に比べ、クランプ回路がより多くのゲート駆動電流を引き抜く必要が生じ、その結果、ゲート駆動回路の損失が増大する。

また、ゲート駆動回路からＩＧＢＴのゲートまでの間には、配線などによる寄生のインダクタンス成分（以下、寄生インダクタと呼ぶ）が存在する。上述したように、定電流駆動は定電圧駆動に比べてゲート駆動電流が大きくなることから、定常時において寄生インダクタに流れる電流も大きくなっている。そのため、過電流状態などの異常時において、クランプ回路は、その大きなゲート駆動電流を全てグランドへと引き抜くように電流引き抜き動作を行う。さらに、このとき、クランプ回路がツェナーダイオードを含む構成である場合にはそのリカバリ特性、ＭＯＳトランジスタを含む構成である場合にはゲートを制御する回路の応答遅延などによって、電流引き抜き動作が必要以上に行われてしまう。そうすると、寄生インダクタに流れる電流は、ゲートに向けて流れる向きである正の大きい値からゼロへと変化するだけでなく、さらに負の値にまで、非常に大きく変化することになる。

このとき、寄生インダクタのインダクタンス値（Ｌ）および寄生インダクタに流れる電流の変化率（ｄｉ／ｄｔ）に応じたサージがＩＧＢＴのゲートに発生する。上記サージは、「−Ｌ×（ｄｉ／ｄｔ）」という式により表すことができ、電流変化率が高いほど大きくなる。従って、定常時に寄生インダクタに比較的大きい電流が流れる定電流駆動の場合、定電圧駆動に比べて上記サージが大きくなる。

このようなサージによりゲート電圧が上昇してＩＧＢＴのゲート耐圧を超えると、ＩＧＢＴの故障や寿命の低下が生じるおそれがある。さらに、サージによりゲート電圧が上昇すると、過電流状態であるにもかかわらず、ＩＧＢＴのオン状態が一層深くなり（ＩＧＢＴのオン抵抗が一層小さい状態となり）、そのコレクタ電流がさらに増加し、その結果、ＩＧＢＴが故障に至る、ということも考えられる。

本発明は上記事情に鑑みてなされたものであり、その目的は、トランジスタのゲートを定電流駆動する構成において、トランジスタが過電流状態に陥った際などにおけるゲート電圧の上昇から適切に保護することができるゲート駆動回路を提供することにある。

請求項１に記載のゲート駆動回路は、ゲート基準電圧生成回路、定電流回路、電圧出力用トランジスタ、駆動制御部、電圧切替制御部および過電流検出部を備えている。ゲート基準電圧生成回路は、トランジスタをオン駆動するための駆動電圧の基準となるゲート基準電圧を出力し、その出力するゲート基準電圧の電圧値を少なくとも２段階に切り替える。定電流回路は、トランジスタのゲートに向けて定電流を出力する。駆動制御部は、オン指令が入力されると、定電流回路を動作させてトランジスタのゲートを定電流駆動する。

電圧出力用トランジスタは、Ｎチャネル型またはＮＰＮ形のトランジスタである。電圧出力用トランジスタの制御端子（ゲートまたはベース）には、ゲート基準電圧が与えられる。電圧出力用トランジスタは、定電流回路の出力端子からトランジスタのゲートへと至るゲート電流供給経路に順方向に介在している。つまり、電圧出力用トランジスタは、ドレインまたはコレクタが定電流回路側となるように且つソースまたはエミッタがトランジスタのゲート側となるように設けられており、ソースフォロアまたはエミッタフォロアの接続形態となっている。このような構成によれば、電圧出力用トランジスタがオンしている期間、トランジスタのゲート電圧は、ゲート基準電圧から電圧出力用トランジスタの特性により定まる一定電圧（ゲート閾値電圧またはベース・エミッタ間の順方向電圧）だけ低い電圧以下に制限される。

電圧切替制御部は、オン指令が入力された時点では、ゲート基準電圧の電圧値を第１設定値に設定している。その後、電圧切替制御部は、過電流検出部によりトランジスタに過電流判定値を超える過大な電流が流れる過電流状態が検出されていない状態で、トランジスタにおけるミラー期間が終了した後の切替タイミングに達すると、ゲート基準電圧の電圧値を第１設定値より高い第２設定値に切り替える。

このようにすれば、ターンオン開始からミラー期間が終了するまでの期間にあっては、トランジスタのゲート電圧が比較的低い第１設定値に応じた電圧以下に制限されつつ、定電流駆動が行われる。これにより、ターンオン期間が短縮されるため、そのスイッチング損失の低減を図ることができる。そして、ミラー期間後の切替タイミング以降の期間にあっては、トランジスタのゲート電圧が比較的高い第２設定値に応じた電圧以下に制限される。これにより、ターンオンの後半におけるトランジスタのオン状態を一層深く（オン抵抗を低く）することができ、トランジスタの導通損失を低減することができる。

また、上記構成によれば、トランジスタが過電流状態に陥った場合などにおいて、そのゲート電圧を第１設定値または第２設定値に応じた電圧以下に制限することができる。しかも、本手段における電圧の制限動作は、ゲート電流供給経路に順方向に介在する電圧出力用トランジスタによる電圧固定動作であって、従来技術において説明したクランプ回路のように、ゲート駆動電流をグランドへ引き抜く動作ではない。そのため、ゲート電圧の制限動作が行われた際、寄生インダクタに流れる電流は、正の値からほぼゼロへと変化するだけであり、負の値にまで変化することはない。従って、本手段の構成では、従来のクランプ回路を用いた構成に比べると、寄生インダクタに流れる電流の変化率を低く抑えることができる。その結果、ゲートに生じるサージが小さくなり、そのサージによる問題（トランジスタの故障や寿命低下など）の発生を抑えることができる。このように、本手段によれば、トランジスタのゲートを定電流駆動することによるメリットを最大限に生かしつつ、トランジスタが過電流状態に陥った際などにおけるゲート電圧の上昇から、トランジスタを適切に保護することができるという優れた効果が得られる。

第１の実施形態を示すもので、インバータ装置の構成図 ゲート駆動回路の構成図 定電流回路の構成例を示す図 通常時のターンオン時における各部の信号、電圧および電流を示す図 異常時のターンオン時における各部の信号および電圧を示す図 従来技術を示す図２相当図 図４相当図 図５相当図 第２の実施形態を示す図２相当図 第３の実施形態を示す図２相当図 第４の実施形態を示す図２相当図 第５の実施形態を示す図２相当図 図４相当図 第６の実施形態を示す図２相当図 図４相当図 第６の実施形態の変形例を示す図２相当図

以下、ゲート駆動回路の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図８を参照して説明する。
図１に示すインバータ装置１は、車載バッテリから電源線２、３を介して直流電圧ＶBATの供給を受け、マイコンなどから構成される制御部（図２に符号４を付して示す）からフォトカプラを介して与えられるＰＷＭ制御信号Ｄup、Ｄvp、Ｄwp、Ｄun、Ｄvn、Ｄwnに従ってブラシレスＤＣモータ５に交流電圧を出力する。

電源線２、３間には、上アームのＩＧＢＴ６up、６vp、６wpと下アームのＩＧＢＴ６un、６vn、６wnとが三相ブリッジ接続されている。ＩＧＢＴ６up〜６wnには還流用ダイオードが並列に接続されている。ＩＧＢＴ６up〜６wnは、それぞれ電流センス用のIGBTを含んで個別のモジュール（パワーモジュール）として構成されている。ＩＧＢＴ６up〜６wnは、それぞれ個別のＩＣとして構成されたゲート駆動回路７up〜７wnにより駆動される。

上アームのゲート駆動回路７up、７vp、７wpには、それぞれ出力ノードｎｕ、ｎｖ、ｎｗを基準電位とする電源線８ｕ、８ｖ、８ｗを介して電源電圧ＶDu、ＶDv、ＶDwが供給されている。また、下アームのゲート駆動回路７un、７vn、７wnには、グランドを基準電位とする電源線８を介して電源電圧ＶＤが供給されている。ゲート駆動回路７up〜７wnは、同一構成である。そのため、それらを一般化してゲート駆動回路７とし、同様にＩＧＢＴ６up〜６wnをＩＧＢＴ６（トランジスタに相当）とし、ＰＷＭ制御信号Ｄup〜Ｄwnを制御信号Ｄとして以下に詳述する。

図２に示すように、ゲート駆動回路７は、ゲート基準電圧生成回路１１、定電流回路１２、電圧出力用トランジスタ１３、ゲートオフ駆動回路１４および過電流判定回路１５を備えている。なお、本実施形態では、制御部４は、駆動制御部および電圧切替制御部に相当する。ＩＣの端子Ｐｄは、電源電圧ＶＤの入力端子である。また、ＩＣの端子Ｐ１は制御信号Ｄの入力端子であり、端子Ｐ２はゲート電圧ＶＧの出力端子である。制御信号ＤがＨレベルのときは、ゲート駆動回路７にオフ指令が与えられた状態である。また、制御信号ＤがＬレベルのときは、ゲート駆動回路７にオン指令が与えられた状態である。ＩＣの端子Ｐ３、Ｐ４およびＰ５は、それぞれ電圧切替信号Ｓａ、異常判定信号Ｓｂおよび過電流判定信号Ｓｃの入力端子である（各信号についてはいずれも後述する）。

ゲート基準電圧生成回路１１は、ＩＧＢＴ６をオン駆動するための駆動電圧の基準となるゲート基準電圧ＶGRを生成して出力する。ゲート基準電圧生成回路１１は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて、出力するゲート基準電圧ＶGRの値を２段階に切り替える。具体的には、ゲート基準電圧生成回路１１は、電圧切替信号ＳａがＨレベルのときにゲート基準電圧ＶGRの値を第１設定値ＶGR1に切り替える。また、ゲート基準電圧生成回路１１は、電圧切替信号ＳａがＬレベルのときにゲート基準電圧ＶGRの値を第１設定値ＶGR1より高い第２設定値ＶGR2に切り替える。なお、第１設定値ＶGR1および第２設定値ＶGR2の詳しい設定条件については後述する。

ゲート基準電圧生成回路１１は、基準電圧生成回路１６、１７、切替スイッチ１８およびＯＰアンプ１９を備えている。基準電圧生成回路１６、１７は、例えばバンドギャップリファレンス回路などから構成されている。基準電圧生成回路１６は、第１設定値ＶGR1に相当する第１基準電圧Ｖr1を生成する。また、基準電圧生成回路１７は、第２設定値ＶGR2に相当する第２基準電圧Ｖr2を生成する。

基準電圧生成回路１６から出力される第１基準電圧Ｖr1は、切替スイッチ１８の一方の切替端子に与えられる。基準電圧生成回路１７から出力される第２基準電圧Ｖr2は、切替スイッチ１８の他方の切替端子に与えられる。切替スイッチ１８の共通端子は、ＯＰアンプ１９の非反転入力端子に接続されている。切替スイッチ１８は、制御部４から与えられる電圧切替信号Ｓａのレベルに応じて切り替えられる。

具体的には、切替スイッチ１８は、電圧切替信号ＳａがＨレベルであるとき、一方の切替端子および共通端子の間を導通するように切り替えられる。これにより、第１基準電圧Ｖr1がＯＰアンプ１９の非反転入力端子に与えられる。また、切替スイッチ１８は、電圧切替信号ＳａがＬレベルであるとき、他方の切替端子および共通端子の間を導通するように切り替えられる。これにより、第２基準電圧Ｖr2がＯＰアンプ１９の非反転入力端子に与えられる。

ＯＰアンプ１９は、出力端子および反転入力端子の間が接続されており、ボルテージフォロアの接続形態となっている。ＯＰアンプ１９の出力電圧（ゲート基準電圧ＶGR）は、電圧出力用トランジスタ１３のゲート（制御端子）に与えられる。電圧出力用トランジスタ１３は、Ｎチャネル型のＭＯＳトランジスタである。電圧出力用トランジスタ１３は、定電流回路１２の出力端子からＩＧＢＴ６のゲートへと至るゲート電流供給経路に順方向に介在する。つまり、電圧出力用トランジスタ１３は、ドレインが定電流回路１２の出力端子側に接続され、ソースが端子Ｐ２側に接続されている。

定電流回路１２は、電源電圧ＶＤから電圧出力用トランジスタ１３を介してＩＧＢＴ６のゲートに向けて一定の電流Ｉａを出力する。定電流回路１２は、制御部４から与えられる制御信号ＤがＬレベルのときには、電流Ｉａの出力動作を実行する。これにより、定電流回路１２から電圧出力用トランジスタ１３を介して出力される一定の電流Ｉａによってゲート容量が充電されてゲート電圧ＶＧが上昇し、ＩＧＢＴ６がターンオンする。つまり、本実施形態のゲート駆動回路７は、ターンオンする際、ＩＧＢＴ６のゲートを定電流駆動する。このとき、ＩＧＢＴ６のゲート電圧ＶＧは、ゲート基準電圧ＶGRから電圧出力用トランジスタ１３のゲート閾値電圧Ｖｔだけ低い電圧に達するまで上昇する。また、定電流回路１２は、制御部４から与えられる制御信号ＤがＨレベルのときには、電流Ｉａの出力動作を停止する。

定電流回路１２としては、例えば図３（ａ）に示すようなアンプ構成や、図３（ｂ）に示すようなトランジスタ構成を採用することができる。図３（ａ）に示すように、アンプ構成の定電流回路は、抵抗２０、Ｐチャネル型のＭＯＳトランジスタ２１、スイッチ２２、基準電圧Ｖrefを生成する基準電圧生成回路２３およびＯＰアンプ２４を備えている。

抵抗２０、トランジスタ２１およびスイッチ２２は、端子Ｐｄおよび電圧出力用トランジスタ１３のドレインの間に、直列接続されている。基準電圧生成回路２３の高電位側端子は抵抗２０の一方の端子（端子Ｐｄ側の端子）に接続され、低電位側端子はＯＰアンプ２４の非反転入力端子に接続される。ＯＰアンプ２４の反転入力端子には、抵抗２０の他方の端子が接続される。ＯＰアンプ２４の出力信号は、トランジスタ２１のゲートに与えられる。

また、図３（ｂ）に示すように、トランジスタ構成の定電流回路は、抵抗２５〜２７、ＰＮＰ形のバイポーラトランジスタ２８およびスイッチ２９を備えている。抵抗２５、トランジスタ２８およびスイッチ２９は、端子Ｐｄおよび電圧出力用トランジスタ１３のドレインの間に、直列接続されている。抵抗２６、２７の直列回路は、端子Ｐｄおよびグランドの間に接続されている。抵抗２６、２７の相互接続点は、トランジスタ２８のベースに接続されている。

このような構成の定電流回路１２は、その入出力端子間の電圧（電源電圧ＶＤおよび電圧出力用トランジスタ１３のドレイン電圧の差電圧）が、動作保証電圧以上であるとき、一定の電流Ｉａを出力することができる。

ゲートオフ駆動回路１４は、通常時オフ回路３０、異常時オフ回路３１およびＮＯＴ回路３２を備えている。通常時オフ回路３０は、トランジスタ３３、抵抗３４およびＡＮＤ回路３５を備えている。トランジスタ３３は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインは抵抗３４を介してＩＧＢＴ６のゲートに接続され、そのソースはグランドに接続されている。トランジスタ３３のゲートには、ＡＮＤ回路３５の出力信号が与えられる。ＡＮＤ回路３５の一方の入力端子には制御信号Ｄが与えられる。ＡＮＤ回路３５の他方の入力端子には、異常判定信号Ｓｂが与えられる。

異常時オフ回路３１は、トランジスタ３６、抵抗３７およびＡＮＤ回路３８を備えている。トランジスタ３６は、Ｎチャネル型のＭＯＳトランジスタであり、そのドレインは抵抗３７を介してＩＧＢＴ６のゲートに接続され、そのソースはグランドに接続されている。トランジスタ３６のゲートには、ＡＮＤ回路３８の出力信号が与えられる。ＡＮＤ回路３８の一方の入力端子には制御信号Ｄが与えられる。ＡＮＤ回路３８の他方の入力端子には、ＮＯＴ回路３２を通じて反転された異常判定信号Ｓｂが与えられる。異常時オフ回路３１の抵抗３７の抵抗値は、通常時オフ回路３０の抵抗３４の抵抗値に比べ、高い値に設定されている。

異常判定信号Ｓｂは、制御部４から与えられる信号であり、ＩＧＢＴ６に過電流が流れる異常が発生しているか否かに応じてレベルが変化する。具体的には、異常判定信号Ｓｂは、通常時、つまり異常が発生していないときにＨレベルとなり、異常時、つまり異常が発生しているときにＬレベルとなる。

上記構成によれば、制御信号ＤがＨレベルであり且つ異常判定信号ＳｂがＨレベルであるとき、つまり通常時にオフ指令が入力されたとき、ＩＧＢＴ６のゲートから通常時オフ回路３０を通じてグランド（＝ＩＧＢＴ６のエミッタ）へと至る通電経路が形成される。これにより、比較的小さい抵抗値の抵抗３４により定まる時定数でもってゲート容量が放電される。従って、通常時にオフ指令が入力されると、ゲート電圧ＶＧが比較的急峻に低下し、ＩＧＢＴ６が急峻にターンオフする。

また、制御信号ＤがＨレベルであり且つ異常判定信号ＳｂがＬレベルであるとき、つまり異常時にオフ指令が入力されたとき、ＩＧＢＴ６のゲートから異常時オフ回路３１を通じてグランド（＝ＩＧＢＴ６のエミッタ）へと至る通電経路が形成される。これにより、比較的高い抵抗値の抵抗３７により定まる時定数でもってゲート容量が放電される。従って、異常時にオフ指令が入力されると、ゲート電圧ＶＧが比較的緩やかに低下し、ＩＧＢＴ６が緩やかにターンオフする。

過電流判定回路１５（過電流検出部に相当）は、ＩＧＢＴ６に故障判定基準値（過電流判定値）を超える電流が流れている過電流状態であるか否かを判定し、その判定結果を表す過電流判定信号Ｓｃを制御部４に出力する。過電流判定信号Ｓｃは、ＩＧＢＴ６に故障判定基準値を超える電流が流れていないときにＬレベルとなる。また、過電流判定信号Ｓｃは、ＩＧＢＴ６に故障判定基準値を超える電流が流れているときにＨレベルとなる。

過電流判定回路１５は、抵抗３９、コンパレータ４０および基準電圧生成部４１を備えている。抵抗３９は、ＩＧＢＴ６の電流センス用のエミッタおよびグランドの間に接続されている。抵抗３９および上記エミッタの相互接続点の電圧、つまり、電流センス用のエミッタに流れる電流が抵抗３９に流れることにより生じる電圧（グランドを基準とした電圧）は、コンパレータ４０の非反転入力端子に与えられる。

基準電圧生成部４１は、グランドを基準電位とした基準電圧Ｖriを生成する定電圧回路により構成されている。基準電圧生成部４１が生成する基準電圧Ｖriは、コンパレータ４０の反転入力端子に与えられる。コンパレータ４０の出力信号は、過電流判定信号Ｓｃとして制御部４に与えられる。

上記構成において、ゲート基準電圧生成回路１１における第１設定値ＶGR1および第２設定値ＶGR2は、次のような条件を満たす値に設定されている。すなわち、第１設定値ＶGR1は、ＩＧＢＴ６のゲート電圧ＶＧがミラー電圧より高くなるという条件と、過電流状態時にＩＧＢＴ６に流れる電流が最大許容電流以下になるという条件と、を満たすような値に設定される。なお、最大許容電流は、ＩＧＢＴ６に固有の値であり、故障が生じることなくＩＧＢＴ６に流し得る最大電流である。また、第２設定値ＶGR2は、ＩＧＢＴ６のゲート電圧ＶＧがゲート酸化膜の信頼性が低下しない電圧値以下になるという条件と、ＩＧＢＴ６のフルオン動作時における損失が所望する値以下に抑えられるという条件と、を満たすような値に設定される。

続いて、ＩＧＢＴ６をターンオンするときのゲート駆動回路７の動作について、図４および図５を参照しながら説明する。なお、図４は、通常時における制御信号Ｄ、電源電圧ＶＤ、ゲート基準電圧ＶGR、ゲート電圧ＶＧおよびゲート容量を充電する電流（ゲート電流）の概略的な波形を示すものである。また、図５は、異常時における制御信号Ｄ、電源電圧ＶＤ、ゲート基準電圧ＶGR、ゲート電圧ＶＧおよび過電流判定信号Ｓｃの概略的な波形を示すものである。

制御信号ＤがＨレベル（オフ指令）からＬレベル（オン指令）に転じると（時刻ｔ１）、定電流回路１２から電流Ｉａが出力され、ゲート容量の充電が開始されてゲート電圧ＶＧが上昇し始める（時刻ｔ２）。また、時刻ｔ１の時点またはそれ以前の時点において、制御部４は、電圧切替信号ＳａをＨレベルに設定する。これにより、ゲート基準電圧生成回路１１は、第１設定値ＶGR1のゲート基準電圧ＶGRを出力する状態に切り替えられる。なお、オン指令が与えられた時点（時刻ｔ１）から実際にゲート電圧ＶＧが上昇を開始する時点（時刻ｔ２）までの間には、定電流回路１２の動作などによる遅延時間が存在する。

その後、ゲート電圧ＶＧがＩＧＢＴ６の閾値電圧に達すると、ＩＧＢＴ６がターンオンする。ターンオン時には、ゲート電圧ＶＧがミラー電圧に維持されるミラー期間（時刻ｔ３〜ｔ４）が存在する。ミラー期間（ミラー領域）の終了後、ゲート電圧ＶＧは再び上昇を開始する。

オン駆動開始直後の第１期間Ｔ１（時刻ｔ１〜ｔ５）は、本ＩＧＢＴ６（例えばＩＧＢＴ６un）とともにブリッジ回路を構成する他方アームのＩＧＢＴ６（例えばＩＧＢＴ６up）、出力ノードｎｘ（ｘ：ｕ、ｖ、ｗ）、ブラシレスＤＣモータ５の巻線などに短絡故障が生じた場合、ＩＧＢＴ６に流れる電流を当該素子の最大許容電流以下に制限しながら（短絡保護）短絡故障の有無を判定するのに必要な期間である。

制御部４は、過電流判定回路１５から与えられる過電流判定信号Ｓｃに基づいて短絡故障の判定を行う。すなわち、制御部４は、ＩＧＢＴ６に流れるコレクタ電流が故障判定基準値を超えるか否かの判定を行う。故障判定基準値は、上述した短絡故障が生じていないときにＩＧＢＴ６に流れる最大電流よりも大きく、短絡故障が生じているときにＩＧＢＴ６に流れる電流（最大許容電流以下）よりも小さい電流の範囲内の値に設定されている。

例えば、他方アームのＩＧＢＴ６に短絡故障が生じ、ＩＧＢＴ６に流れる電流が故障判定基準値に達すると、過電流判定信号ＳｃがＨレベルに転じる（図５の時刻ｔａ）。すると、制御部４は、コレクタ電流が故障判定基準値を超えていると判定し、ゲートオフ駆動回路１４の異常時オフ回路３１のトランジスタ３６がオンされ、ＩＧＢＴ６が緩やかにターンオフされる。なお、この場合、他方アームのＩＧＢＴ６が短絡故障しているため、本ＩＧＢＴ６のゲート・コレクタ間電圧は、ほぼ直流電圧ＶBATに固定された状態となり、変化がない。そのため、図５に示すように、ミラー期間が生じることなく、ゲート電圧ＶＧは、ほぼ直線状に上昇することになる。

さて、第１期間Ｔ１において、ゲート基準電圧生成回路１１は、第１設定値ＶGR1のゲート基準電圧ＶGRを出力する状態になっている。従って、第１期間Ｔ１において、ＩＧＢＴ６は、活性領域でオン動作することになる。第１期間Ｔ１において、ゲート電圧ＶＧは、第１設定値ＶGR1より電圧出力用トランジスタ１３のゲート閾値電圧Ｖｔだけ低い電圧に至るまで上昇する。また、第１期間Ｔ１において、短絡故障などが原因で過大な短絡電流が流れる状態（過電流状態）になった場合であっても、ゲート電圧ＶＧが上記電圧（＝ＶGR1−Ｖｔ）以下に制限されるため、その短絡電流（コレクタ電流）のピーク値が抑制される。

第２期間Ｔ２（時刻ｔ５以降）は、第１期間Ｔ１が終了し且つ短絡故障がないと判定された場合に開始される。第２期間Ｔ２では、損失を低減するため、ＩＧＢＴ６を飽和領域でオンさせるのに十分なゲート電圧ＶＧを必要とする。しかし、ＩＧＢＴ６にゲート耐圧を超えるゲート電圧ＶＧを印加すると故障の原因となる。

そこで、第２期間Ｔ２が開始されると、制御部４は、電圧切替信号ＳａをＬレベルに設定する。これにより、ゲート基準電圧生成回路１１は、第２設定値ＶGR2のゲート基準電圧ＶGRを出力する状態に切り替えられる。従って、第２期間Ｔ２において、ゲート電圧ＶＧは、第２設定値ＶGR2より電圧出力用トランジスタ１３のゲート閾値電圧Ｖｔだけ低い電圧に至るまで上昇し、ＩＧＢＴ６は、飽和領域でオン動作することになる（フルオン）。また、第２期間Ｔ２において、短絡故障などが原因で過大な短絡電流が流れる状態（過電流状態）になった場合であっても、ゲート電圧ＶＧが上記電圧（＝ＶGR2−Ｖｔ）以下に制限されるため、その短絡電流（コレクタ電流）のピーク値が抑制される。

図４には示していないが、制御信号ＤがＬレベル（オン指令）からＨレベル（オフ指令）に転じると、ゲートオフ駆動回路１４の通常時オフ回路３０のトランジスタ３３がオンし、ＩＧＢＴ６が急峻にターンオフされる。

上記構成において、第１期間Ｔ１の終了時点、つまり第１期間Ｔ１から第２期間Ｔ２への切替タイミングは、駆動対象となるＩＧＢＴ６に固有の値（閾値電圧の値、ミラー期間の長さなど）などを考慮して決定する必要がある。上記切替タイミングは、以下の２つの方法により設定することができる。第１の方法としては、制御信号ＤがＬレベルに転じた時点（時刻ｔ１）から一定時間経過後の時点を上記切替タイミングとして設定する方法である。また、第２の方法としては、ゲート電圧ＶＧを検出するゲート電圧検出回路を別途設け、その検出値が所定の判定閾値（オフ時の電圧（＝０Ｖ）より高い値であり且つミラー電圧より低い値）に達した時点から一定時間経過後の時点を上記切替タイミングとして設定する方法である。

第１の方法によれば、ゲート電圧ＶＧを検出するゲート電圧検出回路を別途設ける必要がないため、回路構成を簡素化することができるというメリットがある。ただし、第１の方法では、オン指令が与えられた時点（時刻ｔ１）から実際にゲート電圧ＶＧが上昇を開始する時点（時刻ｔ２）までの遅延を考慮して上記一定時間（所定時間）を設定する必要がある。一方、第２の方法によれば、オン指令が与えられた時点から実際にゲート電圧ＶＧが上昇を開始するまでの遅延を考慮する必要がないため、切替タイミングを精度よく最適に設定することができるというメリットがある。ただし、第２の方法では、ゲート電圧ＶＧを検出するゲート電圧検出回路を別途設ける必要がある。

以上説明したように、本実施形態のゲート駆動回路７によれば、ＩＧＢＴ６が過電流状態に陥った際でも、ゲート電圧ＶＧは第１設定値ＶGR1に応じた電圧（＝ＶGR1−Ｖｔ）または第２設定値ＶGR2に応じた電圧（＝ＶGR2−Ｖｔ）以下に制限される。しかも、このような電圧の制限動作は、ゲート電流供給経路に順方向に介在する電圧出力用トランジスタ１３による電圧固定動作により実現される。つまり、本実施形態では、従来技術のようにゲート電流をグランドへと引き抜く動作を行うことなく、ターンオン時におけるゲート電圧ＶＧを２段階に制御しつつ、異常時におけるゲート電圧ＶＧの上昇を抑制することができる。そのため、本実施形態によれば、クランプ回路を用いた従来技術の構成における次のような問題点を解消することができる。以下、この点について、図６〜図８を参照して説明する。

図６は、定電流駆動およびクランプ回路を組み合わせた従来技術の構成の一例を示している。図６に示すゲート駆動回路４２は、本実施形態の定電流回路１２と同等の機能を有する定電流回路４３と、定電流回路４３の出力端子およびグランドの間に接続されたクランプ回路４４とを備えている。クランプ回路４４は、クランプ制御スイッチ４５およびツェナーダイオード４６の直列回路により構成されている。なお、図６には、ゲート電流供給経路に存在する寄生インダクタ４７が図示されている。

このような構成のゲート駆動回路４２では、クランプ制御スイッチ４５をオンすることにより、ゲート電圧ＶＧをクランプ電圧に制限する制限動作を行うことができる。従って、ゲート駆動回路４２によっても、本実施形態のようにターンオン時におけるゲート電圧ＶＧを２段階に制御すること（図７参照）と、異常時におけるゲート電圧ＶＧの上昇を抑制すること（図８参照）とができる。

しかし、ゲート駆動回路４２では、クランプ回路４４により電流の引き抜き動作が行われる際（クランプ回路オン時）、ツェナーダイオード４６のリカバリ特性によっては、寄生インダクタ４７に流れる電流が正の値（ゲートへ流れる向き）から負の値（クランプ回路４４側へ流れる向き）にまで、非常に大きく変化する。そのため、ＩＧＢＴ６のゲートに発生するサージが大きくなってしまう。なお、図７および図８では、寄生インダクタ４７に流れる負の値の電流のことを貫通電流と呼んでいる。しかも、このような問題は、図８に示す短絡保護時（異常時）だけでなく、図７に示す通常時（ゲート電圧ＶＧの切り替え時）にも発生する。

一方、図示はしないが、本実施形態の構成においても、電圧出力用トランジスタ１３のソースからＩＧＢＴ６のゲートまでの間には、基板配線、ＩＧＢＴ６が封止されているパワーモジュールのワイヤボンディングやリードなどによる寄生インダクタが存在する。そして、通常時、この寄生インダクタには、電圧出力用トランジスタ１３からゲートに向けて電流が流れている。しかし、本実施形態の場合、ゲート電圧ＶＧの制限動作が行われる際、ゲート電流をグランドへと引き抜くことがないため、寄生インダクタに流れる電流は、ゲートに向けて流れる向きである正の値からほぼゼロへと変化するだけであり、負の値にまで変化することはない。

従って、本実施形態の構成では、従来のクランプ回路を用いた構成に比べ、寄生インダクタに流れる電流の変化率（ｄｉ／ｄｔ）を低く抑えることができる。その結果、ＩＧＢＴ６のゲートに生じるサージが小さく抑えられ、そのサージによる問題（ＩＧＢＴ６の破壊や寿命低下など）の発生を抑制することができる。このように、本実施形態によれば、ＩＧＢＴ６のゲートを定電流駆動することによるメリットを最大限に生かしつつ、ＩＧＢＴ６が過電流状態に陥った際などにおけるゲート電圧ＶＧの上昇から、ＩＧＢＴ６を適切に保護することができるという優れた効果が得られる。

本実施形態では、電圧出力用トランジスタ１３を定電流回路１２の下流側（ＩＧＢＴ６のゲート側）に設ける構成を採用しているが、これには、次のような理由がある。すなわち、電圧出力用トランジスタ１３を定電流回路１２の上流側（電源電圧ＶＤ側）に設ける構成（以下、比較例とも呼ぶ）を採用した場合でも、本実施形態のようにターンオン時におけるゲート電圧ＶＧを２段階に制御しつつ、異常時におけるゲート電圧ＶＧの上昇を抑制することは可能である。

しかし、比較例では、定電流回路１２の動作保証電圧を確保するため、定電流回路１２の入出力端子間の電圧を高くしようとすると、ゲート基準電圧ＶGRを高くする必要がある。ゲート基準電圧ＶGRは、ゲート電圧ＶＧの制限値を定めるものであるため、むやみに高くすることはできない。従って、比較例の場合、定電流回路１２の動作保証電圧の設定に関する自由度が低い。

これに対し、本実施形態の構成では、定電流回路１２の動作保証電圧を確保するためには、電源電圧ＶＤの電圧値の設定により定電流回路１２の入出力端子間の電圧を所望する値にまで高めればよい。そして、本実施形態の構成において、電源電圧ＶＤの電圧値は、ゲート電圧ＶＧの制限値に何ら影響を及ぼすことはない。つまり、本実施形態では、定電流回路１２の動作保証電圧の確保と、ゲート電圧ＶＧの制限値の設定とを独立して行うことができる。従って、本実施形態の場合、定電流回路１２の動作保証電圧の設定に関する自由度が高いというメリットがある。

また、短絡故障などの異常時には、ゲートオフ駆動回路１４の異常時オフ回路３１のトランジスタ３７がオンされることにより、比較的高い抵抗値の抵抗３７により定まる時定数でもってゲート容量が放電される。これにより、ＩＧＢＴ６は、コレクタ電流（短絡電流）の変化率（ｄｉ／ｄｔ）が低く抑えられた状態で緩やかにターンオフされるため、ＩＧＢＴ６の耐圧を超えるサージが発生することがなくなる。

（第２の実施形態）
以下、本発明の第２の実施形態について図９を参照して説明する。
図９に示すように、本実施形態のゲート駆動回路５１は、第１の実施形態のゲート駆動回路７に対し、逆流阻止用トランジスタ５２を備えている点が異なる。逆流阻止用トランジスタ５２（逆流阻止手段に相当）は、Ｎチャネル型のＭＯＳトランジスタである。逆流阻止用トランジスタ５２のゲート（制御端子）には、ゲート基準電圧ＶGRが与えられている。この場合、電圧出力用トランジスタ１３のソースは、逆流阻止用トランジスタ５２のソースに接続されている。そして、逆流阻止用トランジスタ５２のドレインは、端子Ｐ２に接続されている。つまり、逆流阻止用トランジスタ５２は、ゲート電流供給経路に逆方向に介在するように設けられている。

このような構成によっても、ＩＧＢＴ６のゲート電圧ＶＧは、ゲート基準電圧ＶGRに応じて定まる電圧以下に制限される。この場合におけるゲート電圧ＶＧの制限値は、下記（１）式により表すことができる。ただし、トランジスタ１３のゲート閾値電圧をＶｔとし、逆流阻止用トランジスタ５２のオン抵抗をＲonとする。
ゲート電圧ＶＧの制限値＝ＶGR−Ｖｔ−Ｒon・Ｉａ …（１）

上記（１）式における右辺の第３項（Ｒon・Ｉａ）は、十分に小さい値になることが想定されるため、本実施形態におけるゲート電圧ＶＧの制限値は、第１の実施形態における制限値と概ね同等になる。従って、本実施形態によっても、第１の実施形態と同様の作用および効果を得ることができる。

さて、第１の実施形態の構成では、インバータ装置１におけるスイッチングノイズなどの影響により、ゲート駆動回路７の電源電圧ＶＤを超えるサージがゲート配線（電圧出力用トランジスタ１３のソースからＩＧＢＴ６のゲートへと至る経路）に印加された場合、次のような問題が生じる。すなわち、この場合、サージが重畳することでゲート電圧ＶＧが下記（２）式の条件を満たす値まで上昇すると、ＩＧＢＴ６のゲートから端子Ｐｄに向けて電流が引き抜かれる（電源への回り込みが生じる）ことになる。

ただし、電圧出力用トランジスタ１３のボディダイオードの順方向電圧をＶｆとし、定電流回路１２において逆流が発生するような入出力端子間の電位差をＶαとする。なお、電位差Ｖαは、定電流回路１２が図３（ａ）に示す構成である場合にはトランジスタ２１のボディダイオードの順方向電圧となり、定電流回路１２が図３（ｂ）に示す構成である場合にはほぼゼロとなる。
ＶＧ≧ＶＤ＋Ｖｆ＋Ｖα …（２）

このように、ＩＧＢＴ６のゲートから端子Ｐｄ（電源電圧ＶＤ）に向けて電流が引き抜かれる動作が行われる際には、ゲートからグランドに向けて電流が引き抜かれる動作が行われる際と同様に、寄生インダクタに流れる電流の変化率が大きくなってＩＧＢＴ６のゲートに大きなサージが発生し、そのサージによる問題（ＩＧＢＴ６の故障や寿命低下）が生じる。しかし、本実施形態の構成によれば、ゲート配線に電源電圧ＶＤを超えるサージが重畳することでゲート電圧ＶＧが上記（２）式を満たす値まで上昇しても、逆流阻止用トランジスタ５２のボディダイオードによって、ゲートから端子Ｐｄに向けて電流が引き抜かれること（逆流）が阻止される。このように、本実施形態によれば、ゲート電圧ＶＧがノイズなどにより持ち上がった場合でも、電源側への電流の回り込みが生じないため、それに伴う問題の発生を防止することができる。

（第３の実施形態）
以下、本発明の第３の実施形態について図１０を参照して説明する。
図１０に示すように、本実施形態のゲート駆動回路６１は、第１の実施形態のゲート駆動回路７に対し、ゲート基準電圧生成回路１１に代えてゲート基準電圧生成回路６２を備えている点が異なる。ゲート基準電圧生成回路６２は、ゲート電圧ＶＧを検出する電圧検出回路６３を備えている。

電圧検出回路６３は、端子Ｐ２およびグランドの間に接続された抵抗６４および６５の直列回路により構成されている。その直列回路の相互接続ノードの電圧Ｖｄは、ＯＰアンプ１９の反転入力端子に与えられている。ＯＰアンプ１９の非反転入力端子には、切替スイッチ１８の共通端子の電圧が与えられている。このような構成のゲート基準電圧生成回路６２は、ＩＧＢＴ６のゲート電圧ＶＧが第１基準電圧Ｖr1または第２基準電圧Ｖr2により定められる目標値となるように、出力するゲート基準電圧ＶGRをフィードバック制御する（電圧フィードバック制御）。

このような構成によれば、第１の実施形態と同様の作用および効果が得られる上、さらに次のような効果も得られる。すなわち、上記各実施形態の構成では、ゲート電圧ＶＧの値は、電圧出力用トランジスタ１３のゲート閾値電圧Ｖｔに依存する。従って、ゲート閾値電圧Ｖｔにばらつきがある場合、そのばらつきが、そのままゲート電圧ＶＧの制限値にも表れる。これに対し、本実施形態では、上述した電圧フィードバック制御により、ゲート電圧ＶＧの値は、ゲート閾値電圧Ｖｔのばらつきに関係なく、一定に制御されるため、その分だけ、ゲート電圧ＶＧの制御に関する精度が向上するという効果が得られる。

（第４の実施形態）
以下、本発明の第４の実施形態について図１１を参照して説明する。
図１１に示すように、本実施形態のゲート駆動回路７１は、第２および第３の実施形態のゲート駆動回路５１および６１を組み合わせた構成となっている。すなわち、ゲート駆動回路７１は、ゲート電流供給経路に逆方向に介在する逆流阻止用トランジスタ５２と、電圧フィードバック制御を行うゲート基準電圧生成回路６２とを備えている。

このような本実施形態の構成によれば、第２の実施形態と同様に、ゲート電圧ＶＧがノイズなどにより持ち上がった場合でも、電源側への電流の回り込みが生じないため、それに伴う問題の発生を防止することができる。また、第３の実施形態と同様に、ゲート電圧ＶＧの制御に関する精度が向上するという効果が得られる。

（第５の実施形態）
以下、本発明の第５の実施形態について図１２および図１３を参照して説明する。
図１２に示すように、本実施形態のゲート駆動回路８１は、第１の実施形態のゲート駆動回路７に対し、電流バイパス回路８２を備えている点が異なる。電流バイパス回路８２は、定電流回路１２の出力端子とグランドとの間に設けられた抵抗８３およびスイッチ８４の直列回路により構成されている。スイッチ８４は、制御部４から端子Ｐ６を通じて与えられる電流経路制御信号Ｓｄに応じて開閉される（オンオフされる）。

この場合、スイッチ８４は、電流経路制御信号ＳｄがＨレベルのときにオンされる。これにより、定電流回路１２の出力端子からグランドへと至る電流バイパス経路が形成される。つまり、定電流回路１２の出力電流が流れる経路が、ゲート電流供給経路およびそれとは異なる経路である電流バイパス経路の２つとなる。また、スイッチ８４は、電流経路制御信号ＳｄがＬレベルのときにオフされる。これにより、上記電流バイパス経路が無くなり、定電流回路１２の出力電流が流れる経路は、ゲート電流供給経路１つだけとなる。

さて、上記各実施形態の構成では、ゲート電圧ＶＧがその制限値（ＶGR1−ＶｔまたはＶGR2−Ｖｔ）に達すると、電圧出力用トランジスタ１３がオフに近い状態になるため、定電流回路１２は電流Ｉａを流せないオフ状態となる（飽和状態）。定電流回路１２は、完全にオフ状態になると、その後に電圧出力用トランジスタ１３がオンに転じても、直ちに電流を流すことができず、電流出力動作に遅延が生じてしまう。そうすると、特に、第１期間Ｔ１から第２期間Ｔ２への切り替え時の特性が悪化してしまう。

そこで、本実施形態では、電流バイパス回路８２を次のように動作させることで、定電流回路１２が完全にオフすることを防止するようになっている。すなわち、図１３に示すように、制御部４は、電流経路制御信号Ｓｄを、第１期間Ｔ１においてはＨレベルに設定し、第１期間Ｔ１以外の期間ではＬレベルに設定する。これにより、第１期間Ｔ１においては、電流バイパス経路が形成され、第１期間Ｔ１以外の期間においては、電流バイパス経路は形成されない。

このようにすれば、第１期間Ｔ１においてゲート電圧ＶＧが制限値（ＶGR1−Ｖｔ）に達した後も、定電流回路１２は電流バイパス経路を通じて電流を出力し続けることができ、完全にオフとはならない。その結果、定電流回路１２は、第２期間Ｔ２に移行してゲート電圧ＶＧの制限値が変更されると、直ちに、ゲート電流供給経路を通じて電流Ｉａを流すことができる。従って、本実施形態によれば、第１期間Ｔ１から第２期間Ｔ２への切り替え時の特性を良好に維持することができる。

なお、オン指令が入力された時点から切替タイミングまでの期間、つまり第１期間Ｔ１において電流バイパス経路を形成する理由は、第１期間Ｔ１では定電流回路１２の高い応答性が要求されるからである。これに対し、第２期間Ｔ２では、第１期間Ｔ１に比べると高い応答性が求められない。そのため、電流バイパス経路を形成せず、電流バイパス経路を介して電流が流れることによる消費電流の増加を抑制するようにしている。

（第６の実施形態）
以下、本発明の第６の実施形態について図１４〜図１６を参照して説明する。
図１４に示すように、本実施形態のゲート駆動回路９１は、第１の実施形態のゲート駆動回路７に対し、コンパレータ９２を備えている点が異なる。コンパレータ９２の非反転入力端子には、定電流回路１２の出力端子の電圧Ｖａが与えられている。コンパレータ９２の反転入力端子には、電圧出力用トランジスタ１３のゲート電圧（ゲート基準電圧ＶGR）が与えられている。コンパレータ９２の出力信号は、切替制御信号Ｓｅとして、端子Ｐ７を通じて制御部４に与えられている。

上記構成において、電圧出力用トランジスタ１３がオンした状態であると、電圧Ｖａがゲート基準電圧ＶGRより低くなるため、切替制御信号ＳｅがＬレベルとなる。一方、電圧出力用トランジスタ１３がオフした状態（あるいはオフに近い状態）であると、電圧Ｖａがゲート基準電圧ＶGRより高くなるため、切替制御信号ＳｅがＨレベルとなる。

制御部４は、このような切替制御信号Ｓｅおよび過電流判定信号Ｓｃのレベルに基づいて、第１期間Ｔ１から第２期間Ｔ２への切替タイミングを決定する。すなわち、図１５に示すように、第１期間Ｔ１において、ミラー期間が終了した後、ゲート電圧ＶＧが再び上昇して第１設定値ＶGR1に応じた制限値（ＶGR1−Ｖｔ）に達すると、電圧出力用トランジスタ１３がオフする。すると、電圧Ｖａがゲート基準電圧ＶGRより高くなり、切替制御信号ＳｅがＨレベルに転じる（時刻ｔα）。ここで、制御部４は、過電流判定信号ＳｃがＬレベルである（過電流状態でない）ことを条件として、電圧切替信号ＳａをＬレベルに設定する。つまり、第１期間Ｔ１から第２期間Ｔ２へと移行する。

このような本実施形態によれば、第１の実施形態と同様の作用および効果が得られる上、さらに次のような効果も得られる。すなわち、ミラー期間が終了した後は、ＩＧＢＴ６を直ちにフルオンさせて、その導通損失を低く抑えることが望ましい。しかし、第１の実施形態では、オン指令が与えられた時点またはゲート電圧ＶＧが判定閾値を超えた時点から一定時間経過後の時点を切替タイミングとしていたため、ミラー期間が終了した後も、しばらくの間（図４の時刻ｔ４〜ｔ５の間）はＩＧＢＴ６をフルオンさせない期間（第１期間Ｔ１）が継続していた。

これに対し、本実施形態では、定電流回路１２の出力端子の電圧Ｖａが電圧出力用トランジスタ１３のゲート電圧（ゲート基準電圧ＶGR）より高くなった時点を切替タイミングとしたので、ミラー期間が終了すると直ちに第２期間Ｔ２に移行してＩＧＢＴ６をフルオンさせることができる。そのため、第１の実施形態に比べ、ミラー期間終了後において第１期間Ｔ１が継続する期間が少なくなり、その分だけＩＧＢＴ６の導通損失を低減することができる。

なお、上記構成において、コンパレータ９２の入出力信号などにノイズが重畳すると、誤ったタイミングで第１期間Ｔ１から第２期間Ｔ２への移行が行われるおそれがある。そこで、図１６に示すゲート駆動回路９３のように、コンパレータ９２の出力信号である切替制御信号Ｓｅを入力するフィルタ９４を追加するとよい。なお、フィルタ９４の時間は、第１期間Ｔ１の設定時間（上記一定時間）より短く設定されている。この場合、フィルタ９４の出力信号は、切替制御信号Ｓｅ’として端子Ｐ７を通じて制御部４に与えられる。そして、制御部４は、切替制御信号Ｓｅ’および過電流判定信号Ｓｃのレベルに基づいて切替タイミングを設定する。このようにすれば、ノイズなどが原因で誤ったタイミングで第１期間Ｔ１から第２期間Ｔ２への切り替えが行われてしまうことを防止できる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ゲート駆動回路の駆動対象としては、ＩＧＢＴに限らずともよく、例えばＭＯＳトランジスタなど、電圧駆動型半導体素子（トランジスタ）であればよい。
ゲート基準電圧生成回路１１、６２は、図４、図１０などに示した構成に限らずともよく、同様の機能を発揮するものであれば、他の回路構成であってもよい。例えば、ゲート基準電圧生成回路１１については、第１基準電圧Ｖr1および第２基準電圧Ｖr2により、電圧出力用トランジスタ１３を直接駆動できるのであれば、ボルテージフォロア形式のＯＰアンプ１９を省略してもよい。

電圧出力用トランジスタ１３および逆流阻止用トランジスタ５２は、ＮＰＮ形のバイポーラトランジスタに変更することが可能である。また、逆流阻止手段としては、逆流阻止用トランジスタに限らず、例えば、ゲート電流供給経路に逆方向に介在するように設けられたダイオードなど、ゲート電流供給経路における逆流を阻止できる機能を有するものであればよい。

ＩＧＢＴ６をオフ駆動するためのゲートオフ駆動回路としては、図２などに示したゲートオフ駆動回路１４、つまり互いにインピーダンスの異なる２つのゲート容量放電経路を備えた構成に限らずともよく、ゲート容量放電経路を１つだけ備えた構成であってもよい。

第５の実施形態において、制御部４は、第１期間Ｔ１以外の期間においても電流バイパス経路を形成するように、電流バイパス回路８２の動作を制御してもよい。
電流バイパス回路８２は、図１２に示す構成に限らずともよく、同様の機能を有する他の回路であってもよい。例えば、抵抗８３に代えて定電流回路を設けてもよい。

図面中、４は制御部（駆動制御部、電圧切替制御部）、６、６up〜６wnはＩＧＢＴ（トランジスタ）、７、７up〜７wn、５１、６１、７１、８１、９１、９３はゲート駆動回路、１１、６２はゲート基準電圧生成回路、１２は定電流回路、１３は電圧出力用トランジスタ、１５は過電流判定回路（過電流検出部）、５２は逆流阻止用トランジスタ（逆流阻止手段）、８２は電流バイパス回路を示す。

Claims (9)

1. トランジスタ（６、６up〜６wn）をオン駆動するための駆動電圧の基準となるゲート基準電圧を出力し、その出力するゲート基準電圧の電圧値を少なくとも２段階に切り替えるゲート基準電圧生成回路（１１、６２）と、
   前記トランジスタのゲートに向けて定電流を出力する定電流回路（１２）と、
   前記定電流回路の出力端子から前記トランジスタのゲートへと至るゲート電流供給経路に順方向に介在するとともに、その制御端子に前記ゲート基準電圧が与えられるＮチャネル型またはＮＰＮ形の電圧出力用トランジスタ（１３）と、
   オン指令が入力されると前記定電流回路を動作させて前記トランジスタのゲートを定電流駆動する駆動制御部（４）と、
   前記ゲート基準電圧生成回路により生成されるゲート基準電圧の電圧値を、第１設定値および第１設定値より高い第２設定値のいずれかに設定する電圧切替制御部（４）と、
   前記トランジスタに過電流判定値を超える過大な電流が流れる過電流状態か否かを検出する過電流検出部（１５）と、
   を備え、
   前記電圧切替制御部は、
   前記オン指令が入力された時点では、前記ゲート基準電圧の電圧値を前記第１設定値に設定しており、その後、前記過電流検出部により前記過電流状態が検出されていない状態で、前記トランジスタにおけるミラー期間が終了した後の切替タイミングに達すると、前記ゲート基準電圧の電圧値を前記第１設定値から前記第２設定値に切り替えることを特徴とするゲート駆動回路。
2. 前記ゲート電流供給経路における逆流を阻止する逆流阻止手段（５２）を備えていることを特徴とする請求項１に記載のゲート駆動回路。
3. 前記逆流阻止手段は、前記ゲート電流供給経路に逆方向に介在するとともに、その制御端子に前記ゲート基準電圧が与えられるＮチャネル型またはＮＰＮ形の逆流阻止用トランジスタ（５２）であることを特徴とする請求項２に記載のゲート駆動回路。
4. 前記ゲート基準電圧生成回路（６２）は、
   出力する前記ゲート基準電圧の電圧値をフィードバック制御する構成となっていることを特徴とする請求項１から３のいずれか一項に記載のゲート駆動回路。
5. 前記定電流回路の出力端子から前記ゲート電流供給経路とは異なる電流バイパス経路を通じて電流を流す電流バイパス回路（８２）を備えていることを特徴とする請求項１から４のいずれか一項に記載のゲート駆動回路。
6. 前記電流バイパス回路（８２）は、
   前記オン指令が入力された時点から前記切替タイミングまでの期間に前記電流バイパス経路を通じて電流を流す動作を実行することを特徴とする請求項５に記載のゲート駆動回路。
7. 前記電圧切替制御部は、
   前記定電流回路の出力端子の電圧が前記ゲート基準電圧生成回路の出力端子の電圧より高くなった時点を前記切替タイミングとすることを特徴とする請求項１から６のいずれか一項に記載のゲート駆動回路。
8. 前記トランジスタのゲート電圧を検出するゲート電圧検出回路を備え、
   前記電圧切替制御部は、前記ゲート電圧検出回路の検出値が前記トランジスタのミラー電圧より低い判定閾値に達した時点から所定時間が経過した時点を前記切替タイミングとすることを特徴とする請求項１から６のいずれか一項に記載のゲート駆動回路。
9. 前記電圧切替制御部は、前記オン指令が入力された時点から所定時間が経過した時点を前記切替タイミングとすることを特徴とする請求項１から６のいずれか一項に記載のゲート駆動回路。

Images