WO2022239563A1 - 集積回路および半導体モジュール - Google Patents

集積回路および半導体モジュール Download PDF

Info

Publication number
WO2022239563A1
WO2022239563A1 PCT/JP2022/016144 JP2022016144W WO2022239563A1 WO 2022239563 A1 WO2022239563 A1 WO 2022239563A1 JP 2022016144 W JP2022016144 W JP 2022016144W WO 2022239563 A1 WO2022239563 A1 WO 2022239563A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
current
reference voltage
integrated circuit
current source
Prior art date
Application number
PCT/JP2022/016144
Other languages
English (en)
French (fr)
Inventor
正志 赤羽
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN202280007148.0A priority Critical patent/CN116348830A/zh
Priority to JP2023520917A priority patent/JPWO2022239563A1/ja
Publication of WO2022239563A1 publication Critical patent/WO2022239563A1/ja
Priority to US18/303,466 priority patent/US20230266784A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • the present invention relates to integrated circuits and semiconductor modules.
  • Patent Document 1 A reference voltage circuit that uses the bandgap voltage of a semiconductor is known (see Patent Document 1, for example).
  • leakage current may occur between the N-well region covering the collector terminal and the substrate when the bipolar transistor becomes hot. Therefore, the current output from the substrate of the reference voltage circuit increases, and the voltage output from the reference voltage circuit may also increase.
  • a first aspect of the present invention provides a power supply line to which a power supply voltage is applied; a constant current source electrically connected to the power supply line; and a reference voltage circuit connected to the integrated circuit.
  • a second aspect of the present invention provides a semiconductor module comprising the integrated circuit.
  • An example of the configuration of the semiconductor module 10 is shown.
  • An example of a circuit diagram of a voltage generating circuit 40a is shown.
  • An example of a circuit diagram of a reference voltage circuit 53 is shown.
  • An example of a conceptual diagram of leakage current generation in the bipolar transistor 87 of the reference voltage circuit 53 is shown.
  • An example of a schematic diagram of temperature change of current and voltage in the voltage generation circuit 40a is shown.
  • An example of a circuit diagram of a voltage generation circuit 110 according to a comparative example is shown.
  • An example of a schematic diagram of current and voltage temperature change in the voltage generation circuit 110 is shown.
  • An example of a schematic diagram of temperature changes of the current Im of the voltage generation circuit 40a and the current Ibg of the voltage generation circuit 110 is shown.
  • An example of a circuit diagram of a voltage generating circuit 40c is shown.
  • An example of a circuit diagram of a voltage generating circuit 40d is shown.
  • An example of a circuit diagram of a voltage generating circuit 40e is shown.
  • An example of a circuit diagram of a voltage generation circuit 40f is shown.
  • An example of a circuit diagram of a voltage generating circuit 40g is shown.
  • FIG. 1 shows an example of the configuration of a semiconductor module 10. As shown in FIG.
  • the semiconductor module 10 is a module for driving a load 11 based on instructions from an externally provided microcomputer (not shown).
  • the semiconductor module 10 uses an external power source 12 as a main power source.
  • a power supply 12 applies a voltage HV to the semiconductor module 10 .
  • the semiconductor module 10 includes semiconductor chips 20a and 20b, power supplies 21a and 21b, and integrated circuits 22a and 22b.
  • the semiconductor chip 20a, the power supply 21a, and the integrated circuit 22a are provided on the low side
  • the semiconductor chip 20b, the power supply 21b, and the integrated circuit 22b are provided on the high side.
  • the configuration of the circuit on the low side and the configuration of the circuit on the high side are the same, so the following description will focus on the circuit on the low side.
  • the load 11 is, for example, a motor coil, and is driven by a voltage Vout output from a contact node provided between the semiconductor chips 20a and 20b.
  • the semiconductor chip 20a includes a switching element that drives the load 11 and a temperature sensing element.
  • the semiconductor chip 20a of this embodiment includes an IGBT (Insulated Gate Bipolar Transistor) 30a as a switching element, and a diode 31a for the IGBT 30a as a temperature detecting element.
  • IGBT Insulated Gate Bipolar Transistor
  • the switching element provided in the semiconductor chip 20a is not limited to the IGBT 30a, and the switching element may be a MOS transistor or a bipolar transistor. Also, the semiconductor chip 20a may include a diode for commutating the load current to the IGBT 30a.
  • the power supply 21a is a power supply for the integrated circuit 22a, and applies a power supply voltage Vcc1 to the power supply line L1a.
  • the power supply 21a of the present embodiment is generated by a power supply circuit (not shown) provided inside the semiconductor module 10, but may be supplied from the outside, for example.
  • the integrated circuit 22a is a low voltage integrated circuit (LVIC: Low Voltage Integrated Circuit), and based on a signal LIN input from a microcomputer (not shown), outputs a drive signal LO to the gate electrode of the IGBT 30a to control the IGBT 30a. It is a circuit that The integrated circuit 22a includes a voltage generation circuit 40a, a temperature detection circuit 41a, and a control circuit 42a.
  • LVIC Low Voltage Integrated Circuit
  • the voltage generation circuit 40a of this embodiment is a circuit that generates the reference voltage Vref1 based on the power supply voltage Vcc1 of the power supply line L1a.
  • the temperature detection circuit 41a supplies a predetermined current to the diode 31a and outputs a temperature sense signal Tsns1 corresponding to the temperature of the IGBT 30a to the control circuit 42a based on the forward voltage of the diode 31a.
  • the control circuit 42a controls the operation of the IGBT 30a based on the signal LIN from the microcomputer (not shown), the reference voltage Vref1, and the temperature sense signal Tsns1.
  • control circuit 42a controls switching of the IGBT 30 based on the signal LIN. Further, the control circuit 42a detects overheating of the semiconductor chip 20a based on the reference voltage Vref1 and the temperature sense signal Tsns1. When overheating of the semiconductor chip 20a is detected, the control circuit 42a protects the IGBT 30a from heat by, for example, turning off the IGBT 30a.
  • the semiconductor chip 20b includes an IGBT 30b and a diode 31b, and the power supply 21b applies the power supply voltage Vcc2 to the power supply line L1b.
  • the integrated circuit 22b also includes a voltage generation circuit 40b, a temperature detection circuit 41b, and a control circuit 42b.
  • the voltage generator circuit 40b supplies the reference voltage Vref2 to the control circuit 42b.
  • the temperature detector circuit 41b like the temperature detector circuit 41a, detects the IGBT 30b based on the forward voltage of the diode 31b. to the control circuit 42b.
  • the control circuit 42b controls the operation of the IGBT 30b based on the signal HIN from the microcomputer (not shown), the reference voltage Vref2, and the temperature sense signal Tsns2.
  • the control circuit 42b includes a level conversion circuit that converts the signal HIN whose reference voltage is GND into a signal whose reference voltage is Vout.
  • the voltage generation circuit 40b and the temperature detection circuit 41b respectively have the same functions and configurations as the voltage generation circuit 40a and the temperature detection circuit 41a. Therefore, the description of the integrated circuit 22b including the high-side voltage generation circuit 40b, the temperature detection circuit 41b, and the control circuit 42b will be omitted below.
  • FIG. 2 shows an example of a circuit diagram of the voltage generation circuit 40a.
  • the voltage generation circuit 40a is a circuit that generates a temperature-compensated reference voltage Vref1 of a predetermined level.
  • the voltage generation circuit 40a of this embodiment includes a bias current source 50a, a current mirror circuit 51, a resistor 52, and a reference voltage circuit 53.
  • FIG. 1 shows an example of a circuit diagram of the voltage generation circuit 40a.
  • the voltage generation circuit 40a is a circuit that generates a temperature-compensated reference voltage Vref1 of a predetermined level.
  • the voltage generation circuit 40a of this embodiment includes a bias current source 50a, a current mirror circuit 51, a resistor 52, and a reference voltage circuit 53.
  • the bias current source 50a is a circuit that generates a predetermined bias current Ibias.
  • the bias current source 50 of this embodiment includes a depletion type MOS transistor 61 whose gate and source terminals are diode-connected.
  • the bias current source 50a is composed of a single element, that is, the depletion type MOS transistor 61. Therefore, by using the bias current source 50a of this embodiment, the circuit size of the voltage generation circuit 40a can be reduced.
  • the current mirror circuit 51 is a circuit that supplies a constant current Im to the reference voltage circuit 53 based on the bias current Ibias.
  • Current mirror circuit 51 is electrically connected to power supply line L1a to which power supply voltage Vcc1 is applied.
  • the current mirror circuit 51 of this embodiment is composed of a MOS transistor 70 and a MOS transistor 71 through which a bias current Ibias flows.
  • the MOS transistors 70 and 71 of this embodiment are PMOS transistors.
  • the gate terminal and the source terminal are diode-connected. Gate terminals of MOS transistors 70 and 71 are electrically connected to each other. Therefore, the current Im is supplied from the MOS transistor 71 based on the bias current Ibias flowing through the MOS transistor 70 .
  • the resistor 52 generates a voltage Vdd1 for operating the reference voltage circuit 53 from the current Im of the current mirror circuit 51 .
  • the resistor 52 has one end electrically connected to the current mirror circuit 51 and the other end electrically connected to the reference voltage circuit 53 .
  • the reference voltage circuit 53 is a circuit that outputs a reference voltage Vref1 used in other circuits based on the input current Im and voltage Vdd1. Although details will be described later, in the reference voltage circuit 53 of the present embodiment, a node different from the node that outputs the reference voltage Vref1 is grounded. Therefore, when no leakage current occurs in the reference voltage circuit 53, the current Ibg becomes the current Im.
  • the current mirror circuit 51 of this embodiment corresponds to a "constant current source", and the current Im corresponds to a "first current”.
  • the MOS transistor 70 corresponds to the "first MOS transistor”
  • the MOS transistor 71 corresponds to the "second MOS transistor”.
  • the resistor 52 corresponds to a "first resistor”.
  • the low-side voltage generating circuit 40a having the power supply voltage Vcc1, the power supply line L1a, the power supply reference voltage as GND, and the reference voltage Vref1 to be output has been described as an example.
  • the voltage generation circuit 40b on the high side has the same configuration, but in this case, the power supply voltage Vcc2, the power supply line L1b, the power supply reference voltage Vout, and the output reference voltage Vref2 are replaced.
  • FIG. 3 shows an example of a circuit diagram of the reference voltage circuit 53.
  • the reference voltage circuit 53 of this embodiment includes MOS transistors 81 to 84, a resistor 85, and bipolar transistors 86 and 87.
  • FIG. That is, the reference voltage circuit 53 of this embodiment is a bandgap circuit including bipolar elements.
  • the MOS transistors 81 and 82 of this embodiment are PMOS transistors, and the MOS transistors 83 and 84 are NMOS transistors.
  • MOS transistors 81 and 82 form a P-channel current mirror circuit
  • MOS transistors 83 and 84 form an N-channel current mirror circuit.
  • MOS transistor 81 When the current Im is supplied from the current mirror circuit 51 to the diode-connected MOS transistor 82, the MOS transistor 81 is turned on. Thereby, the MOS transistor 81 outputs current based on the current flowing through the MOS transistor 82 . As a result, MOS transistors 81 and 82 supply currents to MOS transistors 83 and 84, respectively.
  • MOS transistor 84 when current is supplied to the diode-connected MOS transistor 83, the MOS transistor 84 is turned on. Thereby, the MOS transistor 84 outputs a current based on the current flowing through the MOS transistor 83 . As a result, MOS transistor 83 supplies current to bipolar transistor 86 and MOS transistor 84 supplies current to resistor 85 .
  • the MOS transistors 81 and 82 have the same size, and the MOS transistors 83 and 84 have the same size. Therefore, the output currents from the current mirror circuit formed by the MOS transistors 83 and 84 are equal.
  • the MOS transistors 81 and 83 are supplied with the current Im from the current mirror circuit 51, and the MOS transistors 81 and 83 can be regarded as forming a current source 88 that supplies current to the bipolar transistor 86.
  • the current source 88 of this embodiment corresponds to the "first current source”.
  • the MOS transistors 82 and 84 are supplied with the current Im from the current mirror circuit 51 , and the MOS transistors 82 and 84 can be regarded as forming a current source 89 that supplies current to the resistor 85 . Also, the current source 89 is electrically connected in parallel with the current source 88 . The current source 89 of this embodiment corresponds to the "second current source”.
  • the current sources 88 and 89 are different from a “constant current source” such as the current mirror circuit 51 that generates the current Im based on the bias current Ibias. It is a current source that changes the magnitude of the output current according to the level. That is, in this specification, a “current source” supplies current, but differs from a “constant current source” in that the magnitude of the supplied current is not a constant current.
  • One end of the resistor 85 is connected to the output of the MOS transistor 84 and the other end is connected to the collector terminal of the bipolar transistor 87 .
  • a current is supplied to the resistor 85 from the MOS transistor 84 and the resistor 85 is electrically connected to the bipolar transistor 87 .
  • the base terminals of the bipolar transistors 86, 87 are electrically connected to their collector terminals, and the emitter terminals of the bipolar transistors 86, 87 are grounded.
  • the bipolar transistors 86 and 87 are configured to have different base-emitter voltages. Specifically, the bipolar transistor 86 of this embodiment is composed of a single bipolar transistor, but the bipolar transistor 87 is composed of a plurality of parallel-connected bipolar transistors. Therefore, the base-emitter voltage of bipolar transistor 86 is greater than the base-emitter voltage of bipolar transistor 87 .
  • the base-emitter voltages of bipolar transistors 86 and 87 both have positive temperature coefficients.
  • the voltages at the source terminals of the MOS transistors 83 and 84 are also equal. Therefore, a voltage with a negative temperature coefficient is generated across the resistor 85 in accordance with the difference between the base-emitter voltage of the bipolar transistor 86 and the base-emitter voltage of the bipolar transistor 87 .
  • the base-emitter voltage of the bipolar transistor 87 having a positive temperature coefficient, the voltage across the resistor 85 having a negative temperature coefficient, is generated as the reference voltage Vref1.
  • the resistance value of the resistor 85 and the number of bipolar transistors 87 are adjusted so that the temperature coefficient of the reference voltage Vref1 becomes zero.
  • the reference voltage Vref1 that is temperature-compensated is supplied from the reference voltage circuit 53 .
  • the resistor 85 of this embodiment corresponds to the "second resistor”. Further, the bipolar transistor 86 corresponds to the "first bipolar transistor”, and the bipolar transistor 87 corresponds to the "second bipolar transistor”.
  • the reference voltage circuit 53 of this embodiment can output the temperature-compensated reference voltage Vref1.
  • Vref1 the reference voltage
  • Leakage currents generated in the bipolar transistors 86 and 87 will be described below.
  • FIG. 4 shows an example of a conceptual diagram of leakage current generation in the bipolar transistor 87 of the reference voltage circuit 53.
  • a bipolar transistor 87 is formed by providing an N-well region 92 in a substrate 91 and providing a dopant diffusion region for each terminal to function in the N-well region 92 inside the semiconductor.
  • substrate 91 has a conductivity type of P ⁇ type.
  • An N+ collector region 93 is provided around the region where the collector terminal 96 is provided in the N well region 92, and a P+ base region 94 is provided around the region where the base terminal 97 is provided. Furthermore, in the P+ base region 94, an N+ emitter region 95 is provided around the region where the emitter terminal 98 is provided.
  • the description of "+” means that the doping concentration is higher than the region not prefixed with "+”
  • the description of "-” means that the "-" is more It is meant to have a lower doping concentration than the non-prefixed regions.
  • the surface area of the PN junction portion between the substrate 91 and the N well region 92 is large.
  • the larger the surface area of the PN junction the greater the possibility of leakage current. Therefore, in the bandgap reference voltage circuit 53 using bipolar elements, it is effective to reduce the leakage current.
  • the bipolar transistor 87 by reducing the current flowing from the collector terminal 96 to the bipolar transistor, leakage current can be suppressed even when the temperature rises. Therefore, by reducing the current Im input to the reference voltage circuit 53 and lowering the voltage Vdd1, the leakage current is suppressed.
  • the voltage generation circuit 40a is configured such that leakage current is less likely to occur from sources other than the reference voltage circuit 53.
  • the bipolar transistor 87 was taken as an example to explain the leakage current mechanism of the bipolar element in the reference voltage circuit 53, but the bipolar transistor 86 may also cause leakage current based on the same mechanism.
  • the "leakage current" in this embodiment is, for example, the current flowing from the N-well region 92 to the substrate 91 when forming a bipolar transistor.
  • FIG. 5 shows an example of a schematic diagram of temperature changes of the current value and the voltage value in the voltage generation circuit 40a.
  • the relationship among the power supply voltage Vcc1, the current Ibg, the current Im, and the reference voltage Vref1 when the temperature T [° C.] of the reference voltage circuit 53 is changed is shown.
  • the current Ibg is the current that flows from the reference voltage circuit 53 to ground. Since the substrate 91 of the bipolar transistor 87 is grounded, the current Ibg will increase if the leakage current flowing from the substrate 91 to ground described in FIG. 4 increases.
  • the substrate of the bipolar transistor 86 is also grounded, and even if the leakage current in the bipolar transistor 86 increases, the current Ibg increases.
  • the temperature threshold Tth is the temperature at which leakage current flows from the bipolar element of the reference voltage circuit 53 to the ground.
  • a leakage current is generated means, for example, the value of the current (hereinafter referred to as current Ix) flowing from the N well region 92 to the substrate 91 when a bipolar transistor is formed. is a predetermined multiple (eg, 5 times) of the current Ix at a predetermined temperature (eg, 25° C.).
  • the temperature threshold Tth at which leakage current occurs is 100° C., but it changes depending on the structure of the bipolar transistor and the dopant concentrations of the substrate 91 and N-well region 92 . Therefore, the temperature threshold Tth may be other temperature such as 120°C instead of 100°C.
  • a small constant current Im based on the bias current Ibias is provided from the current mirror circuit 51 to the reference voltage circuit 53 .
  • the current Im is determined such that the current Ibg is limited to the value of the current Im when the temperature reaches or exceeds a predetermined temperature Tth at which leakage current flows from the reference voltage circuit 53 to the ground.
  • the value of the current Ibg is approximately the same as the current Im.
  • the current flowing through the resistor 85 is substantially constant regardless of the temperature. Therefore, even if the temperature of the reference voltage circuit 53 changes, the reference voltage Vref1 generated from the reference voltage circuit 53 is also substantially constant.
  • the leakage current As the voltage applied to the collector terminals of the bipolar transistors 86 and 87 decreases, the leakage current also decreases. Therefore, in this embodiment, by lowering the voltage Vdd1 supplied as the power source of the reference voltage circuit 53, the leakage current can be further reduced. Thereby, the reference voltage Vref1 that is temperature-compensated with high accuracy can be generated.
  • FIG. 6 shows an example of a circuit diagram of a voltage generation circuit 110 according to a comparative example. In the following, mainly the differences between the voltage generation circuit 110 and the voltage generation circuit 40a will be described.
  • the voltage generation circuit 110 of the comparative example does not include the current mirror circuit 51 and the resistor 52. That is, the reference voltage circuit 53 of the voltage generation circuit 110 of the comparative example is directly electrically connected to the power supply line L1a that supplies the power supply voltage Vcc1.
  • a current Icc1 is supplied to the reference voltage circuit 53 from the power supply line L1a.
  • the current Icc1 corresponds to the "second current”.
  • FIG. 7 shows an example of a schematic diagram of current and voltage temperature changes in the voltage generation circuit 110 .
  • Power supply voltage Vcc1, current Ibg, current Icc1 from power supply line L1a, and reference voltage Vref1 are shown when temperature T [° C.] of reference voltage circuit 53 is changed.
  • leakage current is generated from the bipolar element provided in the reference voltage circuit 53 in the temperature range exceeding the temperature threshold Tth.
  • the current Ibg flowing from the reference voltage circuit 53 toward the ground increases.
  • the voltage generation circuit 110 is not provided with a mechanism for limiting the increase of the current Icc1. Therefore, when the current Ibg is generated, the current Icc1 supplied from the power supply line L1a to the reference voltage circuit 53 also increases. At a predetermined temperature in the temperature range exceeding the temperature threshold Tth, the current value of the current Icc1 is greater than the current value of the current Im in the voltage generating circuit 40a.
  • the reference voltage Vref1 from the reference voltage circuit 53 also rises as the current Ibg increases due to the temperature rise.
  • the voltage generation circuit 40a of FIG. 2 can provide the reference voltage Vref1 with less temperature dependence than the voltage generation circuit 110.
  • FIG. 8 shows an example of a schematic diagram of temperature changes of the current Im of the voltage generation circuit 40a and the current Ibg of the voltage generation circuit 110.
  • the current Ibg also increases in the temperature range exceeding the temperature threshold Tth due to the occurrence of leakage current.
  • the current Ibg is limited by the current Im even in the range exceeding the temperature threshold Tth.
  • the current Im of the voltage generation circuit 40a of the present embodiment is set to a current sufficient for the operation of the reference voltage circuit 53. However, if the value of the current Im is made too large, for example, when the current Ibg increases at a temperature equal to or higher than the temperature threshold Tth, the current Ibg cannot be limited.
  • the current value of the current Im is determined so that the current value of the voltage generating circuit 110 Ibg at the temperature threshold value Tth is equal to the current value of the current Im.
  • FIG. 9A shows an example of a circuit diagram of the voltage generation circuit 40c.
  • Bias current source 50 b of voltage generation circuit 40 c includes Zener diode 62 , resistor 63 and MOS transistor 64 .
  • a Zener diode 62 and a resistor 63 connected in series are provided between the line L1a to which the power supply voltage Vcc1 is applied and the ground.
  • power supply voltage Vcc1 is higher than the Zener voltage of Zener diode 62
  • the gate voltage of MOS transistor 64 is the Zener voltage.
  • Zener diode 62 By providing such a Zener diode 62, a constant voltage can be applied to the gate terminal of the MOS transistor 64 even when the power supply voltage Vcc1 fluctuates.
  • the resistor 63 adjusts the current supplied from the power supply voltage Vcc1 to the Zener diode 62. Resistor 63 is electrically connected between the gate terminal of MOS transistor 64 and power supply line L1a.
  • the MOS transistor 64 generates a bias current Ibias between the drain and source based on the voltage generated from the Zener diode 62. Since a stable Zener voltage is applied to the MOS transistor 64 from the Zener diode 62, the bias current Ibias output from the MOS transistor 64 is stabilized.
  • the Zener diode 62 of this embodiment is an example of a "second Zener diode"
  • the MOS transistor 64 is an example of a "third MOS transistor”.
  • FIG. 9B shows an example of a circuit diagram of the voltage generation circuit 40d. Differences between the voltage generation circuit 40d and the voltage generation circuit 40a will be mainly described below.
  • Bias current source 50 c of voltage generation circuit 40 d further includes diode-connected depletion mode MOS transistor 61 , Zener diode 62 , resistor 63 and MOS transistor 64 .
  • a Zener diode 62 and a resistor 63 connected in series are provided between the line L1a to which the power supply voltage Vcc1 is applied and the ground. Therefore, a Zener voltage is applied to the MOS transistor 64 .
  • the depletion type MOS transistor 61 Since the depletion type MOS transistor 61 is diode-connected, it functions as an element that sets the magnitude of the current between the drain and source of the MOS transistor 64 to the desired bias current Ibias.
  • the depletion type MOS transistor 61 and the MOS transistor 64 operate as so-called source followers. Therefore, a voltage corresponding to the Zener voltage is applied to the drain of the depletion type MOS transistor 61 . Therefore, even when the level of power supply voltage Vcc1 is high, stable bias current Ibias can be generated.
  • the Zener diode 62 of this embodiment is another example of the "second Zener diode", and the MOS transistor 64 is another example of the "third MOS transistor”.
  • FIG. 10A shows an example of a circuit diagram of the voltage generation circuit 40e. Differences between the voltage generation circuit 40e and the voltage generation circuit 40a will be mainly described below. Voltage generating circuit 40 e includes diode 54 instead of resistor 52 .
  • the diode 54 has an anode connected to the current mirror circuit 51 and a cathode connected to the reference voltage circuit 53 . Assuming that the drain-source voltage drop in the MOS transistor 71 of the current mirror circuit 51 is Vds, the difference Vcc1-Vds obtained by subtracting the voltage Vds from the power supply voltage Vcc1 is applied to the anode of the diode .
  • FIG. 10B shows an example of a circuit diagram of the voltage generation circuit 40f.
  • the voltage generation circuit 40 f does not include the resistor 52 but includes a Zener diode 55 .
  • the cathode of the Zener diode 55 is connected to the current mirror circuit 51 and the anode is grounded so that the reference voltage circuit 53 and the Zener diode 55 are connected in parallel. Therefore, the Zener voltage Vdd3 of the Zener diode 55 is supplied to the reference voltage circuit 53 .
  • the voltage for operating the reference voltage circuit 53 can be lowered while supplying a constant current to the reference voltage circuit 53. Therefore, in this embodiment, even if the temperature changes, the reference voltage Vref1 from the reference voltage circuit 53 can be stabilized.
  • the voltage generation circuit 40f is a circuit to which the constant current Im and the constant voltage Vdd3 are input to the reference voltage circuit 53, and the temperature characteristics of the reference voltage circuit 53 are stabilized.
  • the Zener diode 55 of this embodiment corresponds to a "first Zener diode”.
  • FIG. 10C shows an example of a circuit diagram of the voltage generation circuit 40g. In the following, mainly the differences between the voltage generation circuit 40g and the voltage generation circuit 40a will be described.
  • the output from the MOS transistor 71 among the outputs of the current mirror circuit 51 is directly electrically connected to the reference voltage circuit 53 .
  • the voltage generation circuit 40g of this embodiment has improved temperature characteristics as compared with the voltage generation circuit 110 of FIG.
  • the current mirror circuit 51 has an internal resistance, the voltage Vm output from the current mirror circuit 51 can be lowered by appropriately setting the internal resistance of the current mirror circuit 51 . Therefore, if the internal resistance can be adjusted, the present embodiment can exhibit the same effects as those provided with the resistor 52 .
  • the integrated circuit 22a of the semiconductor module 10 includes a voltage generation circuit 40a electrically connected to a power supply line L1a to which the power supply voltage Vcc1 is applied.
  • the current mirror circuit 51 supplies a constant current to the reference voltage circuit 53 in the voltage generation circuit 40a.
  • the voltage generating circuit 40a of the integrated circuit 22a has a small circuit configuration, and the voltage value of Vref1 output from the reference voltage circuit 53 is stable even at high temperatures, and the temperature characteristics of the reference voltage circuit 53 can be improved.
  • the voltage generation circuit 40a may include a resistor 52 that supplies the voltage Vdd1 to the reference voltage circuit 53.
  • the voltage Vdd1 input to the reference voltage circuit 53 of the voltage generation circuit 40a of the integrated circuit 22a is also low, and the temperature characteristics of the reference voltage circuit 53 can be further improved.
  • the voltage generation circuit 40a may include a diode 54 that supplies the reference voltage circuit 53 with the voltage Vdd2.
  • the voltage generating circuit 40a of the integrated circuit 22a can improve the temperature characteristics of the reference voltage circuit 53 by applying a voltage exceeding the forward voltage to the diode 54.
  • the voltage generation circuit 40a may include a Zener diode 55 that supplies the reference voltage circuit 53 with the voltage Vdd3.
  • the voltage generating circuit 40a of the integrated circuit 22a can improve the temperature characteristics of the reference voltage circuit 53 within the range in which the Zener diode 55 can maintain the breakdown state.
  • the reference voltage circuit 53 may be a bandgap circuit including bipolar elements such as a bipolar transistor 86 and a bipolar transistor 87. Since such a reference voltage circuit 53 has a large surface area of the PN junction portion as shown in FIG. 4, it is effective to reduce leakage current.
  • the current Im is determined such that the current Ibg is limited to the value of the current Im.
  • the reference voltage Vref1 is stabilized, and the temperature characteristics of the reference voltage circuit 53 can be improved.
  • the current value of the current Im supplied to the reference voltage circuit 53 by the current mirror circuit 51 of the voltage generation circuit 40a is equal to that of the voltage generation circuit 110. It is smaller than the current value of the current Icc1 supplied to the reference voltage circuit 53 from the power supply line L1a while the circuit 53 is connected to the power supply line L1a.
  • the current supplied to the reference voltage circuit 53 can be designed to be small.
  • the voltage generation circuit 40a of the integrated circuit 22a may comprise a bias current source 50a.
  • the constant current source of the voltage generation circuit 40a includes a MOS transistor 70 through which the bias current Ibias of the bias current source 50a flows, and a MOS transistor 71 that supplies the constant current Im to the reference voltage circuit 53.
  • the voltage generating circuit 40 a of the integrated circuit 22 a is less likely to generate leakage current from the current mirror circuit 51 and can easily supply a constant current to the reference voltage circuit 53 . Therefore, the temperature characteristics of the reference voltage circuit 53 can be improved.
  • bias current source 50 may include Zener diode 62 and MOS transistor 64 that generates bias current Ibias based on the voltage across Zener diode 62 .
  • the voltage generation circuit 40a of the integrated circuit 22a can provide a stable bias current Ibias even when the power supply voltage Vcc1 fluctuates.
  • bias current source 50 may include a diode-connected depletion mode MOS transistor 61 .
  • the voltage generation circuit 40a of the integrated circuit 22a can generate a desired bias current Ibias even at a low voltage with a small circuit configuration.
  • the reference voltage circuit 53 includes a current source 88, a current source 89, a bipolar transistor 86 supplied with current from the current source 88, and a current from the current source 89. It may be a circuit that includes a resistor 85 and a bipolar transistor 87 electrically connected to the resistor 85 and outputs a temperature-compensated reference voltage Vref1.
  • the voltage generating circuit 40a of the integrated circuit 22a can output the reference voltage Vref1 in which the influence of the respective temperature coefficients is compensated for within a temperature range in which leakage current does not occur from the bipolar transistors 86 and 87.
  • the semiconductor module 10 includes the integrated circuit 22 of this embodiment.
  • the reference voltage Vref1 of the reference voltage circuit 53 with improved temperature characteristics can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

電源電圧が印加される電源ラインと、前記電源ラインに電気的に接続された定電流源と、前記定電流源に電気的に接続された基準電圧回路と、を備える、集積回路を提供する。

Description

集積回路および半導体モジュール
　本発明は、集積回路および半導体モジュールに関する。
　半導体のバンドギャップ電圧を利用した基準電圧回路が知られている（例えば、特許文献１参照）。
特開２００５－２０２７０４号公報
　バイポーラトランジスタを含むバンドギャップ型の基準電圧回路では、バイポーラトランジスタが高温になった場合に、コレクタ端子を覆うＮウェル領域と、基板との間に漏洩電流が発生することがある。従って、基準電圧回路の基板から出力される電流の電流が増大し、基準電圧回路から出力される電圧も上昇することがある。
　本発明は、上記のような従来の問題に鑑みてなされたものであって、高温になった場合であっても基準電圧回路の出力を安定させることができる集積回路を提供することを目的とする。
　上記課題を解決するために、本発明の第１の態様においては、電源電圧が印加される電源ラインと、前記電源ラインに電気的に接続された定電流源と、前記定電流源に電気的に接続された基準電圧回路と、を備える、集積回路を提供する。
　本発明の第２の態様においては、前記集積回路を備える、半導体モジュールを提供する。
　高温になった場合であっても基準電圧回路の出力を安定させることができる集積回路を提供できる。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体モジュール１０の構成の一例を示す。 電圧生成回路４０ａの回路図の一例を示す。 基準電圧回路５３の回路図の一例を示す。 基準電圧回路５３のバイポーラトランジスタ８７における漏洩電流発生の概念図の一例を示す。 電圧生成回路４０ａにおける電流および電圧の温度変化の概略図の一例を示す。 比較例に係る電圧生成回路１１０の回路図の一例を示す。 電圧生成回路１１０における電流および電圧の温度変化の概略図の一例を示す。 電圧生成回路４０ａの電流Ｉｍおよび電圧生成回路１１０の電流Ｉｂｇの温度変化の概略図の一例を示す。 電圧生成回路４０ｃの回路図の一例を示す。 電圧生成回路４０ｄの回路図の一例を示す。 電圧生成回路４０ｅの回路図の一例を示す。 電圧生成回路４０ｆの回路図の一例を示す。 電圧生成回路４０ｇの回路図の一例を示す。
　［関連出願の相互参照］
　この出願は、２０２１年５月１４日に出願された日本特許出願、特願２０２１－０８２４８６に基づく優先権を主張し、その内容を援用する。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、「電気的に接続」、および「接続」の語を用いるが、特に断りのない場合には「接続」とは「電気的に接続」することを意味するものとする。
　＝＝＝実施例＝＝＝
　＜＜半導体モジュール１０の構成例＞＞
　図１は、半導体モジュール１０の構成の一例を示す。半導体モジュール１０は、外部に設けられたマイコン（不図示）からの指示に基づいて、負荷１１を駆動するためのモジュールである。
　半導体モジュール１０は、外部に設けられた電源１２を主電源とする。電源１２は、半導体モジュール１０に電圧ＨＶを印加する。半導体モジュール１０は、半導体チップ２０ａ，２０ｂ、電源２１ａ、２１ｂ、および集積回路２２ａ，２２ｂを含んで構成される。
　ここで、半導体モジュール１０を構成するチップ等のうち、半導体チップ２０ａ、電源２１ａ、および集積回路２２ａは、ローサイド側に設けられ、半導体チップ２０ｂ、電源２１ｂ、および集積回路２２ｂは、ハイサイド側に設けられている。また、本実施形態では、ローサイド側の回路の構成とハイサイド側の回路の構成とは、同様であるので、以下ではローサイド側の回路を中心に説明する。
　負荷１１は、例えばモータコイルであり、半導体チップ２０ａ，２０ｂの間に設けられた接点のノードから出力される電圧Ｖｏｕｔにより駆動される。
　半導体チップ２０ａは、負荷１１を駆動するスイッチング素子および検温素子を含む。本実施形態の半導体チップ２０ａは、スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor ; 絶縁ゲート型バイポーラトランジスタ）３０ａを含み、検温素子としてＩＧＢＴ３０ａ用のダイオード３１ａを含む。
　ただし、半導体チップ２０ａに設けられるスイッチング素子は、ＩＧＢＴ３０ａに限定されず、スイッチング素子は、ＭＯＳトランジスタまたはバイポーラトランジスタであってもよい。また、半導体チップ２０ａは、ＩＧＢＴ３０ａに対して負荷電流を転流するダイオードを含んでもよい。
　電源２１ａは、集積回路２２ａに対する電源であり、電源ラインＬ１ａに電源電圧Ｖｃｃ１を印可する。なお、本実施形態の電源２１ａは、半導体モジュール１０の内部に設けられた電源回路（不図示）により生成されるが、例えば、外部から供給されてもよい。
　集積回路２２ａは、低耐圧集積回路（LVIC : Low Voltage Integrated Circuit）であり、マイコン（不図示）より入力される信号ＬＩＮに基づいて、ＩＧＢＴ３０ａのゲート電極に駆動信号ＬＯを出力し、ＩＧＢＴ３０ａを制御する回路である。集積回路２２ａは、電圧生成回路４０ａ、温度検出回路４１ａ、および制御回路４２ａを備える。
　本実施形態の電圧生成回路４０ａは、電源ラインＬ１ａの電源電圧Ｖｃｃ１に基づいて、基準電圧Ｖｒｅｆ１を生成する回路である。
　温度検出回路４１ａは、ダイオード３１ａに所定の電流を供給するとともに、ダイオード３１ａの順方向電圧に基づいて、ＩＧＢＴ３０ａの温度に応じた温度センス信号Ｔｓｎｓ１を制御回路４２ａに出力する。
　制御回路４２ａは、マイコン（不図示）からの信号ＬＩＮ、基準電圧Ｖｒｅｆ１、および温度センス信号Ｔｓｎｓ１に基づいて、ＩＧＢＴ３０ａの動作を制御する。
　具体的には、制御回路４２ａは、信号ＬＩＮに基づいて、ＩＧＢＴ３０のスイッチングを制御する。また、制御回路４２ａは、基準電圧Ｖｒｅｆ１および温度センス信号Ｔｓｎｓ１に基づいて、半導体チップ２０ａの過熱を検出する。半導体チップ２０ａの過熱が検出された場合、制御回路４２ａは、例えばＩＧＢＴ３０ａをオフすることにより、ＩＧＢＴ３０ａを熱から保護する。
　ハイサイド側における対応する構成として、半導体チップ２０ｂは、ＩＧＢＴ３０ｂ、およびダイオード３１ｂを備え、電源２１ｂは、電源ラインＬ１ｂに電源電圧Ｖｃｃ２を印可する。また、集積回路２２ｂは、電圧生成回路４０ｂ、温度検出回路４１ｂ、および制御回路４２ｂを備える。
　電圧生成回路４０ｂは、電圧生成回路４０ａと同様、制御回路４２ｂに対して基準電圧Ｖｒｅｆ２を供給し、温度検出回路４１ｂは、温度検出回路４１ａと同様、ダイオード３１ｂの順方向電圧に基づいて、ＩＧＢＴ３０ｂの温度に応じた温度センス信号Ｔｓｎｓ２を制御回路４２ｂに出力する。制御回路４２ｂは、マイコン（不図示）からの信号ＨＩＮ、基準電圧Ｖｒｅｆ２、および温度センス信号Ｔｓｎｓ２に基づいて、ＩＧＢＴ３０ｂの動作を制御する。制御回路４２ｂは、基準電圧がＧＮＤである信号ＨＩＮを基準電圧がＶｏｕｔである信号に変換するレベル変換回路を備えている。
　このように、電圧生成回路４０ｂおよび温度検出回路４１ｂのそれぞれは、電圧生成回路４０aおよび温度検出回路４１ａと同様の機能および構成を有する。従って、以下ではハイサイド側の電圧生成回路４０ｂ、温度検出回路４１ｂ、および制御回路４２ｂを含む集積回路２２ｂについては説明を省略する。
　＜＜電圧生成回路４０ａの構成例＞＞
　図２は、電圧生成回路４０ａの回路図の一例を示す。電圧生成回路４０ａは、温度補償された所定レベルの基準電圧Ｖｒｅｆ１を生成する回路である。本実施形態の電圧生成回路４０ａは、バイアス電流源５０ａ、カレントミラー回路５１、抵抗５２、および基準電圧回路５３を含む。
　バイアス電流源５０ａは、所定のバイアス電流Ｉｂｉａｓを生成する回路である。本実施形態のバイアス電流源５０は、ゲート端子およびソース端子がダイオード接続されたデプレッション型ＭＯＳトランジスタ６１を含む。
　ここで、バイアス電流源５０ａは、単一の素子、即ちデプレッション型ＭＯＳトランジスタ６１により構成される。従って、本実施形態のバイアス電流源５０ａを用いることにより電圧生成回路４０ａの回路サイズが低減される。
　カレントミラー回路５１は、バイアス電流Ｉｂｉａｓに基づいて、基準電圧回路５３に定電流の電流Ｉｍを供給する回路である。カレントミラー回路５１は、電源電圧Ｖｃｃ１が印可される電源ラインＬ１ａに電気的に接続される。本実施形態のカレントミラー回路５１は、バイアス電流Ｉｂｉａｓが流れるＭＯＳトランジスタ７０、およびＭＯＳトランジスタ７１により構成される。なお、本実施形態のＭＯＳトランジスタ７０，７１は、ＰＭＯＳトランジスタである。
　ＭＯＳトランジスタ７０では、ゲート端子とソース端子とがダイオード接続されている。ＭＯＳトランジスタ７０，７１のそれぞれのゲート端子は相互に電気的に接続されている。従って、ＭＯＳトランジスタ７０に流れるバイアス電流Ｉｂｉａｓに基づいて、ＭＯＳトランジスタ７１から電流Ｉｍが供給される。
　抵抗５２は、カレントミラー回路５１の電流Ｉｍから、基準電圧回路５３を動作させる電圧Ｖｄｄ１を生成する。抵抗５２は、一端がカレントミラー回路５１に電気的に接続され、他端が基準電圧回路５３に電気的に接続されている。
　基準電圧回路５３は、入力される電流Ｉｍおよび電圧Ｖｄｄ１に基づいて、他の回路で用いられる基準電圧Ｖｒｅｆ１を出力する回路である。なお、詳細は後述するが、本実施形態の基準電圧回路５３では、基準電圧Ｖｒｅｆ１を出力するノードとは異なるノードが接地される。従って、基準電圧回路５３において漏洩電流が発生していない場合、電流Ｉｂｇは、電流Ｉｍとなる。
　なお、本実施形態のカレントミラー回路５１は、「定電流源」に相当し、電流Ｉｍは「第１電流」に相当する。また、ＭＯＳトランジスタ７０は、「第１ＭＯＳトランジスタ」に相当し、ＭＯＳトランジスタ７１は、「第２ＭＯＳトランジスタ」に相当する。また、抵抗５２は、「第１抵抗」に相当する。
　ここでは、電源電圧Ｖｃｃ１、電源ラインＬ１ａ、電源基準電圧をＧＮＤ、および出力する基準電圧Ｖｒｅｆ１とするローサイド側の電圧生成回路４０ａを例にとって説明した。ハイサイド側の電圧生成回路４０ｂも同様の構成であるが、その場合には電源電圧Ｖｃｃ２、電源ラインＬ１ｂ、電源基準電圧をＶｏｕｔ、および出力する基準電圧Ｖｒｅｆ２として置き換えた構成となる。
　＜＜基準電圧回路５３の構成例＞＞
　図３は、基準電圧回路５３の回路図の一例を示す。本実施形態の基準電圧回路５３は、ＭＯＳトランジスタ８１～８４と、抵抗８５と、バイポーラトランジスタ８６，８７と、を備える。即ち、本実施形態の基準電圧回路５３は、バイポーラ素子を含むバンドギャップ型の回路である。なお、本実施形態のＭＯＳトランジスタ８１，８２はＰＭＯＳトランジスタであり、ＭＯＳトランジスタ８３，８４はＮＭＯＳトランジスタである。
　ＭＯＳトランジスタ８２，８３では、ゲート端子とソース端子とがダイオード接続されている。ＭＯＳトランジスタ８１，８２はＰチャネルのカレントミラー回路を構成し、ＭＯＳトランジスタ８３，８４はＮチャネルのカレントミラー回路を構成する。
　ダイオード接続されたＭＯＳトランジスタ８２に対してカレントミラー回路５１から電流Ｉｍが供給されると、ＭＯＳトランジスタ８１はオンする。これにより、ＭＯＳトランジスタ８１は、ＭＯＳトランジスタ８２に流れる電流に基づいて電流を出力する。この結果、ＭＯＳトランジスタ８１，８２は、ＭＯＳトランジスタ８３，８４に電流をそれぞれ供給する。
　さらに、ダイオード接続されたＭＯＳトランジスタ８３に電流が供給されると、ＭＯＳトランジスタ８４はオンする。これにより、ＭＯＳトランジスタ８４は、ＭＯＳトランジスタ８３に流れる電流に基づいて電流を出力する。この結果、ＭＯＳトランジスタ８３は、バイポーラトランジスタ８６に電流を供給し、ＭＯＳトランジスタ８４は、抵抗８５に電流を供給する。
　また、本実施形態では、ＭＯＳトランジスタ８１，８２のサイズは等しく、ＭＯＳトランジスタ８３，８４のサイズは等しい。従って、ＭＯＳトランジスタ８３，８４の構成するカレントミラー回路からの出力電流は等しくなる。
　従って、ＭＯＳトランジスタ８１，８３には、カレントミラー回路５１からの電流Ｉｍが供給され、ＭＯＳトランジスタ８１，８３は、バイポーラトランジスタ８６に電流を供給する電流源８８を構成するものとみなせる。本実施形態の電流源８８は、「第１電流源」に相当する。
　同様に、ＭＯＳトランジスタ８２，８４には、カレントミラー回路５１からの電流Ｉｍが供給され、ＭＯＳトランジスタ８２，８４は、抵抗８５に電流を供給する電流源８９を構成するものとみなせる。また、電流源８９は、電流源８８に並列に電気的に接続されている。本実施形態の電流源８９は、「第２電流源」に相当する。
　ここで、電流源８８，８９は、バイアス電流Ｉｂｉａｓに基づいて電流Ｉｍを生成するカレントミラー回路５１のような「定電流源」とは異なり、電流源８８，８９に印可される電源電圧Ｖｄｄ１のレベルに応じて、出力する電流の大きさが変化する電流源である。即ち、本明細書において、「電流源」は電流を供給するが、供給する電流の大きさが定電流とはならない点において、「定電流源」とは相違する。
　抵抗８５の一端は、ＭＯＳトランジスタ８４の出力に接続されており、他端はバイポーラトランジスタ８７のコレクタ端子に接続されている。抵抗８５にはＭＯＳトランジスタ８４から電流が供給され、抵抗８５はバイポーラトランジスタ８７に電気的に接続される。
　バイポーラトランジスタ８６，８７のそれぞれのベース端子は、それぞれのコレクタ端子と電気的に接続され、バイポーラトランジスタ８６，８７のそれぞれのエミッタ端子は接地される。
　バイポーラトランジスタ８６，８７は、それぞれのベース―エミッタ電圧が異なるように構成されている。具体的には、本実施形態のバイポーラトランジスタ８６は、単一のバイポーラトランジスタにより構成されるが、バイポーラトランジスタ８７側は、複数の並列に接続されたバイポーラトランジスタとなっている。従って、バイポーラトランジスタ８６のベース―エミッタ電圧は、バイポーラトランジスタ８７のベース―エミッタ電圧より大きくなる。なお、バイポーラトランジスタ８６，８７のベース―エミッタ電圧は、ともに正の温度係数を有する。
　また、本実施形態では、電流源８８，８９からの電流が等しいので、ＭＯＳトランジスタ８３，８４のそれぞれのソース端子の電圧も等しくなる。従って、抵抗８５には、バイポーラトランジスタ８６のベース―エミッタ電圧と、バイポーラトランジスタ８７のベース―エミッタ電圧との差に応じつつ、温度係数が負の電圧が生じる。
　この結果、ＭＯＳトランジスタ８４と、抵抗８５とが接続されたノードには、正の温度係数を有するバイポーラトランジスタ８７のベース―エミッタ電圧と、負の温度係数を有する抵抗８５の両端間の電圧と、を加算した電圧が、基準電圧Ｖｒｅｆ１として発生する。なお、本実施形態では、基準電圧Ｖｒｅｆ１の温度係数がゼロとなるよう、例えば、抵抗８５の抵抗値や、バイポーラトランジスタ８７の個数が調整されている。
これにより、基準電圧回路５３から温度補償された基準電圧Ｖｒｅｆ１が供給される。
　本実施形態の抵抗８５は、「第２抵抗」に相当する。また、バイポーラトランジスタ８６は、「第１バイポーラトランジスタ」に相当し、バイポーラトランジスタ８７は、「第２バイポーラトランジスタ」に相当する。
　上述のように、本実施形態の基準電圧回路５３は、温度補償された基準電圧Ｖｒｅｆ１を出力できる。ところで、温度が高くなると、バイポーラトランジスタ８６，８７から漏洩電流が発生し、基準電圧Ｖｒｅｆ１は温度に応じて大きく変動することがある。以下、バイポーラトランジスタ８６，８７に発生する漏洩電流について説明する。
＜＜バイポーラトランジスタにおいて発生する漏洩電流＞＞
　図４は、基準電圧回路５３のバイポーラトランジスタ８７における漏洩電流発生の概念図の一例を示す。本実施形態では、半導体内部において、基板９１中にＮウェル領域９２が設けられ、Ｎウェル領域９２中に各端子が機能するためのドーパント拡散領域が設けられることにより、バイポーラトランジスタ８７が形成される。本実施形態では、基板９１は、Ｐ－型の導電型を有する。
　Ｎウェル領域９２中のコレクタ端子９６が設けられる領域の周囲にはＮ＋コレクタ領域９３が設けられ、ベース端子９７が設けられる領域の周囲にはＰ＋ベース領域９４が設けられている。さらに、Ｐ＋ベース領域９４中において、エミッタ端子９８が設けられる領域の周囲にはＮ＋エミッタ領域９５が設けられている。
　なお、各導電型の冠記された領域において、「＋」の記載は「＋」が冠記されていない領域よりドーピング濃度が高いことを意味し、「－」の記載はより「－」が冠記されていない領域よりドーピング濃度が低いことを意味する。
　このようなバイポーラトランジスタ８７においては、基板９１とＮウェル領域９２とのＰＮ接合部分の表面積が大きい。そして、半導体素子が高温になった場合、ＰＮ接合部分の表面積が大きいほど漏洩電流が発生する可能性は大きくなる。従って、バイポーラ素子を用いたバンドギャップ型の基準電圧回路５３においては、漏洩電流を小さくすることが有効となる。
　バイポーラトランジスタ８７においては、コレクタ端子９６からバイポーラトランジスタへ流れ込む電流を小さくすることにより、高温になった場合においても漏洩電流を抑制できる。従って、基準電圧回路５３へ入力される電流Ｉｍを小さくし、かつ、電圧Ｖｄｄ１を低くすることにより、漏洩電流が抑制される。
　なお、本実施形態のバイアス電流源５０ａおよびカレントミラー回路５１は、バイポーラ素子を含まないので、電圧生成回路４０ａは、基準電圧回路５３以外から漏洩電流が発生しづらい構成となっている。
　また、基準電圧回路５３におけるバイポーラ素子の漏洩電流の機構を説明するに辺り、バイポーラトランジスタ８７を例にとって説明したが、バイポーラトランジスタ８６でも同様の機構に基づいて、漏洩電流が発生する可能性がある。このように、本実施形態において「漏洩電流」とは、例えば、バイポーラトランジスタを形成した際のＮウェル領域９２から、基板９１に流れる電流である。
　＜＜実施例の電圧生成回路４０ａにおける電流および電圧値の温度変化＞＞
　図５は、電圧生成回路４０ａにおける電流値および電圧値の温度変化の概略図の一例を示す。本実施形態では、基準電圧回路５３の温度Ｔ［℃］を変化させた場合における、電源電圧Ｖｃｃ１、電流Ｉｂｇ、電流Ｉｍ、および基準電圧Ｖｒｅｆ１の関係が示される。
　電流Ｉｂｇは、基準電圧回路５３から接地に流れる電流である。バイポーラトランジスタ８７の基板９１は接地されているので、図４で説明された基板９１から接地へと流れる漏洩電流が大きくなる場合には、電流Ｉｂｇが大きくなる。
　なお、バイポーラトランジスタ８６の基板も接地されており、バイポーラトランジスタ８６における漏洩電流が増大した場合にあっても、電流Ｉｂｇは増大する。
　温度閾値Ｔｔｈは、基準電圧回路５３のバイポーラ素子から接地へと流れる漏洩電流が発生する温度である。ここで、本実施形態においては、「漏洩電流が発生する」とは、例えば、バイポーラトランジスタを形成した際のＮウェル領域９２から、基板９１に流れる電流（以下、電流Ｉｘと称する。）の値が、所定の温度（例えば、２５℃）の際の電流Ｉｘの所定倍（例えば、５倍）となることを指す。
　本実施形態では、漏洩電流が発生する温度閾値Ｔｔｈは、１００℃であるが、バイポーラトランジスタの構造や、基板９１やＮウェル領域９２のドーパント濃度により変化する。従って、温度閾値Ｔｔｈは、１００℃でなく、例えば、１２０℃等、他の温度であっても良い。
　電圧生成回路４０ａにおいては、基準電圧回路５３に対してカレントミラー回路５１からバイアス電流Ｉｂｉａｓに基づく小さな一定の電流Ｉｍが提供される。これにより、温度閾値Ｔｔｈを超えた温度範囲にあっても、基準電圧回路５３からの漏洩電流が抑制され、電流Ｉｂｇは、電流Ｉｍと略同じとなる。温度が基準電圧回路５３から接地に流れる漏洩電流が発生する所定温度Ｔｔｈ以上となった場合に、電流Ｉｍは、電流Ｉｂｇが電流Ｉｍの値に制限されるように定められる。
　温度が、温度閾値Ｔｔｈを超えた場合であっても、電流Ｉｂｇの値は、電流Ｉｍと略同じとなる。この結果、抵抗８５に流れる電流は、温度によらず略一定となる。従って、基準電圧回路５３が温度変化した場合にあっても、基準電圧回路５３から生成される基準電圧Ｖｒｅｆ１も略一定となる。
　なお、本実施形態では、カレントミラー回路５１と、基準電圧回路５３との間に抵抗５２が設けられている。従って、基準電圧回路５３に供給される電圧Ｖｄｄ１は、抵抗５２が設けられていない場合よりも低くなる。これにより、基準電圧回路５３内の各ノードにおける電圧が低下し、バイポーラトランジスタ８６，８７のコレクタ端子に印可される電圧も低下する。
　バイポーラトランジスタ８６，８７のコレクタ端子に印可される電圧が小さくなると、漏洩電流も小さくなる。従って、本実施形態では、基準電圧回路５３の電源として供給される電圧Ｖｄｄ１を低下させることによって、漏洩電流をより小さくすることができる。これにより、高い精度で温度補償された基準電圧Ｖｒｅｆ１を生成できる。
　＝＝＝比較例＝＝＝
　＜＜比較例の電圧生成回路１１０＞＞
　図６は、比較例に係る電圧生成回路１１０の回路図の一例を示す。以下では、主に、電圧生成回路１１０が電圧生成回路４０ａと相違する点について述べる。
　比較例の電圧生成回路１１０は、カレントミラー回路５１および抵抗５２を含まない。即ち、比較例の電圧生成回路１１０の基準電圧回路５３は、電源電圧Ｖｃｃ１を供給する電源ラインＬ１ａに直接的に電気的に接続されている。
　基準電圧回路５３には、電源ラインＬ１ａから電流Ｉｃｃ１が供給される。電流Ｉｃｃ１は、「第２電流」に相当する。
　図７は、電圧生成回路１１０における電流および電圧の温度変化の概略図の一例を示す。基準電圧回路５３の温度Ｔ［℃］を変化させた場合における、電源電圧Ｖｃｃ１、電流Ｉｂｇ、電源ラインＬ１ａからの電流Ｉｃｃ１、および基準電圧Ｖｒｅｆ１が示される。
　電圧生成回路１１０では、温度閾値Ｔｔｈを超えた温度範囲において、基準電圧回路５３に設けられたバイポーラ素子から漏洩電流が発生する。これにより、基準電圧回路５３から接地方向に流れる電流Ｉｂｇが増大する。
　電圧生成回路１１０には、電流Ｉｃｃ１の増大を制限する機構は設けられていない。従って、電流Ｉｂｇが発生すると、電源ラインＬ１ａから基準電圧回路５３に供給される電流Ｉｃｃ１も増大する。温度閾値Ｔｔｈを超えた温度範囲における所定温度において、電流Ｉｃｃ１の電流値は、電圧生成回路４０ａにおける電流Ｉｍの電流値より大きくなる。
　電圧生成回路１１０では、温度上昇による電流Ｉｂｇの増大に伴い、基準電圧回路５３から基準電圧Ｖｒｅｆ１も上昇することとなる。一方、図２の電圧生成回路４０ａは、電圧生成回路１１０と比較してより温度依存性の少ない基準電圧Ｖｒｅｆ１を提供できる。
　＜＜＜実施例におけるＩｍと、比較例におけるＩｂｇの関係＞＞＞
　図８は、電圧生成回路４０ａの電流Ｉｍおよび電圧生成回路１１０の電流Ｉｂｇの温度変化の概略図の一例を示す。図中、電圧生成回路４０ａの電流Ｉｍの推移は実線で示され、電圧生成回路１１０の電流Ｉｂｇの推移を示す線は一点鎖線で示される。
　電圧生成回路１１０においては、漏洩電流の発生により、温度閾値Ｔｔｈを超えた温度範囲において、電流Ｉｂｇも増大する。一方で、電圧生成回路４０ａにおいては、温度閾値Ｔｔｈを超えた範囲においても電流Ｉｂｇは、電流Ｉｍにより制限される。
　本実施形態の電圧生成回路４０ａの電流Ｉｍは、基準電圧回路５３の動作に十分な電流とされる。しかしながら、電流Ｉｍの値を大きくし過ぎると、例えば、温度閾値Ｔｔｈ以上の温度で電流Ｉｂｇが増加した際、電流Ｉｂｇを制限できなくなる。
　そこで、本実施形態では、例えば、温度閾値Ｔｔｈにおける電圧生成回路１１０のＩｂｇの電流値が、電流Ｉｍの電流値となるよう、電流Ｉｍの電流値を定めている。このように電流Ｉｍの値を設定することにより、確実に基準電圧回路５３の漏洩電流が大きくなることを防ぐことができる。
　＝＝＝実施例の変形例＝＝＝
　＜＜電圧生成回路４０ｃの構成＞＞
　図９Ａは、電圧生成回路４０ｃの回路図の一例を示す。以下では、主に電圧生成回路４０ｃが電圧生成回路４０ａと相違する点について述べる。電圧生成回路４０ｃのバイアス電流源５０ｂは、ツェナーダイオード６２、抵抗６３、およびＭＯＳトランジスタ６４を含む。
　電源電圧Ｖｃｃ１が印加されたラインＬ１ａと、接地との間には、直列に接続されたツェナーダイオード６２および抵抗６３が設けられている。ここでは、電源電圧Ｖｃｃ１は、ツェナーダイオード６２のツェナー電圧より高いので、ＭＯＳトランジスタ６４のゲート電圧は、ツェナー電圧となる。
　このような、ツェナーダイオード６２を設けることにより、電源電圧Ｖｃｃ１が変動した場合であってもＭＯＳトランジスタ６４のゲート端子に対し定常的な電圧を印可できる。
　抵抗６３は、電源電圧Ｖｃｃ１からツェナーダイオード６２へと供給される電流を調整する。抵抗６３は、ＭＯＳトランジスタ６４のゲート端子と電源ラインＬ１ａとの間に電気的に接続される。
　ＭＯＳトランジスタ６４は、ツェナーダイオード６２から生じる電圧に基づいて、ドレイン－ソース間にバイアス電流Ｉｂｉａｓを生成する。なお、ＭＯＳトランジスタ６４には、ツェナーダイオード６２から安定なツェナー電圧が印可されるので、ＭＯＳトランジスタ６４から出力されるバイアス電流Ｉｂｉａｓが安定する。
　本実施形態のツェナーダイオード６２は、「第２ツェナーダイオード」の一例であり、ＭＯＳトランジスタ６４は、「第３ＭＯＳトランジスタ」の一例である。
　＜＜電圧生成回路４０ｄの構成＞＞
　図９Ｂは、電圧生成回路４０ｄの回路図の一例を示す。以下では、主に電圧生成回路４０ｄが電圧生成回路４０ａと相違する点について述べる。電圧生成回路４０ｄのバイアス電流源５０ｃは、ダイオード接続されたデプレッション型ＭＯＳトランジスタ６１、ツェナーダイオード６２、抵抗６３、およびＭＯＳトランジスタ６４をさらに含む。
　図９Ａの場合と同様に、電源電圧Ｖｃｃ１が印加されたラインＬ１ａと、接地との間には、直列に接続されたツェナーダイオード６２および抵抗６３が設けられている。このため、ＭＯＳトランジスタ６４には、ツェナー電圧が印加される。
　デプレッション型ＭＯＳトランジスタ６１はダイオード接続されているので、ＭＯＳトランジスタ６４のドレイン－ソース間の電流の大きさを、所望のバイアス電流Ｉｂｉａｓとする素子として機能する。
　また、本実施形態では、デプレッション型ＭＯＳトランジスタ６１と、ＭＯＳトランジスタ６４とは、いわゆるソースフォロワとして動作する。このため、デプレッション型ＭＯＳトランジスタ６１のドレインには、ツェナー電圧に応じた電圧が印加されることになる。従って、電源電圧Ｖｃｃ１のレベルが高い場合であっても、安定したバイアス電流Ｉｂｉａｓを生成できる。
　本実施形態のツェナーダイオード６２は、「第２ツェナーダイオード」の別例であり、ＭＯＳトランジスタ６４は、「第３ＭＯＳトランジスタ」の別例である。
　＜＜電圧生成回路４０ｅの構成＞＞
　図１０Ａは、電圧生成回路４０ｅの回路図の一例を示す。以下では、主に電圧生成回路４０ｅが電圧生成回路４０ａと相違する点について述べる。電圧生成回路４０ｅは、抵抗５２に代えてダイオード５４を含む。
　ダイオード５４のアノードはカレントミラー回路５１に接続され、カソードは基準電圧回路５３に接続されている。カレントミラー回路５１のＭＯＳトランジスタ７１におけるドレイン－ソース間の電圧降下をＶｄｓとすると、ダイオード５４のアノードには電源電圧Ｖｃｃ１から電圧Ｖｄｓを減じた差分Ｖｃｃ１－Ｖｄｓが印可される。
　ダイオード５４のカソードからは、Ｖｃｃ１－Ｖｄｓと比較して、順方向電圧（ここでは、０．７Ｖ）だけ低い電圧Ｖｄｄ２（＝Ｖｃｃ１－Ｖｄｓ－０．７［Ｖ］）が出力される。このような場合であっても、基準電圧回路５３には、一定の電流Ｉｍと、基準電圧回路５３を動作させるための電圧Ｖｄｄ２とが供給される。従って、本実施形態の電圧生成回路４０eも、基準電圧回路５３の温度特性を改善できる。
　＜＜電圧生成回路４０ｆの構成＞＞
　図１０Ｂは、電圧生成回路４０ｆの回路図の一例を示す。以下では、主に電圧生成回路４０ｆが電圧生成回路４０ａと相違する点について述べる。電圧生成回路４０ｆは、抵抗５２を含まず、ツェナーダイオード５５を含む。
　本実施形態では、基準電圧回路５３およびツェナーダイオード５５が並列接続されるよう、ツェナーダイオード５５のカソードは、カレントミラー回路５１に接続され、アノードは、接地されている。従って、基準電圧回路５３には、ツェナーダイオード５５のツェナー電圧Ｖｄｄ３が供給されることになる。
　このような電圧生成回路４０ｆでは、基準電圧回路５３に、一定の電流を供給しつつ、基準電圧回路５３を動作させる電圧を低下させることができる。従って、本実施形態では、温度が変化した場合であっても、基準電圧回路５３からの基準電圧Ｖｒｅｆ１の安定化させることができる。
　本実施形態でも、電圧生成回路４０fは基準電圧回路５３に定電流である電流Ｉｍおよび定電圧である電圧Ｖｄｄ３が入力される回路となり、基準電圧回路５３の温度特性が安定する。本実施形態のツェナーダイオード５５は、「第１ツェナーダイオード」に相当する。
　＜＜電圧生成回路４０ｇの構成＞＞
　図１０Ｃは、電圧生成回路４０ｇの回路図の一例を示す。以下では、主に電圧生成回路４０ｇが電圧生成回路４０ａと相違する点について述べる。
　電圧生成回路４０ｇにおいては、カレントミラー回路５１の出力のうち、ＭＯＳトランジスタ７１からの出力に対し、基準電圧回路５３が直接的に電気的に接続されている。
　抵抗５２を設けない場合であっても、カレントミラー回路５１から基準電圧回路５３への電流Ｉｍを制限されるため、電圧生成回路４０gの基準電圧Ｖｒｅｆ１の温度変化は、電圧生成回路１１０の基準電圧Ｖｒｅｆ１の温度変化より小さくなる。即ち、本実施形態の電圧生成回路４０ｇでは、図６の電圧生成回路１１０と比較して温度特性が改善している。
　また、カレントミラー回路５１が内部抵抗を有するので、カレントミラー回路５１の内部抵抗を適切に設定することでカレントミラー回路５１から出力される電圧Ｖｍを低くできる。従って、内部抵抗の調整ができる場合であれば、本実施形態によっても抵抗５２を設けたものと同様の効果を発揮できる。
　＝＝＝まとめ＝＝＝
　以上、本実施形態の半導体モジュール１０について説明した。例えば図１に示したように、半導体モジュール１０の集積回路２２ａは、電源電圧Ｖｃｃ１が印可される電源ラインＬ１ａに電気的に接続された電圧生成回路４０ａを備える。
　例えば図２に示したように、電圧生成回路４０ａではカレントミラー回路５１は、基準電圧回路５３に対して定電流を供給する。これにより、集積回路２２ａの電圧生成回路４０ａは、小さな回路構成で基準電圧回路５３から出力されるＶｒｅｆ１の電圧値が高温時においても安定し、基準電圧回路５３の温度特性を改善できる。
　例えば図２に示したように、電圧生成回路４０ａは、基準電圧回路５３に電圧Ｖｄｄ１を供給する抵抗５２を含んでよい。これにより、集積回路２２ａの電圧生成回路４０ａは、基準電圧回路５３に入力される電圧Ｖｄｄ１も低電圧となり、より基準電圧回路５３の温度特性を改善できる。
　例えば図１０Ａに示したように、電圧生成回路４０ａは、基準電圧回路５３に電圧Ｖｄｄ２を供給するダイオード５４を含んでよい。これにより、集積回路２２ａの電圧生成回路４０ａは、順方向電圧を超えた電圧をダイオード５４に印可することにより、電圧生成回路４０ａは、基準電圧回路５３の温度特性を改善できる。
　例えば図１０Ｂに示したように、電圧生成回路４０ａは、基準電圧回路５３に電圧Ｖｄｄ３を供給するツェナーダイオード５５を含んでよい。これにより、集積回路２２ａの電圧生成回路４０ａは、ツェナーダイオード５５が降伏状態を維持できる範囲において、基準電圧回路５３の温度特性を改善できる。
　例えば図３に示したように、基準電圧回路５３は、バイポーラトランジスタ８６およびバイポーラトランジスタ８７等のバイポーラ素子を含むバンドギャップ型の回路であってよい。このような基準電圧回路５３は、図４に示したように、ＰＮ接合部分の表面積が大きいので、漏洩電流を小さくすることが有効となる。
　例えば図５に示したように、電流Ｉｍは、電流Ｉｂｇが、電流Ｉｍの値に制限されるように定められる。これにより、基準電圧Ｖｒｅｆ１が安定し、基準電圧回路５３の温度特性を改善できる。
　例えば図７に示したように、温度閾値Ｔｔｈより高温の場合、電圧生成回路４０ａのカレントミラー回路５１が基準電圧回路５３に供給する電流Ｉｍの電流値は、電圧生成回路１１０のように基準電圧回路５３が電源ラインＬ１ａに接続された状態で、電源ラインＬ１ａから基準電圧回路５３に供給される電流Ｉｃｃ１の電流値より小さくなる。
　このように、集積回路２２ａの電圧生成回路４０ａでは、基準電圧回路５３に供給する電流を小さく設計できる。
　例えば図２に示したように、集積回路２２ａの電圧生成回路４０ａは、バイアス電流源５０ａを備えてよい。この場合に、電圧生成回路４０ａの定電流源は、バイアス電流源５０ａのバイアス電流Ｉｂｉａｓが流れるＭＯＳトランジスタ７０と、基準電圧回路５３に定電流Ｉｍを供給するＭＯＳトランジスタ７１と、を含み、バイポーラトランジスタを含まないカレントミラー回路５１であってよい。
　これにより、集積回路２２ａの電圧生成回路４０ａは、カレントミラー回路５１からは漏洩電流が発生しづらくなり、基準電圧回路５３へ定電流を供給しやすくなる。従って、基準電圧回路５３の温度特性を改善できる。
　例えば図９Ａまたは図９Ｂに示したように、バイアス電流源５０は、ツェナーダイオード６２と、ツェナーダイオード６２に生じる電圧に基づいてバイアス電流Ｉｂｉａｓを生成するＭＯＳトランジスタ６４と、を含んでよい。
　これにより、集積回路２２ａの電圧生成回路４０ａは、電源電圧Ｖｃｃ１が変動した場合であっても安定したバイアス電流Ｉｂｉａｓを提供できる。
　例えば図２または図９Ｂに示したように、バイアス電流源５０は、ダイオード接続されたデプレッション型ＭＯＳトランジスタ６１を含んでよい。これにより、集積回路２２ａの電圧生成回路４０ａは、小さな回路構成により、低電圧においても所望のバイアス電流Ｉｂｉａｓが生成できる。
　例えば図３に示したように、基準電圧回路５３は、電流源８８と、電流源８９と、電流源８８からの電流が供給されるバイポーラトランジスタ８６と、電流源８９からの電流が供給される抵抗８５と、抵抗８５に電気的に接続されたバイポーラトランジスタ８７と、を含み、温度補償された基準電圧Ｖｒｅｆ１として出力する回路であってよい。
　この場合、集積回路２２ａの電圧生成回路４０ａは、バイポーラトランジスタ８６および８７から漏洩電流が発生しない温度範囲で、それぞれの温度係数による影響が補償された基準電圧Ｖｒｅｆ１を出力できる。
　例えば図１に示したように、半導体モジュール１０は、本実施形態の集積回路２２を備える。これにより、半導体モジュール１０において、温度特性の改善した基準電圧回路５３の基準電圧Ｖｒｅｆ１を利用できる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。本発明の技術的範囲には、その趣旨を逸脱することなく、その様な変更または改良を加えた形態およびその均等物も含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０　半導体モジュール
１１　負荷
１２　電源
２０　半導体チップ
２１　電源
２２　集積回路
３０　ＩＧＢＴ
３１　ダイオード
４０　電圧生成回路
４１　温度検出回路
４２　制御回路
５０　バイアス電流源
５１　カレントミラー回路
５２　抵抗
５３　基準電圧回路
５４　ダイオード
５５　ツェナーダイオード
６１　デプレッション型ＭＯＳトランジスタ
６２　ツェナーダイオード
６３　抵抗
６４，７０，７１，８１～８４　ＭＯＳトランジスタ
８５　抵抗
８６，８７　バイポーラトランジスタ
８８，８９　電流源
９１　基板
９２　Ｎウェル領域
９３　Ｎ＋コレクタ領域
９４　Ｐ＋ベース領域
９５　Ｎ＋エミッタ領域
９６　コレクタ端子
９７　ベース端子
９８　エミッタ端子
１１０　電圧生成回路
 

Claims (12)

  1. 　電源電圧が印加される電源ラインと、
    　前記電源ラインに電気的に接続された定電流源と、
    　前記定電流源に電気的に接続された基準電圧回路と、
    　を備える、集積回路。
  2. 　請求項１に記載の集積回路であって、
    　一端が前記定電流源に電気的に接続され、他端が前記基準電圧回路に電気的に接続された第１抵抗を備える、
    　集積回路。
  3. 　請求項１に記載の集積回路であって、
    　アノードが前記定電流源に電気的に接続され、カソードが前記基準電圧回路に電気的に接続されたダイオードを備える、
    　集積回路。
  4. 　請求項１に記載の集積回路であって、
    　カソードが前記定電流源に電気的に接続され、アノードが接地されるとともに前記基準電圧回路に対して並列に設けられた第１ツェナーダイオードを備える、
    　集積回路。
  5. 　請求項１から４のいずれか一項に記載の集積回路であって、
    　前記基準電圧回路は、バイポーラ素子を含むバンドギャップ型の回路である、
    　集積回路。
  6. 　請求項１から５のいずれか一項に記載の集積回路であって、
    　温度が前記基準電圧回路から接地に流れる漏洩電流が発生する所定温度以上となった場合に、前記基準電圧回路から接地に流れる電流の値が、前記定電流源の電流の値に制限されるよう、前記定電流源の電流の値は定められる、
    　集積回路。
  7. 　請求項１から６のいずれか一項に記載の集積回路であって、
    　所定温度における前記定電流源が前記基準電圧回路に供給する第１電流の電流値は、前記基準電圧回路が前記電源ラインに接続された状態で、前記所定温度における前記電源ラインから前記基準電圧回路に供給される第２電流の電流値より小さい、
    　集積回路。
  8. 　請求項１から７のいずれか一項に記載の集積回路であって、
    　前記集積回路は、バイアス電流源を備え、
    　前記定電流源は、
    　前記バイアス電流源のバイアス電流が流れる第１ＭＯＳトランジスタと、
    　前記第１ＭＯＳトランジスタとともにカレントミラー回路を構成し、前記基準電圧回路に定電流を供給する第２ＭＯＳトランジスタと、
    　を含む、
    　集積回路。
  9. 　請求項８に記載の集積回路であって、
    　前記バイアス電流源は、
    　第２ツェナーダイオードと、
    　前記第２ツェナーダイオードに生じる電圧に基づいて前記バイアス電流を生成する第３ＭＯＳトランジスタと、
    　を含む、
    　集積回路。
  10. 　請求項８に記載の集積回路であって、
    　前記バイアス電流源は、ダイオード接続されたデプレッション型ＭＯＳトランジスタを含む、
    　集積回路。
  11. 　請求項１から１０のいずれか一項に記載の集積回路であって、
    　前記基準電圧回路は、
    　前記定電流源からの電流が供給される第１電流源と、
    　前記定電流源からの電流が供給されるとともに、前記第１電流源に並列に電気的に接続された第２電流源と、
    　前記第１電流源からの電流が供給される第１バイポーラトランジスタと、
    　前記第２電流源からの電流が供給される第２抵抗と、
    　前記第２抵抗に電気的に接続された第２バイポーラトランジスタと、
    　を含み、
    　前記基準電圧回路は、前記第２抵抗の電圧を温度補償された基準電圧として出力する、
    　集積回路。
  12. 　請求項１から１０のいずれか一項に記載の集積回路を備える、半導体モジュール。
     
PCT/JP2022/016144 2021-05-14 2022-03-30 集積回路および半導体モジュール WO2022239563A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202280007148.0A CN116348830A (zh) 2021-05-14 2022-03-30 集成电路及半导体模块
JP2023520917A JPWO2022239563A1 (ja) 2021-05-14 2022-03-30
US18/303,466 US20230266784A1 (en) 2021-05-14 2023-04-19 Integrated circuit and semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-082486 2021-05-14
JP2021082486 2021-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/303,466 Continuation US20230266784A1 (en) 2021-05-14 2023-04-19 Integrated circuit and semiconductor module

Publications (1)

Publication Number Publication Date
WO2022239563A1 true WO2022239563A1 (ja) 2022-11-17

Family

ID=84028252

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/016144 WO2022239563A1 (ja) 2021-05-14 2022-03-30 集積回路および半導体モジュール

Country Status (4)

Country Link
US (1) US20230266784A1 (ja)
JP (1) JPWO2022239563A1 (ja)
CN (1) CN116348830A (ja)
WO (1) WO2022239563A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515511A (en) * 1978-07-19 1980-02-02 Hitachi Ltd Constant current circuit
JP2005196738A (ja) * 2003-12-29 2005-07-21 Silicon Storage Technology Inc 低電圧ｃｍｏｓバンドギャップ基準
JP2005202704A (ja) * 2004-01-15 2005-07-28 Toyo Commun Equip Co Ltd 基準電流発生源とそれを用いた基準電圧発生回路
JP2007094800A (ja) * 2005-09-29 2007-04-12 New Japan Radio Co Ltd 基準電圧発生回路
JP2010124597A (ja) * 2008-11-19 2010-06-03 Macnica Inc エネルギー蓄積装置
JP2015154701A (ja) * 2014-02-19 2015-08-24 株式会社デンソー ゲート駆動回路
JP2018055348A (ja) * 2016-09-28 2018-04-05 新コスモス電機株式会社 電気機器および電気機器の信号に重畳するノイズを低減する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5515511A (en) * 1978-07-19 1980-02-02 Hitachi Ltd Constant current circuit
JP2005196738A (ja) * 2003-12-29 2005-07-21 Silicon Storage Technology Inc 低電圧ｃｍｏｓバンドギャップ基準
JP2005202704A (ja) * 2004-01-15 2005-07-28 Toyo Commun Equip Co Ltd 基準電流発生源とそれを用いた基準電圧発生回路
JP2007094800A (ja) * 2005-09-29 2007-04-12 New Japan Radio Co Ltd 基準電圧発生回路
JP2010124597A (ja) * 2008-11-19 2010-06-03 Macnica Inc エネルギー蓄積装置
JP2015154701A (ja) * 2014-02-19 2015-08-24 株式会社デンソー ゲート駆動回路
JP2018055348A (ja) * 2016-09-28 2018-04-05 新コスモス電機株式会社 電気機器および電気機器の信号に重畳するノイズを低減する方法

Also Published As

Publication number Publication date
US20230266784A1 (en) 2023-08-24
JPWO2022239563A1 (ja) 2022-11-17
CN116348830A (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
JP5862434B2 (ja) パワートランジスタの駆動回路
US7215183B2 (en) Reference voltage generator circuit
US20070229041A1 (en) Excess Current Detecting Circuit and Power Supply Device Provided with it
US7417487B2 (en) Overheat detecting circuit
US9276571B2 (en) Systems and methods for driving transistors with high threshold voltages
US20180335795A1 (en) Body bias voltage generating circuit
JP2017224769A (ja) 半導体集積回路装置
US20060152284A1 (en) Semiconductor device with high-breakdown-voltage regulator
CN113126690A (zh) 一种低压差线性稳压器及其控制电路
JP2019174976A (ja) ボルテージレギュレータ
US20100194465A1 (en) Temperature compensated current source and method therefor
WO2022239563A1 (ja) 集積回路および半導体モジュール
US11841728B2 (en) Integrated circuit and semiconductor module
US20050162217A1 (en) Bias circuit
JP2012251917A (ja) 温度検出回路
US10082813B1 (en) Constant voltage circuit
US8692589B2 (en) Semiconductor element driving circuit and semiconductor device
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
US12009822B2 (en) Semiconductor device
US20230010300A1 (en) Temperature detection circuit and semiconductor device
US8836382B1 (en) Mixed voltage driving circuit
US20230070322A1 (en) Semiconductor device
JP2023008776A (ja) 集積回路および半導体モジュール
JP7490077B2 (ja) バイアス電流発生回路及びフラッシュメモリ
US11507123B2 (en) Constant voltage circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22807267

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023520917

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22807267

Country of ref document: EP

Kind code of ref document: A1