JP2023008776A - 集積回路および半導体モジュール - Google Patents

Abstract

【課題】所望の温度特性を有する基準電圧を供給できる回路を提供する。【解決手段】第１電流源と、前記第１電流源に並列に設けられた第２電流源と、一端が前記第１電流源の出力に接続された第１抵抗と、前記第１抵抗の他端に接続されるとともに、ダイオード接続された第１バイポーラトランジスタと、前記第２電流源の出力に接続されるとともに、ダイオード接続された第２バイポーラトランジスタと、前記第２バイポーラトランジスタに接続された第２抵抗と、前記第１電流源から出力される第１電圧と、前記第２電流源から出力される第２電圧と、に基づいて、第３電圧を出力する、出力回路と、を備える、集積回路を提供する。【選択図】図２

Description

本発明は、集積回路および半導体モジュールに関する。

半導体のバンドギャップ電圧を利用した基準電圧回路が知られている（例えば、特許文献１参照）。

特開２００７－１０２７５３号公報

バイポーラトランジスタを含むバンドギャップ型の基準電圧回路では、バイポーラトランジスタが高温になった場合に、コレクタ端子を覆うＮウェル領域と、基板との間に漏洩電流が発生することがある。従って、基準電圧回路の基板から出力される電流の電流が増大し、基準電圧回路から出力される電圧が所望の温度特性とならないことがある。

本発明は、上記のような従来の問題に鑑みてなされたものであって、所望の温度特性を有する基準電圧を供給できる回路を提供することを目的とする。

上記課題を解決するために、本発明の第１の態様においては、第１電流源と、前記第１電流源に並列に設けられた第２電流源と、一端が前記第１電流源の出力に接続された第１抵抗と、前記第１抵抗の他端に接続されるとともに、ダイオード接続された第１バイポーラトランジスタと、前記第２電流源の出力に接続されるとともに、ダイオード接続された第２バイポーラトランジスタと、前記第２バイポーラトランジスタに接続された第２抵抗と、前記第１電流源から出力される第１電圧と、前記第２電流源から出力される第２電圧と、に基づいて、第３電圧を出力する、出力回路と、を備える、集積回路を提供する。

本発明の第２の態様においては、第１電流源と、前記第１電流源に並列に設けられた第２電流源と、一端が前記第１電流源の出力に接続された第１抵抗と、前記第１抵抗の他端に接続されるとともに、ダイオード接続された第１バイポーラトランジスタと、前記第２電流源の出力に接続された複数の第１トリミング素子と、前記複数の第１トリミング素子にそれぞれ接続されるとともに、ダイオード接続された複数の第２バイポーラトランジスタと、一端が、前記複数の第２バイポーラトランジスタに接続された第２抵抗と、前記第１電流源から出力される第１電圧と、前記第２電流源から出力される第２電圧と、に基づいて、第３電圧を出力する、出力回路と、を備える、集積回路を提供する。

本発明の第３の態様においては、集積回路と、スイッチング素子と、を備え、前記集積回路は、入力信号に基づいて、前記スイッチング素子の制御電極に接続された、前記スイッチング素子の駆動を制御する制御回路を含み、前記制御回路は、前記入力信号と前記第３電圧とに基づいて、前記スイッチング素子の駆動を制御する、半導体モジュールを提供する。

所望の温度特性を有する基準電圧を供給できる回路を提供できる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

半導体モジュール１０の構成の一例を示す。 電圧生成回路４１ａの回路図の一例を示す。 バイポーラトランジスタ７４における漏洩電流Ｉｓ１発生の概念図の一例を示す。 基準電圧回路５２ａにおける電流および電圧の温度変化の概略図の一例を示す。 電圧Ｖ１，Ｖ２，Ｖｒｅｆ１の温度変化の一例を示す。 比較例に係る電圧生成回路１０１ａの回路図の一例を示す。 電圧生成回路１０１ａにおける電流および電圧の温度変化の概略図の一例を示す。 集積回路２３ｃの構成の一例を示す。 基準電圧回路５２ｃの構成の一例を示す。 基準電圧回路５２ｃが出力する基準電圧Ｖｒｅｆ１の一例を示す。 オン状態のスイッチ１２４ａ～１２４ｍの数を変えた際の基準電圧Ｖｒｅｆ１の一例を示す。 オン状態のスイッチ１３３ａ～１３３ｎの数を変えた際の基準電圧Ｖｒｅｆ１の一例を示す。 基準電圧回路５２ｃにおいて実行されるトリミングのフローの一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、「接続」の語を用いるが、特に断りのない場合には「接続」とは「電気的に接続」することを意味するものとする。

＝＝＝実施例＝＝＝
＜＜半導体モジュール１０の構成例＞＞
図１は、半導体モジュール１０の構成の一例を示す。半導体モジュール１０は、外部に設けられたマイコン（不図示）からの指示に基づいて、負荷１１を駆動するためのモジュールである。

半導体モジュール１０は、外部に設けられた、電圧ＨＶを供給する電源１２を負荷１１に対する電力変換のための主電源とする。半導体モジュール１０は、半導体チップ２１ａ，２１ｂ、電源２２ａ，２２ｂ、および集積回路２３ａ，２３ｂを含んで構成される。

本実施形態の半導体モジュール１０は、半導体チップ２１ａ，２１ｂと、半導体チップ２１ａ，２１ｂの回路の駆動機能および種々の保護機能を有する集積回路２３ａ，２３ｂと、を１パッケージ化したＩＰＭ（Intelligent Power module）である。

ここで、半導体モジュール１０を構成するチップ等のうち、半導体チップ２１ａ、電源２２ａ、および集積回路２３ａは、ローサイド側に設けられ、半導体チップ２１ｂ、電源２２ｂ、および集積回路２３ｂは、ハイサイド側に設けられている。また、本実施形態では、ローサイド側の回路の構成とハイサイド側の回路の構成とは、同様であるので、以下ではローサイド側の回路を中心に説明する。

負荷１１は、例えばモータコイルであり、半導体チップ２１ａ，２１ｂの間に設けられた接点のノードから出力される電圧Ｖｏｕｔにより駆動される。

半導体チップ２１ａは、負荷１１を駆動するスイッチング素子および検温素子を含む。本実施形態の半導体チップ２１ａは、スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor; 絶縁ゲート型バイポーラトランジスタ）３１ａを含み、検温素子としてＩＧＢＴ３１ａ用のダイオード３２ａを含む。

ただし、半導体チップ２１aに設けられるスイッチング素子は、ＩＧＢＴ３１ａに限定されず、スイッチング素子は、ＭＯＳトランジスタまたはバイポーラトランジスタであってもよい。また、半導体チップ２１ａは、ダイオード３２ａとは別に、ＦＷＤ（Free Wheeling Diode; 還流ダイオード）等の負荷電流を転流するダイオードを含んでもよい。

電源２２ａは、集積回路２３ａに対する電源であり、電源ラインＬ１ａに電源電圧Ｖｄｄ１を印可する。本実施形態の電源２２ａは、半導体モジュール１０の外部に設けられる。ただし、集積回路２３ａに供給される電圧は、半導体モジュール１０の内部に設けられた電源回路（不図示）により生成されてもよい。

集積回路２３ａは、低耐圧集積回路（LVIC : Low Voltage Integrated Circuit）であり、マイコン（不図示）より入力される信号ＬＩＮに基づいて、ＩＧＢＴ３１ａのゲート電極に駆動信号ＬＯを出力し、ＩＧＢＴ３１ａを制御する回路である。集積回路２３ａは、電圧生成回路４１ａ、温度検出回路４２ａ、および制御回路４３ａを備える。

本実施形態の電圧生成回路４１ａは、電源ラインＬ１ａの電源電圧Ｖｄｄ１に基づいて、基準電圧Ｖｒｅｆ１を生成する回路である。電圧生成回路４１ａは、温度補償回路５１ａおよび基準電圧回路５２ａを含む。

本実施形態の温度補償回路５１ａは、バイポーラ素子を含む回路である。後述する通り、バイポーラ素子においては、所定の温度以上の温度範囲で、接地方向への漏洩電流が生じる。

温度補償回路５１ａは、所定の温度より低温の場合に、基準電圧回路５２ａへと一定の電圧を供給し、所定の温度以上の温度の場合に、温度に応じて低下する電圧を供給する。温度補償回路５１ａおよび基準電圧回路５２ａでは、後述する通り、温度補償回路５１ａの含むバイポーラ素子において、漏洩電流が生じる場合、温度補償回路５１ａから基準電圧回路５２ａに供給される電圧は低下する。

温度補償回路５１ａは、電源ラインＬ１ａに接続され、電源２２ａからの電圧が供給されると、基準電圧回路５２ａへと温度補償された電圧および電流を供給する。

基準電圧回路５２ａは、電源ラインＬ１ａから供給される電源電圧Ｖｄｄ１と、温度補償回路５１ａから供給される電圧および電流とに基づいて、制御回路４３ａに基準電圧Ｖｒｅｆ１を供給する。

温度検出回路４２aは、ダイオード３２ａに所定の電流を供給するとともに、ダイオード３２ａの順方向電圧に基づいて、ＩＧＢＴ３１ａの温度に応じた温度センス信号Ｔｓｎｓ１を制御回路４３ａに出力する。

制御回路４３ａは、マイコン（不図示）から入力される信号ＬＩＮ、基準電圧Ｖｒｅｆ１、および温度センス信号Ｔｓｎｓ１に基づいて、ＩＧＢＴ３１ａの動作を制御する。

制御回路４３ａは、半導体チップ２１ａのスイッチング素子の制御電極に接続される。即ち、本実施形態のようにスイッチング素子がＩＧＢＴ３１ａである場合には、ゲート電極に接続される。同様に、スイッチング素子がＭＯＳトランジスタである場合には、制御回路４３ａは、ゲート電極に接続され、スイッチング素子がバイポーラトランジスタである場合には、制御回路４３ａはベース電極に接続される。

具体的には、制御回路４３ａは、信号ＬＩＮに基づいて、駆動信号ＬＯを出力することにより、ＩＧＢＴ３１ａの駆動を制御する。また、制御回路４３ａは、基準電圧Ｖｒｅｆ１および温度センス信号Ｔｓｎｓ１に基づいて、半導体チップ２１ａの過熱を検出する。半導体チップ２１ａの過熱が検出された場合、制御回路４３ａは、例えばＩＧＢＴ３１ａをオフすることにより、ＩＧＢＴ３１ａを熱から保護する。

ハイサイド側における対応する構成として、半導体チップ２１ｂは、ＩＧＢＴ３１ｂ、およびダイオード３２ｂを備え、電源２２ｂは、電源ラインＬ１ｂに電源電圧Ｖｄｄ２を印可する。また、集積回路２３ｂは、電圧生成回路４１ｂ、温度検出回路４２ｂ、および制御回路４３ｂを備える。

電圧生成回路４１ｂは、電圧生成回路４１ａと同様、制御回路４３ｂに対して基準電圧Ｖｒｅｆ２を供給し、温度検出回路４２ｂは、温度検出回路４２ａと同様、ダイオード３２ｂの順方向電圧に基づいて、ＩＧＢＴ３１ｂの温度に応じた温度センス信号Ｔｓｎｓ２を制御回路４３ｂに出力する。

制御回路４３ｂは、マイコン（不図示）からの信号ＨＩＮ、基準電圧Ｖｒｅｆ２、および温度センス信号Ｔｓｎｓ２に基づいて、ＩＧＢＴ３１ｂの動作を制御する。制御回路４３ｂは、基準電圧がＧＮＤである信号ＨＩＮを基準電圧がＶｏｕｔである信号に変換するレベル変換回路（不図示）を備えている。

このように、電圧生成回路４１ｂおよび温度検出回路４２ｂのそれぞれは、電圧生成回路４１ａおよび温度検出回路４２ａと同様の機能および構成を有する。従って、以下ではハイサイド側の電圧生成回路４１ｂ、温度検出回路４２ｂ、および制御回路４３ｂを含む集積回路２３ｂについては説明を省略する。

なお、基準電圧Ｖｒｅｆ１は、「第３電圧」に相当する。また、制御回路４３ｂは、「第２制御回路」に相当する。基準電圧Ｖｒｅｆ１を出力する基準電圧回路５２ａについては、以下で詳しく説明する。

＝＝＝電圧生成回路４１ａの構成＝＝＝
図２は、電圧生成回路４１ａの回路図の一例を示す。電圧生成回路４１ａが備える、温度補償回路５１ａおよび基準電圧回路５２ａの構成が示される。

温度補償回路５１ａは、ＭＯＳトランジスタ６１～６４、バイポーラトランジスタ６５，６７、および抵抗６６を含む。なお、ＭＯＳトランジスタ６１，６２は、Ｐ型のＭＯＳトランジスタである。一方、ＭＯＳトランジスタ６３，６４は、Ｎ型のＭＯＳトランジスタである。

基準電圧回路５２ａは、ＭＯＳトランジスタ７１，７２、抵抗７３，７６、バイポーラトランジスタ７４，７５、および出力回路７７を備える。なお、ＭＯＳトランジスタ７１，７２は、Ｐ型のＭＯＳトランジスタである。

＜＜温度補償回路５１ａの構成＞＞
ＭＯＳトランジスタ６２，６３では、ゲート電極およびドレイン電極がダイオード接続されている。ＭＯＳトランジスタ６１，６２は、Ｐチャネルのカレントミラー回路６８を構成し、ＭＯＳトランジスタ６３，６４は、Ｎチャネルのカレントミラー回路６９を構成する。

ダイオード接続されたＭＯＳトランジスタ６２に対し、電源ラインＬ１ａから電圧Ｖｄｄ１および電流が供給されると、ＭＯＳトランジスタ６１がオンする。これにより、ＭＯＳトランジスタ６１は、ＭＯＳトランジスタ６２に流れる電流に基づいて電流を出力する。この結果、ＭＯＳトランジスタ６１，６２は、ＭＯＳトランジスタ６３，６４に電流をそれぞれ供給する。

なお、本実施形態においては、ＭＯＳトランジスタ６２のドレイン電極には、ＭＯＳトランジスタ６４が接続されるとともに、ＭＯＳトランジスタ７１，７２のゲート電極がそれぞれ並列に接続される。即ち、ＭＯＳトランジスタ６２と、ＭＯＳトランジスタ７１，７２とは、カレントミラー回路を構成している。

ここで、ＭＯＳトランジスタ７１，７２のゲート電極において電流の漏洩が生じない場合、ＭＯＳトランジスタ６２からＭＯＳトランジスタ７１，７２へと定常的に流れる電流はほぼ無視できる。従って、電源ラインＬ１ａからＭＯＳトランジスタ６１，６２に供給される電流が、ＭＯＳトランジスタ６３，６４に供給される。

さらに、ダイオード接続されたＭＯＳトランジスタ６３に対し、カレントミラー回路６８のＭＯＳトランジスタ６１から電流が供給されると、ＭＯＳトランジスタ６４がオンする。これにより、ＭＯＳトランジスタ６４は、ＭＯＳトランジスタ６３に流れる電流に基づいて電流を出力する。この結果、ＭＯＳトランジスタ６３は、バイポーラトランジスタ６５に電流を供給し、ＭＯＳトランジスタ６４は、抵抗６６に電流を供給する。

なお、本実施形態において、ＭＯＳトランジスタ６１，６２のサイズは等しく、ＭＯＳトランジスタ６３，６４のサイズは等しい。従って、カレントミラー回路６９のＭＯＳトランジスタ６３，６４から出力される電流は等しくなる。

バイポーラトランジスタ６５のベース電極は、コレクタ電極に接続される。この場合、バイポーラトランジスタ６５のベース電極およびコレクタ電極は、カレントミラー回路６９の出力の一端であるＭＯＳトランジスタ６３のソース電極に接続される。一方、バイポーラトランジスタ６５のエミッタ電極は、接地される。

抵抗６６の一端は、カレントミラー回路６９の出力の他端であるＭＯＳトランジスタ６４のソース電極に接続される。一方、抵抗６６の他端には、バイポーラトランジスタ６７のベース電極およびコレクタ電極が接続される。

バイポーラトランジスタ６５と同様、バイポーラトランジスタ６７のベース電極は、コレクタ電極に接続される。一方、バイポーラトランジスタ６７のエミッタ電極は、接地される。

バイポーラトランジスタ６５，６７は、それぞれのベース―エミッタ電圧が異なるように構成されている。具体的には、本実施形態のバイポーラトランジスタ６５は、単一のバイポーラトランジスタにより構成されるが、バイポーラトランジスタ６７側は、複数の並列に接続されたバイポーラトランジスタとなっている。従って、バイポーラトランジスタ６５のベース―エミッタ電圧は、バイポーラトランジスタ６７のベース―エミッタ電圧より大きくなる。なお、バイポーラトランジスタ６５，６７のベース―エミッタ電圧は、ともに正の温度係数を有する。

本実施形態では、カレントミラー回路６８，６９からの電流が等しいので、ＭＯＳトランジスタ６３，６４のそれぞれのソース電極に生じる電圧も等しくなる。従って、抵抗６６には、バイポーラトランジスタ６５のベース―エミッタ電圧と、バイポーラトランジスタ６７のベース―エミッタ電圧との差に応じつつ、温度係数が負の電圧が生じる。

この結果、ＭＯＳトランジスタ６４および抵抗６６が接続されたノードには、正の温度係数を有するバイポーラトランジスタ６７のベース―エミッタ電圧と、負の温度係数を有する抵抗６６の両端間の電圧と、を加算した電圧が生じる。なお、本実施形態では、ＭＯＳトランジスタ６４および抵抗６６が接続されたノードの電圧の温度係数がゼロとなるよう、例えば、抵抗６６の抵抗値や、バイポーラトランジスタ６７の個数が調整されている。

ここで、バイポーラトランジスタ６７には、電流Ｉｒｅｆが流れる。本実施形態においては、バイポーラトランジスタ６７を流れる電流Ｉｒｅｆが増大することに応じて、ＭＯＳトランジスタ６２から、ＭＯＳトランジスタ７１，７２のゲート電極に供給される電圧が低下する。

図３および図４を参照して後述する通り、バイポーラトランジスタ６５，６７が所定の温度閾値Ｔｔｈ以上の温度に上昇した場合、バイポーラトランジスタ６５，６７においては、漏洩電流が発生する。この場合、バイポーラトランジスタ６５を流れる電流と、バイポーラトランジスタ６７を流れる電流Ｉｒｅｆとが増大する。

バイポーラトランジスタ６５，６７を流れる電流は、カレントミラー回路６８，６９からバイポーラトランジスタ６５，６７に供給される電流である。従って、漏洩電流が発生すると、カレントミラー回路６８，６９を流れる電流が増大する。

カレントミラー回路６８を構成するＭＯＳトランジスタ６１，６２は、Ｐ型のＭＯＳトランジスタである。従って、カレントミラー回路６８を流れる電流が増大する場合、Ｐ型のＭＯＳトランジスタ６１，６２のソース－ドレイン電流が増大し、ＭＯＳトランジスタ６１，６２のゲート電圧が低下する。

この場合、ＭＯＳトランジスタ６２のゲート電極に対して、ＭＯＳトランジスタ７１，７２のゲート電極は並列に接続されている。従って、ＭＯＳトランジスタ６２のゲート電圧が低下すると、温度補償回路５１ａがＭＯＳトランジスタ７１，７２のゲート電極に印可する電圧も低下する。

即ち、ＭＯＳトランジスタ６２は、バイポーラトランジスタ６７に流れる電流Ｉｒｅｆを基準電流として、基準電流に応じた電圧をＭＯＳトランジスタ７１,７２に印可する。

ここで、カレントミラー回路６８は、「第１カレントミラー回路」に相当する。同様に、カレントミラー回路６９は、「第２カレントミラー回路」に相当する。

また、抵抗６６は、「第５抵抗」に相当する。バイポーラトランジスタ６５は「第４バイポーラトランジスタ」に相当し、バイポーラトランジスタ６７は「第３バイポーラトランジスタ」に相当する。バイポーラトランジスタ６７を流れる電流Ｉｒｅｆは、「基準電流」に相当する。なお、バイポーラトランジスタにおいて、ベース電極とコレクタ電極とを接続することは、バイポーラトランジスタを「ダイオード接続」することに相当する。

＜＜基準電圧回路５２ａの構成＞＞
ＭＯＳトランジスタ７１，７２のソース電極は、電源ラインＬ１ａに並列に接続される。即ち、ＭＯＳトランジスタ７１，７２のソース電極には、電源ラインＬ１ａから等しい電圧が印可される。

一方、ＭＯＳトランジスタ７１，７２のそれぞれのゲート電極は、ＭＯＳトランジスタ６２のゲート電極に接続されている。従って、ＭＯＳトランジスタ７１，７２は、ＭＯＳトランジスタ６２とともにカレントミラー回路を構成し、ＭＯＳトランジスタ７１，７２のゲート電極には、温度補償回路５１ａから所定の電圧が印可される。この場合、ＭＯＳトランジスタ７１，７２のそれぞれは、ドレイン電極に接続された素子に電流を供給する電流源として機能する。

さらに、本実施形態のＭＯＳトランジスタ７１，７２のサイズは等しい。従って、ＭＯＳトランジスタ７１，７２のドレイン電極から供給される電流は等しくなる。

抵抗７３の一端は、ＭＯＳトランジスタ７１のドレイン電極に接続される。抵抗７３の他端には、バイポーラトランジスタ７４のコレクタ電極が接続される。従って、ＭＯＳトランジスタ７１から抵抗７３に供給される電流Ｉｃ１が、抵抗７３を流れ、バイポーラトランジスタ７４に供給される。

バイポーラトランジスタ７４には、抵抗７３から電流Ｉｃ１が流入する。ここで、バイポーラトランジスタ７４では、コレクタ電極とベース電極とがダイオード接続されている。即ち、電流Ｉｃ１は、コレクタ電極側からバイポーラトランジスタ７４のコレクタ電極およびベース電極に流入する電流である。

図３を参照して後述するように、バイポーラトランジスタ７４のＰ－ベース領域は接地されており、バイポーラトランジスタ７４では、所定の温度以上の温度において、エミッタ電極を通過せずに基板から接地方向へと流れる漏洩電流Ｉｓ１が生じる。

従って、電流Ｉｃ１は、バイポーラトランジスタ７４のエミッタ電極から流出する電流Ｉｅと、基板から流出する漏洩電流Ｉｓ１との和として書き表すことができる。即ち、Ｉｃ１＝Ｉｅ１＋Ｉｓ１の式が成立する。

抵抗７３に流れる電流は電流Ｉｃ１であるので、ＭＯＳトランジスタ７１のドレイン電極から供給される電圧Ｖ１について、Ｖ１＝（Ｉｅ１＋Ｉｓ１）×（抵抗７３の抵抗値）＋（バイポーラトランジスタ７４における電圧降下）の式が成立する。従って、電圧Ｖ１は、漏洩電流Ｉｓ１の増大とともに上昇する。

一方で、ベース電極とコレクタ電極とがダイオード接続されたバイポーラトランジスタ７５には、ＭＯＳトランジスタ７２から電流Ｉｃ２が供給される。即ち、電流Ｉｃ２は、バイポーラトランジスタ７５のコレクタ電極およびベース電極に流入する電流である。バイポーラトランジスタ７５は、ＭＯＳトランジスタ７２のドレイン電極に接続されている。

バイポーラトランジスタ７５においても、バイポーラトランジスタ７４と同様に、所定の温度以上でエミッタ電極を通過せずに基板から接地方向へと流れる漏洩電流Ｉｓ２が発生する。漏洩電流Ｉｓ２が増大すると、バイポーラトランジスタ７５のエミッタ電極から流出する電流Ｉｅ２は低減する。

抵抗７６は、一端がバイポーラトランジスタ７５のエミッタ電極に接続され、他端が接地されている。この場合、抵抗７６における電圧降下は、（抵抗７６の抵抗値）×ｉｅ２となる。本実施形態においては、抵抗７６の抵抗値は、抵抗７３の抵抗値と等しく設定される。

ＭＯＳトランジスタ７２から供給される電圧Ｖ２について、Ｖ２＝（抵抗７６の抵抗値）×Ｉｅ２＋（バイポーラトランジスタ７５における電圧降下）の式が成立する。電流Ｉｅ２は漏洩電流Ｉｓ２が増大するほど低減するので、電圧Ｖ２は、漏洩電流Ｉｓ２の増大とともに低下する。

ＭＯＳトランジスタ７１，７２から供給される電流Ｉｃ１は、バイポーラトランジスタ６７が所定の温度閾値Ｔｔｈ以上となる温度範囲において、温度上昇とともに増大する。バイポーラトランジスタ６７に流れる電流Ｉｒｅｆに応じて、Ｐ型のＭＯＳトランジスタ６２のソース－ドレイン間に流れる電流が増大し、ＭＯＳトランジスタ６２のゲート電圧が低下する。

ＭＯＳトランジスタ７１，７２は、ＭＯＳトランジスタ６２とカレントミラー回路を構成する。従って、ＭＯＳトランジスタ６２のゲート電圧の低下とともに、Ｐ型のＭＯＳトランジスタ７１，７２のゲート電圧も低下する。これにより、ＭＯＳトランジスタ７１，７２のソース－ドレイン間に流れる電流Ｉｃ１，Ｉｃ２も増大する。

即ち、本実施形態において、バイポーラトランジスタ６７を基準電流とした場合、ＭＯＳトランジスタ７１，７２は、ドレイン電極から供給する電流Ｉｃ１，Ｉｃ２を生成する電流源として機能する。

出力回路７７は、電流源として機能するＭＯＳトランジスタ７１，７２から供給される電圧Ｖ１および電圧Ｖ２に基づいて、基準電圧Ｖｒｅｆ１を出力する。

本実施形態において、出力回路７７は、抵抗８１，８２を含む。即ち、本実施形態の出力回路７７は、電圧Ｖ１が生じるノードに接続される抵抗８１と、電圧Ｖ２が生じるノードに接続される抵抗８２と、により構成される分圧回路である。本実施形態においては、抵抗８１，８２の抵抗値は、等しく設定される。

抵抗８１の一端は、電流源として機能するＭＯＳトランジスタ７１のドレイン電極に接続される。一方、抵抗８２の一端は、電流源として機能するＭＯＳトランジスタ７２のドレイン電極に接続される。

抵抗８２の他端は、抵抗８１がＭＯＳトランジスタ７１のドレイン電極に接続される側とは別の側に接続される。この場合、出力回路７７は、抵抗８１，８２の間を接続するノードに生じる電圧を、基準電圧Ｖｒｅｆ１として出力する。

別の実施形態において、出力回路７７は、例えばＯＰアンプを含み、電圧Ｖ１，Ｖ２を加算して基準電圧Ｖｒｅｆ１として出力する加算回路であってもよい。この場合、出力回路７７は、非反転加算回路である。

非反転加算回路は、例えば、ＯＰアンプに対して、反転入力端子および出力端子の間に抵抗を設けた上で互いを接続するとともに、反転入力端子を別の抵抗を介して接地した、所謂非反転増幅回路を構成した上で、非反転入力端子に抵抗８１，８２を並列に接続することにより構成できる。

ただし、出力回路７７は、反転増幅回路の非反転入力端子に抵抗８１，８２を並列に接続した、反転加算回路であってもよく、反転加算回路に反転増幅回路を接続することによって構成された、非反転加算回路であってもよい。

一方で、図中の出力回路７７が分圧器である実施形態においては、ＯＰアンプ等の素子を使用することなく、抵抗８１，８２という２つの抵抗のみを用いて電圧Ｖ１，Ｖ２を分圧できる。従って、本実施形態の基準電圧回路５２ａは、少ない回路部品を用いた少ない回路面積の回路により、抵抗８１，８２の抵抗値による所望の重み付けをして電圧Ｖ１，Ｖ２を合成した基準電圧Ｖｒｅｆ１を出力できる。

ここで、ＭＯＳトランジスタ７１は、「第１電流源」として機能し、「第１ＭＯＳトランジスタ」に相当する。また、ＭＯＳトランジスタ７２は、「第２電流源」として機能し、「第２ＭＯＳトランジスタ」に相当する。電圧Ｖ１は、「第１電圧」に相当し、電圧Ｖ２は「第２電圧」に相当する。

さらに、抵抗７３は「第１抵抗」に相当し、バイポーラトランジスタ７４は「第１バイポーラトランジスタ」に相当する。バイポーラトランジスタ７５は「第２バイポーラトランジスタ」に相当し、抵抗７６は「第２抵抗」に相当する。また、抵抗８１は「第３抵抗」に相当し、抵抗８２は「第４抵抗」に相当する。

＝＝＝漏洩電流Ｉｓ発生の機構＝＝＝
図３は、基準電圧回路５２ａのバイポーラトランジスタ７４における漏洩電流Ｉｓ１発生の概念図の一例を示す。本実施形態では、半導体内部において、基板９１中にＮウェル領域９２が設けられ、Ｎウェル領域９２中に各端子が機能するためのドーパント拡散領域が設けられることにより、バイポーラトランジスタ７４が形成される。本実施形態では、基板９１は、Ｐ－型の導電型を有する。

Ｎウェル領域９２中のコレクタ端子９６が設けられる領域の周囲にはＮ＋コレクタ領域９３が設けられ、ベース端子９７が設けられる領域の周囲にはＰ＋ベース領域９４が設けられている。さらに、Ｐ＋ベース領域９４中において、エミッタ端子９８が設けられる領域の周囲にはＮ＋エミッタ領域９５が設けられている。

なお、各導電型の冠記された領域において、「＋」の記載は「＋」が冠記されていない領域よりドーピング濃度が高いことを意味し、「－」の記載は「－」が冠記されていない領域よりドーピング濃度が低いことを意味する。

このようなバイポーラトランジスタ７４においては、ＭＯＳトランジスタと比較して基板９１とＮウェル領域９２とのＰＮ接合部分の表面積が大きい。そして、半導体素子が高温になった場合、ＰＮ接合部分の表面積が大きいほど漏洩電流Ｉｓ１が発生する可能性が大きくなる。

また、基準電圧回路５２ａにおけるバイポーラ素子の漏洩電流Ｉｓ１発生の機構を説明するに辺り、バイポーラトランジスタ７４を例にとって説明したが、バイポーラトランジスタ７５でも同様の機構に基づいて、漏洩電流Ｉｓ２が発生する可能性がある。

ここで、バイポーラトランジスタ７４，７５の漏洩電流Ｉｓ１，Ｉｓ２の大きさは、内部のＰＮ接合部の表面積に依存する。バイポーラトランジスタ７４，７５においては、各バイポーラトランジスタに供給される電流を等しくし、各バイポーラトランジスタを構成する並列なバイポーラトランジスタの個数、およびＰＮ接合部の表面積を等しくすることにより、漏洩電流Ｉｓ１，Ｉｓ２の大きさを等しく調整できる。

本実施形態においては、バイポーラトランジスタ７４，７５のサイズは等しい。さらに、本実施形態においては、ＭＯＳトランジスタ７１，７２のドレイン電極から供給される電流は等しい。従って、バイポーラトランジスタ７４，７５のそれぞれにおいて発生する漏洩電流Ｉｓ１，Ｉｓ２の大きさも等しく調整される。

なお、本実施形態において、「バイポーラトランジスタ７４，７５のサイズが等しい」とは、バイポーラトランジスタ全体のサイズが等しくなるよう、内部を構成する並列なバイポーラトランジスタの個数も調整されていることを意味する。

このように、本実施形態において「漏洩電流」とは、例えば、バイポーラトランジスタを形成した際のＮウェル領域９２から、基板９１に流れる電流である。

＝＝＝基準電圧回路５２ａにおける電圧および電流の温度特性＝＝＝
図４は、基準電圧回路５２ａにおける電流および電圧の温度変化の概略図の一例を示す。温度を横軸として、電圧Ｖｄｄ１，Ｖ１，Ｖ２，Ｖｒｅｆ１、および電流Ｉｃ１，Ｉｃ２，Ｉｅ１，Ｉｅ２の概略が示されている。なお、本実施形態では、所定の温度閾値Ｔｔｈより高温になった場合、バイポーラトランジスタ７４，７５において漏洩電流が発生するものとしてグラフが示されている。

電圧Ｖｄｄ１は、電源２２ａから電源ラインＬ１ａを介して供給される。本実施形態の電圧Ｖｄｄ１は、温度変化による影響を受けない。

ＭＯＳトランジスタ７１が供給する電流Ｉｃ１と、ＭＯＳトランジスタ７２が供給する電流Ｉｃ２とは、温度補償回路５１ａのバイポーラトランジスタ６５，６７を流れる電流の増大とともに増大する。バイポーラトランジスタ６５，６７で漏洩電流が発生する際には、バイポーラトランジスタ７４，７５においても、漏洩電流Ｉｓ１，Ｉｓ２が発生する。

従って、所定の温度閾値Ｔｔｈ以上の温度範囲で電流Ｉｃ１，Ｉｃ２は、漏洩電流Ｉｓ１，Ｉｓ２の増大とともに増大する。本実施形態では、バイポーラトランジスタ７４のサイズと、バイポーラトランジスタ７５のサイズとは等しい。従って、漏洩電流Ｉｓ１，Ｉｓ２は、Ｉｓ１＝Ｉｓ２の式を満たし、等しい割合で増大する。

一方、バイポーラトランジスタ７４のエミッタ電極から流出する電流Ｉｅ１と、バイポーラトランジスタ７５のエミッタ電極から流出する電流Ｉｅ２とは、漏洩電流Ｉｓ１，Ｉｓ２の増大とともに低減する。

ここで、電圧Ｖ１は、Ｖ１＝（Ｉｅ１＋Ｉｓ１）×（抵抗７３の抵抗値）＋（バイポーラトランジスタ７４における電圧降下）の式を満たし、電圧Ｖ２は、Ｖ２＝（抵抗７６の抵抗値）×Ｉｅ２＋（バイポーラトランジスタ７５における電圧降下）の式を満たす。この場合、電圧Ｖ１は、漏洩電流Ｉｓ１の増大とともに上昇し、電圧Ｖ２は漏洩電流Ｉｓ２の増大とともに低下する。

ここで、バイポーラトランジスタ７４，７５は、コレクタ電極とベース電極とが接続されているので、バイポーラトランジスタ７４，７５の電圧降下は、ダイオードの順方向電圧となる。一例として、バイポーラトランジスタ７４，７５の電圧降下は、０．７Ｖである。バイポーラトランジスタ７４のサイズと、バイポーラトランジスタ７５のサイズとは等しいので、バイポーラトランジスタ７４，７５における電圧降下も同程度となる。

また、本実施形態においては、抵抗７３の抵抗値と、抵抗７６の抵抗値とは等しい。従って、温度上昇に伴って生じる、バイポーラトランジスタ７４における電圧Ｖ１の上昇と、バイポーラトランジスタ７５における電圧Ｖ２の低下との変化の絶対値を略同一とすることができる。

本実施形態においては、抵抗８１と抵抗８２とは等しい。従って、基準電圧Ｖｒｅｆ１は、電圧Ｖ１，Ｖ２を均等に分圧した電圧となる。本実施形態では、電圧Ｖ１の上昇値と、電圧Ｖ２の低下値とが略同一であるので、基準電圧Ｖｒｅｆ１のグラフは、温度変化に対して略平坦となる。

従って、本実施形態では、少ない回路部品を用いた、小規模かつ少ない回路面積の基準電圧回路５２ａにより、電圧生成回路４１ａが高温になった場合にあっても、安定した基準電圧Ｖｒｅｆ１を生成できる。

また、例えば、出力回路７７を分圧回路とした場合において、抵抗８１，８２の抵抗値の比を意図的に偏らせることにより、電圧Ｖ１，Ｖ２の分圧比を偏らせることができる。その場合には、本実施形態の基準電圧回路５２ａは、出力される基準電圧Ｖｒｅｆ１の温度特性を所望の特性に偏らせることができる。

これにより、例えば、電圧生成回路４１ａの後段の回路が、基準電圧Ｖｒｅｆ１が一定のままでは高温時に遅延時間が増大するような温度特性を有する場合に、基準電圧Ｖｒｅｆ１に正の温度特性の偏りを設けることにより、動作に遅延の生じない回路を提供することができる。

このように、本実施形態の基準電圧回路５２ａによれば、分圧回路の抵抗８１，８２の抵抗値、抵抗７３，７６の抵抗値、バイポーラトランジスタ７４，７５のサイズ、およびＭＯＳトランジスタ７１，７２のサイズ等を調整することにより、所望の温度特性を有する基準電圧Ｖｒｅｆ１を出力できる。

また、本実施形態では、基準電圧回路５２ａの構成により漏洩電流Ｉｓ１，Ｉｓ２が基準電圧Ｖｒｅｆ１に与える影響を調整できる。従って、バイポーラトランジスタ７４，７５のＰＮ接合領域周辺に漏洩電流Ｉｓ１，Ｉｓ２の発生を防ぐアイソレーション領域を設ける等の追加のプロセスを経ることなく、漏洩電流Ｉｓ１，Ｉｓ２が基準電圧Ｖｒｅｆ１に与える影響を調整できる。

従って、本実施形態によれば、半導体プロセス上の工程を増大させることなく、漏洩電流Ｉｓ１，Ｉｓ２の影響を調整できる。即ち、本実施形態の基準電圧回路５２ａは、製造コストの低減にも寄与する。

なお、ハイサイド側の電圧生成回路４１ｂにおいても、本実施形態の電圧生成回路４１ａと同様の構成の温度補償回路５１ｂおよび基準電圧回路５２ｂを設けることにより、所望の温度特定を有する基準電圧Ｖｒｅｆ２を出力することができる。

＜＜温度補償回路５１ａおよび基準電圧回路５２ａの並列構成に関して＞＞
ここで、電流Ｉｃ１，Ｉｃ２が増大するということは、ＭＯＳトランジスタ７１，７２のドレイン電極から流出する電流が増大することを意味する。ＭＯＳトランジスタ７１，７２はＰ型のＭＯＳトランジスタであるので、ＭＯＳトランジスタ７１，７２のゲート電圧が低下する場合に、ドレイン電極から流出する電流が増大する。

一方で、温度閾値Ｔｔｈ以上の温度範囲では、温度補償回路５１ａのバイポーラトランジスタ６５，６７においても漏洩電流が発生する。この場合、カレントミラー回路６８，６９内を流れる電流も増大する。

カレントミラー回路６８を構成するＭＯＳトランジスタ６１，６２は、ＰＭＯＳトランジスタであるので、カレントミラー回路６８内の電流の増大に伴って、ＭＯＳトランジスタ６１，６２のゲート電圧も低下する。

本実施形態の温度補償回路５１ａのカレントミラー回路６８のＭＯＳトランジスタ６１，６２のゲート電極と、ＭＯＳトランジスタ７１，７２のゲート電極とは、並列に接続されている。従って、基準電圧回路５２ａのＭＯＳトランジスタ７１，７２のゲート電圧がバイポーラトランジスタ７４，７５の漏洩電流Ｉｓ１，Ｉｓ２により低下した場合に、温度補償回路５１ａからも低下した電圧が供給される。

即ち、温度補償回路５１ａのＭＯＳトランジスタ６２は、バイポーラトランジスタ６５，６７に流れる電流に応じたバイアス電圧を、ＭＯＳトランジスタ７１，７２のそれぞれのゲート電極に供給するバイアス電圧源として機能する。

これにより、本実施形態では、漏洩電流Ｉｓ１，Ｉｓ２の増大とともに電流Ｉｃ１，Ｉｃ２も増大する。ひいては、基準電圧回路５２ａの基準電圧Ｖｒｅｆ１の出力を安定させることができる。

図５は、電圧Ｖ１，Ｖ２，およびＶｒｅｆ１の温度変化の一例を示す。図中、一点鎖線で電圧Ｖ１が表され、破線で電圧Ｖ２が表される。

本実施形態では、抵抗７３，７６の抵抗値、バイポーラトランジスタ７４，７５のサイズ、並びにＭＯＳトランジスタ７１，７２のサイズ等を調整することにより、温度閾値Ｔｔｈ以上の範囲における、電圧Ｖ１の上昇値と電圧Ｖ２の低下値とが等しく調整される。

さらに、本実施形態では、分圧回路の抵抗８１，８２の抵抗値を等しくすることにより、基準電圧Ｖｒｅｆ１の出力が略平坦となるように調整されている。このように、基準電圧回路５２ａでは、高温時の温度特性が改善した基準電圧Ｖｒｅｆ１を出力できる。

＝＝＝比較例＝＝＝
図６は、比較例に係る電圧生成回路１０１ａの回路図の一例を示す。電圧生成回路１０１ａは、半導体モジュール内に電圧生成回路４１ａと同様の形態で接続される。

電圧生成回路１０１ａは、温度補償回路５１ａおよび基準電圧回路１１１ａを含む。温度補償回路５１ａは電圧生成回路４１ａに含まれる回路と共通であり、基準電圧回路１１１ａは基準電圧回路５２ａとは異なる構成を有する。以下では、主に電圧生成回路４１ａと、電圧生成回路１０１ａとの構成上の差異に注目して説明する。

基準電圧回路１１１ａでは、基準電圧回路５２ａとは異なり、ＭＯＳトランジスタ７２、バイポーラトランジスタ７５、および抵抗７６が含まれるラインを有しない。従って、基準電圧回路１１１ａにおいては、電圧Ｖ２が生じるノードが含まれず、電圧Ｖ２を分圧するための抵抗８２も含まれない。

基準電圧回路５２ａと同様、バイポーラトランジスタ７４においては、図３に示した機構により漏洩電流Ｉｓ１が生じる。漏洩電流Ｉｓ１の発生に従って、電流Ｉｃ１も増大する。

比較例においても、電圧Ｖ１は、Ｖ１＝（Ｉｅ１＋Ｉｓ１）×（抵抗７３の抵抗値）＋（バイポーラトランジスタ７４における電圧降下）の式を満たす。比較例においては、基準電圧回路１１１ａに抵抗８２が含まれないので、基準電圧回路１１１ａが供給する基準電圧Ｖｒｅｆ１は、電圧Ｖ１に対して抵抗８１による電圧降下を減じた電圧として与えられる。

＝＝＝基準電圧回路１１１ａにおける電圧および電流の温度特性＝＝＝
図７は、比較例に係る電圧生成回路１０１ａにおける電流および電圧の温度変化の概略図の一例を示す。温度を横軸として、電圧Ｖｄｄ１，Ｖ１，Ｖｒｅｆ１、および電流Ｉｃ１の概略が示されている。

比較例においても、図４のＶｄｄ１と同様に、電圧Ｖｄｄ１は、温度変化による影響は受けない。

比較例においても、温度閾値Ｔｔｈ以上の温度範囲で、図３に示した機構により漏洩電流Ｉｓ１が発生する。この場合、電流Ｉｃ１は、漏洩電流Ｉｓ１の増大とともに増大する。

電圧Ｖ１は、Ｖ１＝（Ｉｅ１＋Ｉｓ１）×（抵抗７３の抵抗値）＋（バイポーラトランジスタ７４における電圧降下）の式を満たす。従って、漏洩電流Ｉｓ１の増大とともに、電圧Ｖ１は上昇する。

比較例に係る基準電圧回路１１１ａにおいては、電圧Ｖ１の上昇に対し、この影響を相殺するような電圧Ｖ２を生じるノードは設けられていない。基準電圧回路１１１ａの出力する基準電圧Ｖｒｅｆ１は、電圧Ｖ１に対して抵抗８１による電圧降下を減じた電圧となり、電圧Ｖ１の上昇とともに、基準電圧回路１１１ａの出力する基準電圧Ｖｒｅｆ１も上昇することとなる。

以上の通り、比較例においては、基準電圧回路１１１ａからは、漏洩電流Ｉｓ１の発生に伴って上昇する基準電圧Ｖｒｅｆ１を得ることとなる。これに対し、本実施形態の基準電圧回路５２ａでは、少ない回路部品を用いた、小規模かつ少ない回路面積の構成により、所望の温度特性を有する基準電圧Ｖｒｅｆ１を供給できる。

＜＜集積回路２３ｃ＞＞
次に、図８を参照して、別の実施形態の集積回路２３ｃについて説明する。ここで、図８において、図１における符号と同一の符号により参照される構成は、同一の構成に対応する。

集積回路２３ｃは、集積回路２３ａと同様にＬＶＩＣである。集積回路２３ｃは、集積回路２３ａと同様に、マイコン（不図示）から入力される信号ＬＩＮに基づいて、半導体チップ２１ａのＩＧＢＴ３１ａのゲート電極に駆動信号ＬＯを出力し、ＩＧＢＴ３１ａを制御する。集積回路２３ｃは、電圧生成回路４１ｃ、温度検出回路４２ａ、制御回路４３ａ、記憶回路４４ｃ、およびスイッチ制御回路４５ｃを含む。即ち、集積回路２３ｃは、電圧生成回路４１ｃ、記憶回路４４ｃ、およびスイッチ制御回路４５ｃを含む点で、集積回路２３ａと相違する。

なお、集積回路２３ｃのハイサイド側には、集積回路２３ｄ（不図示）が設けられている。集積回路２３ｄは、集積回路２３ｃと同様の構成を有し、電圧生成回路４１ｄ、温度検出回路４２ｂ、制御回路４３ｂ、記憶回路４４ｄ、およびスイッチ制御回路４５ｄを含む。集積回路２３ｃおよび集積回路２３ｄの関係においても、ローサイド側の回路の構成とハイサイド側の回路の構成とは、同様であるので、以下ではローサイド側の回路を中心に説明する。

記憶回路４４ｃは、図９で後述するスイッチ１３１ａ～１３１ｃ、スイッチ１２２ａ～１２２ｃ、スイッチ１２４ａ～１２４ｍ、および１３３ａ～１３３ｎのそれぞれのオンオフ状態を示す情報に対応するデータＤ（ＳＷ）を格納する。記憶回路４４ｃは、例えば、ユーザが外部から通信してデータを書き込み、または消去可能なＥＰ－ＲＯＭ（Erasable Programmable Read Only Memory）である。

スイッチ制御回路４５ｃは、基準電圧回路５２ｃ内の各スイッチの状態を切り替えるための信号Ｖｓｗを出力する。これにより、スイッチ制御回路４５ｃは、データＤ（ＳＷ）に基づいて、図９で後述するスイッチ１３１ａ～１２１ｃ、スイッチ１２２ａ～１２２ｃ、スイッチ１２４ａ～１２４ｍ、および１３３ａ～１３３ｎのオンオフ状態を制御する。

ここで、スイッチ制御回路４５ｃは、「第１制御回路」に相当する。

＝＝電圧生成回路４１ｃ＝＝
本実施形態の電圧生成回路４１ｃは、温度補償回路５１ｃおよび基準電圧回路５２ｃを含む。温度補償回路５１ｃは、温度補償回路５１ａと同様の構成の回路である。一方、基準電圧回路５２ｃの構成は、基準電圧回路５２ａとは相違する。

以下では、図９を参照して、基準電圧回路５２ｃの構成について詳述する。

＝＝基準電圧回路５２ｃ＝＝
図９は、基準電圧回路５２ｃの構成の一例を示す。ここで、図９において、図２の基準電圧回路５２ａにおける符号と同一の符号により参照される構成は、同一の構成に対応する。

基準電圧回路５２ｃは、ＭＯＳトランジスタ７１，７２、可変抵抗１２１，１２６、スイッチ１２２ａ～１２２ｃ，１２４ａ～１２４ｍ、バイポーラトランジスタ１２３ａ～１２３ｃ，１２５ａ～１２５ｍ、および出力回路７７を含む。

なお、可変抵抗１２１は、スイッチ１３１ａ～１３１ｃおよび抵抗１３２ａ～１３２ｃを含み、可変抵抗１２６は、スイッチ１３３ａ～１３３ｎおよび抵抗１３４ａ～１３４ｎを含む。

＝＝＝基準電圧回路５２ｃの動作の概要＝＝＝
基準電圧回路５２ｃにおいては、室温と、高温状態とで、トリミングを行い、室温および高温状態で所望の特性の基準電圧Ｖｒｅｆ１が得られるよう、各スイッチの状態を調整できる。なお、ここで、「室温」とは、例えば２５℃であり、「高温」とは、例えば１７５℃である。また、「高温」として設定される温度は、１７５℃に限られず、半導体モジュール１０の規格に応じて定められる温度であれば良い。

特に、基準電圧回路５２ｃでは、スイッチ１２４ａ～１２４ｍは、温度を変えた場合における基準電圧Ｖｒｅｆ１の温度特性の調整に用いられる。一方、スイッチ１２２ａ～１２２ｃ、スイッチ１３１ａ～１３１ｃ、およびスイッチ１３３ａ～１３３ｎは、所望の電圧値に対する基準電圧Ｖｒｅｆ１のオフセット値を補正するのに用いられる。

本実施形態の集積回路２３ｃのトリミングでは、記憶回路４４ｃに格納されたデータＤ（ＳＷ）に基づいて、スイッチ制御回路４５ｃがスイッチを切り替えることにより、抵抗およびバイポーラトランジスタの接続数が変更される。即ち、スイッチ１２２ａ～１２２ｃ、スイッチ１２４ａ～１２４ｍ、スイッチ１３１ａ～１３１ｃ、およびスイッチ１３３ａ～１３３ｎのそれぞれは、温度特性や電圧調整用のトリミング素子として機能する。

ただし、基準電圧回路５２ｃで行われるトリミングは、記憶回路４４ｃと、スイッチとを用いたトリミングに限定されるものではなく、レーザートリミングにより配線または抵抗体を溶断することにより行ってもよい。なお、本実施形態のように、トリミング素子として、スイッチを用いる場合には、再度トリミングを行ってスイッチの設定を変えることが可能である。

＝＝＝基準電圧回路５２ｃの構成＝＝＝
可変抵抗１２１は、スイッチ制御回路４５ｃが出力する信号Ｖｓｗに基づいて、抵抗値を変化させる。具体的には、可変抵抗１２１は、スイッチ１３１ａ～１３１ｃおよび抵抗１３２ａ～１３２ｃを含み、スイッチ制御回路４５ｃが出力する信号Ｖｓｗに基づいて、抵抗１３２ａ～１３２ｃの接続数が切り替わる。可変抵抗１２１の一端は、ＭＯＳトランジスタ７１に接続される。

なお、本実施形態では、スイッチ１３１ａ～１３１ｃ、および対応する抵抗１３２ａ～１３２ｃは３個ずつ設けられている。ただし、スイッチ１３１ａ～１３１ｃ、および対応する抵抗１３２ａ～１３２ｃが設けられる個数は２個以上であればよく、３個に限定されるものではない。

スイッチ１２２ａ～１２２ｃは、信号Ｖｓｗに基づいて、バイポーラトランジスタ１２３ａ～１２３ｃの接続数を切り替える。スイッチ１２２ａ～１２２ｃのそれぞれは、可変抵抗１２１の他端に接続される。

バイポーラトランジスタ１２３ａ～１２３ｃのそれぞれは、基準電圧Ｖｒｅｆ１の温度特性に対し、正の寄与をする。バイポーラトランジスタ１２３ａ～１２３ｃのそれぞれは、対応するスイッチ１２２ａ～１２２ｃに接続される。即ち、バイポーラトランジスタ１２３ａ～１２３ｃのそれぞれは、対応するスイッチ１２２ａ～１２２ｃを介して、可変抵抗１２１の他端に接続される。

ここで、スイッチ１２２ａ～１２２ｃは、バイポーラトランジスタ１２３ａ～１２３ｃのベース電極およびコレクタ電極がダイオード接続されたノードより可変抵抗１２１側の位置に設けられる。これにより、スイッチ１２２ａ～１２２ｃがオフ状態である場合に、対応するバイポーラトランジスタ１２３ａ～１２３ｃのベース電極またはコレクタ電極から電流が流入することを防ぐ。

従って、スイッチ１２２ａ～１２２ｃがオフ状態である場合には、対応するバイポーラトランジスタ１２３ａ～１２３ｃにおいて漏洩電流が生じることを防ぐことができる。

なお、本実施形態では、スイッチ１２２ａ～１２２ｃ、およびバイポーラトランジスタ１２３ａ～１２３ｃは３個ずつ設けられているが、これらが設けられる個数は３個に限定されるものではなく、２以上の任意の整数個であれば、トリミングが可能である。特に、バイポーラトランジスタの一つあたりのサイズが小さく、スイッチと、対応するバイポーラトランジスタとの数が多いほど、出力電圧Ｖｒｅｆ１の温度特性を細かく調整可能となる。

スイッチ１２４ａ～１２４ｍは、信号Ｖｓｗに基づいて、バイポーラトランジスタ１２５ａ～１２５ｍの接続数を切り替える。スイッチ１２４ａ～１２４ｍは、ＭＯＳトランジスタ７２のドレイン電極に接続される。本実施形態では、スイッチ１２４ａ～１２４ｍはｍ個（ｍは正の整数）設けられている。

バイポーラトランジスタ１２５ａ～１２５ｍのそれぞれは、基準電圧Ｖｒｅｆ１の温度特性に対し、負の寄与をする。即ち、バイポーラトランジスタ１２５ａ～１２５ｍの数を増やすほど、基準電圧回路５２ｃの温度が増大した場合の漏洩電流が増大する。従って、バイポーラトランジスタ１２５ａ～１２５ｍの接続数を増やすほど、基準電圧Ｖｒｅｆ１の温度特性は負に傾くこととなる。

バイポーラトランジスタ１２５ａ～１２５ｍは、スイッチ１２４ａ～１２４ｍと対応する個数設けられる。本実施形態では、バイポーラトランジスタ１２５ａ～１２５ｍは、スイッチ１２４ａ～１２４ｍと同様に、ｍ個（ｍは正の整数）設けられている。

バイポーラトランジスタ１２５ａ～１２５ｍは、ダイオード接続されたトランジスタである。バイポーラトランジスタ１２５ａ～１２５ｍのそれぞれは、対応するスイッチ１２４ａ～１２４ｍに接続される。

なお、スイッチ１２４ａ～１２４ｍは、バイポーラトランジスタ１２５ａ～１２５ｍのベース電極およびコレクタ電極がダイオード接続されたノードより可変抵抗１２１側の位置に設けられる。これにより、スイッチ１２４ａ～１２４ｍのいずれかがオフ状態である場合、対応するバイポーラトランジスタ１２５ａ～１２５ｍで漏洩電流が発生することを防止できる。

可変抵抗１２６は、信号Ｖｓｗに基づいて、抵抗値を変動させる。具体的には、可変抵抗１２６は、スイッチ１３３ａ～１３３ｎおよび抵抗１３４ａ～１３４ｎを含み、スイッチ制御回路４５ｃが出力する信号Ｖｓｗに基づいて、抵抗１３４ａ～１３４ｎの接続数が切り替わる。これにより、可変抵抗１２６は、基準電圧Ｖｒｅｆ１の所望の値（例えば１．２Ｖ）からのオフセット値を低減する。

抵抗１３４ａ～１３４ｎは、スイッチ１３３ａ～１３３ｎのオンオフ状態に応じて、可変抵抗１２６の抵抗値を離散的に変化させる。これにより、連続的に可変抵抗１２６を変動させる場合より、ノイズや電流の状態に応じて、可変抵抗１２６の抵抗値が変動することが少なくなる。

なお、本実施形態では、可変抵抗１２１および可変抵抗１２６の位置に設けられる抵抗は、両方可変抵抗で設けられている。しかし、これらの抵抗のうち一方が、可変抵抗で設けられ、他方が、抵抗値が固定の抵抗で設けられてもよい。

ここで、「スイッチ１２４ａ～１２４ｍ」は、「複数の第１トリミング素子」に相当する。また、「スイッチ１３１ａ～１３１ｃ」は、「複数の第２トリミング素子」に相当する。

また、可変抵抗１２１は、「第１抵抗」に相当する。可変抵抗１２６は、「第２抵抗」に相当する。

また、バイポーラトランジスタ１２３ａ～１２３ｃは、それぞれが図２のバイポーラトランジスタ７４と同様のバイポーラトランジスタであってよく、異なるバイポーラトランジスタであってもよい。バイポーラトランジスタ１２３ａ～１２３ｃは、「複数の第１バイポーラトランジスタ」に相当する。

同様に、バイポーラトランジスタ１２５ａ～１２５ｍは、それぞれが図２のバイポーラトランジスタ７５と同様のバイポーラトランジスタであってよく、異なるバイポーラトランジスタであってもよい。バイポーラトランジスタ１２５ａ～１２５ｍは、「複数の第２バイポーラトランジスタ」に相当する。

＝＝＝基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１＝＝＝
図１０は、基準電圧回路５２ｃが出力する基準電圧Ｖｒｅｆ１の一例を示す。

ここで、可変抵抗１２１の抵抗をｒ１とし、バイポーラトランジスタ１２３ａ～１２３ｃの合成抵抗をＲ１とし、バイポーラトランジスタ１２５ａ～１２５ｍの漏洩電流をΔＩＬ、それらの合成抵抗をＲ２とし、可変抵抗１２６の抵抗をｒ２とする。

また、電流Ｉｃ１は、ＭＯＳトランジスタ７１が、バイポーラトランジスタ１２３ａ～１２３ｃに供給する電流、ΔＩｃ１は、温度上昇による電流Ｉｃ１の増加分とする。同様に、電流Ｉｃ２は、ＭＯＳトランジスタ７２が、バイポーラトランジスタ１２５ａ～１２５ｍに供給する電流、ΔＩｃ２は、温度上昇による電流Ｉｃ２の増加分とする。この場合、電圧Ｖ１と電圧Ｖ２とは、以下の式（Ａ）および式（Ｂ）を充足する。

即ち、電圧Ｖ１について、
Ｖ１＝（Ｉｃ１＋ΔＩｃ１）×（ｒ１＋Ｒ１）・・・（Ａ）
と、電圧Ｖ２について、
Ｖ２＝（Ｉｃ２＋ΔＩｃ２－ΔＩＬ）×（Ｒ２＋ｒ２）・・・（Ｂ）
である。

分圧回路である図９の出力回路７７は、電圧Ｖ１，Ｖ２を分圧する。本実施形態においては、図２と同様に等しい抵抗値を有する抵抗８１，８２により、電圧Ｖ１，Ｖ２が分圧される。即ち、出力回路７７は、電圧Ｖｒｅｆ１＝（Ｖ１＋Ｖ２）／２を満たす基準電圧Ｖｒｅｆ１を出力する。

図中、電圧Ｖ１の正の傾きの方が、電圧Ｖ２の負の傾きより大きくなっているので、基準電圧回路５２ｃは、正の温度特性を有する基準電圧Ｖｒｅｆ１を出力する。

ここで、バイポーラトランジスタ１２３ａ～１２３ｃと、バイポーラトランジスタ１２５ａ～１２５ｍのサイズとを略同一に製造した場合であっても、電圧Ｖ１，Ｖ２の温度特性が完全に相殺しないことがある。これは、例えば、製造バラつき、回路のレイアウト内での接続箇所の違い、または回路動作のためのバイアス電圧が理想的な条件を満たさないことがあること等に起因する。

このような場合にも、基準電圧回路５２ｃでは、バイポーラトランジスタ１２５のビット数を調整することにより、所望の温度特性を得ることができる。また、さらに、基準電圧回路５２ｃでは、これらの調整について、図１１および図１２を参照して説明する。

＝＝＝基準電圧Ｖｒｅｆ１の温度特性の調整＝＝＝
図１１は、オン状態のスイッチ１２４ａ～１２４ｍの数を変えた際の基準電圧Ｖｒｅｆ１の一例を示す。本実施形態では、スイッチ１２４ａ～１２４ｍが、ｍ個ある場合の図が示されている。

図中、オン状態のスイッチ１２４ａ～１２４ｍの数Ｎｔｒを１個からｍ個まで徐々に増加させた場合の図が示される。オン状態のスイッチ１２４ａ～１２４ｍの数Ｎｔｒを増加させた場合、並列に接続されるバイポーラトランジスタ１２５ａ～１２５ｍの接続数が増大する。

この場合、式（Ｂ）のＶ２＝（Ｉｃ２＋ΔＩｃ２－ΔＩＬ）×（Ｒ２＋ｒ２）の式において、ΔＩｃ２，ΔＩＬ，およびＲ２が増大する。これにより、温度上昇時の電圧Ｖ２の負方向の傾きが増大する。従って、基準電圧回路５２ｃから出力される電圧Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／２の傾きも負方向に変動する。

一方、オン状態のスイッチ１２４ａ～１２４ｍの数Ｎｔｒを減少させた場合には、Ｖ２の負方向の傾きが小さくなるので、基準電圧回路５２ｃから出力される電圧Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／２の傾きは、正方向に変動する。

本実施形態においては、Ｎｔｒ＝４の場合に、室温（例えば２５℃）における基準電圧Ｖｒｅｆ１の値と、高温状態（例えば１７５℃）における基準電圧Ｖｒｅｆ１の値との差が最も小さくなる。

従って、本実施形態の基準電圧回路５２ｃにおいて、基準電圧Ｖｒｅｆ１の温度特性として、室温の状態と、高温の状態との間で、温度依存性の小さいものを選びたい場合には、Ｎｔｒ＝４を選択すればよいこととなる。

ここで、図中の実施形態の基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１は、室温において、約１．２５Ｖの電圧値であって、高温状態において、１，２５Ｖからわずかに上昇している。従って、仮に基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１の所望の値として、例えば１．２Ｖの電圧値を出力したい場合、室温において、基準電圧Ｖｒｅｆ１は、１．２５－１．２＝０．０５Ｖのオフセット値を有している。

基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１の０．０５Ｖのオフセット値についても、以下で説明する通りの調整ができる。

＝＝＝基準電圧Ｖｒｅｆ１のオフセット値の調整＝＝＝
図１２は、オン状態のスイッチ１３３ａ～１３３ｎの数を変えた際の基準電圧Ｖｒｅｆ１の一例を示す。

図中、オン状態のスイッチ１２４ａ～１２４ｍの数Ｎｒｅｓを１個からｍ個まで徐々に増加させた場合の図が示される。本実施形態においては、図１１に示した調整を終えた段階では、Ｎｒｅｓ＝３であったものとして、基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１の図が示されている。

数Ｎｒｅｓを増加させるにつれて、式（Ｂ）のＶ２＝（Ｉｃ２＋ΔＩｃ２－ΔＩＬ）×（Ｒ２＋ｒ２）の式において、ｒ２が増大する。数Ｎｒｅｓを増大させる場合には、数Ｎｔｒを増大させた場合と異なり、Ｉｃ２＋ΔＩｃ２－ΔＩＬの因子は増大しない。従って、数Ｎｔｒを増大させる場合には、数Ｎｒｅｓを増大させる場合より、Ｖ２の傾きへの影響が小さい。

従って、数Ｎｒｅｓを増大させる場合、基準電圧回路５２ｃから出力される基準電圧Ｖｒｅｆ１の描く図中の曲線は、負方向にシフトする。一方、数Ｎｒｅｓを減少させる場合、基準電圧回路５２ｃから出力される電圧Ｖｒｅｆ１の描く図中の曲線は、正方向にシフトする。

本実施形態の基準電圧回路５２ｃにおいて、基準電圧Ｖｒｅｆ１として、室温の状態での所望の電圧値が１．２Ｖであり、高温の状態に、温度依存性の小さいものを選びたい場合には、Ｎｒｅｓ＝６が選択される。この場合に、基準電圧回路５２ｃは、室温で１．２Ｖに近く、高温で温度依存性の小さい基準電圧Ｖｒｅｆ１を出力する。

なお、可変抵抗１２１のスイッチ１３１ａ～１３１ｃを切り替えて、抵抗ｒ１を変動させ、スイッチ１２２ａ～１２２ｃを切り替えてバイポーラトランジスタ１２３ａ～１２３ｃの合成抵抗Ｒ１を変動させることもできる。この場合、式（Ａ）のＶ１＝（Ｉｃ１＋ΔＩｃ１）×（ｒ１＋Ｒ１）が変動し、基準電圧Ｖｒｅｆ１の正の温度特性に寄与する項が変動する。

従って、基準電圧Ｖｒｅｆ１のオフセット値の調整は、スイッチ１３１ａ～１３１ｃまたはスイッチ１２２ａ～１２２ｃを切り替えることにより電圧Ｖ１を変動させて行われてもよい。

ここで、オン状態のスイッチ１３１ａ～１３１ｃまたはスイッチ１２２ａ～１２２ｃが多いほど、基準電圧Ｖｒｅｆ１は正側に変動する。一方、オン状態のスイッチ１３１ａ～１３１ｃまたはスイッチ１２２ａ～１２２ｃが少ないほど基準電圧Ｖｒｅｆ１は、負側に変動する。

＝＝＝基準電圧回路５２ｃで行われるトリミングのフロー＝＝＝
図１３は、基準電圧回路５２ｃにおいて実行されるトリミングのフローの一例を示す。以下では、トリミングは、例えば、図示しない半導体テスタ（以下、テスタとする。）等の装置を用いて行われる。

まず、室温（例えば２５℃）において、デスタは、バイポーラトランジスタ１２５ａ～１２５ｍの接続数についてトリミングを行い、基準電圧Ｖｒｅｆ１が所望の値（例えば１．２Ｖ）になるように調整したデータを取得する（Ｓ１）。

なお、ここで、テスタが所定の素子（例えば、抵抗）の接続数についてトリミングを行うとは、所定の素子の接続数が変化するよう、例えば、テスタが、図示しない端子を介してＩＣのメモリのデータを書き換えることをいう。

次に、高温（例えば１７５℃）において、テスタは、バイポーラトランジスタ１２５ａ～１２５ｍの接続数についてトリミングを行い、基準電圧Ｖｒｅｆ１のデータを取得する（Ｓ２）。

さらに、テスタは、室温での基準電圧Ｖｒｅｆ１と、高温状態での出力電圧Ｖｒｅｆ１との差が最も小さくなるバイポーラトランジスタ１２５ａ～１２５ｍの接続数についてトリミングを行う（Ｓ３）。これにより、基準電圧回路５２は、出力する基準電圧Ｖｒｅｆ１の温度特性を所望の温度特性のものに設定できる。

そのあと、室温で、テスタは、抵抗１３２ａ～１３２ｃ，１３４ａ～１３４ｎ、またはバイポーラトランジスタ１２３ａ～１２３ｃの接続についてトリミングを行う（Ｓ４）。これにより、基準電圧回路５２ｃは、室温における基準電圧Ｖｒｅｆ１の所望の値（例えば、１．２Ｖ）からのオフセットを調整できる。

以上の通り、基準電圧回路５２ｃでは、出力する基準電圧Ｖｒｅｆ１の温度特性と、所望の値からのオフセットと、が調整できる。

＝＝＝まとめ＝＝＝
以上、本実施形態の半導体モジュール１０および電圧生成回路４１ａ、並びに比較例の電圧生成回路１０１ａについて説明した。半導体モジュール１０は、基準電圧回路５２ａを含む集積回路２３ａを備える。

集積回路２３ａは基準電圧回路５２ａを備える。基準電圧回路５２ａは、ＭＯＳトランジスタ７１により構成される電流源と、ＭＯＳトランジスタ７１に並列に設けられたＭＯＳトランジスタ７２により構成される電流源と、一端がＭＯＳトランジスタ７１のドレイン電極に接続された抵抗７３と、抵抗７３の他端に接続されるとともに、ベース電極とコレクタ電極とが接続されたバイポーラトランジスタ７４と、ＭＯＳトランジスタ７２に接続されるとともに、ベース電極とコレクタ電極とが接続されたバイポーラトランジスタ７５と、バイポーラトランジスタ７５のエミッタ電極に接続された抵抗７６と、ＭＯＳトランジスタ７１のドレイン電極から出力される電圧Ｖ１と、ＭＯＳトランジスタ７２のドレイン電極から出力される電圧Ｖ２と、に基づいて、電圧を出力する、出力回路７７と、含む。

これにより、基準電圧回路５２ａは、電圧Ｖ１および電圧Ｖ２に基づいて、少ない回路部品を用いた、小規模かつ少ない回路面積の構成により、所望の温度特性を有する基準電圧Ｖｒｅｆ１を供給できる。

また、本実施形態のバイポーラトランジスタ７４およびバイポーラトランジスタ７５のサイズは等しい。これにより、バイポーラトランジスタ７４およびバイポーラトランジスタ７５において、所定の温度閾値Ｔｔｈ以上の温度範囲において生じる電圧Ｖ１の上昇と、電圧Ｖ２の低下とに与える、漏洩電流Ｉｃ１，Ｉｃ２の影響を略同一に調整できる。

また、本実施形態の抵抗７３，７６の抵抗値は等しい。これにより、電圧Ｖ１，Ｖ２に対する漏洩電流Ｉｓ１，Ｉｓ２の影響における係数を等しく調整できる。

集積回路２３ｃは、図９に記載の構成を有する基準電圧回路５２ｃを備える。基準電圧回路５２ｃは、ＭＯＳトランジスタ７１により構成される電流源と、ＭＯＳトランジスタ７１に並列に設けられたＭＯＳトランジスタ７２により構成される電流源と、可変抵抗１２１と、バイポーラトランジスタ１２３ａ～１２３ｃと、複数のスイッチ１２４ａ～１２４ｍと、複数のバイポーラトランジスタ１２５ａ～１２５ｍと、可変抵抗１２６と、ＭＯＳトランジスタ７１により構成される電流源から出力される電圧Ｖ１と、ＭＯＳトランジスタ７２により構成される電流源から出力される電圧Ｖ２と、に基づいて、基準電圧Ｖｒｅｆ１を出力する、出力回路７７と、を含む。

ここで、バイポーラトランジスタ１２３ａ～１２３ｃ，１２５ａ～１２５ｍのサイズを調整しても、基準電圧Ｖｒｅｆ１の温度特性の調整が困難になることがある。これは、例えば、製造バラつき、回路のレイアウト内での接続箇所の違い、または回路動作のためのバイアス電圧が理想的な条件を満たさないことがあること等によるものである。そのような場合にも、集積回路２３ｃでは、電圧Ｖ１および電圧Ｖ２を調整し、所望の温度特性を有する基準電圧Ｖｒｅｆ１を得ることができる。

また、集積回路２３ｃは、可変抵抗１２１の他端に接続された複数のスイッチ１２２ａ～１２２ｃを備え、複数のバイポーラトランジスタ１２３ａ～１２３ｃのそれぞれは、複数のスイッチ１２２ａ～１２２ｃを介して抵抗の他端に接続される。

これにより、集積回路２３ｃでは、バイポーラトランジスタ１２３ａ～１２３ｃのサイズを変化させて、基準電圧Ｖｒｅｆ１の温度特性を調整できる。

また、複数のスイッチ１２２ａ～１２２ｃの接続される箇所に設けられる素子または複数のスイッチ１２４ａ～１２４ｍの接続される箇所に設けられる素子のうち少なくとも一方は、複数のスイッチであり、集積回路２３ｃは、複数のスイッチのオンオフを制御するスイッチ制御回路４５ｃを備える。

これにより、集積回路２３ｃにおいて、バイポーラトランジスタ１２３ａ～１２３ｃまたはバイポーラトランジスタ１２５ａ～１２５ｍのサイズに対して行われるトリミングでは、再度のトリミングによりサイズを再設定可能となる。

また、可変抵抗１２１の接続される箇所に設けられる素子または可変抵抗１２６の接続される箇所に設けられる素子のうち少なくとも一方は、可変抵抗であり、スイッチ制御回路４５ｃは、前記可変抵抗の抵抗値を制御する。

これにより、集積回路２３ｃにおいて、可変抵抗１２１または可変抵抗１２６の抵抗値についてトリミングを行うことが可能となり、これらの抵抗値を変動させることで、室温における基準電圧Ｖｒｅｆ１の所望の値からのオフセットを調整できる。

また、可変抵抗１２１または可変抵抗１２６は、可変抵抗１２１または可変抵抗１２６の抵抗値を変化させるための複数のスイッチ１３１ａ～１３１ｃまたはスイッチ１３３ａ～１３３ｎを含み、スイッチ制御回路４５ｃは、可変抵抗１２１または可変抵抗１２６の複数のスイッチのオンオフを制御する。

これにより、集積回路２３ｃにおいて、可変抵抗１２１または可変抵抗１２６の抵抗値を離散的に調整できる。従って、連続的に可変抵抗１２１または可変抵抗１２６を変動させる場合より、ノイズや電流の状態に応じて、可変抵抗１２１または可変抵抗１２６の抵抗値が変動することが少なくなる。

また、複数のスイッチ１２２ａ～１２２ｃ，１２４ａ～１２４ｍ，１３１ａ～１３１ｃ，１３３ａ～１３３ｎの状態を示す情報を含むデータＤ(ＳＷ)が格納される記憶回路４４cを備え、スイッチ制御回路４５ｃは、データＤ（ＳＷ）に基づいて、複数のスイッチのオンオフを制御する。

これにより、集積回路２３ｃで行われるスイッチによるトリミングでは、再度トリミングを行ってスイッチの設定を変えることが可能となる。

また、本実施形態の出力回路７７は、一端がＭＯＳトランジスタ７１のドレイン電極に接続された抵抗８１と、一端がＭＯＳトランジスタ７２の出力に接続されるとともに、他端が抵抗８１の他端に接続された、抵抗８２と、を含む。さらに、基準電圧Ｖｒｅ１は、抵抗８１および抵抗８２の間のノードに生じる電圧である。

このように、本実施形態の出力回路７７は、抵抗８１，８２により構成される分圧回路である。このように、出力回路７７は、ＯＰアンプ等の回路面積をより増大させる素子を含まない。

従って、本実施形態の基準電圧回路５２ａは、電圧Ｖ１および電圧Ｖ２に基づいて、少ない回路部品を用いた、小規模かつ少ない回路面積の構成により、所望の温度特性を有する基準電圧Ｖｒｅｆ１を供給できる。

また、本実施形態の抵抗８１，８２の抵抗値は等しい。これにより、出力回路７７は、電圧Ｖ１，Ｖ２を等しく分圧する。従って、電圧Ｖ１の上昇および電圧Ｖ２の低下が略同一である場合に、基準電圧回路５２ａは、略平坦な基準電圧Ｖｒｅｆ１を出力できる。

また、本実施形態の温度補償回路５１ａは、電流Ｉｒｅｆが流れるバイポーラトランジスタ６７を含む。本実施形態では、ＭＯＳトランジスタ７１，７２は、ドレイン電極から供給する電流が、電流Ｉｒｅｆに応じた電流となる電流源になる。

これにより、バイポーラトランジスタ６７での漏洩電流の発生に伴って、電流Ｉｃ１，Ｉｃ２が増大する。即ち、基準電圧回路５２ａで漏洩電流Ｉｓ１，Ｉｓ２が増大する場合に、電流Ｉｃ１，Ｉｃ２も増大することとなる。

従って、温度閾値Ｔｔｈの温度範囲で、漏洩電流Ｉｓ１，Ｉｓ２は、Ｉｓ１＝Ｉｓ２の式を満たし、等しい割合で増大する。結果として、電圧Ｖ１，Ｖ２への漏洩電流Ｉｓ１，Ｉｓ２の寄与が制御し易くなり、基準電圧回路５２ａからの基準電圧Ｖｒｅｆ１が安定し、特に温度変化をしても略平坦な基準電圧Ｖｒｅｆ１を出力する場合には有用である。

また、本実施形態において、電圧Ｖ１が印可されるノードに電流を供給する電流源はＭＯＳトランジスタ７１であり、電圧Ｖ２が印可されるノードに電流を供給する電流源はＭＯＳトランジスタ７２であり、ＭＯＳトランジスタ７１，７２のそれぞれのソース電極は、電源ラインＬ１ａに接続され、ＭＯＳトランジスタ７１，７２のそれぞれのゲート電極には、所定のゲート電圧が印可されている。

このように、基準電圧回路５２ａにおいて、電圧Ｖ１，Ｖ２が印可されるノードに電流を供給する電流源は、ＭＯＳトランジスタ７１，７２であって、バイポーラ素子を含まない。従って、基準電圧回路５２ａでは、電圧Ｖ１，Ｖ２が印可されるノードに電流を供給する電流源からは、バイポーラ素子に生じる漏洩電流のような大きな漏洩電流が生じない。

また、本実施形態において、ＭＯＳトランジスタ７１，７２のサイズは等しい。これにより、ＭＯＳトランジスタ７１，７２からは、電圧Ｖ１，Ｖ２が印可されるノードに等しい電流が供給される。

また、本実施形態の集積回路２３ａの温度補償回路５１ａは、バイポーラトランジスタ６７と、バイポーラトランジスタ６７に流れる電流の電流値に応じたバイアス電圧を供給する、バイアス電圧源であるＭＯＳトランジスタ６２と、を備え、ＭＯＳトランジスタ６２は、ＭＯＳトランジスタ７１，７２のそれぞれのゲート電極にバイアス電圧を供給する。

これにより、バイポーラトランジスタ７４，７５に漏洩電流Ｉｓ１，Ｉｓ２が生じる場合に、バイポーラトランジスタ６７からも漏洩電流が生じる。バイポーラトランジスタ６７の電流値に応じて、ＭＯＳトランジスタ６２からＭＯＳトランジスタ７１，７２のゲート電極に供給される電圧が低下する。従って、ＭＯＳトランジスタ７１，７２から供給される電流Ｉｃ１，Ｉｃ２が増大する。

即ち、漏洩電流Ｉｓ１，Ｉｓ２の増大に伴って、電流Ｉｃ１，Ｉｃ２も増大することとなる。従って、温度閾値Ｔｔｈの温度範囲で、漏洩電流Ｉｓ１，Ｉｓ２は、Ｉｓ１＝Ｉｓ２の式を満たし、等しい割合で増大する。結果として、電圧Ｖ１，Ｖ２への漏洩電流Ｉｓ１，Ｉｓ２の寄与が制御し易くなり、基準電圧Ｖｒｅｆ１が安定し、特に温度変化をしても略平坦な基準電圧Ｖｒｅｆ１を出力する場合には有用である。

また、本実施形態において、集積回路２３ａは、Ｐ型のＭＯＳトランジスタ６１，６２を含むカレントミラー回路６８と、カレントミラー回路６８から電流が供給されるＮ型のＭＯＳトランジスタ６３，６４を含むカレントミラー回路６９と、カレントミラー回路６９の一端に接続されるともに、ベース電極とコレクタ電極とが接続されたバイポーラトランジスタ６５と、カレントミラー回路６９の他端に接続された抵抗６６と、抵抗６６に接続されるとともに、ベース電極とコレクタ電極とが接続されたバイポーラトランジスタ６７と、を含む。さらに、カレントミラー回路６８，６９の間を接続するノードには、ＭＯＳトランジスタ７１，７２のそれぞれのゲート電極が接続されている。

これにより、基準電圧回路５２ａのＭＯＳトランジスタ７１，７２のゲート電圧がバイポーラトランジスタ７４，７５の漏洩電流Ｉｓ１，Ｉｓ２により低下した場合に、温度補償回路５１ａから低下した電圧が供給される。これにより、集積回路２３a全体としての動作が安定する。

また、本実施形態の半導体モジュール１０は、集積回路２３ａと、ＩＧＢＴ３１ａであるスイッチング素子と、を備える。集積回路２３ａは、入力信号ＬＩＮに基づいて、ＩＧＢＴ３１ａのゲート電極に接続された、スイッチング素子の駆動を制御する制御回路４３ａを含み、制御回路４３ａは、入力信号ＬＩＮと基準電圧Ｖｒｅｆ１とに基づいて、スイッチング素子の駆動を制御する。

これにより、基準電圧回路５２ａにより供給された所望の温度特性を有する基準電圧Ｖｒｅｆ１に基づいて、制御回路４３ａがスイッチング素子の駆動を制御できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加える
ことが可能であることが当業者に明らかである。本発明の技術的範囲には、その趣旨を逸脱することなく、その様な変更または改良を加えた形態およびその均等物も含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 半導体モジュール
１１ 負荷
１２，２２ 電源
２１ 半導体チップ
２３ 集積回路
３１ ＩＧＢＴ
３２ ダイオード
４１，１０１ 電圧生成回路
４２ 温度検出回路
４３ 制御回路
４４ 記憶回路
４５ スイッチ制御回路
５１ 温度補償回路
５２，１１１ 基準電圧回路
６１～６４ ＭＯＳトランジスタ
６５，６７，７４，７５ バイポーラトランジスタ
６６，７３，７６，８１，８２ 抵抗
６８，６９ カレントミラー回路
７１，７２ ＭＯＳトランジスタ
７７ 出力回路
９１ 基板
９２ Ｎウェル領域
９３ Ｎ＋コレクタ領域
９４ Ｐ＋ベース領域
９５ Ｎ＋エミッタ領域
９６ コレクタ端子
９７ ベース端子
９８ エミッタ端子
１２１，１２６ 可変抵抗
１２２ａ～１２２ｃ，１２４ａ～１２４ｍ スイッチ
１２３ａ～１２３ｃ，１２５ａ～１２５ｍ バイポーラトランジスタ
１３１ａ～１３１ｃ，１３３ａ～１３３ｎ スイッチ
１３２ａ～１３２ｃ，１３４ａ～１３４ｎ 抵抗

Claims (17)

1. 第１電流源と、
   前記第１電流源に並列に設けられた第２電流源と、
   一端が前記第１電流源の出力に接続された第１抵抗と、
   前記第１抵抗の他端に接続されるとともに、ダイオード接続された第１バイポーラトランジスタと、
   前記第２電流源の出力に接続されるとともに、ダイオード接続された第２バイポーラトランジスタと、
   前記第２バイポーラトランジスタに接続された第２抵抗と、
   前記第１電流源から出力される第１電圧と、前記第２電流源から出力される第２電圧と、に基づいて、第３電圧を出力する、出力回路と、
   を備える、
   集積回路。
2. 請求項１に記載の集積回路であって、
   前記第１バイポーラトランジスタおよび前記第２バイポーラトランジスタのサイズは等しい、
   集積回路。
3. 請求項１または２に記載の集積回路であって、
   前記第１抵抗の抵抗値と、前記第２抵抗の抵抗値とは、等しい、
   集積回路。
4. 第１電流源と、
   前記第１電流源に並列に設けられた第２電流源と、
   一端が前記第１電流源の出力に接続された第１抵抗と、
   前記第１抵抗の他端に接続されるとともに、ダイオード接続された第１バイポーラトランジスタと、
   前記第２電流源の出力に接続された複数の第１トリミング素子と、
   前記複数の第１トリミング素子にそれぞれ接続されるとともに、ダイオード接続された複数の第２バイポーラトランジスタと、
   一端が、前記複数の第２バイポーラトランジスタに接続された第２抵抗と、
   前記第１電流源から出力される第１電圧と、前記第２電流源から出力される第２電圧と、に基づいて、第３電圧を出力する、出力回路と、
   を備える、
   集積回路。
5. 請求項４に記載の集積回路であって、
   前記第１抵抗の他端に接続された複数の第２トリミング素子を備え、
   複数の前記第１バイポーラトランジスタのそれぞれは、前記複数の第２トリミング素子を介して前記第１抵抗の他端に接続される、
   集積回路。
6. 請求項５に記載の集積回路であって、
   前記複数の第１トリミング素子または前記複数の第２トリミング素子のうち少なくとも一方は、複数のスイッチであり、
   前記集積回路は、
   前記複数のスイッチのオンオフを制御する第１制御回路を備える、
   集積回路。
7. 請求項６に記載の集積回路であって、
   前記第１抵抗または前記第２抵抗のうち少なくとも一方は、可変抵抗であり、
   前記第１制御回路は、前記可変抵抗の抵抗値を制御する、
   集積回路。
8. 請求項７に記載の集積回路であって、
   前記可変抵抗は、前記可変抵抗の抵抗値を変化させるための複数のスイッチを含み、
   前記第１制御回路は、前記可変抵抗の前記複数のスイッチのオンオフを制御する、
   集積回路。
9. 請求項６から８のいずれか一項に記載の集積回路であって、
   前記複数のスイッチの状態を示す情報が格納される記憶回路を備え、
   前記第１制御回路は、前記情報に基づいて、前記複数のスイッチのオンオフを制御する、
   集積回路。
10. 請求項１から９のいずれか一項に記載の集積回路であって、
    前記出力回路は、一端が前記第１電流源の出力に接続された第３抵抗と、
    一端が前記第２電流源の出力に接続されるとともに、他端が前記第３抵抗の他端に接続された、第４抵抗と、を含み、
    前記第３電圧は、前記第３抵抗および前記第４抵抗の間のノードに生じる電圧である、
    集積回路。
11. 請求項１０に記載の集積回路であって、
    前記第３抵抗および前記第４抵抗の抵抗値は等しい、
    集積回路。
12. 請求項１から１１のいずれか一項に記載の集積回路であって、
    基準電流を生成する第３バイポーラトランジスタを含み、
    前記第１電流源および前記第２電流源は、前記基準電流に応じた電流を生成する、
    集積回路。
13. 請求項１から１２のいずれか一項に記載の集積回路であって、
    前記第１電流源は第１ＭＯＳトランジスタを含み、
    前記第２電流源は第２ＭＯＳトランジスタを含み、
    前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタのそれぞれのソース電極は、電源ラインに接続され、
    前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタのそれぞれのゲート電極には、所定の電圧が印可される、
    集積回路。
14. 請求項１３に記載の集積回路であって、
    前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタのサイズは等しい、
    集積回路。
15. 請求項１３または１４に記載の集積回路であって、
    第３バイポーラトランジスタと、
    前記第３バイポーラトランジスタに流れる電流の電流値に応じたバイアス電圧を生成する、バイアス電圧源と、を備え、
    前記バイアス電圧源は、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタの前記それぞれのゲート電極に生成された前記バイアス電圧を供給する、
    集積回路。
16. 請求項１３または１４に記載の集積回路であって、
    Ｐ型のＭＯＳトランジスタを含む第１カレントミラー回路と、
    前記第１カレントミラー回路から電流が供給されるＮ型のＭＯＳトランジスタを含む第２カレントミラー回路と、
    前記第２カレントミラー回路の一端に接続された第５抵抗と、
    前記第５抵抗に接続されるとともに、ダイオード接続された第３バイポーラトランジスタと、
    前記第２カレントミラー回路の他端に接続されるともに、ダイオード接続された第４バイポーラトランジスタと、
    を含み、
    前記第１カレントミラー回路および前記第２カレントミラー回路の間を接続するノードには、前記第１ＭＯＳトランジスタおよび前記第２ＭＯＳトランジスタのそれぞれのゲート電極が接続される、
    集積回路。
17. 請求項１から１６のいずれか一項に記載の集積回路と、
    スイッチング素子と、を備え、
    前記集積回路は、入力信号に基づいて、前記スイッチング素子の制御電極に接続された、前記スイッチング素子の駆動を制御する第２制御回路を含み、
    前記第２制御回路は、前記入力信号と前記第３電圧とに基づいて、前記スイッチング素子の駆動を制御する、
    半導体モジュール。

Images