JP4909364B2 - 電圧制御型トランジスタをスイッチングするための回路 - Google Patents

Description

技術分野
本発明はスイッチングされるべき電圧制御型トランジスタを有する回路に関する。

従来技術
電圧制御型トランジスタは公知であり、多様な用途で使用されている。これらは例えばＦＥＴ、殊にＭＯＳ電界効果トランジスタとして構成されるか、またはＩＧＢＴとして構成される。電圧制御型トランジスタは制御入力側を有している。この制御入力側は、基準電位に対するその電圧に依存して、トランジスタのスイッチングパスに影響を与える。例えば制御入力側（ＭＯＳ電界効果トランジスタの場合のゲート）の負の充電はトランジスタのスイッチングパス（ドレインとソースの間）を通る伝導電子の運動を抑圧し、トランジスタは阻止される、ないし、トランジスタをスイッチとして考えた場合には開放される。

電圧制御型トランジスタはしばしば、大きな電力をスイッチングに使用する。しかしスイッチング時点は通常、僅かな電力変換のみを伴う信号処理電子回路を介して定められる。電圧制御型トランジスタの制御入力側は、その入力容量のために相応に弱い信号では任意に迅速にスイッチングされない。

従って電圧制御型パワートランジスタをスイッチングするために通常は、弱い信号でトリガされる（駆動）回路が使用される。このためにこの種の回路は、独自の電力供給部を有する。これは相応に強いスイッチング信号を生成するために必要とされる。

ここでは例として、演算増幅器を有する電圧制御型トランジスタをスイッチングする簡単な回路を提示する。この回路は、２つの状態のうちの１つをとることができるオープン−コレクタ出力側を有する演算増幅器を含む。このうちの１つ状態では演算増幅器の出力側は低抵抗に基準電位と接続され、別の状態では演算増幅器の出力側は高抵抗に基準電位と分断される。これらの状態を論理的０および論理的１と称する。電圧制御型トランジスタをスイッチングするために、直流電圧供給部が使用される。ここで直流電圧供給部の供給電位と演算増幅器の出力側との間に、いわゆる「プルアップ抵抗」である第１の抵抗が接続される。演算増幅器の出力側は、電圧制御型トランジスタの制御入力側と接続される。演算増幅器の出力側が低抵抗である（論理的０）場合には、電圧制御型トランジスタの制御入力側は演算増幅器を介して基準電位に充放電される。演算増幅器の出力側が高抵抗である（論理的１）場合には、電圧制御型トランジスタの制御入力側は「プルアップ抵抗」を介して直流電圧供給部の供給電位と接続され、これを介して充放電される。直流電圧供給部の極性および電圧制御型トランジスタの構造に応じて、これは電圧制御型トランジスタのスイッチングパスのスイッチオンまたはスイッチオフに相応する。

発明の説明
本発明の課題は、電圧制御型トランジスタのスイッチングに関して改善された回路を提供することである。

上述の課題は、次のような、電圧制御型トランジスタを有する回路によって解決される。この回路は第１の供給電位と第２の供給電位と、第１のトランジスタと第２のトランジスタと、インピーダンスを有している。ここで第１のトランジスタのスイッチングパスとインピーダンスの直列回路が、第１の供給電位と電圧制御型トランジスタの制御入力側との間に接続されている。このインピーダンスは第１の供給電位の方を向いて接続されており、第１の供給電位は第２のトランジスタのスイッチングパスを介して、第１のトランジスタの制御入力側と接続されており、第２のトランジスタの制御入力側はインピーダンスと第１のトランジスタのスイッチングパスとの間の接続ノードと接続されており、接続ノードでの電位変化は第２のトランジスタをスイッチングする。ここでこの回路は次のように設計されている。すなわち、制御信号を介して仲介された第１のトランジスタのスイッチオンによって、第１の電流は直列回路を通って流れ、電圧制御型トランジスタの制御入力側を第１の向きで充放電させる。直列回路を流れるこの第１の電流は、接続ノードでの第１の電位シフトを生じさせる。この第１の電位シフトによって、第２のトランジスタがスイッチオンされ、従って第２の電流が第２のトランジスタのスイッチングパスを、第１のトランジスタの制御入力側へ流れる。これは第１の電流を増幅し、電圧制御型トランジスタの制御入力側の増大する充放電は、接続ノードでの第２の電位シフトを生じさせる。第２のトランジスタは、この第２の電位シフトによってスイッチオフされる。しかし第１のトランジスタは、スイッチオンされたままであり、電圧制御型トランジスタは、自身の新たなスイッチング状態に保たれる。

本発明の有利な構成は従属請求項に記載されており、以下で説明する。

本発明は、パワースイッチとして構成された電圧制御型トランジスタが大きい入力容量をその制御入力側で有しているという上述の事実を利用する。（駆動）回路内に設けられた抵抗と組み合わせたとしても、大きい充放電時定数が生じる可能性がある。この充放電時定数が原因で、電圧制御型トランジスタの制御入力側は充分に迅速には充放電されない。さらに、回路内に存在する抵抗、例えば上述したプルアップ抵抗は任意に小さく構成することはできない。

本発明は、電圧制御型トランジスタの制御入力側の充放電のために、低抵抗の充放電パスを可能にするという目的から出発している。しかし低抵抗の充放電パスは、電圧制御型トランジスタを駆動制御する回路の動作安全性ないし動作の質に悪影響を及ぼす。例えば低抵抗の充放電経路が容量性制御入力側を充電するために使用される場合には、供給電位のうちの１つと電圧制御型トランジスタの制御入力側との間に低抵抗接続が生じる。これによって迅速に充電が行われる。制御入力側が放電されている間に上述の供給電位と制御入力側との間に低抵抗接続が保持されると、２つの供給電位の間に短絡が生じてしまう恐れがある。

本発明はこれを認識しており、従って本発明は、低抵抗充放電パスのみを可能にするのではなく、これを、新たな反対向きの充放電時に供給電位の間に低抵抗電流路が生じないようにも構成する、という考えに基づいている。

本発明では、制御信号を介して仲介された、第１のトランジスタのスイッチオンによって、電圧制御型トランジスタの制御入力側に第１の電流が供給される。制御信号は例えばオープン−コレクタ出力側を有する演算増幅器によって、出力側抵抗とプルアップ抵抗との接続が低抵抗から高抵抗に切り換えられることによって生成される。

第１のトランジスタのスイッチングパスはインピーダンスとともに直列に、第１の供給電位と電圧制御型トランジスタの制御入力側との間に接続される。ここで第１のトランジスタを通って流れる電流によって、電位は、第１のトランジスタと、第１の供給電位の方を向いて接続されたインピーダンスとの間で、第２の供給電位の方向へシフトする。第２のトランジスタの制御入力側は、インピーダンスと第１のトランジスタとの間の接続ノードと接続される。従って、この第１の電位シフトによって第２のトランジスタはスイッチオンされる。第２のトランジスタのスイッチングパスは第１の供給電位と、第１のトランジスタの制御入力側との間で接続されているので、全体として非常に低抵抗の充放電パスが可能になる。第２のトランジスタのスイッチングパスを通って流れる電流は、第１のトランジスタのスイッチングパスを通る電流を増幅する。従って電圧制御型トランジスタの入力容量は非常に迅速に充放電される。しかしここで電圧制御型トランジスタの制御入力側の充放電が増すと、第１のトランジスタと、この第１のトランジスタに対して直列接続されているインピーダンスとの間の接続ノードでの電位は再び、第１の供給電位の方向へシフトする。この第２の供給電位シフトによって、第２のトランジスタは再びスイッチオフされる。

第２のトランジスタを通り、第１のトランジスタの制御入力側へと続く低抵抗経路は、これによって付随して生じる電圧制御型トランジスタの制御入力側の迅速な充電によって、自身をスイッチオフさせる。しかし第１のトランジスタはスイッチオンされたままである。従って電圧制御型トランジスタはその新たなスイッチング状態のままである。

ここで例えば、電圧制御型トランジスタの入力容量が、演算増幅器の低抵抗に接続された出力側を介して、オープン−コレクタ出力側によって反対向きに充放電される場合、第２のトランジスタを通るこの経路は、供給電圧の短絡のための低抵抗経路ではない。

有利には、本発明の回路は上述した（第１のトランジスタと、これに対して直列のインピーダンスとの間）接続ノードと第２のトランジスタの制御入力側との間に第１のコンデンサを有している。この第１のコンデンサは第１の電位シフトによって、第１のトランジスタのスイッチオンの結果、第１のコンデンサに対して直列の抵抗を介して次のように充放電される。すなわち、これが、第２の電位シフトによる第２のトランジスタのスイッチオフを、電圧制御型トランジスタの入力容量の発達した充放電の結果、サポートするように充放電される。このために、第１のコンデンサは第２のトランジスタの制御入力側と接続され、第１のコンデンサと直列接続された抵抗は、第１のコンデンサと接続ノードの間に接続される。

電圧変化が迅速な場合、第１のコンデンサは短絡である。従って第２のトランジスタが、第１のトランジスタのスイッチオンに続いてすぐにスイッチオンされる。

第１のコンデンサの容量およびこの第１のコンデンサに直列接続された抵抗の抵抗は次のように選択される。すなわち、電圧制御型トランジスタの制御入力側が充分に充放電される時間で、第１のコンデンサが充電されるように選択される。第１のコンデンサに対して直列接続された抵抗はここで、第１のコンデンサの過度に迅速な充放電を阻止する。第１のコンデンサが過度に迅速に充放電されると、第２のトランジスタは早期に再びスイッチオフされ、第２のトランジスタによる電圧制御型トランジスタのスイッチングの加速が阻止される、または少なくとも可及的に大きくはならない。

第１のコンデンサは第２のトランジスタのスイッチオフを以下のようにしてサポートする：はじめに第１のトランジスタおよび第２のトランジスタが開放されると、接続ノードひいては第２のトランジスタの制御入力側が第１の供給電位の電位になる。第１のトランジスタがスイッチオンされると、接続ノードの電位が第２の供給電位の方向にシフトする。接続ノードと、第２のトランジスタの制御入力側の間に接続された第１のコンデンサはここで直列接続された抵抗を介して充放電される。しかし接続ノードでの第２の電位シフトによって、第１のコンデンサの充電は終了し、第２のトランジスタの制御入力側での電圧は再び第１の供給電位へ変化する。第１のコンデンサの既に行われた充放電によって、第２のトランジスタの制御入力側での電位は第１の供給電位と第２の供給電位の間の領域を離れ、第１の供給電位の方向へ動き、これを超える。

例えば第１の供給電位が正であり、第２の供給電位が負である場合には、第２のトランジスタの制御入力側に、第２の電位シフト後に、正の供給電位より高い電位が加わる。

この実施例で第２のトランジスタが例えばｐｎｐトランジスタであり、そのエミッタが正の供給電位にあり、そのベースが第１のコンデンサに接続されている場合には、第２の電位シフト後に、ベース−エミッタダイオードを介して負の電圧が加わる。第２のトランジスタはこの場合には確実に阻止され、迅速に脱飽和状態になる。

迅速な脱飽和は有利である。なぜなら、電圧制御型トランジスタの新たな、反対向きのスイッチング時には、第２のトランジスタ内に残っている電荷が、供給電位間の短絡の原因になるからである（実施例を参照）。

電圧制御型トランジスタの制御入力側から、第２の供給電位へゲート漏れ電流が生じた場合には、接続ノードでの電位は第１の供給電位に達しない。しかし第１のコンデンサの充放電によって、第２のトランジスタの確実なスイッチオフが保証される。

第２のトランジスタの制御入力側と、第１の供給電位との間に抵抗を接続することができる（請求項９に対する実施例も参照）。第２のトランジスタの制御入力側と接続ノードとの間にコンデンサが接続されておらず、ゲート漏れ電流が生じた場合には、このゲート漏れ電流によってこの抵抗で、継続的に電圧が低下する。これによって、第２のトランジスタは不所望に継続的にスイッチオンされてしまう。第１のコンデンサがこの抵抗に対して直列接続されている場合には、ゲート漏れ電流は第１のコンデンサの充放電によって長期間にわたって、この抵抗で電圧低下を引き起こさない。

上述した抵抗は次のように設計されている。すなわち、この抵抗で、第１の電位シフトによってこの抵抗を流れる電流の結果、第２のトランジスタをスイッチオンさせるのに充分に大きい電圧降下が生じるように設計されている。

バイポーラトランジスタの閾値は温度に依存している。例えばバイポーラｐｎｐトランジスタの場合には、閾値は−３０℃で約０．８Ｖであり、１３０℃で約０．４Ｖである。

この実施例において、第２のトランジスタの制御入力側と、接続ノードの間にコンデンサが無い場合には、最大閾値の場合にも、バイポーラトランジスタの確実なスイッチオンを保証するために、第２のトランジスタの制御入力側と第１の供給電位との間に接続されている抵抗が比較的高抵抗でなければならない。しかしこれによって、他の温度の場合に、第２のトランジスタの閾値が低い場合、これは非常に僅かにしかスイッチオンされない。従って第１のコンデンサが、第２のトランジスタの制御入力側と接続ノードとの間に接続されていないときには、場合によって、既にこの抵抗を通る小さいゲート漏れ電流が第２のトランジスタをスイッチオンする可能性がある。しかし第１のコンデンサがある場合には第１のコンデンサは、充電された状態において、場合によって生じるゲート漏れ電流の流れを阻止する。

有利には、第１のコンデンサに直列接続された抵抗は次のように設計されている。すなわち、第１のコンデンサの充電時間が、電圧制御型トランジスタの新たなスイッチング状態における最小滞留時間よりも短いように構成されている。従って第２のトランジスタは、電圧制御型トランジスタが（反対向きに）充放電される前に確実にスイッチオフされる。

第２のトランジスタのスイッチングパスおよび電圧制御型トランジスタをスイッチオフするためのスイッチングパスによる供給電位間の、場合によっては起こる（回路配置構成によって起こる。実施例を参照）短絡は、電圧制御型トランジスタのそのスイッチング状態での滞留時間が短い場合にも阻止される。有利には、第２のトランジスタの空乏時間（Ausraeumzeit）が考慮され、第１のコンデンサの充電時間と、第２のトランジスタの空乏時間との総計が、新たなスイッチング状態における電圧制御型トランジスタの最小滞留時間よりも短いように選択されている。

このため、ここでも第１のコンデンサは、第２のトランジスタの制御入力側と接続され、第１のコンデンサに直列接続された抵抗は、第１のコンデンサと接続ノードとの間にある。

有利には、第１のトランジスタは演算増幅器の第１のオープン−コレクタ出力側およびプルアップ抵抗を介してスイッチオンされる。第１のトランジスタおよび第２のトランジスタのように小さいトランジスタは容易に、かつ確実にスイッチングされる。

第１のトランジスタに対して例えばバイポーラトランジスタが選択され、そのコレクタが接続ノードと接続され、そのエミッタが電圧制御型トランジスタの制御入力側と接続される場合には、第２の向きへの電圧制御型トランジスタの入力容量の充放電時に、ひいてはこれと結び付いている、第１のトランジスタのエミッタおよびベースでの、第２の供給電位の方向への迅速な電位シフト時にも、第１のトランジスタのコレクタでの電位も迅速に、第２の供給電位の方向へ動く。このような電位シフトによって、第２のトランジスタが新たに不所望にスイッチオンされてしまう可能性がある。

従って有利には本発明の回路は第３のトランジスタを有している。第３のトランジスタの制御入力側は容量的に、電圧制御型トランジスタの制御入力側と接続されており、そのスイッチングパスは直列に、第１の供給電位と第２のトランジスタの制御入力側との間にある。従って電圧制御型トランジスタの制御入力側での第２の供給電位の方向への電位シフト時に、第３のトランジスタは自身の制御入力側を介してスイッチオンされ、第２のトランジスタの不所望なスイッチオンが阻止される。

第３のトランジスタのスイッチングパスは直接的に第２のトランジスタの制御入力側と接続されている；この場合には第３のトランジスタは上述の機能を満たす。

しかし第３のトランジスタのスイッチングパスを、第１の供給電位と接続ノードとの間に接続することができる。この接続ノードは、第１のトランジスタと、第１の供給電位と第１のトランジスタの間にあるインピーダンスとの間にある。この場合には、第３のトランジスタは上述の機能を満たし、さらに第１のコンデンサの放電を改善する。ここで、第１のコンデンサに対して直列接続された抵抗が接続ノードの方を向いて接続されている場合には、トランジスタはこの抵抗および第３のトランジスタのスイッチングパスを介して放電される。

本発明の有利な実施形態では、第１のコンデンサは、第２のトランジスタの制御入力側の方を向いて接続されており、第１のコンデンサに対して直列に接続された抵抗は接続ノードの方を向いて接続されている。第３のトランジスタのスイッチングパスは第１の供給電位と、ノードの間に接続されている。ここでこのノードは、第１のコンデンサと抵抗の間にある。第３のトランジスタのスイッチングパスがこのように接続されている場合には、これは上述の機能を満たし、さらに第１のコンデンサを低抵抗に放電する。第１のコンデンサの放電電流はこの場合には、第１のコンデンサと接続ノードとの間の抵抗を通って流れない。

有利には、第３のトランジスタの制御入力側は、第２のコンデンサを介して、電圧制御型トランジスタの制御入力側と接続されている。障害に対する耐性を高めるために、抵抗が、第２のコンデンサに対して並列に接続されている。この抵抗を介して第３のトランジスタは、電圧制御型トランジスタの入力容量が第１の向きに充放電されない限りは、継続的にスイッチオンされた状態に保持される。

第２のコンデンサを放電するために、有利には、第３のトランジスタの制御入力側と第１の供給電位との間に第１のダイオードが接続されている。この第１のダイオードはさらに、第３のトランジスタの制御入力側と第１の供給電位との間の電圧が、第１の向きでの電圧制御型トランジスタの入力容量の充放電時に、許容されない値に達するのを阻止する。第３のトランジスタが例えばバイポーラトランジスタであり、第３のトランジスタのエミッタが第１の供給電位と接続されている場合には、この第１のダイオードによって、第３のトランジスタのベース−エミッタダイオードが降伏電圧に達するのが阻止される。

第１のコンデンサの放電を改善するために、有利には、第２のトランジスタの制御入力側と第１の供給電位との間に第２のダイオードが接続されている。第２のダイオードは、第２のトランジスタのベース−エミッタダイオードが許容されない値をとることも阻止する。

有利には、第２のトランジスタの制御入力側と第１の供給電位との間に抵抗が接続されている。これによって、回路の障害に対する安全性が高まる。なぜなら、このような抵抗が無い場合には、既に、第２のトランジスタの制御入力側と接続されている線路内の非常に小さい電流が、そのスイッチオンをトリガしてしまう恐れがあるからである。第２のトランジスタのスイッチオンを可能にするために、抵抗を介して特定の最低電流が流れなければならない。さらに、第２のトランジスタの制御入力側に直列接続された第１のコンデンサが、この抵抗を介して放電される可能性がある。

本発明の有利な実施形態では、第４のトランジスタが自身のスイッチングパスと、電圧制御型トランジスタの制御入力側と第２の供給電位との間で接続されている。ここで第４のトランジスタの制御入力側は、演算増幅器のオープン−コレクタ出力側と次のように接続されている。すなわち、このオープン−コレクタ出力側が第４のトランジスタをスイッチオンすることができるように接続されている。これによって、第４のトランジスタのスイッチングパスを介して、電圧制御型トランジスタの制御入力側は、留まっている第２の向きで充放電される。

例えば、電圧制御型トランジスタの入力容量が、本発明の回路を介して第１および第２のトランジスタによって充電される場合、これは第４のトランジスタによって放電される。放電のために、第４のトランジスタの電流増幅が利用され、これによって電圧制御型トランジスタの入力容量が、演算増幅器出力側の電流負荷能力および第４のトランジスタの電流増幅によって定められる電流によって充放電される。

電圧制御型トランジスタの入力容量の充放電は、第４のトランジスタによって可能であるが、（第２の向きでの）入力容量の効率的な充放電はトランジスタを必要とする。従ってこの回路は、別の有利な実施形態では第３のダイオードを有する。この第３のダイオードは次のように、電圧制御型トランジスタの制御入力側と接続されている。すなわち、これが電圧制御型トランジスタの制御入力側と、第２の供給電位との間に、スイッチングパスを介して接続され、これによって電圧制御型トランジスタの入力容量が第２の向きで充放電されるように接続されている。例えば第１のトランジスタが、演算増幅器を介してオープン−コレクタ出力側によって駆動制御される場合、この第３のトランジスタは電圧制御型トランジスタの制御入力側と演算増幅器のオープン−コレクタ出力側との間に接続されている。

有利には、第１のトランジスタ、第２のトランジスタ、第３のトランジスタおよび第４のトランジスタから成るグループからの少なくとも１つのトランジスタはバイポーラトランジスタであり、有利には全てのトランジスタはバイポーラトランジスタである。バイポーラトランジスタは特に廉価である。

個々の特徴の上述の説明および以降の説明は、本発明の回路に関する。さらにこれは、電圧制御型トランジスタをスイッチングする本発明に相応する方法に関する。これは、個々に明示されていなくても当てはまる。

すなわち本発明は基本的に、回路によって電圧制御型トランジスタをスイッチングする方法に関しており、この回路は電圧制御型トランジスタ、第１および第２の供給電位、第１および第２のトランジスタおよびインピーダンスを有している。ここで、第１のトランジスタのスイッチングパスとインピーダンスの直列回路が、第１の供給電位と電圧制御型トランジスタの制御入力側との間に接続されている。このインピーダンスは第１の供給電位の方を向いて接続されており、第１の供給電位は第２のトランジスタのスイッチングパスを介して第１のトランジスタの制御入力側と接続されており、第２のトランジスタの制御入力側は、インピーダンスと第１のトランジスタのスイッチングパスとの間の接続ノードと接続されており、接続ノードでの電位変化が第２のトランジスタをスイッチングすることができる。この方法は以下のステップを有している。すなわち、第１のトランジスタを制御信号を介してスイッチオンし、電圧制御型トランジスタの制御入力側を、直列回路を流れる第１の電流によって第１の向きで充放電させ、直列回路を流れる第１の電流によって接続ノードで第１の電位シフトを生じさせ、第２のトランジスタをこの第１の電位シフトによってスイッチオンし、第１の電流を、第２のトランジスタのスイッチングパスを第１のトランジスタの制御入力側へ流れる第２の電流によって増幅させ、電圧制御型トランジスタの制御入力側の増大する充放電によって接続ノードで第２の電位シフトを生じさせ、この第２の電位シフトによって第２のトランジスタをスイッチオフし、第１のトランジスタをスイッチオンされた状態に保持することによって、電圧制御型トランジスタを新たなスイッチング状態に保持する。

図面の簡単な説明
以下で本発明を実施例に基づいてより詳細に説明する。ここで開示される個々の特徴は、他の組み合わせでも、本発明の本質となる。

図１は、第１の実施例としての、本発明による回路の回路図である。
図２は、第２の実施例としての、図１に示された回路の変形された回路図である。
図３は、第３の実施例としての、図１に示された回路の別の変形された回路図である。

発明の有利な実施形態
図１は、電圧制御型トランジスタＴ４を有する、本発明による回路の回路図を示している。この回路は、正の供給電位および負の供給電位を有する直流電圧を介して給電される。直流電圧供給はここで演算増幅器ＯＰを給電するのにも使用される。この演算増幅器は反転入力側および非反転入力側を有する。これらの入力側を介して、演算増幅器は信号処理回路（図示されていない）から、信号を得る。演算増幅器ＯＰの出力側はここでは２つの状態をとる：すなわち、高抵抗状態（論理的１）と低抵抗状態（論理的０）である。ここで高抵抗状態ないし低抵抗状態はそれぞれ、基準電位に対する出力側からの演算増幅器ＯＰの導電性、ここでは負の供給電位に関連する。

正の供給電位と負の供給電位との間に、直列に第１の抵抗Ｒ１、ダイオードＤ１および電圧制御型トランジスタＴ４、ここではＭＯＳ電界効果トランジスタのゲート−ソースパスが接続されている。ＭＯＳ電界効果トランジスタのソース接続端子はここでは、負の供給電位と接続されている。

演算増幅器ＯＰの出力側は、ダイオードＤ１とこの第１の抵抗Ｒ１との間の接続ノードＶ２と接続されている。

正の供給電位と、ダイオードＤ１と電圧制御型トランジスタＴ４の制御入力側との間の接続ノードＶ３との間には、抵抗Ｒ４と第１のバイポーラトランジスタ（ｎｐｎ）Ｔ１のコレクタ−エミッタパスから成る直列回路が接続されている。第１のトランジスタＴ１のべースは同じように接続ノードＶ２と接続されている。

正の供給電位と第１のトランジスタＴ１のベースとの間には、第２のトランジスタ（ｐｎｐ）Ｔ２のエミッタ−コレクタパスが接続されている。第２のトランジスタＴ２のベースはここで、コンデンサＣ１と抵抗Ｒ３から成る直列回路を介して、抵抗Ｒ４と第１のトランジスタＴ１との間の接続ノードＶ１と接続されている。抵抗Ｒ２は、正の供給電位と、第２のトランジスタＴ２のベースとコンデンサＣ１の間の接続ノードＶ４との間に接続されている。抵抗Ｒ２に対して並列にダイオードＤ２が接続されている。このダイオードＤ２を介して、コンデンサＣ１の放電が改善される。

電圧制御型トランジスタＴ４は、自身の制御入力側、すなわちゲートの正の充電によってスイッチオンされる。すなわち、そのスイッチングパス（ドレイン／ソース）が導通される。電圧制御型トランジスタＴ４をスイッチオンする前に、演算増幅器ＯＰの出力側は論理的０である。すなわち、ＭＯＳ電界効果トランジスタＴ４のゲート容量はダイオードＤ１および演算増幅器ＯＰの出力側を介して放電されている。第１のトランジスタは阻止される。コンデンサＣ１は放電される。なぜなら２つの側が正の供給電位にあるからである。第２のトランジスタＴ２も阻止される。なぜなら、そのエミッタも、そのベースも正の供給電位にあるからである。

電圧制御型トランジスタＴ４がスイッチオンされるべき場合、演算増幅器ＯＰの出力側は高抵抗（論理的１）である。接続ノードＶ２での電位はプルアップ抵抗Ｒ１を介して上昇する。これによって電圧も、第１のトランジスタＴ１のベース−エミッタパスを介して上昇し、これをスイッチオンする。抵抗Ｒ４および第１のトランジスタＴ１のコレクタ−エミッタパスを通る電流が流れ初め、これによって、電圧制御型トランジスタＴ４のゲート容量が充電される。

抵抗Ｒ４を通るこの電流の流れによって、電位は第１のトランジスタＴ１のコレクタ、すなわち接続ノードＶ１で低下する。この電位低下は、コンデンサＣ１および抵抗Ｒ３を介して、第２のトランジスタＴ２のベースが検出する。コンデンサＣ１を介した電圧は、跳躍的には変化しない。従って、電圧変化は第２のトランジスタＴ２のベースで、第１のトランジスタＴ１のスイッチオンの時点で、短時間で、抵抗Ｒ３のベース側接続端子での電圧変化に相当する。

第２のトランジスタＴ２のエミッタは、正の供給電位にある。第２のトランジスタＴ２のベース−エミッタパスを介して低下した電圧がその閾値に達すると、第２のトランジスタＴ２もスイッチオンされ、コレクタ電流を案内しはじめる。第２のトランジスタＴ２のコレクタ電流は、第１のトランジスタＴ１のベースへ導かれ、これによってそのスイッチオンが加速され、電圧制御型トランジスタＴ４のゲート容量へ導かれる電流が増幅される。

Ｃ１が短絡したと見なされ、Ｒ３が放置されると、２つのトランジスタＴ１とＴ２がここでサイリスタを形成する。このサイリスタは、第１のトランジスタＴ１のベースでの正の電圧によってトリガされる。サイリスタＴ１、Ｔ２のトリガによって、電圧制御型トランジスタＴ４のゲート容量は非常に迅速に充電される。

電圧制御型トランジスタＴ４のゲート容量の充電が増すとともに、接続ノードＶ３ないし第１のトランジスタＴ１のエミッタおよび第１のトランジスタＴ１のコレクタないし接続ノードＶ１での電位も上昇する。これによって抵抗Ｒ３およびコンデンサＣ１を介して、第２のトランジスタＴ２のベース−エミッタ電圧がその閾値を下回り、これが再びスイッチオフされる。しかし第２のトランジスタＴ２のスイッチオフは瞬時には行われず、その半導体境界層の脱飽和の後になってはじめて行われる。

トランジスタＴ２がスイッチオフされると、電圧制御型トランジスタＴ４の制御入力側はスイッチオンされた第１のトランジスタＴ１、プルアップ抵抗Ｒ１および正の供給電位を介してスイッチオン状態に留まる。

すなわち第２のトランジスタはじめに、電圧制御型トランジスタＴ４のゲート容量の充放電を加速する。次に、完全な充放電後に、付加的な増幅に使用される第２のトランジスタＴ２が再びスイッチオフされる。第１のトランジスタおよび第２のトランジスタＴ１、Ｔ２から成るサイリスタはここでオフにされる。

電圧制御型トランジスタＴ４をスイッチオフするために、演算増幅器ＯＰの出力側は負の供給電位への低抵抗の接続を形成する。これによって、電圧制御型トランジスタＴ４のゲート容量はダイオードＤ１を介して放電される。第２のトランジスタＴ２は既にスイッチオフされており、コレクタ電流を案内しない。従って、演算増幅器ＯＰの出力側にはプルアップ抵抗を通る電流と、電圧制御型トランジスタＴ４のゲート容量を放電させるのに必要な電流のみが印加される。第１のトランジスタＴ１のベース−エミッタ電圧は負であり、第１のトランジスタＴ１は阻止される。殊に、第２のトランジスタのスイッチングパスを介して、正の供給電位と負の供給電位との間に短絡電流は生じない。

コンデンサＣ１は、本発明の回路の動作を改善する。電圧制御型トランジスタＴ４のゲート容量が充電され、接続ノードＶ１での電圧が正の供給電位よりも低い場合には、コンデンサＣ１は抵抗Ｒ３を介して充電される。しかし電圧制御型トランジスタＴ４のゲート容量の充電が増すことによって、再び、接続点Ｖ１での電位が上昇し、コンデンサＣ１の充電が終了する。第２のトランジスタＴ２のベースでの電位も、再び上昇する。従って、そのベース−エミッタ電圧が低減される。しかしコンデンサＣ１は充電されるので、第２のトランジスタのベースでの電位は正の供給電位を越えて上昇する；すなわち第２のトランジスＴ２は特に確実にスイッチオフされ、その脱飽和が加速される。

電圧制御型トランジスタＴ４の制御入力側から負の供給電位へ、ゲート漏れ電流が生じる。比較的小さい場合でも、依然として電流は第１のトランジスタＴ１のスイッチングパスを通って流れ、接続ノードＶ１での電位は完全には正の供給電位のレベルに達しない。

コンデンサＣ１は、自身の充放電によって、そうでない場合には抵抗Ｒ２を通って流れる、ゲート漏れ電流部分が流れるのを阻止する。これに相応して、第２のトランジスタＴ２のベース−エミッタパスを介して電圧は低下せず、これは確実にスイッチオフされる。

さらに、温度に関して耐性のある作動には、コンデンサＣ１の複合抵抗は興味深い。バイポーラトランジスタの閾値は周辺温度に依存する。従って、ｐｎｐトランジスタの閾値は−３０℃で約０．８Ｖであり、１３０℃で約０．４Ｖである。コンデンサＣ１が無い場合には、抵抗Ｒ２は次のように設計されなければならない。すなわち、抵抗Ｒ２を通って流れる電流が、第２のトランジスタＴ２の最大閾値の場合にもここで充分に大きい電圧降下を形成するように設計されなければならない。このために抵抗Ｒ２は相応に高抵抗でなければならない。しかし閾値が低い場合には、この第２のトランジスタＴ２は、抵抗Ｒ２が大きい場合には、僅かにのみスイッチオンされる。これによって回路全体が妨害されやすくなる。

コンデンサＣ１の充電時間は抵抗Ｒ３を介して次のように設定されている。すなわち、コンデンサＣ１が、ＭＯＳ電界効果トランジスタＴ４の制御入力側が充分に充電される時間の間に充電されるように設定されている。他方ではコンデンサＣ１の充電時間と、第２のトランジスタＴ２の空乏時間との総計は、ＭＯＳ電界効果トランジスタＴ４の最短スイッチオン持続時間よりも短い。従ってＭＯＳ電界効果トランジスタＴ４のスイッチオフ時に、演算増幅器の出力側には、第２のトランジスタＴ２を通って流れる電流は印加されない。

図２は、第１の示された回路の変形された回路図を示している。図１に示された回路は僅かに修正されているだけであり、幾つかの構成素子が付加されている。ここで図１に示された回路において同じ機能を有する構成素子には、同じ参照番号が付与されている。

図１と異なるのは、コンデンサＣ１と抵抗Ｒ２に対して並列に、さらなるトランジスタＴ３が接続されているということである。ここでこのトランジスタのエミッタは正の供給電位に接続されており、そのコレクタはコンデンサＣ１と抵抗Ｒ３との間の接続ノードＶ５に接続されている。トランジスタＴ３のベースは、コンデンサＣ２と抵抗Ｒ５から成る直列回路を介して、電圧制御型トランジスタＴ４の制御入力側と接続されている。コンデンサＣ２に対して並列に抵抗６が配置されており、トランジスタＴ３のベース−エミッタパスに対して並列にダイオードＤ３が配置されている。

電圧制御型トランジスタＴ４のスイッチオフ時に、ひいては、第１のトランジスタＴ１のエミッタおよびベースでの電位の迅速な低下時に、第１のトランジスタＴ１のコレクタ電圧も低下する。この電位低下は、抵抗Ｒ３およびコンデンサＣ１を介して、第２のトランジスタＴ２を不所望にスイッチオンさせてしまう。トランジスタＴ３はこれを阻止する。このためにトランジスタＴ３のベースは容量的に、電圧制御型トランジスタＴ４の制御入力側と接続される。接続ノードＶ３で電位が降下すると、トランジスタＴ３がコンデンサＣ２を介してスイッチオンされる。この場合には抵抗Ｒ２を介して、第２のトランジスタＴ２をスイッチオンさせるのに充分な電圧は形成されない。

接続ノードＶ３で、すなわち電圧制御型トランジスタＴ４の制御入力側で、電位が上昇すると、トランジスタＴ３がスイッチオフされる。トランジスタＴ３のベース−エミッタパスに対して並列に接続されたダイオードＤ３を介して、コンデンサＣ２が放電される。さらにダイオードＤ３は、トランジスタＴ３のベース−エミッタ電圧が電圧制御型トランジスタＴ４のスイッチオン時に、トランジスタＴ３のベース−エミッタダイオードの降伏電圧を超えるのを阻止する。

コンデンサＣ２に対して並列に、抵抗Ｒ６が接続される。この抵抗によって、障害に対する耐性がさらに改善される。抵抗Ｒ６を介して、トランジスタＴ３がスイッチオンされた状態に保たれる。これは電圧制御型トランジスタＴ４のゲート容量が放電されるまで続く。

図３は、図１ないし図２に示された回路の変形された回路図を示している。図３に示された回路はここでは僅かに修正されている。図１ないし図２に示された回路において同じ機能を有する構成素子には同じ参照番号が付与されている。

図１および図２との違いは、ここには、電圧制御型トランジスタＴ４のゲート容量を放電させるダイオードＤ１が無いことである。その代わりに、トランジスタＴ５のエミッタ−コレクタパスが、電圧制御型トランジスタＴ４の制御入力側と、負の供給電位との間に接続されている。トランジスタＴ５のべースは、演算増幅器ＯＰの出力側と接続されている。

電圧制御型トランジスタＴ４のスイッチオフ時に、演算増幅器ＯＰの出力側は自身の低抵抗の状態をとる。この状態によって、トランジスタＴ１がスイッチオフされる。しかしトランジスタＴ５はスイッチオンされる。電圧制御型トランジスタＴ４のゲート容量はここで実質的に、トランジスタＴ５のエミッタ−コレクタパスを介して放電される。可能な最大放電電流はここで、演算増幅器ＯＰの出力側の電流負荷能力と、トランジスタＴ５の電流増幅との積に相当する。

第１の実施例としての、本発明による回路の回路図 第２の実施例としての、図１に示された回路の変形された回路図 第３の実施例としての、図１に示された回路の別の変形された回路図

Claims (12)

1. 電圧制御型トランジスタ（Ｔ４）を有している回路であって、当該回路は：
   ・第１（＋）および第２（−）の供給電位（＋，−）と、
   ・第１（Ｔ１）および第２のトランジスタ（Ｔ２）と、
   ・インピーダンス（Ｒ４）を有しており、
   ここで、
   ・前記第１のトランジスタ（Ｔ１）のスイッチングパスとインピーダンス（Ｒ４）の直列回路（Ｒ４，Ｔ１）が、前記第１の供給電位（＋）と前記電圧制御型トランジスタ（Ｔ４）の制御入力側との間に接続されており、前記インピーダンス（Ｒ４）は前記第１の供給電位（＋）の方を向いて接続されており、
   ・前記第１の供給電位（＋）は前記第２のトランジスタ（Ｔ２）のスイッチングパスを介して前記第１のトランジスタ（Ｔ１）の制御入力側と接続されており、
   ・前記第２のトランジスタ（Ｔ２）の制御入力側は、前記インピーダンス（Ｒ４）と前記第１のトランジスタ（Ｔ１）のスイッチングパスとの間にある接続ノード（Ｖ１）に、コンデンサ（Ｃ１）および抵抗（Ｒ３）を介して接続されており、当該接続ノード（Ｖ１）での電位変化が前記第２のトランジスタ（Ｔ２）をスイッチングし、
   前記回路は次のように構成されており、すなわち：
   ・制御信号を介して仲介された前記第１のトランジスタ（Ｔ１）のスイッチオンによって、第１の電流が前記直列回路（Ｒ４，Ｔ１）を流れ、前記電圧制御型トランジスタ（Ｔ４）の制御入力側を第１の向きで充放電させ始め、
   ・前記直列回路（Ｒ４，Ｔ１）を流れる第１の電流によって前記接続ノード（Ｖ１）で電位低下が生じ、
   ・当該電位低下によって前記第２のトランジスタ（Ｔ２）がスイッチオンされ、従って第２の電流が前記第２のトランジスタ（Ｔ２）のスイッチングパスを通って前記第１のトランジスタ（Ｔ１）の制御入力側へ流れ、当該第２の電流は第１の電流を増幅し、
   ・前記電圧制御型トランジスタ（Ｔ４）の制御入力側の充放電が増大することによって、前記接続ノード（Ｖ１）で電位上昇が生じ、
   ・当該電位上昇によって前記第２のトランジスタ（Ｔ２）がスイッチオフされ、
   ・前記接続ノード（Ｖ１）と前記第２のトランジスタ（Ｔ２）の制御入力側との間に接続されたコンデンサ（Ｃ１）は前記電位低下によって、当該第１のコンデンサ（Ｃ１）と直列接続されている抵抗（Ｒ３）を介して充放電され、これによって前記電位上昇による前記第２のトランジスタ（Ｔ２）のスイッチオフがサポートされ、
   ・前記第１のトランジスタ（Ｔ１）はスイッチオンされた状態に保持され、前記電圧制御型トランジスタ（Ｔ４）は自身の新たなスイッチング状態に保持される、
   ことを特徴とする、電圧制御型トランジスタを有している回路。
2. 前記第１のコンデンサ（Ｃ１）と直列接続された抵抗（Ｒ３）は、前記第１のコンデンサ（Ｃ１）の充電時間が、前記電圧制御型トランジスタ（Ｔ４）が自身の新たなスイッチング状態に留まっている最短持続時間よりも短いように構成されている、請求項１記載の回路。
3. 前記第１のトランジスタ（Ｔ１）が演算増幅器（ＯＰ）のオープン−コレクタ出力側およびプルアップ抵抗（Ｒ１）を介してスイッチオンされるように構成されている、請求項１または２記載の回路。
4. 第３のトランジスタ（Ｔ３）を有しており、当該第３のトランジスタの制御入力側は容量的に前記電圧制御型トランジスタ（Ｔ４）の制御入力側と接続されており、前記第３のトランジスタのスイッチングパスは直列に、前記第１の供給電位（＋）と前記第２のトランジスタ（Ｔ２）の制御入力側との間にあり、前記電圧制御型トランジスタ（Ｔ４）の制御入力側で前記第２の供給電位（−）の方向へ第１の電位がシフトした時に、前記第３のトランジスタ（Ｔ３）は自身の制御入力側を介してスイッチオンされ、前記第２のトランジスタ（Ｔ２）のスイッチオンが阻止される、請求項１から３までのいずれか１項記載の回路。
5. 前記第１のコンデンサ（Ｃ１）は、前記第２のトランジスタ（Ｔ２）の制御入力側の方を向いて接続されており、前記第１のコンデンサ（Ｃ１）に対して直列接続されている抵抗（Ｒ３）は、前記インピーダンス（Ｒ４）と前記第１のトランジスタ（Ｔ１）のスイッチングパスとの間の前記接続ノード（Ｖ１）の方を向いて接続されており、前記第３のトランジスタ（Ｔ３）のスイッチングパスは、前記第１の供給電位（＋）と、前記第１のコンデンサ（Ｃ１）と前記抵抗（Ｒ３）との間のノード（Ｖ５）との間に接続されている、請求項４記載の回路。
6. 前記第３のトランジスタ（Ｔ３）の制御入力側は、第２のコンデンサ（Ｃ２）を介して、電圧制御型トランジスタ（Ｔ４）の制御入力側と接続されており、抵抗（Ｒ６）が当該第２のコンデンサ（Ｃ２）に対して並列に、障害耐性を高めるために接続されている、請求項４または５記載の回路。
7. 第１のダイオード（Ｄ３）が、前記第２のコンデンサ（Ｃ２）を放電させるために、前記第３のトランジスタ（Ｔ３）の制御入力側と第１の供給電位（＋）との間に接続されている、請求項６記載の回路。
8. 第４のトランジスタ（Ｔ５）を有しており、当該第４のトランジスタのスイッチングパスは、前記電圧制御型トランジスタ（Ｔ４）の制御入力側と、前記第２の供給電位（−）との間に接続されており、ここで前記第４のトランジスタ（Ｔ５）の制御入力側は前記演算増幅器（ＯＰ）のオープン−コレクタ出力側と接続されており、前記オープン−コレクタ出力側は前記第４のトランジスタ（Ｔ５）をスイッチオンし、これによって前記第４のトランジスタ（Ｔ５）のスイッチングパスを介して、前記電圧制御型トランジスタ（Ｔ４）の制御入力側が、留まっている第２の向きで充放電される、請求項３に従属する、請求項４から７までのいずれか１項記載の回路。
9. 第２のダイオード（Ｄ２）が、前記第１のコンデンサ（Ｃ１）を放電させるために、前記第２のトランジスタ（Ｔ２）の制御入力側と第１の供給電位（＋）との間に接続されている、請求項１から８までのいずれか１項記載の回路。
10. 抵抗（Ｒ２）が、前記第１の供給電位と、前記第２のトランジスタ（Ｔ２）の制御入力側との間に接続されている、請求項１から９までのいずれか１項記載の回路。
11. 前記第１のトランジスタ（Ｔ１）、前記第２のトランジスタ（Ｔ２）、前記第３のトランジスタ（Ｔ３）および前記第４のトランジスタ（Ｔ５）から成るグループからの少なくとも１つのトランジスタはバイポーラトランジスタである、請求項８記載の回路。
12. 第３のダイオード（Ｄ１）を有しており、当該第３のダイオード（Ｄ１）が前記電圧制御型トランジスタ（Ｔ４）の制御入力側と前記第２の供給電位との間で、スイッチングパスを介してスイッチングされ、これによって当該制御入力側が、留まっている第２の向きで充放電されるように前記回路が構成されている、請求項１から１１までのいずれか１項記載の回路。

Images