WO2013094241A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2013094241A1
WO2013094241A1 PCT/JP2012/066933 JP2012066933W WO2013094241A1 WO 2013094241 A1 WO2013094241 A1 WO 2013094241A1 JP 2012066933 W JP2012066933 W JP 2012066933W WO 2013094241 A1 WO2013094241 A1 WO 2013094241A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
circuit
voltage
charging device
short
Prior art date
Application number
PCT/JP2012/066933
Other languages
English (en)
French (fr)
Inventor
中武　浩
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2013550147A priority Critical patent/JP5634622B2/ja
Publication of WO2013094241A1 publication Critical patent/WO2013094241A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Definitions

  • the present invention relates to a gate drive circuit for driving a power semiconductor element.
  • Patent Document 1 discloses a gate drive circuit that attempts to reduce the temperature dependency of loss and noise at the time of turn-on of a power semiconductor element by a drive circuit using a constant current source.
  • the driving circuit of Patent Document 1 includes a constant current source 1 that generates a constant current, and the gate of the IGBT 21 is connected to the power supply potential Vcc side through the constant current source 1 when turned on, and the gate of the IGBT 21 is connected to the ground potential GND when turned off.
  • a switching circuit 2 connected to the side and a discharge circuit 3 for turning off the IGBT 21 are provided.
  • the gate drive circuit disclosed in Patent Document 1 controls the gate voltage of a power semiconductor element using a current source.
  • the gate drive circuit with a constant current has a feature that the rising speed of the gate voltage is high even when the gate drive circuit with a constant voltage reaches near the upper limit of the gate voltage. For this reason, in the gate drive circuit using a constant current, the short-circuit current rises sharply when the arm is short-circuited, and the short-circuit power loss expressed by the product of the current and voltage when the arm is short-circuited is increased.
  • the breakdown tolerance when the arm is short-circuited is expressed by integrating the energy injected into the power semiconductor element, that is, the short-circuit power loss from the time when the short-circuit starts until the time when the power semiconductor element is broken.
  • the gate drive circuit with constant current has a shorter short-circuit current rise speed when the arm is short-circuited, and the time to break becomes shorter. Therefore, in order to prevent the power semiconductor element from being destroyed, that is, to have a high breakdown tolerance, it is necessary to reduce a high-speed short-circuit protection circuit or a short-circuit power loss.
  • high-speed short-circuit protection circuits require high-cost components to detect a short-circuit current and shut off the power semiconductor element, so it is desirable to reduce short-circuit power loss.
  • the present invention has been made in order to solve the above-described problems, and can perform high-speed switching by driving a power semiconductor element with a constant current, and a low-speed short-circuit protection circuit when an arm is short-circuited.
  • the object is to reduce the short-circuit power loss so that the power semiconductor element can be protected without being destroyed.
  • a gate drive circuit includes a first gate charging device connected to the gate electrode of the power semiconductor element, a second gate charging device connected to the gate electrode of the power semiconductor element, And a control circuit for controlling charging of the gate electrode of the power semiconductor element in the gate charging device and the second gate charging device, wherein the first gate charging device is lower than the power supply voltage of the second gate charging device
  • the gate electrode of the power semiconductor element is charged by a constant current generator limited to a power supply voltage, and the control circuit causes the first gate charging device to perform a charging operation at an earlier timing than the second gate charging device.
  • the first gate charging device and the second gate charging device each having a constant current generator limited to a power supply voltage lower than the power supply voltage of the second gate charging device.
  • the first gate charging device is charged at an earlier timing than the second gate charging device, so that the power semiconductor element can be driven at a constant current to perform high-speed switching, and when the arm is short-circuited Even a low-speed short circuit protection circuit can be protected without destroying the power semiconductor element by controlling so as to reduce the short circuit power loss of the power semiconductor element.
  • FIG. 1 is a circuit diagram showing a gate drive circuit according to a first embodiment of the present invention. It is a circuit diagram which shows the power conversion system to which the gate drive circuit of FIG. 1 is applied. It is a wave form diagram explaining the difference of a constant current drive and a constant voltage drive. It is a figure explaining the difference of the constant current drive and constant voltage drive in a short circuit power loss. It is a characteristic view which shows the relationship between a gate voltage and a short circuit current.
  • FIG. 2 is a sequence diagram showing an operation of the gate drive circuit of FIG. 1. FIG. 2 is a sequence diagram illustrating an operation when the gate driving circuit of FIG. 1 is arm short-circuited. It is a circuit diagram which shows the gate drive circuit and protection circuit by Embodiment 1 of this invention.
  • FIG. 17 is a circuit diagram illustrating an example of the delay circuit of FIG. 16. It is a circuit diagram which shows the gate drive circuit by Embodiment 6 of this invention.
  • FIG. 1 is a circuit diagram showing a gate drive circuit according to Embodiment 1 of the present invention.
  • the gate driving circuit 100 drives a power semiconductor element in accordance with a control command Siga from an external control circuit (not shown).
  • the gate drive circuit 100 can be used for various power conversion devices. For example, in the power conversion system shown in FIG. 2, the AC power from the system power supply is rectified to DC by the rectifier circuit and then output to the motor load or the like. It can be used for a three-phase inverter circuit that is a power conversion device that converts AC power.
  • FIG. 2 is a circuit diagram showing a power conversion system to which the gate drive circuit is applied. A power conversion system 90 shown in FIG.
  • the 2 includes a rectifier circuit 41 that rectifies AC power from a three-phase system power supply 39 into DC, and a three-phase inverter circuit 37 that converts DC power rectified by the rectifier circuit 41 into AC power. Have.
  • the three-phase inverter circuit 37 outputs AC power and drives the motor 40.
  • the rectifier circuit 41 has six diodes 38.
  • the three-phase inverter circuit 37 includes a DC capacitor 36, a U-phase leg 93U, a V-phase leg 93V, and a W-phase leg 93W between a positive DC input terminal 91P and a negative DC input terminal 91N. Connected. Three-phase alternating current from each of the U-phase leg 93U, the V-phase leg 93V, and the W-phase leg 93W to the U-phase AC output terminal 92U, the V-phase AC output terminal 92V, and the W-phase AC output terminal 92W Electric power is output.
  • Each phase leg 93U, 93V, 93W has two switching elements and two diodes connected in antiparallel to the switching elements.
  • the U-phase leg 93U includes two switching elements MOSFETs 1a and 1b and two diodes 2a and 2b.
  • the V-phase leg 93V includes two switching elements MOSFETs 1c and 1d and two diodes 2c and 2d.
  • the W-phase leg 93W includes MOSFETs 1e and 1f, which are two switching elements, and two diodes 2e and 2f.
  • the MOSFETs 1a, 1b, 1c, 1d, 1e, and 1f are driven by the gate drive circuits 100a, 100b, 100c, 100d, 100e, and 100f.
  • Each of the gate drive circuits 100a, 100b, 100c, 100d, 100e, and 100f is a gate drive circuit 100 having the same configuration.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • IGBT Insulated Gate Bipolar
  • Other voltage-driven power semiconductor switching elements such as transistors
  • a diode is connected to the MOSFET in antiparallel, it can be replaced with a body diode of the MOSFET.
  • FIG. 3 shows a comparison of short-circuit currents when constant current driving and constant voltage driving are used.
  • FIG. 3 is a waveform diagram illustrating the difference between constant current driving and constant voltage driving.
  • FIG. 3A shows the time change of the gate voltage
  • FIG. 3B shows the time change of the short-circuit current
  • the vertical axis in FIG. 3A is the gate voltage
  • the vertical axis in FIG. 3B is the short circuit current.
  • the horizontal axis in FIGS. 3A and 3B is time.
  • a gate voltage waveform 52 indicated by a solid line is a gate voltage waveform when driven at a constant current
  • a gate voltage waveform 53 indicated by a dotted line is a gate voltage waveform when driven at a constant voltage.
  • a short-circuit current waveform 54 indicated by a solid line is a short-circuit current waveform when driven at a constant current
  • a short-circuit current waveform 55 indicated by a dotted line is a short-circuit current waveform when driven at a constant voltage.
  • a drain current flows when the gate voltage exceeds the gate threshold voltage Vthg at time tg.
  • the drain current of a MOSFET that flows when two MOSFETs in the legs 93U, 93V, and 93W of each phase are simultaneously turned on for some reason is a kind of short-circuit current.
  • Such a short circuit current is an arm short circuit current.
  • the current Ia shown in FIG. 3B is the rated current of the power semiconductor element, and the current Id1 is a short-circuit current when the arm is short-circuited. As shown in FIG.
  • a gate drive circuit using constant current requires a technique for reducing short circuit power loss or a short circuit protection function that is faster than constant voltage drive.
  • a technique for reducing short circuit power loss in a gate drive circuit with a constant current will be described.
  • a power semiconductor element gate driving circuit 100 shown in FIG. 1 includes a first gate charging device 14, a second gate charging device 15, and a gate discharging device 16 in order to drive the MOSFET 1.
  • the first gate charging device 14 includes a constant current source 8, a voltage source 7 of the constant current source 8, a switch 9 that controls energization from the constant current source 8 to the gate of the MOSFET 1, and a diode 10 that prevents reverse current flow.
  • the second gate charging device 15 includes a voltage source 4, a switch 5 for controlling energization to the gate of the MOSFET 1, and a resistor 6 for limiting the current.
  • the gate discharge device 16 responsible for the turn-off operation of the MOSFET 1 includes a switch 12 that controls discharge to the ground 31 and a resistor 11 that limits the discharge current.
  • the diode 3 is a diode for clamping the gate voltage of the MOSFET 1 to the voltage source 4.
  • the first gate charging device 14 and the second gate charging device 15 are received by the signals Sa, Sb, and Sc output from the control circuit 13 in response to a control signal Siga from the external upper control circuit 60 (see FIG. 8).
  • the gate discharge device 16 is controlled.
  • the constant current source 8 and the switch 9 constitute a constant current generator 45.
  • the switches 9, 5, and 12 are constituted by semiconductor switches such as bipolar transistors and MOSFETs.
  • the three-phase inverter circuit 37 is usually provided with a short-circuit protection device, and performs a protection operation when a short-circuit current flows.
  • the difference between the constant current drive and the constant voltage drive in the protection operation will be described with reference to FIG.
  • FIG. 4 is a diagram for explaining a difference between constant current driving and constant voltage driving in short circuit power loss. 4A shows the case of constant current driving, and FIG. 4B shows the case of constant voltage driving.
  • the vertical axis in FIGS. 4A and 4B is the short circuit current, and the horizontal axis in FIGS. 4A and 4B is the time.
  • a short-circuit current starts flowing at time tg, and a short-circuit protection operation by the short-circuit protection device is started at time ts.
  • the graph area 56 is, for example, a time integral value of the short-circuit current from when the short-circuit current starts to flow until the short-circuit current Id1 is reached and the short-circuit current is stopped by the protection operation.
  • the graph area 58 is, for example, a time integral value of the short-circuit current until the short-circuit current flows to become the short-circuit current Id2 and the short-circuit current is stopped by the protection operation.
  • the graph area 57 is, for example, a time integral value of the short-circuit current until the short-circuit current flows to the short-circuit current Id1 and the short-circuit current is stopped by the protection operation.
  • the graph area 56 in which the short-circuit current in constant current driving flows has a steep slope until the short-circuit current Id1 is reached. Is larger than the graph area 57 where the current flows. If the drain voltage at the time of short circuit does not change between constant current drive and constant voltage drive, this area corresponds to the short circuit power loss. Therefore, the short circuit power loss is larger in the power semiconductor element in the constant current driving than in the constant voltage driving. In the gate driving circuit 100 with a constant current, the short-circuit power loss can be reduced as follows.
  • the short circuit current Id1 is reduced to Id2 so that the short circuit power loss in the constant current drive corresponding to the graph area 56 is smaller than the short circuit power loss in the constant voltage drive corresponding to the graph area 57.
  • the short circuit current can be controlled by the gate voltage as shown in FIG. 5, and the short circuit current can be lowered by changing the gate voltage from Vgs1 to Vgs2.
  • FIG. 5 is a characteristic diagram showing the relationship between the gate voltage and the short-circuit current.
  • the vertical axis represents the short circuit current, and the horizontal axis represents the gate voltage.
  • the short-circuit current that is the subject of the present invention is the drain current of the MOSFET 1 alone.
  • the gate threshold voltage Vthg is a voltage at which the current of the tangent line 51 in contact with the short circuit current characteristic (drain current characteristic) 50 becomes 0A. Even when the short-circuit current is flowing through the MOSFET 1, the short-circuit current can be limited by changing the gate voltage at the gate threshold voltage Vthg or higher.
  • the voltage source 7 of the constant current source 8 has a lower voltage than the normal voltage source 4 that supplies the voltage finally applied to the gate of the MOSFET 1, so that it is slower when the arm is short-circuited. Short circuit power loss can be reduced so that even a short circuit protection circuit can be protected without destruction.
  • the gate voltage of the MOSFET 1 is set to a sufficiently high value by the second gate charging device 15 to prevent an increase in conduction loss. Since there is a withstand voltage between the gate and the source of the MOSFET 1, the voltage source 4 of the second gate charging device 15 is set to be equal to or lower than the withstand voltage between the gate and the source of the MOSFET 1 and usually less than 20V.
  • FIG. 6 is a sequence diagram showing the operation of the gate drive circuit.
  • FIG. 6A shows the voltage waveform of the control signal Siga
  • FIGS. 6B to 6D show the voltage waveforms of the signals Sa, Sb, and Sc, respectively.
  • 6E to 6G show the gate voltage (gate-source voltage) Vgs, the drain current Id, and the drain voltage (drain-source voltage) Vds of the MOSFET 1, respectively.
  • the horizontal axis of FIGS. 6A to 6G is time.
  • the vertical axis in FIGS. 6A to 6E and 6G is the voltage
  • the vertical axis in FIG. 6F is the current.
  • the control circuit 13 turns the signal Sa on (rises) and turns the signal Sc off (falls).
  • the first gate charging device 14 starts charging the gate electrode of the MOSFET 1.
  • the gate voltage Vgs reaches the gate threshold voltage Vthg at time t1
  • the drain current Id starts to flow.
  • the gate voltage Vgs becomes a constant value (mirror period)
  • increases again after the drain voltage Vds decreases, and the power supply voltage of the first gate charging device 14 Vgs2 is reached.
  • the drain current Id reaches a peak at time t2, falls from the peak, and enters a steady state.
  • the control circuit 13 delays the start-up delay time Tb from the on state of the signal Sa and outputs the signal Sb in the on state (the signal Sb is raised), and the gate of the MOSFET 1 from the second gate charging device 15 Charging to the electrode begins.
  • the gate voltage Vgs reaches Vgs1.
  • the drain voltage Vds during the ON period of the MOSFET 1 is sufficiently lowered, and the conduction loss does not increase.
  • the control circuit 13 In response to the fall of the control signal Siga at time t5, the control circuit 13 turns off the signals Sa and Sb (falls) and turns on the signal Sc (rises). The power reception from the first gate charging device 14 and the second gate charging device 15 is stopped, and the gate voltage Vgs is lowered by the operation of the gate discharging device 16. While the drain voltage Vds rises to Vds1, the gate voltage Vgs drops again from time t7 and drops to 0V after a period of time from the time t6.
  • the short-circuit current protection operation is performed by a short-circuit protection device. Details of the short-circuit current protection operation will be described later. It is assumed during the arm short circuit that the start delay time Tb ends (the timing at which the signal Sb rises) is earlier than the protection start time of the MOSFET 1 by the short-circuit protection device that detects the short-circuit current and shuts off the power semiconductor element. The short-circuit current may increase, and there is a possibility that short-circuit protection cannot be performed. Therefore, the timing at which the start delay time Tb ends is set to a time later than the protection start time by the short circuit protection device. Thus, when the arm is short-circuited, the short-circuit current flowing through the MOSFET 1a and the MOSFET 1b connected in series can be interrupted by starting the protection operation of the MOSFET 1 before the second gate charging device operates.
  • FIG. 7 is a sequence diagram showing the operation of the gate drive circuit when the arm is short-circuited.
  • FIG. 8 is a circuit diagram showing a gate drive circuit and a protection circuit according to Embodiment 1 of the present invention
  • FIG. 9 is a diagram showing a configuration example of a current sensor.
  • FIG. 7A shows voltage waveforms of the control signal Siga
  • FIGS. 7B to 7D show voltage waveforms of the signals Sa, Sb, and Sc, respectively.
  • FIGS. 7E to 7G show the gate voltage Vgs, drain current Id, and drain voltage Vds of the MOSFET 1, respectively.
  • the horizontal axis of FIGS. 7A to 7G is time. 7A to 7E and 7G, the vertical axis represents voltage, and the vertical axis in FIG. 7F represents current.
  • the control circuit 13 When the control signal Siga is input from the host control circuit 60 to the control circuit 13 at time t0, the control circuit 13 turns on (starts up) the signal Sa that turns on the switch 9, and turns off the switch 12. The signal Sc is turned off (falls). The gate voltage Vgs rises, and when the gate voltage Vgs exceeds the gate threshold voltage Vthg which is a predetermined threshold at time t1, the drain current Id starts to flow.
  • the internal or external wiring of the three-phase inverter circuit 37 is short-circuited, or the power semiconductor element such as the MOSFET 1 or the diode 2 is short-circuited for some reason.
  • An excessive drain current flows.
  • the drain voltage Vds hardly decreases, so there is no mirror period, and the gate voltage Vgs of the MOSFET 1b rises to Vgs2 all at once (time t10).
  • the drain current Id at this time is detected by the current sensor 61, and a current signal Sigb is sent to the upper control circuit 60.
  • the upper control circuit 60 Upon receiving a significant state of the current signal Sigb, for example, the rising edge of the signal, the upper control circuit 60 starts the protection operation and turns the control signal Siga to the control circuit 13 at the time t11 (falls).
  • the control circuit 13 turns the signal Sa off (falls) and turns the signal Sc on (rises).
  • the switch 9 is turned off and the switch 12 is turned on. Due to the operation of the switches 9 and 12, the gate voltage Vgs begins to decrease, and the drain current Id also decreases.
  • the gate voltage Vgs reaches the gate threshold voltage Vthg, and the drain current Id stops.
  • a configuration example of the current sensor 61 is shown in FIG.
  • a current sense cell 62 which is a current sensing MOSFET for diverting the current to the main MOSFET 1 is provided.
  • the current sense cell 62 which is the main MOSFET 1 and the subordinate MOSFET, has an area ratio of approximately 5000 to 10000: 1, and a current proportional to the main MOSFET 1 flows to the current sense cell 62.
  • a current flowing through the current sense cell 62 is converted into a voltage signal by a current detection circuit 64 such as a resistor and is output to the upper control circuit 60 as a current signal Sigb.
  • the timing at which the start delay time Tb ends is earlier than the protection start time Tc of the MOSFET 1 by the short-circuit protection device that detects the short-circuit current and shuts off the power semiconductor element, it is assumed that the arm is short-circuited. However, there is a possibility that the short circuit current increases and short circuit protection cannot be performed. However, even if the timing at which the start delay time Tb ends is earlier than the protection start time Tc of the MOSFET 1, the switching that constitutes the legs 93U, 93V, 93W at the time of arm short-circuiting is performed by the second protection method described later. The MOSFET 1 that is an element can be appropriately protected.
  • the MOSFET 1a that is already turned on is not protected by the MOSFET 1 that is already turned on, that is, if it is protected by the MOSFET 1b that is turned on thereafter, the MOSFET 1a and the MOSFET 1b that are connected in series are protected.
  • the flowing short circuit current can be interrupted.
  • the first protection method and the second protection method reduce the short-circuit power loss of the power semiconductor element without using a high-speed short-circuit protection circuit even in a gate drive circuit with a constant current.
  • the semiconductor device can be protected without being destroyed.
  • the first gate charging device 14 connected to the gate electrode of the power semiconductor element 1 and the gate electrode of the power semiconductor element 1 are connected.
  • the gate charging device 14 charges the gate electrode of the power semiconductor element 1 by the constant current generator 45 limited to a power supply voltage lower than the power supply voltage of the second gate charging device 15, and the control circuit 13 Since the gate charging device 14 is charged at a timing earlier than that of the second gate charging device 15, the power semiconductor element 1 can be driven at a constant current to perform high-speed switching, and By controlling so as also to reduce short-circuit power dissipation of the power semiconductor element 1 at low speed short circuit protection circuit upon over arm short circuit, it is possible to the semiconductor element 1 is the power to protect without destroying.
  • FIG. FIG. 10 is a circuit diagram showing a gate drive circuit according to the second embodiment of the present invention. The description of the same components as those in Embodiment 1 is omitted.
  • the voltage source 7 is used as the power source of the constant current source 8 in the first gate charging device 14, but in the second embodiment, the variable voltage source 17 is used.
  • the output voltage of the variable voltage source 17 is determined by the voltage setting circuit 18.
  • the breakdown tolerance of MOSFET 1 is a function of its junction temperature and DC voltage. Therefore, the voltage setting circuit 18 determines the MOSFET 1 based on the output (temperature information) of the temperature sensor 19 that measures the junction temperature Tj of the MOSFET 1 and the output (voltage information) of the DC voltage sensor 20 that measures the drain voltage Vds of the MOSFET 1. Is calculated, and the voltage of the variable voltage source 17 is set by the voltage setting circuit 18 so that the MOSFET 1 is not broken even if a short-circuit current flows.
  • the breakdown resistance and the bonding temperature have a relationship as shown in FIG.
  • FIG. 11 is a characteristic diagram showing the relationship between the bonding temperature and the breakdown tolerance.
  • the vertical axis is the breakdown resistance
  • the horizontal axis is the bonding temperature.
  • the current Isc is a current that flows in the power semiconductor element at the time of the short circuit
  • the voltage Vsc is a voltage applied to the power semiconductor element at the time of the short circuit
  • the time tsc is a time from when the short circuit current starts to flow until the power semiconductor is broken. is there.
  • the short-circuit current Isc may be controlled by the gate voltage according to FIG. 5 so as to correspond to the changed breakdown tolerance.
  • the arm is short-circuited, it may be considered that the DC voltage of the power converter (three-phase inverter circuit 37) is applied to the power semiconductor element (MOSFET 1). Is inversely proportional as shown in FIG. Therefore, it can be seen that the short-circuit current Isc that is inversely proportional to the DC voltage may be controlled by the gate voltage Vgs.
  • FIG. 12 is a characteristic diagram showing the relationship between the DC voltage and the short-circuit current when the breakdown tolerance is constant. The vertical axis is the short circuit current, and the horizontal axis is the DC voltage.
  • the gate drive circuit 100 according to the second embodiment can be applied to the power semiconductor device even when the junction temperature and the DC voltage of the power semiconductor device (MOSFET 1) change, even when the arm is short-circuited.
  • MOSFET 1 the power semiconductor device
  • the power semiconductor element can be protected without being destroyed.
  • FIG. FIG. 13 is a circuit diagram showing a gate drive circuit according to the third embodiment of the present invention. The description of the same components as those in Embodiment 1 is omitted.
  • the third embodiment is different from the first embodiment in that the current limiting circuit 21 is used instead of the constant current source 8 and the switch 9, that is, the constant current generator 45 of the first embodiment.
  • An example of the current limiting circuit 21 is shown in FIG.
  • the current limiting circuit 21 includes two resistors 22 and 24, two bipolar transistors 23 and 25, and a diode 26.
  • the signal Sa is input to the base electrode of the bipolar transistor 25 via the resistor 22.
  • the emitter electrode of the bipolar transistor 25 is connected to the voltage source 7 via the resistor 24.
  • the collector electrode of the bipolar transistor 25 is connected to the diode 10.
  • a diode 26 is connected between the emitter electrode and the collector electrode of the bipolar transistor 25.
  • the emitter electrode of the bipolar transistor 23 is connected to the voltage source 7, the base electrode of the bipolar transistor 23 is connected to the emitter electrode of the bipolar transistor 25, and the collector electrode of the bipolar transistor 23 is connected to the base electrode of the bipolar transistor 25.
  • the gate drive circuit 100 according to the third embodiment can supply a constant current to the gate electrode of the MOSFET 1 by the current limiting circuit 21. Therefore, the gate drive circuit 100 of the third embodiment can obtain the same effect as the gate drive circuit 100 of the first embodiment.
  • FIG. FIG. 15 is a circuit diagram showing a gate drive circuit according to the fourth embodiment of the present invention. The description of the same components as those in Embodiments 2 and 3 is omitted.
  • the fourth embodiment is different from the second embodiment in that the current limiting circuit 21 is used instead of the constant current source 8 and the switch 9, that is, the constant current generator 45 of the second embodiment.
  • An example of the current limiting circuit 21 is shown in FIG.
  • the gate drive circuit 100 according to the fourth embodiment can supply a constant current to the gate electrode of the MOSFET 1 by the current limiting circuit 21. Therefore, the gate drive circuit 100 of the fourth embodiment can obtain the same effect as the gate drive circuit 100 of the second embodiment.
  • FIG. FIG. 16 is a circuit diagram showing a gate drive circuit according to the fifth embodiment of the present invention. A description of the already described components is omitted.
  • the gate drive circuit 100 includes a photocoupler 27, a delay circuit 28, a current limiting circuit 35, a diode 29, a second gate charging device 15, and a diode 3.
  • the photocoupler 27 drives the MOSFET 1.
  • the current limiting circuit 35 limits the current to a certain upper limit, and charges the gate of the MOSFET 1 with a constant current.
  • the photocoupler 27 and the current limiting circuit 35 constitute a first gate charging device. That is, the first gate charging device configured by the photocoupler 27 and the current limiting circuit 35 is equivalent to the first gate charging device 14 of the first embodiment.
  • the current limiting circuit 35 corresponds to the constant current generator 45.
  • the output of the photocoupler 27 is at a low level, and the gate of the MOSFET 1 is discharged through the diode 29.
  • the photocoupler 27 and the diode 29 constitute a gate discharge device. That is, the gate discharge device composed of the photocoupler 27 and the diode 29 is equivalent to the gate discharge device 16 of the first embodiment.
  • An example of the current limiting circuit 35 is shown in FIG. An example of the current limiting circuit 35 will be described later.
  • the signal Sa output from the photocoupler 27 is converted into a signal Sb for controlling the second gate charging device 15 through the delay circuit 28.
  • An example of the delay circuit 28 is shown in FIG.
  • the delay circuit 28 has a function of delaying only the rising edge of the signal Sb for a certain period.
  • the signal Sa and the signal Sb change at the same timing as the sequence shown in FIG.
  • the photocoupler 27 and the delay circuit 28 constitute a control circuit. That is, the control circuit composed of the photocoupler 27 and the delay circuit 28 is equivalent to the control circuit 13 of the first embodiment. Since the relationship between the voltage source 7 and the voltage source 4 is the same as that of the first embodiment, even when the MOSFET 1 is short-circuited when it is turned on, a sufficient breakdown resistance can be obtained.
  • FIG. 17 is a circuit diagram showing an example of a flow limiting circuit
  • FIG. 18 is a circuit diagram showing an example of a delay circuit.
  • the current limiting circuit 35 includes two resistors 22 and 24, two bipolar transistors 23 and 25, and a diode 26.
  • the signal Sa is input to the emitter electrode of the bipolar transistor 25 through the resistor 24.
  • the base electrode of the bipolar transistor 25 is connected to the ground 31 via the resistor 22.
  • the collector electrode of the bipolar transistor 25 is connected to the gate electrode of the MOSFET 1.
  • a diode 26 is connected between the emitter electrode and the collector electrode of the bipolar transistor 25.
  • Signal Sa is input to the emitter electrode of bipolar transistor 23, the base electrode of bipolar transistor 23 is connected to the emitter electrode of bipolar transistor 25, and the collector electrode of bipolar transistor 23 is connected to the base electrode of bipolar transistor 25.
  • the delay circuit 28 includes two inverting circuits 32 with a Schmitt trigger, a resistor 33, a diode 30, and a capacitor 34.
  • the signal Sa is input to the first inverting circuit 32 via the resistor 33.
  • the output of the first inversion circuit 32 is input to the second inversion circuit 32, and a signal having the same polarity as the signal Sa is delayed and output.
  • Connected to the input side of the first inverting circuit 32 is a second electrode of a capacitor 34 having a ground 31 connected to the first electrode.
  • a diode 30 is connected to both ends of the resistor 33.
  • a signal Sa is input to the cathode electrode of the diode 30, and the anode electrode of the diode 30 is connected to the input side of the first inverting circuit 32.
  • the gate drive circuit 100 according to the fifth embodiment can supply a constant current to the gate electrode of the MOSFET 1 using the photocoupler 27. Therefore, the gate drive circuit 100 of the fifth embodiment can obtain the same effect as the gate drive circuit 100 of the first embodiment. Further, since the photocoupler 27 has a function of signal insulation, it is not necessary to provide an isolated signal to Siga.
  • FIG. 19 is a circuit diagram showing a gate drive circuit according to the sixth embodiment of the present invention.
  • the gate drive circuit 100 of the sixth embodiment is different from the gate drive circuit 100 of the fifth embodiment in that the voltage source 7 of the photocoupler 27 is changed to the variable voltage source 17 and the junction temperature of the power semiconductor element (MOSFET 1) is changed.
  • the breakdown tolerance of the MOSFET 1 is calculated, and a short-circuit current flows in the MOSFET 1.
  • the voltage setting circuit 18 sets the voltage of the variable voltage source 17 so that the voltage setting circuit 18 does not break down.
  • the setting method of the voltage setting circuit 18 is the same as that of the second embodiment. In this way, by changing the voltage source of the photocoupler 27 according to the junction temperature Tj and the drain voltage Vgs, the power semiconductor element (MOSFET 1) according to the operating state of the power converter (three-phase inverter circuit 37). It is possible to have an appropriate destruction resistance.
  • the gate drive circuit 100 according to the sixth embodiment can supply a constant current to the gate electrode of the MOSFET 1 using the photocoupler 27 connected to the variable voltage source 17. Therefore, the gate drive circuit 100 of the sixth embodiment can obtain the same effect as the gate drive circuit 100 of the second embodiment.
  • the power semiconductor element may be formed of silicon.
  • a wide band gap semiconductor material having a larger band gap than silicon may be used.
  • the wide band gap semiconductor material include silicon carbide, a gallium nitride-based material, and diamond.
  • the power semiconductor element formed of such a wide band gap semiconductor material has high voltage resistance and high allowable current density, so that the power semiconductor element can be miniaturized.
  • semiconductor elements it is possible to reduce the size of a semiconductor device incorporating these elements.
  • the power semiconductor element can be further reduced in size.
  • the short-circuit current rises faster and the usefulness of this patent increases.
  • the efficiency of the power semiconductor element can be increased, and further, the efficiency of the semiconductor device can be increased.

Abstract

　電力用半導体素子を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子が破壊すること無く保護することを目的とする。　本発明のゲート駆動回路(100)は、電力用半導体素子(1)のゲート電極に接続された第一のゲート充電装置(14)と、電力用半導体素子(1)のゲート電極に接続された第二のゲート充電装置(15)と、第一のゲート充電装置(14)及び第二のゲート充電装置(15)における電力用半導体素子(1)のゲート電極への充電を制御する制御回路(13)とを備え、第一のゲート充電装置(14)は、第二のゲート充電装置(15)の電源電圧よりも低い電源電圧に制限された定電流生成器(45)により電力用半導体素子(1)のゲート電極を充電し、制御回路(13)は、第一のゲート充電装置(14)を第二のゲート充電装置(15)よりも早いタイミングで充電動作させる。

Description

ゲート駆動回路
　本発明は、電力用半導体素子を駆動するゲート駆動回路に関するものである。
　電力用半導体素子のターンオン時における損失およびノイズの温度依存性を低減することを、定電流源による駆動回路によって実現しようとしたゲート駆動回路が、特許文献１に示されている。特許文献１の駆動回路には、定電流を発生させる定電流源１、ターンオン時に定電流源１を介してＩＧＢＴ２１のゲートを電源電位Ｖｃｃ側に接続するとともに、ターンオフ時にＩＧＢＴ２１のゲートをグランド電位ＧＮＤ側に接続する切り替え回路２およびＩＧＢＴ２１をターンオフさせる放電回路３が設けられている。
特開２００８-１０３８９５号公報（００１６段、図１）
　特許文献１に示されたゲート駆動回路は、電流源により電力用半導体素子のゲート電圧を制御するものである。定電流によるゲート駆動回路は、定電圧によるゲート駆動回路と比較して、ゲート電圧の上限付近に達しても、ゲート電圧の上昇速度が高い特徴がある。このため、定電流によるゲート駆動回路は、アーム短絡の際に短絡電流が急峻に立ち上がり、アーム短絡の際の電流と電圧の積で表される短絡電力損失が増大することになる。アーム短絡の際の破壊耐量は、電力用半導体素子に注入されるエネルギーすなわち、短絡電力損失を短絡開始時から電力用半導体素子が壊れるまでの時間まで積分したもので表される。
　定電流によるゲート駆動回路は、アーム短絡の際の短絡電流の立ち上がり速度が速い分、壊れるまでの時間は短くなる。よって、電力用半導体素子が破壊されないようにするためには、すなわち高い破壊耐量を備えるようにするためには、高速な短絡保護回路、もしくは短絡電力損失を低減させることが必要となる。しかし、高速な短絡保護回路には短絡電流を検知し、電力用半導体素子を遮断させるのにコストの高い部品が必要となるため、短絡電力損失を低減させることが望ましい。
　本発明は、上記のような課題を解決するためになされたものであり、電力用半導体素子を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子が破壊すること無く保護できるように短絡電力損失を低減させることを目的としている。
　本発明に係るゲート駆動回路は、電力用半導体素子のゲート電極に接続された第一のゲート充電装置と、電力用半導体素子のゲート電極に接続された第二のゲート充電装置と、第一のゲート充電装置及び第二のゲート充電装置における電力用半導体素子のゲート電極への充電を制御する制御回路とを備え、第一のゲート充電装置は、第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器により電力用半導体素子のゲート電極を充電し、制御回路は、第一のゲート充電装置を第二のゲート充電装置よりも早いタイミングで充電動作させることを特徴とする。
　本発明に係るゲート駆動回路によれば、第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器を有する第一のゲート充電装置と第二のゲート充電装置とを備え、第一のゲート充電装置を第二のゲート充電装置よりも早いタイミングで充電動作させるので、電力用半導体素子を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子の短絡電力損失を低減させるように制御することにより、電力用半導体素子が破壊すること無く保護することができる。
本発明の実施の形態１によるゲート駆動回路を示す回路図である。 図１のゲート駆動回路を適用した電力変換システムを示す回路図である。 定電流駆動と定電圧駆動との差を説明する波形図である。 短絡電力損失における定電流駆動と定電圧駆動との差を説明する図である。 ゲート電圧と短絡電流の関係を示す特性図である。 図１のゲート駆動回路の動作を示すシーケンス図である。 図１のゲート駆動回路のアーム短絡の際の動作を示すシーケンス図である。 本発明の実施の形態１によるゲート駆動回路及び保護回路を示す回路図である。 図８の電流センサの構成例を示す図である。 本発明の実施の形態２によるゲート駆動回路を示す回路図である。 接合温度と破壊耐量の関係を示す特性図である。 破壊耐量を一定の場合の直流電圧と短絡電流の関係を示す特性図である。 本発明の実施の形態３によるゲート駆動回路を示す回路図である。 図１３の電流制限回路の例を示す回路図である。 本発明の実施の形態４によるゲート駆動回路を示す回路図である。 本発明の実施の形態５によるゲート駆動回路を示す回路図である。 図１６の電流制限回路の例を示す回路図である。 図１６の遅延回路の例を示す回路図である。 本発明の実施の形態６によるゲート駆動回路を示す回路図である。
実施の形態１．
　図１は、本発明の実施の形態１によるゲート駆動回路を示す回路図である。このゲート駆動回路１００は、図示しない外部の制御回路からの制御指令Ｓｉｇａに従って電力用半導体素子を駆動するものである。ゲート駆動回路１００は、各種電力変換装置に用いることが可能で、例えば図２に示す電力変換システムにおいて、系統電源からの交流電力を整流回路にて直流に整流した後に、モータ負荷等に出力する交流電力に変換する電力変換装置である三相インバータ回路に用いることができる。図２は、ゲート駆動回路を適用した電力変換システムを示す回路図である。図２に示す電力変換システム９０は、三相系統電源３９からの交流電力を直流に整流する整流回路４１と、整流回路４１で整流された直流電力を交流電力に変換する三相インバータ回路３７を有する。三相インバータ回路３７は、交流電力を出力し、モータ４０を駆動する。整流回路４１は６つのダイオード３８を有する。
　三相インバータ回路３７は、正極の直流入力端子９１Ｐ及び負極の直流入力端子９１Ｎの間に、直流コンデンサ３６と、Ｕ相のレグ９３Ｕと、Ｖ相のレグ９３Ｖと、Ｗ相のレグ９３Ｗとが接続される。Ｕ相のレグ９３Ｕ、Ｖ相のレグ９３Ｖ、Ｗ相のレグ９３Ｗのそれぞれから、Ｕ相の交流出力端子９２Ｕ、Ｖ相の交流出力端子９２Ｖ、Ｗ相の交流出力端子９２Ｗのそれぞれに３相交流電力が出力される。
　各相のレグ９３Ｕ、９３Ｖ、９３Ｗは、２つのスイッチング素子と、スイッチング素子に対して逆並列に接続された２つのダイオードを有する。Ｕ相のレグ９３Ｕは、２つのスイッチング素子であるＭＯＳＦＥＴ１ａ、１ｂと、２つのダイオード２ａ、２ｂを有する。同様に、Ｖ相のレグ９３Ｖは、２つのスイッチング素子であるＭＯＳＦＥＴ１ｃ、１ｄと、２つのダイオード２ｃ、２ｄを有する。Ｗ相のレグ９３Ｗは、２つのスイッチング素子であるＭＯＳＦＥＴ１ｅ、１ｆと、２つのダイオード２ｅ、２ｆを有する。各ＭＯＳＦＥＴ１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆは、各ゲート駆動回路１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆにより駆動される。各ゲート駆動回路１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆは、同一構成のゲート駆動回路１００である。
　ここでは、ゲート駆動回路１００が駆動する電圧駆動型の電力用半導体スイッチング素子としてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）を用いているが、ＭＯＳＦＥＴに限るものではなく、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）など他の電圧駆動型の電力用半導体スイッチング素子でも良い。なお、ＭＯＳＦＥＴには、ダイオードが逆並列に接続されているが、これは、ＭＯＳＦＥＴのボディダイオードで代用させることも可能である。
　三相インバータ回路３７において、誤ってＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂに同時にオン信号が与えられた場合を考える。誤ってＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂに同時にオン信号が与えられると、三相系統電源３９が低インピーダンスで短絡されることになり、大きな短絡電流がＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂに流れる。大きな短絡電流が流れることにより、ＭＯＳＦＥＴ１ａとＭＯＳＦＥＴ１ｂは壊れてしまう。図３に定電流駆動と定電圧駆動を用いた場合の、短絡電流の比較を示す。図３は、定電流駆動と定電圧駆動との差を説明する波形図である。図３（ａ）はゲート電圧の時間変化であり、図３（ｂ）は短絡電流の時間変化である。図３（ａ）の縦軸はゲート電圧であり、図３（ｂ）の縦軸は短絡電流である。図３（ａ）及び図３（ｂ）の横軸は時間である。実線で示したゲート電圧波形５２は定電流駆動した場合のゲート電圧波形であり、点線で示したゲート電圧波形５３は定電圧駆動した場合のゲート電圧波形である。実線で示した短絡電流波形５４は定電流駆動した場合の短絡電流波形であり、点線で示した短絡電流波形５５は定電圧駆動した場合の短絡電流波形である。
　定電流駆動及び定電圧駆動のいずれの場合も、時刻ｔｇにおいてゲート電圧がゲートしきい値電圧Ｖｔｈｇを超えるとドレイン電流が流れる。例えば、何らかの理由で、各相のレグ９３Ｕ、９３Ｖ、９３Ｗにおける２つのＭＯＳＦＥＴが同時に導通することによって流れるＭＯＳＦＥＴのドレイン電流は、短絡電流の一種である。このような短絡電流はアーム短絡電流である。図３（ｂ）に示した電流Ｉａは電力半導体素子の定格電流であり、電流Ｉｄ１はアーム短絡の際の短絡電流である。図３（ａ）に示すように、定電圧駆動は、ゲート電圧がゲート電源電圧に近くなると電圧変化の傾きが緩やかになるのに対し、定電流駆動では、ゲート電源電圧に近くなってもその傾きはほとんど変わらない。図３（ｂ）に示すように、短絡電流を比較すると、電力用半導体素子の定格電流付近まではほとんど変わらないが、その後、定電圧駆動での短絡電流の上昇速度は緩やかになるのに対し、定電流駆動では急峻に電流が上昇する。このように、アーム短絡の際の電流と電圧の積で表される短絡電力損失は、定電流駆動における電力用半導体素子の方が大きくなる。したがって、定電流によるゲート駆動回路は、短絡電力損失を低減する手法、または定電圧駆動よりも高速な短絡保護機能が必要となる。本発明では、定電流によるゲート駆動回路において、短絡電力損失を低減する手法を説明する。
　図１に示す電力用半導体素子のゲート駆動回路１００は、ＭＯＳＦＥＴ１を駆動するために、第一のゲート充電装置１４、第２のゲート充電装置１５、ゲート放電装置１６から構成される。第一のゲート充電装置１４は、定電流源８および定電流源８の電圧源７、定電流源８からＭＯＳＦＥＴ１のゲートへの通電を制御するスイッチ９、電流の逆流を防ぐダイオード１０から構成される。第二のゲート充電装置１５は電圧源４、ＭＯＳＦＥＴ１のゲートへの通電を制御するスイッチ５、その電流を制限する抵抗６からなる。ＭＯＳＦＥＴ１のターンオフ動作を担うゲート放電装置１６は、接地３１への放電を制御するスイッチ１２、放電電流を制限する抵抗１１からなる。ダイオード３はＭＯＳＦＥＴ１のゲート電圧を電圧源４にクランプするためのダイオードである。外部の上位制御回路６０（図８参照）からの制御信号Ｓｉｇａを受けて、制御回路１３から出力される信号Ｓａ、Ｓｂ、Ｓｃによって、第一のゲート充電装置１４、第二のゲート充電装置１５、ゲート放電装置１６は制御される。定電流源８とスイッチ９は定電流生成器４５を構成する。スイッチ９、５、１２はバイポーラトランジスタやＭＯＳＦＥＴなどの半導体スイッチで構成する。
　三相インバータ回路３７には、通常、短絡保護装置が備えられており、短絡電流が流れると保護動作を行う。保護動作における定電流駆動と定電圧駆動との差を、図４を用いて説明する。図４は、短絡電力損失における定電流駆動と定電圧駆動との差を説明する図である。図４（ａ）は定電流駆動の場合を示し、図４（ｂ）は定電圧駆動の場合を示す。図４（ａ）及び図４（ｂ）の縦軸は短絡電流であり、図４（ａ）及び図４（ｂ）の横軸は時間である。定電流駆動及び定電圧駆動のいずれの場合も、時刻ｔｇで短絡電流が流れ始め、時刻ｔｓで短絡保護装置による短絡保護動作が開始される例である。
　グラフ面積５６は、例えば短絡電流が流れ始めてから短絡電流Ｉｄ１になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。同様に、グラフ面積５８は、例えば短絡電流が流れて短絡電流Ｉｄ２になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。グラフ面積５７は、例えば短絡電流が流れて短絡電流Ｉｄ１になり、保護動作により短絡電流が停止するまでの短絡電流の時間積分値である。
　短絡保護のタイミングを示した図４の短絡電流波形において、定電流駆動での短絡電流が流れているグラフ面積５６は、短絡電流Ｉｄ１になるまでの傾きが急なので、定電圧駆動での短絡電流が流れているグラフ面積５７よりも大きくなる。短絡時のドレイン電圧が、定電流駆動と定電圧駆動で変わらないとすれば、この面積が短絡電力損失に対応する。したがって、短絡電力損失は、定電流駆動における電力用半導体素子の方が定電圧駆動の場合よりも大きくなる。定電流によるゲート駆動回路１００において、短絡電力損失を低減するには、以下のようにすればよい。
　グラフ面積５６に対応する定電流駆動における短絡電力損失が、グラフ面積５７に対応する定電圧駆動における短絡電力損失よりも小さくなるように、短絡電流Ｉｄ１をＩｄ２まで引き下げる。短絡電流は図５に示すようにゲート電圧で制御することが可能であり、ゲート電圧をＶｇｓ１からＶｇｓ２へ変更することにより、短絡電流を下げることができる。図５は、ゲート電圧と短絡電流の関係を示す特性図である。縦軸は短絡電流であり、横軸はゲート電圧である。本発明の対象となる短絡電流は、前述したようにＭＯＳＦＥＴ１単体としてはドレイン電流である。ゲートしきい値電圧Ｖｔｈｇは、短絡電流特性（ドレイン電流特性）５０に接する接線５１の電流が０Ａになる電圧である。短絡電流がＭＯＳＦＥＴ１に流れている場合であっても、ゲート電圧をゲートしきい値電圧Ｖｔｈｇ以上で変化させることにより短絡電流を制限することができる。
　実施の形態１では、定電流源８の電圧源７は、ＭＯＳＦＥＴ１のゲートに最終的に印加される電圧を供給する通常の電圧源４よりも電圧を下げることで、アーム短絡の際に低速な短絡保護回路でも破壊すること無く保護できるように短絡電力損失を低減させることができる。しかし、ＭＯＳＦＥＴ１のゲート電圧が低いままであれば、ＭＯＳＦＥＴ１のオン抵抗が高くなり、通常動作時の導通損失が増加する。そのため、第二のゲート充電装置１５によって、ＭＯＳＦＥＴ１のゲート電圧を十分高い値にし、導通損失の増加を防いでいる。ＭＯＳＦＥＴ１のゲート・ソース間には耐圧があるため、第二のゲート充電装置１５の電圧源４はＭＯＳＦＥＴ１のゲート・ソース間の耐圧以下に、通常は２０Ｖ未満に設定する。
　図６を用いて、ゲート駆動回路の動作を説明する。図６は、ゲート駆動回路の動作を示すシーケンス図である。図６（ａ）は制御信号Ｓｉｇａの電圧波形であり、図６（ｂ）乃至図６（ｄ）はそれぞれ信号Ｓａ、Ｓｂ、Ｓｃの電圧波形である。図６（ｅ）乃至図６（ｇ）は、それぞれＭＯＳＦＥＴ１のゲート電圧（ゲート・ソース間電圧）Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧（ドレイン・ソース間電圧）Ｖｄｓである。図６（ａ）乃至図６（ｇ）の横軸は時間である。図６（ａ）乃至図６（ｅ）及び図６（ｇ）の縦軸は電圧であり、図６（ｆ）の縦軸は電流である。
　ＭＯＳＦＥＴ１をオンさせる動作を説明する。制御回路１３は、時刻ｔ０にて制御信号Ｓｉｇａが立ち上がるのを受けて、信号Ｓａをオン状態にする（立ち上げる）とともに、信号Ｓｃをオフ状態にする（立ち下げる）。信号Ｓａをオン状態にする（立ち上げる）ことにより、ＭＯＳＦＥＴ１のゲート電極へ第一のゲート充電装置１４から充電が始まる。時刻ｔ１にてゲート電圧Ｖｇｓがゲートしきい値電圧Ｖｔｈｇに達するとドレイン電流Ｉｄが流れだす。ゲート電圧Ｖｇｓはドレイン電圧Ｖｄｓが変化している間（時刻ｔ３まで）、一定の値になり（ミラー期間）、ドレイン電圧Ｖｄｓが低下した後に再び上昇し、第一のゲート充電装置１４の電源電圧であるＶｇｓ２に達する。なお、ドレイン電流Ｉｄは時刻ｔ２でピークとなり、ピークから低下して定常状態になる。
　制御回路１３は、時刻ｔ４にて信号Ｓａのオン状態から起動遅延時間Ｔｂだけ遅れて信号Ｓｂはオン状態の信号を出し（信号Ｓｂを立ち上げ）、第二のゲート充電装置１５からＭＯＳＦＥＴ１のゲート電極への充電が始まる。第二のゲート充電装置１５からＭＯＳＦＥＴ１のゲートへの充電により、ゲート電圧ＶｇｓはＶｇｓ１に達する。ゲート電圧ＶｇｓをＶｇｓ２からＶｇｓ１に上げることで、ＭＯＳＦＥＴ１のオン期間中のドレイン電圧Ｖｄｓは十分低下し、導通損失が増加することはない。
　次に、ＭＯＳＦＥＴ１をオフさせる動作を説明する。制御回路１３は、時刻ｔ５にて制御信号Ｓｉｇａが立ち下がるのを受けて、信号Ｓａ、Ｓｂをオフ状態にする（立ち下げる）とともに、信号Ｓｃをオン状態にする（立ち上げる）。第一のゲート充電装置１４、第二のゲート充電装置１５からの受電が停止し、ゲート放電装置１６の動作によりゲート電圧Ｖｇｓが下降する。ゲート電圧Ｖｇｓは、ドレイン電圧ＶｄｓがＶｄｓ１まで上昇する間、時刻ｔ６から一定の値となる期間を経過して、時刻ｔ７から再び下降し０Ｖに低下する。
　短絡電流保護動作は、短絡保護装置により行われる。短絡電流保護動作の詳細は後述する。短絡電流を検知し、電力用半導体素子を遮断させる短絡保護装置によるＭＯＳＦＥＴ１の保護開始時間よりも、起動遅延時間Ｔｂの終わるタイミング（信号Ｓｂが立ち上がるタイミング）が早いと、アーム短絡の最中に想定よりも短絡電流が増えてしまい、短絡保護できない可能性がある。よって、起動遅延時間Ｔｂの終わるタイミングは短絡保護装置による保護開始時間よりも遅い時間に設定する。このように、アーム短絡の際に、第二のゲート充電装置が動作する前にＭＯＳＦＥＴ１の保護動作を開始することで、直列接続されたＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂを流れる短絡電流を遮断することができる。
　アーム短絡の際の保護回路動作について、図７乃至図９を用いて説明する。図７は、ゲート駆動回路のアーム短絡の際の動作を示すシーケンス図である。図８は本発明の実施の形態１によるゲート駆動回路及び保護回路を示す回路図であり、図９は電流センサの構成例を示す図である。図７（ａ）は制御信号Ｓｉｇａの電圧波形であり、図７（ｂ）乃至図７（ｄ）はそれぞれ信号Ｓａ、Ｓｂ、Ｓｃの電圧波形である。図７（ｅ）乃至図７（ｇ）は、それぞれＭＯＳＦＥＴ１のゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、ドレイン電圧Ｖｄｓである。図７（ａ）乃至図７（ｇ）の横軸は時間である。図７（ａ）乃至図７（ｅ）及び図７（ｇ）の縦軸は電圧であり、図７（ｆ）の縦軸は電流である。
　まず、図７に示した保護動作である第一の保護方法について説明する。時刻ｔ０にて上位制御回路６０から制御信号Ｓｉｇａが制御回路１３に入力されると、制御回路１３は、スイッチ９をオンさせる信号Ｓａをオン状態にする（立ち上げる）とともに、スイッチ１２をオフさせる信号Ｓｃをオフ状態にする（立ち下げる）。ゲート電圧Ｖｇｓは上昇し、時刻ｔ１にてゲート電圧Ｖｇｓが所定のしきい値であるゲートしきい値電圧Ｖｔｈｇを超えると、ドレイン電流Ｉｄが流れ始める。ここで、ドレイン電流Ｉｄが流れ始め前や、その直後に、三相インバータ回路３７の内部や外部の配線がショートしたり、何らかの理由でＭＯＳＦＥＴ１やダイオード２等の電力用半導体素子がショートしたりすると、過大なドレイン電流が流れる。例えば、ゲート駆動回路１００のレグ９３Ｕの下側アームのＭＯＳＦＥＴ１ｂのドレイン電極と交流出力端子９２Ｕとの配線と正極の直流電圧の配線がショートした場合を考える。この場合、通常動作と異なり、ドレイン電圧Ｖｄｓはほとんど低下しないため、ミラー期間はなく、ＭＯＳＦＥＴ１ｂのゲート電圧Ｖｇｓは一気にＶｇｓ２まで上昇する（時刻ｔ１０）。
　このときのドレイン電流Ｉｄを電流センサ６１で検出し、上位制御回路６０へ電流信号Ｓｉｇｂを送る。上位制御回路６０は、電流信号Ｓｉｇｂの有意状態、例えば信号の立ち上がりを受けると、保護動作を開始し、時刻ｔ１１にて制御回路１３へ制御信号Ｓｉｇａをオフ状態にする（立ち下げる）。制御回路１３は、オフ状態の制御信号Ｓｉｇａを受けると、信号Ｓａをオフ状態にする（立ち下げる）とともに、信号Ｓｃをオン状態にする（立ち上げる）。これによって、スイッチ９はオフし、スイッチ１２はオンする。スイッチ９とスイッチ１２の動作により、ゲート電圧Ｖｇｓは低下し始め、ドレイン電流Ｉｄも低下する。時刻ｔ１２にてゲート電圧Ｖｇｓはゲートしきい値電圧Ｖｔｈｇに達し、ドレイン電流Ｉｄは停止する。
　ゲート駆動回路１００は、保護開始時間Ｔｃ（＝ｔ１１－ｔ０）経過後に短絡保護動作を開始するため、すなわち通常動作における第二のゲート充電装置を起動する起動遅延時間Ｔｂよりも短い時間で短絡保護動作を開始するため、ゲート電圧はＶｇｓ１までは上昇せず、Ｖｇｓ２に抑制することができる。したがって、短絡電流もゲート電圧はＶｇｓ１で定まる電流値ではなく、Ｖｇｓ２で定まる電流値までに抑制することができる。
　電流センサ６１の構成例を図９に示した。主のＭＯＳＦＥＴ１に対して、その電流を分流させる電流センス用のＭＯＳＦＥＴである電流センスセル６２を備える。主のＭＯＳＦＥＴ１と従のＭＯＳＦＥＴである電流センスセル６２は、おおよそ５０００～１００００：１の面積比を持ち、主ＭＯＳＦＥＴ１に比例した電流が電流センスセル６２に流れる。この構成例では、電流センスセル６２に流れる電流を抵抗等の電流検出回路６４によって電圧信号に変換し、電流信号Ｓｉｇｂとして上位制御回路６０へ出力している。短絡電流を検出する他の方法は、電流センスセル６２を用いずに直接主ＭＯＳＦＥＴ１のシャント抵抗で検出する方法や、ロゴスキーコイルやホール素子で検出する方法など様々な電流検出方法が考えられる。
　前述したように、短絡電流を検知し、電力用半導体素子を遮断させる短絡保護装置によるＭＯＳＦＥＴ１の保護開始時間Ｔｃよりも、起動遅延時間Ｔｂの終わるタイミングが早いと、アーム短絡の最中に想定よりも短絡電流が増えてしまい、短絡保護できない可能性がある。しかし、ＭＯＳＦＥＴ１の保護開始時間Ｔｃよりも、起動遅延時間Ｔｂの終わるタイミングが早い場合であっても、後述する第二の保護方法により、アーム短絡の際のレグ９３Ｕ、９３Ｖ、９３Ｗを構成するスイッチング素子であるＭＯＳＦＥＴ１を適切に保護することができる。
　第二の保護方法を説明する。起動遅延時間Ｔｂ時間後、すなわち第二のゲート充電装置１５が動作した後には、ＭＯＳＦＥＴ１が流しうる短絡電流は増えてしまう。第二のゲート充電装置１５が動作した後に短絡電流保護動作をする場合は、ＭＯＳＦＥＴ１が流しうる短絡電流が増加しているので、既にオンしているＭＯＳＦＥＴ１をオフさせるような短絡保護をすることが困難になる。しかし、通常のアーム短絡は、一方のＭＯＳＦＥＴ１がオンしている状態で、他方のＭＯＳＦＥＴ１がターンオンする瞬間、例えば上側アームのＭＯＳＦＥＴ１ａがオンしている状態で、下側アームのＭＯＳＦＥＴ１ｂがターンオンする瞬間に発生する。このため、既にオンしているＭＯＳＦＥＴ１で保護するのではなく、すなわち既にオンしているＭＯＳＦＥＴ１ａをオフさせようとするのではなく、その後ターンオンするＭＯＳＦＥＴ１ｂで保護すれば、直列接続されたＭＯＳＦＥＴ１ａ及びＭＯＳＦＥＴ１ｂを流れる短絡電流を遮断することができる。
　第一の保護方法及び第二の保護方法は、定電流によるゲート駆動回路であっても高速な短絡保護回路を用いることなく、電力用半導体素子の短絡電力損失を低減させるようにしたので、電力用半導体素子が破壊すること無く保護することができる。
　以上のように、実施の形態１のゲート駆動回路１００によれば、電力用半導体素子１のゲート電極に接続された第一のゲート充電装置１４と、電力用半導体素子１のゲート電極に接続された第二のゲート充電装置１５と、第一のゲート充電装置１４及び第二のゲート充電装置１５における電力用半導体素子１のゲート電極への充電を制御する制御回路１３とを備え、第一のゲート充電装置１４は、第二のゲート充電装置１５の電源電圧よりも低い電源電圧に制限された定電流生成器４５により電力用半導体素子１のゲート電極を充電し、制御回路１３は、第一のゲート充電装置１４を第二のゲート充電装置１５よりも早いタイミングで充電動作させるので、電力用半導体素子１を定電流で駆動して高速スイッチングを行うことができ、かつアーム短絡の際に低速な短絡保護回路でも電力用半導体素子１の短絡電力損失を低減させるように制御することにより、電力用半導体素子１が破壊すること無く保護することができる。
実施の形態２．
　図１０は、本発明の実施の形態２によるゲート駆動回路を示す回路図である。実施の形態１と同じ構成要素に対しては、説明を省略する。
　実施の形態１では、第一のゲート充電装置１４における定電流源８の電源として電圧源７を用いていたが、実施の形態２では、可変電圧源１７を用いる。可変電圧源１７の出力電圧は、電圧設定回路１８によって定められる。ＭＯＳＦＥＴ１の破壊耐量は、その接合温度および直流電圧の関数となる。よって電圧設定回路１８は、ＭＯＳＦＥＴ１の接合温度Ｔｊを測定する温度センサ１９の出力（温度情報）と、ＭＯＳＦＥＴ１のドレイン電圧Ｖｄｓを測定する直流電圧センサ２０の出力（電圧情報）とに基づいて、ＭＯＳＦＥＴ１の破壊耐量を計算し、ＭＯＳＦＥＴ１に短絡電流が流れたとしても破壊することがないように、電圧設定回路１８により可変電圧源１７の電圧を設定する。
　破壊耐量と接合温度は、図１１に示すような関係にある。図１１は、接合温度と破壊耐量の関係を示す特性図である。縦軸は破壊耐量であり、横軸は接合温度である。前述したように、アーム短絡の際の破壊耐量は、電力用半導体素子に注入されるエネルギーすなわち、短絡電力損失を短絡開始時から電力用半導体素子が壊れるまでの時間まで積分したもので表されるので、破壊耐量Ｅｓｃは次式で示される。
Figure JPOXMLDOC01-appb-M000001
 　
　ただし、電流Ｉｓｃは短絡時に電力用半導体素子に流れる電流であり、電圧Ｖｓｃは短絡時に電力用半導体素子に掛かる電圧であり、時間ｔｓｃは短絡電流が流れ始めてから電力用半導体が壊れるまでの時間である。
　接合温度が変化する場合は、図１１のように接合温度に応じて破壊耐量が変化するので、変化後の破壊耐量に対応するように短絡電流Ｉｓｃを、図５に従ってゲート電圧で制御すれば良い。アーム短絡の際は、電力変換装置（三相インバータ回路３７）の直流電圧が電力用半導体素子（ＭＯＳＦＥＴ１）に掛かると考えてよいので、式（１）から、直流電圧が変化すれば、短絡電流は図１２に示すように反比例する。したがって、直流電圧と反比例の関係にある短絡電流Ｉｓｃは、ゲート電圧Ｖｇｓによって制御すれば良いことが分かる。図１２は、破壊耐量を一定にした場合の直流電圧と短絡電流の関係を示す特性図である。縦軸は短絡電流であり、横軸は直流電圧である。
　このように、定電流源８の電圧源の電圧を電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度と直流電圧に応じて変化させることで、電力変換装置（三相インバータ回路３７）の運転状態に応じて、アーム短絡の際に低速な短絡保護回路でも、電力用半導体素子（ＭＯＳＦＥＴ１）を破壊すること無く保護できるように短絡電力損失を低減させることができる。
　以上のように実施の形態２のゲート駆動回路１００は、電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度と直流電圧が変化する場合でも、アーム短絡の際に低速な短絡保護回路でも電力用半導体素子の短絡電力損失を低減させるように、その接合温度と直流電圧の変化に応じて制御することにより、電力用半導体素子が破壊すること無く保護することができる。
実施の形態３．
　図１３は、本発明の実施の形態３によるゲート駆動回路を示す回路図である。実施の形態１と同じ構成要素に対しては、説明を省略する。
　実施の形態３では、実施の形態１の定電流源８及びスイッチ９、すなわち定電流生成器４５の代わりに電流制限回路２１を用いた点で、実施の形態１とは異なる。電流制限回路２１の例を図１４に示す。電流制限回路２１は、２つの抵抗２２、２４と、２つのバイポーラトランジスタ２３、２５と、ダイオード２６とを有する。信号Ｓａは抵抗２２を介してバイポーラトランジスタ２５のベース電極に入力される。バイポーラトランジスタ２５のエミッタ電極は、抵抗２４を介して電圧源７に接続される。バイポーラトランジスタ２５のコレクタ電極は、ダイオード１０に接続される。バイポーラトランジスタ２５のエミッタ電極とコレクタ電極の間にダイオード２６が接続される。バイポーラトランジスタ２３のエミッタ電極は電圧源７に接続され、バイポーラトランジスタ２３のベース電極はバイポーラトランジスタ２５のエミッタ電極に接続され、バイポーラトランジスタ２３のコレクタ電極はバイポーラトランジスタ２５のベース電極に接続される。
　実施の形態３のゲート駆動回路１００は、電流制限回路２１により定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態３のゲート駆動回路１００は、実施の形態１のゲート駆動回路１００と同様な効果を得ることができる。
実施の形態４．
　図１５は、本発明の実施の形態４によるゲート駆動回路を示す回路図である。実施の形態２及び３と同じ構成要素に対しては、説明を省略する。
　実施の形態４では、実施の形態２の定電流源８及びスイッチ９、すなわち定電流生成器４５の代わりに電流制限回路２１を用いた点で、実施の形態２とは異なる。電流制限回路２１の例は図１４である。実施の形態４のゲート駆動回路１００は、電流制限回路２１により定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態４のゲート駆動回路１００は、実施の形態２のゲート駆動回路１００と同様な効果を得ることができる。
実施の形態５．
　図１６は、本発明の実施の形態５によるゲート駆動回路を示す回路図である。既出の構成要素に対しては、説明を省略する。
　実施の形態５のゲート駆動回路１００は、フォトカプラ２７と、遅延回路２８と、電流制限回路３５と、ダイオード２９と、第二のゲート充電装置１５と、ダイオード３とを有する。制御信号Ｓｉｇａを受けてフォトカプラ２７がＭＯＳＦＥＴ１を駆動する。ＭＯＳＦＥＴ１のターンオン時は、電流制限回路３５が電流をある上限に制限し、定電流でＭＯＳＦＥＴ１のゲートを充電する。フォトカプラ２７と電流制限回路３５で第一のゲート充電装置を構成する。すなわち、フォトカプラ２７と電流制限回路３５で構成された第一のゲート充電装置は、実施の形態１の第一のゲート充電装置１４と同等である。電流制限回路３５は定電流生成器４５に相当する。
　ＭＯＳＦＥＴ１のターンオフ時は、フォトカプラ２７の出力がローレベルとなり、ダイオード２９を通してＭＯＳＦＥＴ１のゲートは放電される。フォトカプラ２７とダイオード２９でゲート放電装置を構成する。すなわち、フォトカプラ２７とダイオード２９で構成されたゲート放電装置は、実施の形態１のゲート放電装置１６と同等である。電流制限回路３５の例を図１７に示す。電流制限回路３５の例の説明は後述する。
　フォトカプラ２７から出力された信号Ｓａは、遅延回路２８を通して第二のゲート充電装置１５を制御する信号Ｓｂへと変換される。遅延回路２８の例を図１８に示す。遅延回路２８は信号Ｓｂの立ち上がりのみ一定期間遅らせる働きを持つ。信号Ｓａおよび信号Ｓｂは図６に示すシーケンスと同じタイミングで変化する。フォトカプラ２７と遅延回路２８で制御回路を構成する。すなわち、フォトカプラ２７と遅延回路２８で構成された制御回路は、実施の形態１の制御回路１３と同等である。電圧源７と電圧源４の関係は、実施の形態１と同様であるため、ＭＯＳＦＥＴ１のターンオン時に短絡した場合でも十分な破壊耐量を持つことができる。
　電流制限回路３５及び遅延回路２８の構成を図１７及び図１８を用いて説明する。図１７は流制限回路の例を示す回路図であり、図１８は遅延回路の例を示す回路図である。電流制限回路３５は、２つの抵抗２２、２４と、２つのバイポーラトランジスタ２３、２５と、ダイオード２６とを有する。信号Ｓａは抵抗２４を介してバイポーラトランジスタ２５のエミッタ電極に入力される。バイポーラトランジスタ２５のべース電極は、抵抗２２を介して接地３１に接続される。バイポーラトランジスタ２５のコレクタ電極は、ＭＯＳＦＥＴ１のゲート電極に接続される。バイポーラトランジスタ２５のエミッタ電極とコレクタ電極の間にダイオード２６が接続される。バイポーラトランジスタ２３のエミッタ電極は信号Ｓａが入力され、バイポーラトランジスタ２３のベース電極はバイポーラトランジスタ２５のエミッタ電極に接続され、バイポーラトランジスタ２３のコレクタ電極はバイポーラトランジスタ２５のベース電極に接続される。
　遅延回路２８は、２つのシュミットトリガー付の反転回路３２と、抵抗３３と、ダイオード３０と、コンデンサ３４とを有する。信号Ｓａは抵抗３３を介して第一の反転回路３２に入力される。第一の反転回路３２の出力は第二の反転回路３２に入力され、信号Ｓａと同極性の信号を遅延させて出力する。第一の反転回路３２の入力側には、第一の電極に接地３１が接続されたコンデンサ３４の第二の電極が接続される。抵抗３３の両端にはダイオード３０が接続される。ダイオード３０のカソード電極には信号Ｓａが入力され、ダイオード３０のアノード電極は第一の反転回路３２の入力側に接続される。
　実施の形態５のゲート駆動回路１００は、フォトカプラ２７を用いて、定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態５のゲート駆動回路１００は、実施の形態１のゲート駆動回路１００と同様な効果を得ることができる。また、フォトカプラ２７に信号絶縁の機能をもたせているので、Ｓｉｇａに絶縁した信号をもたせる必要がない。
実施の形態６．
　図１９は、本発明の実施の形態６によるゲート駆動回路を示す回路図である。実施の形態６のゲート駆動回路１００は、実施の形態５のゲート駆動回路１００に対して、フォトカプラ２７の電圧源７を可変電圧源１７に変更し、電力用半導体素子（ＭＯＳＦＥＴ１）の接合温度Ｔｊを測定する温度センサ１９の出力と、電力用半導体素子（ＭＯＳＦＥＴ１）のドレイン電圧Ｖｇｓを測定する直流電圧センサ２０の出力とに基づいて、ＭＯＳＦＥＴ１の破壊耐量を計算し、ＭＯＳＦＥＴ１に短絡電流が流れたとしても破壊することがないように、電圧設定回路１８により可変電圧源１７の電圧を設定する。
　電圧設定回路１８の設定方法は実施の形態２と同様である。このように、フォトカプラ２７の電圧源を接合温度Ｔｊとドレイン電圧Ｖｇｓに応じて変化させることで、電力変換装置（三相インバータ回路３７）の運転状態に応じて、電力用半導体素子（ＭＯＳＦＥＴ１）の適切な破壊耐量を持たせることができる。
　実施の形態６のゲート駆動回路１００は、可変電圧源１７に接続されたフォトカプラ２７を用いて、定電流をＭＯＳＦＥＴ１のゲート電極に供給することができる。したがって、実施の形態６のゲート駆動回路１００は、実施の形態２のゲート駆動回路１００と同様な効果を得ることができる。
　なお、実施の形態１乃至６のゲート駆動回路は、適用する電力変換装置として直流電力を交流電力に変換する例で説明したが、交流電力を直流電力に変換する場合にも適用できる。
　上記いずれの実施の形態においても、電力用半導体素子は、珪素によって形成されてもよい。また、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体材料によって形成してもよい。ワイドバンドギャップ半導体材料としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。
　このようなワイドバンドギャップ半導体材料によって形成された電力用半導体素子は、耐電圧性が高く、許容電流密度も高いため、電力用半導体素子の小型化が可能であり、これら小型化された電力用半導体素子を用いることにより、これらの素子を組み込んだ半導体装置の小型化が可能となる。
　また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、電力用半導体素子の一層の小型化が可能になる。電力変換装置が小型になると、短絡電流の立ち上がりが高速になり、本特許の有用性が高まる。更に電力損失が低いため、電力用半導体素子の高効率化が可能であり、延いては半導体装置の高効率化が可能になる。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ…ＭＯＳＦＥＴ（電力用半導体素子）、７…電圧源、８…定電流源、９…スイッチ、１３…制御回路、１４…第一のゲート充電装置、１５…第二のゲート充電装置、１７…可変電圧源、１８…電圧設定回路、１９…温度センサ、２０…直流電圧センサ、２１…電流制限回路、２７…フォトカプラ、２８…遅延回路、４５…定電流生成器、１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ…　ゲート駆動回路。

Claims (7)

  1. 　電力用半導体素子のゲート電極を充放電することにより前記電力用半導体素子を駆動するゲート駆動回路であって、
    前記電力用半導体素子の前記ゲート電極に接続された第一のゲート充電装置と、
    前記電力用半導体素子の前記ゲート電極に接続された第二のゲート充電装置と、
    前記第一のゲート充電装置及び前記第二のゲート充電装置における前記電力用半導体素子の前記ゲート電極への充電を制御する制御回路とを備え、
    前記第一のゲート充電装置は、前記第二のゲート充電装置の電源電圧よりも低い電源電圧に制限された定電流生成器により前記電力用半導体素子の前記ゲート電極を充電し、
    前記制御回路は、前記第一のゲート充電装置を前記第二のゲート充電装置よりも早いタイミングで充電動作させることを特徴とするゲート駆動回路。
  2. 　前記定電流生成器は、定電流源と、前記制御回路からの制御信号により前記定電流源からの充電電流の経路を開閉するスイッチとを有することを特徴とする請求項１記載のゲート駆動回路。
  3. 　前記定電流生成器は、前記第二のゲート充電装置の電源電圧よりも低い電源電圧を出力する電圧源に接続され、前記制御回路からの制御信号により前記ゲート電極への充電電流の流れを制御する電流制限回路であることを特徴とする請求項１記載のゲート駆動回路。
  4. 　前記制御回路は、フォトカプラと前記フォトカプラの出力信号を遅延させる遅延回路とを有し、
    前記制御回路は、前記フォトカプラの出力信号に基づいて前記第一のゲート充電装置の充電動作を開始させ、前記遅延回路の出力信号により前記第二のゲート充電装置の充電動作を開始させることを特徴とする請求項３記載のゲート駆動回路。
  5. 　前記第二のゲート充電装置の電源電圧よりも低い電源電圧を出力する可変電圧源と、
    前記可変電圧源の出力電圧を設定する電圧設定回路とを有し、
    前記電圧設定回路は、前記電力用半導体素子の接合温度を測定する温度センサの出力する温度情報と、前記電力用半導体素子のドレイン・ソース間電圧を測定する電圧センサの出力する電圧情報とに基づいて前記出力電圧を設定することを特徴とする請求項１乃至４のいずれか１項に記載のゲート駆動回路。
  6. 　前記電力用半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１乃至５のいずれか１項に記載のゲート駆動回路。
  7. 　前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドのうちいずれかであることを特徴とする請求項６記載のゲート駆動回路。
PCT/JP2012/066933 2011-12-22 2012-07-03 ゲート駆動回路 WO2013094241A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013550147A JP5634622B2 (ja) 2011-12-22 2012-07-03 ゲート駆動回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011280870 2011-12-22
JP2011-280870 2011-12-22

Publications (1)

Publication Number Publication Date
WO2013094241A1 true WO2013094241A1 (ja) 2013-06-27

Family

ID=48668150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/066933 WO2013094241A1 (ja) 2011-12-22 2012-07-03 ゲート駆動回路

Country Status (2)

Country Link
JP (1) JP5634622B2 (ja)
WO (1) WO2013094241A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104852714A (zh) * 2014-02-19 2015-08-19 株式会社电装 栅极驱动器
JP2015177694A (ja) * 2014-03-17 2015-10-05 株式会社Ihi 電圧駆動型電力用半導体素子の駆動回路
CN107508468A (zh) * 2016-08-29 2017-12-22 杰华特微电子（杭州）有限公司 隔离式开关电源的控制电路和方法及隔离式开关电源
JP2018107895A (ja) * 2016-12-26 2018-07-05 三菱電機株式会社 電力変換装置
WO2020207069A1 (zh) * 2019-04-08 2020-10-15 华润矽威科技（上海）有限公司 开关电源电路
JP6835275B1 (ja) * 2020-03-18 2021-02-24 富士電機株式会社 短絡判定装置、スイッチ装置、および、短絡判定方法
WO2023032430A1 (ja) * 2021-09-03 2023-03-09 ローム株式会社 ゲートドライバ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5950961B2 (ja) * 2014-04-28 2016-07-13 三菱電機株式会社 ゲート駆動回路
US10938381B1 (en) 2020-04-24 2021-03-02 Qualcomm Incorporated Area efficient slew-rate controlled driver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004147405A (ja) * 2002-10-23 2004-05-20 Yazaki Corp 車両用電力制御装置
JP2007288856A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd ゲートドライバおよびそのゲートドライバを含むモータ駆動装置
JP2011211836A (ja) * 2010-03-30 2011-10-20 Panasonic Corp スイッチングデバイス駆動装置および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004147405A (ja) * 2002-10-23 2004-05-20 Yazaki Corp 車両用電力制御装置
JP2007288856A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd ゲートドライバおよびそのゲートドライバを含むモータ駆動装置
JP2011211836A (ja) * 2010-03-30 2011-10-20 Panasonic Corp スイッチングデバイス駆動装置および半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104852714A (zh) * 2014-02-19 2015-08-19 株式会社电装 栅极驱动器
JP2015154701A (ja) * 2014-02-19 2015-08-24 株式会社デンソー ゲート駆動回路
US9628067B2 (en) 2014-02-19 2017-04-18 Denso Corporation Gate driver
JP2015177694A (ja) * 2014-03-17 2015-10-05 株式会社Ihi 電圧駆動型電力用半導体素子の駆動回路
CN107508468A (zh) * 2016-08-29 2017-12-22 杰华特微电子（杭州）有限公司 隔离式开关电源的控制电路和方法及隔离式开关电源
CN107508468B (zh) * 2016-08-29 2023-05-16 杰华特微电子股份有限公司 隔离式开关电源的控制电路和方法及隔离式开关电源
JP2018107895A (ja) * 2016-12-26 2018-07-05 三菱電機株式会社 電力変換装置
WO2020207069A1 (zh) * 2019-04-08 2020-10-15 华润矽威科技（上海）有限公司 开关电源电路
US11381166B2 (en) 2019-04-08 2022-07-05 Crm Icbg (Wuxi) Co. Ltd. Switch power supply circuit
JP6835275B1 (ja) * 2020-03-18 2021-02-24 富士電機株式会社 短絡判定装置、スイッチ装置、および、短絡判定方法
WO2021187437A1 (ja) * 2020-03-18 2021-09-23 富士電機株式会社 短絡判定装置、スイッチ装置、および、短絡判定方法
WO2023032430A1 (ja) * 2021-09-03 2023-03-09 ローム株式会社 ゲートドライバ

Also Published As

Publication number Publication date
JPWO2013094241A1 (ja) 2015-04-27
JP5634622B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
JP5634622B2 (ja) ゲート駆動回路
JP6402591B2 (ja) 半導体装置
US8890496B2 (en) Drive controller
CN107852155B (zh) 半导体元件的过电流保护装置
US7830196B2 (en) Semiconductor device alleviating or preventing surge voltage
JP6255766B2 (ja) ゲート駆動回路
WO2010134276A1 (ja) ゲート駆動回路
US20140192449A1 (en) Short-circuit protection circuit
IL95438A (en) Switching circuit
TW201232512A (en) Gate driver and semiconductor device employing the same
JP6582764B2 (ja) 半導体素子の駆動装置
WO2013115000A1 (ja) 半導体スイッチング素子の駆動回路並びにそれを用いた電力変換回路
JP5993749B2 (ja) 半導体装置のゲート駆動回路およびそれを用いた電力変換装置
US8503146B1 (en) Gate driver with short-circuit protection
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
US8638134B2 (en) Gate drive circuit and power semiconductor module
JP5619673B2 (ja) スイッチング回路及び半導体モジュール
KR102026931B1 (ko) 전력 스위치용 단락보호회로
JP2011024382A (ja) ゲート駆動回路
JP2020127267A (ja) 過電流保護回路及びスイッチング回路
JP2013081137A (ja) 半導体装置
Son et al. Integrated MOSFET inverter module for low-power drive system
TW201507337A (zh) 電壓轉換控制器及電壓轉換電路
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
JP6847641B2 (ja) ゲート駆動回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12859464

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013550147

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12859464

Country of ref document: EP

Kind code of ref document: A1