WO2010134276A1 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
WO2010134276A1
WO2010134276A1 PCT/JP2010/003128 JP2010003128W WO2010134276A1 WO 2010134276 A1 WO2010134276 A1 WO 2010134276A1 JP 2010003128 W JP2010003128 W JP 2010003128W WO 2010134276 A1 WO2010134276 A1 WO 2010134276A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
current
voltage
bipolar transistor
drive circuit
Prior art date
Application number
PCT/JP2010/003128
Other languages
English (en)
French (fr)
Inventor
中武浩
木ノ内伸一
北村達也
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP10777516.5A priority Critical patent/EP2434627A4/en
Priority to CN201080021721.0A priority patent/CN102428634B/zh
Priority to US13/260,069 priority patent/US8598920B2/en
Priority to JP2011514311A priority patent/JP5289565B2/ja
Publication of WO2010134276A1 publication Critical patent/WO2010134276A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Definitions

  • the present invention relates to a gate drive circuit for driving a voltage-driven power semiconductor switching element.
  • the conventional gate drive circuit is an IGBT (Insulated Gate Bipolar Transistor) switching circuit in which SiC diodes with a small recovery current are connected in parallel, reducing noise due to ringing while reducing element loss during turn-on and diode loss during recovery.
  • IGBT Insulated Gate Bipolar Transistor
  • the gate voltage and collector voltage of the IGBT are detected, and the gate drive voltage is varied in several steps based on the detected values (see, for example, Patent Document 1).
  • the gate-emitter capacitance of the IGBT constituted by the capacitive component is charged with a constant voltage through the gate resistance when turned on. For this reason, the change of the gate voltage when exceeding the gate threshold voltage becomes steeper than the subsequent voltage change, and the change at the beginning of the collector current flow becomes steeper. As a result, the collector-emitter voltage, which decreases with the product of the change in collector current over time and the parasitic inductance, also changes sharply, resulting in large noise. Thus, it has been difficult to achieve both switching loss reduction and noise reduction by high-speed switching.
  • the present invention has been made to solve the above-described problems, and is a gate that can realize low noise at turn-on while reducing switching loss due to high-speed switching of a power semiconductor switching element.
  • a drive circuit is provided.
  • the gate drive circuit according to the present invention is a gate drive circuit for driving a voltage-driven power semiconductor switching element, wherein the gate resistor has one end connected to the gate terminal of the power semiconductor switching element, and the gate terminal includes the gate.
  • a DC voltage source for flowing a gate current through a resistor, a switch connected between the other end of the gate resistor and the DC voltage source, and controlling the turn-on of the power semiconductor switching element; and the gate current
  • the current limiting circuit limits the gate current when the power semiconductor switching element is turned on by a predetermined upper limit value.
  • the gate current at the turn-on time of the power semiconductor switching element is limited by the predetermined upper limit value, the change at the beginning of the collector current flow becomes gentle and the high frequency noise is reduced. Thereby, low noise can be realized in high-speed, low-loss switching of the power semiconductor switching element.
  • FIG. 1A is a diagram showing a configuration of a gate drive circuit according to Embodiment 1 of the present invention
  • FIG. 1B shows a basic form of a switching circuit using a power semiconductor switching element to which the gate drive circuit is applied.
  • the structure of a half-bridge circuit is shown.
  • the IGBT 1 made of Si semiconductor is used as the voltage-driven power semiconductor switching element driven by the gate drive circuit.
  • the present invention is not limited to the IGBT 1, but other voltage-driven power semiconductor switching elements such as MOSFETs. But it ’s okay.
  • a diode 2 is connected in reverse parallel to the IGBT 1.
  • the half-bridge circuit 11 shown in FIG. 1B includes two combinations of the IGBT 1, the diode 2, and the gate drive circuit 10 and a DC voltage source 8, and illustrates the parasitic inductance Ls existing in the main circuit. ing.
  • Such a half-bridge circuit 11 can be used for various power converters. For example, in the power conversion system shown in FIG. 2, after the AC power from the system power supply 13 is rectified by the rectifier circuit 14, the motor load 15 This constitutes one phase of the three-phase inverter circuit 12 that converts the AC power to be output to the AC power.
  • the gate drive circuit 10 controls the gate resistors 3a and 3b, one end of which is connected to the gate terminal of the IGBT 1, the MOSFET 4a which is a switch for controlling the turn-on of the IGBT 1, and the turn-off of the IGBT 1.
  • MOSFET 4b which is a switch for switching, a DC voltage source 5a for applying a positive gate bias voltage to the gate terminal, and a DC voltage source 5b for applying a negative gate bias voltage to the gate terminal.
  • a control signal is output to the MOSFETs 4a and 4b and the current limiting circuit 6 based on a switching command signal input to the gate drive circuit 10, for example, a PWM signal, for limiting the gate current ig when the IGBT 1 is turned on.
  • a control circuit 7 for performing the operation.
  • MOSFET 4a and current limiting circuit 6 are connected in series between gate resistor 3a and DC voltage source 5a, and MOSFET 4b is connected in series between gate resistor 3b and DC voltage source 5b.
  • the emitter terminal 1 a serving as the first main electrode of the IGBT 1 is connected to the reference potential terminal 9 of the gate drive circuit 10.
  • the MOSFET 4a When the IGBT 1 is turned on in accordance with the PWM signal, the MOSFET 4a is turned on using the control signal from the control circuit 7 as an input signal, and the gate current ig limited by the current limiting circuit 6 is supplied from the DC voltage source 5a through the gate resistor 3a. Flows into the gate terminal of the IGBT 1 to charge the gate terminal, and further flows from the emitter terminal 1 a of the IGBT 1 to the ground of the gate drive circuit 10. When the IGBT 1 is turned off, the MOSFET 4b is turned on by a control signal from the control circuit 7, and the gate terminal of the IGBT 1 is discharged through the gate resistor 3b. In order to increase noise resistance of the IGBT 1, a negative gate bias voltage is applied to the gate terminal of the IGBT 1 by the DC voltage source 5b.
  • the current limiting circuit 6 includes a first PNP bipolar transistor 20, a resistor 16 connected between the emitter and base of the first PNP bipolar transistor 20, and a diode 18 connected in reverse parallel. 2 PNP bipolar transistors 17 and a resistor 19.
  • the emitter of the first PNP bipolar transistor 20 is connected to the DC voltage source 5 a, and the emitter, base, and collector of the second PNP bipolar transistor 17 are connected to the base of the first PNP bipolar transistor 20 and the resistor 16. This is connected to the collector of the first PNP bipolar transistor 20 and the gate resistor 3a (in this case, via the MOSFET 4a).
  • a control signal (voltage signal) from the control circuit 7 is connected to the base of the second PNP bipolar transistor 17, and the current limiting circuit 6 limits the gate current ig at turn-on by a predetermined upper limit value.
  • the predetermined upper limit value by the current limiting circuit 6 is a value obtained by dividing the base-emitter voltage of the first PNP bipolar transistor 20 by the resistor 16.
  • the IGBT 1 When the IGBT 1 is turned on, when a control signal which is a low voltage signal is input from the control circuit 7 to the current limiting circuit 6, the base current of the second PNP bipolar transistor 17 flows through the resistor 19. As a result, the second PNP bipolar transistor 17 becomes conductive, and the gate current ig flowing to the gate terminal of the IGBT 1 flows through the resistor 16 and the second PNP bipolar transistor 17. When the gate current ig increases and the voltage drop across the resistor 16 exceeds the base-emitter voltage of the first PNP bipolar transistor 20, the first PNP bipolar transistor 20 becomes conductive. As a result, the base and emitter of the second PNP bipolar transistor 17 are short-circuited and the second PNP bipolar transistor 17 is cut off. Such an operation is repeated, and the gate current ig flowing through the current limiting circuit 6 is limited with an upper limit value obtained by dividing the base-emitter voltage of the first PNP bipolar transistor 20 by the resistor 16.
  • FIG. 4 shows a turn-on switching waveform of the IGBT 1 using the gate drive circuit 10 according to this embodiment.
  • FIG. 4A shows the gate voltage V GE which is the gate-emitter voltage
  • FIG. 4B shows the gate current ig
  • FIG. 4C shows the collector current ic which is the main current
  • FIG. V CE is shown in FIG.
  • the waveforms when the current limiting circuit 6 is not provided and the gate current ig is not limited (hereinafter referred to as comparative example 30) are indicated by broken lines 30a to 30d.
  • the configuration other than the current limiting circuit 6 is the same as that of this embodiment.
  • the switching operation in the comparative example 30 in which the gate current is not limited will be described below based on the waveforms of the gate voltage 30a, the gate current 30b, the collector current 30c, and the collector-emitter voltage 30d in FIG.
  • a large gate current first flows and the gate voltage rises sharply.
  • the gate voltage reaches the gate threshold voltage Vth at time t1
  • the collector current starts to flow and the collector-emitter voltage starts to decrease.
  • the gate voltage increases, the gate current decreases, and the gate voltage also increases gradually. Subsequently, the gate voltage becomes constant for a predetermined period due to the mirror effect.
  • the change at the beginning of the collector current flow is steep, and the collector-emitter voltage, which decreases by the product of the change in the collector current with time and the parasitic inductance Ls, also changes steeply.
  • the gate current value at this time is defined as a first gate current value I1.
  • the moment when the IGBT 1 cannot hold the collector-emitter voltage overlaps with the peak of the recovery current of the diode 2 connected in reverse parallel to the IGBT 1, and the current value of the collector current also peaks.
  • the gate current ig is limited by the current limit circuit 6 with a current limit value IL which is a predetermined upper limit value.
  • the gate current ig is limited by the current limit value IL from the beginning of flow, and the gate current is a constant current of the current limit value IL. ig flows for a predetermined period.
  • the gate voltage V GE increases in proportion to time. When the gate voltage V GE reaches the gate threshold voltage Vth at time T1, the collector current ic starts to flow and the collector-emitter voltage V CE starts to decrease.
  • the collector current ic flowing through the IGBT 1 is determined by the gate voltage V GE and the transfer characteristic (gate voltage-collector current characteristic) shown in FIG. In this case, around the time T1, i.e., the change of the gate voltage V GE near the gate threshold voltage Vth, to become slower than Comparative Example 30, also becomes slow changes of the portion where the collector current ic starts flowing.
  • the collector-emitter voltage V CE decreases with the product of the time change of the collector current ic and the parasitic inductance Ls . Changes slowly.
  • FIG. 6 is a diagram illustrating a voltage waveform (solid line) using a trapezoidal wave and a voltage waveform (dotted line) that does not include a high frequency component.
  • a voltage waveform composed of a trapezoidal wave in which the collector-emitter voltage rises in about 100 ns by switching of the IGBT and a voltage waveform composed only of a component of the trapezoidal wave of less than 10 MHz are shown.
  • the rise of the voltage waveform for example, the waveform around the voltage of 300 V is hardly changed, but the difference between the rise start and the rise end is remarkable.
  • the gate driving circuit 6 can achieve the above effect with a simple circuit configuration. For this reason, a faster switching operation becomes possible.
  • the current change in the part where the collector current begins to flow (time t1, T1) is moderated so that the collector-emitter voltage is moderated. It can be changed.
  • the change in the gate-emitter voltage in the vicinity of the peak of the collector current (time t2, T2) is larger than that in the comparative example 30 and the first embodiment.
  • the noise component becomes steep, and the noise component in that portion increases, and the noise reduction effect as a whole cannot be obtained as in the first embodiment.
  • the current limit value IL in the current limit circuit 6 is higher than the gate current value (second gate current value I2) in the mirror period 23 in which the mirror effect occurs at turn-on and is not limited by the current limit circuit 6 in the comparative example 30.
  • the gate current value at which the collector current starts to flow (first gate current value I1) is set lower.
  • the second gate current value I2 in the mirror period 23 is determined as follows. When the collector current of the IGBT 1 is determined, the gate voltage in the mirror periods 22 and 23 is determined by the transfer characteristics shown in FIG. A difference voltage between the DC voltage source 5a of the gate driving circuit 6 and the gate voltage during the mirror period is applied to the gate resistor 3a, and the gate current (second gate current value I2) in the mirror periods 22 and 23 is determined.
  • the current limit value IL is higher than the first gate current value I1
  • the change in the gate voltage when reaching the gate threshold voltage Vth is the same as in the comparative example 30, and the noise reduction effect cannot be obtained.
  • the current limit value IL is lower than the second gate current value I2
  • the switching time increases and the switching loss increases.
  • the second gate current value I2 in the mirror periods 22 and 23 varies depending on the collector current, the second gate current value I2 at the collector current value at which high-frequency noise is desired to be reduced is set.
  • the second gate current value I2 in the mirror period 23 may be determined as follows.
  • the maximum value of the collector current flowing through the IGBT 1 determined by the specifications of the device using the IGBT 1 is Imax
  • the gate voltage determined by the gate voltage-collector current characteristic (see FIG. 5) at that time is Vgem
  • the voltage of the DC voltage source 5a When the value is Vcc and the resistance value of the resistor 3a is Rg, the gate current (second gate current value I2) in the mirror period 23 is (Vcc ⁇ Vgem) ⁇ Rg.
  • the current limit value IL in the current limit circuit 6 is set higher than (Vcc ⁇ Vgem) ⁇ Rg and lower than the first gate current value I1.
  • FIG. 7 a gate drive circuit 10a according to Embodiment 2 of the present invention will be described with reference to FIG.
  • the current limiting circuit 6 is connected in series between the gate resistor 3a and the DC voltage source 5a.
  • the current limiting circuit 6a is connected.
  • the control signal from the control circuit 7 is inverted by the NOT circuit 24 and input to the current limiting circuit 6a.
  • the portions other than the current limiting circuit 6a and the NOT circuit 24 are the same as those in the first embodiment.
  • the gate current ig is supplied from the DC voltage source 5a to the MOSFET 4a, the gate resistor 3a, the gate terminal of the IGBT 1, the emitter terminal 1a of the IGBT 1, and the current limiting circuit 6a in order. And flows to the ground of the gate drive circuit 10a.
  • the current limiting circuit 6a includes a first NPN bipolar transistor 20a, a resistor 16a connected between the emitter and base of the first NPN bipolar transistor 20a, and a diode 18a connected in reverse parallel. 2 NPN bipolar transistors 17a and a resistor 19a.
  • the emitter of the first NPN bipolar transistor 20a is connected to the reference potential terminal 9 of the gate drive circuit 10a.
  • the emitter, base and collector of the second NPN bipolar transistor 17a are connected to the base of the first NPN bipolar transistor 20a.
  • the connection point to the resistor 16a, the collector of the first NPN bipolar transistor 20a, and the emitter terminal 1a of the IGBT 1 are connected to the connection point.
  • the control signal (voltage signal) from the control circuit 7 is inverted by the NOT circuit 24 and connected to the base of the second NPN bipolar transistor 17a, and the current limiting circuit 6a sets the gate current ig at turn-on to a predetermined upper limit value.
  • the current limit value IL is limited.
  • the current limit value IL is a value obtained by dividing the base-emitter voltage of the first NPN bipolar transistor 20a by the resistor 16a.
  • the current limit value IL in the current limit circuit 6a is higher than the gate current value (second gate current value I2) of the mirror period 23 in which the mirror effect occurs at the time of turn-on, and is limited by the current limit circuit 6a.
  • second gate current value I2 the gate current value of the mirror period 23 in which the mirror effect occurs at the time of turn-on
  • the same switching operation as in the first embodiment can be obtained, that is, the current change in the part where the collector current ic begins to flow is moderated and the collector-emitter voltage VCE is gradually changed.
  • the high frequency noise component generated can be reduced, and the same effect as in the first embodiment can be obtained.
  • the gate driving circuit of the power semiconductor switching element made of Si semiconductor has been shown.
  • the power semiconductor switching element may be made of a non-Si semiconductor material having a wider band gap than the Si semiconductor. Good.
  • the wide band gap semiconductor that is a non-Si semiconductor material include silicon carbide, a gallium nitride-based material, and diamond.
  • Power semiconductor switching elements made of wide bandgap semiconductors can be used in high voltage regions where unipolar operation is difficult with Si semiconductors, greatly reducing switching losses that occur during switching, and greatly reducing power losses .
  • the heat sink fins can be downsized and the water cooling unit can be air-cooled. Miniaturization is possible.
  • a power semiconductor switching element made of a wide band gap semiconductor is suitable for a high frequency switching operation, and when applied to a DC / DC converter that requires a high frequency, the carrier frequency of the DC / DC converter operation is increased.
  • a reactor, a capacitor, and the like connected to the DC / DC converter can be downsized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

　電圧駆動型のスイッチング素子(１)を駆動するゲート駆動回路(１０)において、ターンオン時にゲート抵抗(３ａ)を介してゲート端子に流れるゲート電流ｉgを、電流制限値ＩＬを上限値として制限する電流制限回路(６)を設ける。電流制限値ＩＬは、スイッチング素子(１)のターンオン時にミラー効果が生じる期間のゲート電流値Ｉ２より高く、電流制限回路(６)による制限がない場合のターンオン時に主電流が流れ始める時点のゲート電流値Ｉ１より低く設定される。そして、スイッチング素子１のターンオン時に、スイッチング素子１のコレクタ電流の流れ始めの変化を緩やかにして、高周波ノイズを低減する。

Description

ゲート駆動回路
　この発明は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路に関するものである。
　従来のゲート駆動回路は、リカバリ電流の小さいＳｉＣダイオードを並列接続したＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）のスイッチング回路で、ターンオン時の素子損失、リカバリ時のダイオード損失を低減しながら、リンギングなどによるノイズを低減するために、ＩＧＢＴのゲート電圧、コレクタ電圧を検出し、その検出値に基づいてゲート駆動電圧を数段階に可変する（例えば特許文献１参照）。
特開２００８－９２６６３号公報
　このようなゲート駆動回路では、容量成分によって構成されるＩＧＢＴのゲート－エミッタ間容量を、ターンオン時にゲート抵抗を通して一定電圧で充電する。このため、ゲート閾値電圧を超えるときのゲート電圧の変化が、その後の電圧変化よりも急峻になり、コレクタ電流の流れ始めの変化が急峻になる。これにより、コレクタ電流の時間変化と寄生のインダクタンスとの積で低下するコレクタ－エミッタ間の電圧も急峻に変化し、それにより発生するノイズが大きいものであった。このように、高速スイッチングによるスイッチングの損失低減と低ノイズ化との双方を実現するのは困難であった。
　この発明は、上記のような問題点を解消するために成されたものであって、電力用半導体スイッチング素子の高速スイッチングによるスイッチングの損失低減を図りつつ、ターンオン時の低ノイズ化を実現できるゲート駆動回路を提供するものである。
　この発明によるゲート駆動回路は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路において、上記電力用半導体スイッチング素子のゲート端子に一端が接続されたゲート抵抗と、上記ゲート端子に上記ゲート抵抗を介してゲート電流を流し込むための直流電圧源と、上記ゲート抵抗の他端と上記直流電圧源との間に接続され、上記電力用半導体スイッチング素子のターンオンを制御するスイッチと、上記ゲート電流を制限する電流制限回路とを備える。そして、上記電流制限回路は、上記電力用半導体スイッチング素子のターンオン時の上記ゲート電流を所定の上限値で制限するものである。
　この発明によると、電力用半導体スイッチング素子のターンオン時のゲート電流が所定の上限値で制限されるため、コレクタ電流の流れ始めの変化が緩やかになり、高周波ノイズが低減する。これにより、電力用半導体スイッチング素子の高速、低損失なスイッチングにおいて、低ノイズ化を実現できる。
この発明の実施の形態１によるゲート駆動回路の構成と、ゲート駆動回路を適用したスイッチング回路の構成を示す図である。 この発明によるゲート駆動回路を適用した電力変換システムを示す回路図である。 この発明の実施の形態１による電流制限回路の構成を示す図である。 この発明の実施の形態１によるＩＧＢＴのターンオンスイッチング波形を比較例と共に示した波形図である。 ＩＧＢＴの伝達特性を示す特性図である。 台形波による電圧波形と高周波成分を含まない電圧波形とを示す図である。 この発明の実施の形態２によるゲート駆動回路の構成を示す図である。 この発明の実施の形態２による電流制限回路の構成を示す図である。
実施の形態１．
　以下、この発明の実施の形態１によるゲート駆動回路を図に基づいて説明する。
　図１（ａ）は、この発明の実施の形態１によるゲート駆動回路の構成を示す図であり、図１（ｂ）は、ゲート駆動回路を適用した電力用半導体スイッチング素子によるスイッチング回路の基本形としてのハーフブリッジ回路の構成を示す。
　ここでは、ゲート駆動回路が駆動する電圧駆動型の電力用半導体スイッチング素子としてＳｉ半導体から成るＩＧＢＴ１を用いているが、ＩＧＢＴ１に限るものではなく、ＭＯＳＦＥＴなど他の電圧駆動型の電力用半導体スイッチング素子でも良い。なお、ＩＧＢＴ１には、ダイオード２が逆並列に接続されている。
　図１（ｂ）に示すハーフブリッジ回路１１は、ＩＧＢＴ１とダイオード２とゲート駆動回路１０との組み合わせを２組と、直流電圧源８とを備え、主回路内に存在する寄生インダクタンスＬsを図示している。このようなハーフブリッジ回路１１は、各種電力変換器に用いることが可能で、例えば図２に示す電力変換システムにおいて、系統電源１３からの交流電力を整流回路１４にて整流した後に、モータ負荷１５等に出力する交流電力に変換する３相インバータ回路１２の１相分を構成する。
　ゲート駆動回路１０は、図１（ａ）に示すように、ＩＧＢＴ１のゲート端子に一端が接続されたゲート抵抗３ａ、３ｂと、ＩＧＢＴ１のターンオンを制御するスイッチであるＭＯＳＦＥＴ４ａと、ＩＧＢＴ１のターンオフを制御するスイッチであるＭＯＳＦＥＴ４ｂと、ゲート端子に正のゲートバイアス電圧を与える直流電圧源５ａと、ゲート端子に負のゲートバイアス電圧を与える直流電圧源５ｂとを備える。また、ＩＧＢＴ１のターンオン時のゲート電流ｉgを制限する電流制限回路６と、ゲート駆動回路１０に入力されるスイッチング指令信号、例えばＰＷＭ信号に基づいてＭＯＳＦＥＴ４ａ、４ｂおよび電流制限回路６に制御信号を出力する制御回路７とを備える。ＭＯＳＦＥＴ４ａおよび電流制限回路６は、ゲート抵抗３ａと直流電圧源５ａとの間に直列に接続され、ＭＯＳＦＥＴ４ｂは、ゲート抵抗３ｂと直流電圧源５ｂとの間に直列に接続される。
　なお、ＩＧＢＴ１の第１の主電極となるエミッタ端子１ａは、ゲート駆動回路１０の基準電位端子９に接続される。
　ＰＷＭ信号に従ってＩＧＢＴ１をターンオンさせるときは、制御回路７からの制御信号を入力信号としてＭＯＳＦＥＴ４ａがオンし、電流制限回路６にて制限されるゲート電流ｉgが、直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子に流れ込んでゲート端子を充電し、さらにＩＧＢＴ１のエミッタ端子１ａからゲート駆動回路１０のグランドに流れる。
　また、ＩＧＢＴ１をターンオフさせるときは、制御回路７からの制御信号によりＭＯＳＦＥＴ４ｂをオンさせ、ゲート抵抗３ｂを介してＩＧＢＴ１のゲート端子を放電させる。ＩＧＢＴ１のノイズ耐性を上げるために、直流電圧源５ｂによってＩＧＢＴ１のゲート端子に負のゲートバイアス電圧を与えている。
　電流制限回路６の一例の構成を図３に示す。
　図に示すように、電流制限回路６は、第１のＰＮＰバイポーラトランジスタ２０と、第１のＰＮＰバイポーラトランジスタ２０のエミッタ・ベース間に接続された抵抗１６と、ダイオード１８が逆並列接続された第２のＰＮＰバイポーラトランジスタ１７と、抵抗１９とを備える。そして、第１のＰＮＰバイポーラトランジスタ２０のエミッタは直流電圧源５ａに接続され、第２のＰＮＰバイポーラトランジスタ１７のエミッタ、ベース、コレクタは、第１のＰＮＰバイポーラトランジスタ２０のベースと抵抗１６との接続点、第１のＰＮＰバイポーラトランジスタ２０のコレクタ、ゲート抵抗３ａ（この場合、ＭＯＳＦＥＴ４ａを介して）にそれぞれ接続される。そして、制御回路７からの制御信号（電圧信号）が第２のＰＮＰバイポーラトランジスタ１７のベースに接続され、電流制限回路６はターンオン時のゲート電流ｉgを所定の上限値で制限する。この電流制限回路６による所定の上限値は、この場合、第１のＰＮＰバイポーラトランジスタ２０のベース－エミッタ間電圧を抵抗１６で割った値である。
　ＩＧＢＴ１がターンオンする時、制御回路７からロー電圧信号である制御信号が電流制限回路６に入力されると、抵抗１９を介して第２のＰＮＰバイポーラトランジスタ１７のベース電流が流れる。これにより、第２のＰＮＰバイポーラトランジスタ１７は導通状態になり、ＩＧＢＴ１のゲート端子へ流れるゲート電流ｉgが、抵抗１６、第２のＰＮＰバイポーラトランジスタ１７を通って流れる。
　ゲート電流ｉgが増加し、抵抗１６の電圧降下が第１のＰＮＰバイポーラトランジスタ２０のベース－エミッタ間電圧を超えると、第１のＰＮＰバイポーラトランジスタ２０は導通する。これにより、第２のＰＮＰバイポーラトランジスタ１７のベース－エミッタ間は短絡して第２のＰＮＰバイポーラトランジスタ１７は遮断される。このような動作を繰り返し、電流制限回路６を流れるゲート電流ｉgは、第１のＰＮＰバイポーラトランジスタ２０のベース－エミッタ間電圧を抵抗１６で割った値を上限値として制限される。
　この実施の形態によるゲート駆動回路１０を用いたＩＧＢＴ１のターンオンスイッチング波形を図４に示す。ゲート－エミッタ間電圧であるゲート電圧ＶＧＥを図４（ａ）に、ゲート電流ｉgを図４（ｂ）に、主電流であるコレクタ電流ｉcを図４（ｃ）に、コレクタ－エミッタ間電圧ＶＣＥを図４（ｄ）に、それぞれ示す。なお、比較例として、電流制限回路６を備えずゲート電流ｉgを制限しない場合（以下、比較例３０と称す）による各波形を、３０ａ～３０ｄの破線で示した。この比較例３０において、電流制限回路６以外の構成は、この実施の形態と同じものとする。
　まず、ゲート電流を制限しない比較例３０でのスイッチング動作について、図４内のゲート電圧３０ａ、ゲート電流３０ｂ、コレクタ電流３０ｃ、コレクタ－エミッタ間電圧３０ｄの各波形に基づいて以下に説明する。
　比較例３０において、直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子を充電するターンオン時には、最初に大きなゲート電流が流れてゲート電圧が急峻に上昇する。時刻ｔ１において、ゲート電圧がゲート閾値電圧Ｖthに達すると、コレクタ電流が流れ始め、コレクタ－エミッタ間電圧が下降し始める。その後ゲート電圧の上昇と共にゲート電流が低下して行き、ゲート電圧の上昇も緩やかになる。続いてミラー効果により所定期間、ゲート電圧が一定となる。
　時刻ｔ１において、コレクタ電流の流れ始めの変化は急峻で、コレクタ電流の時間変化と寄生のインダクタンスＬsとの積で低下するコレクタ－エミッタ間電圧も急峻に変化する。この時点のゲート電流値を第１のゲート電流値Ｉ１とする。次いで、時刻ｔ２において、ＩＧＢＴ１がコレクタ－エミッタ間電圧を保持できなくなる瞬間と、ＩＧＢＴ１に逆並列接続されるダイオード２のリカバリ電流のピークが重なり、コレクタ電流の電流値もピークとなる。
　次に、この実施の形態によるゲート駆動回路１０を用いたスイッチング動作について説明する。この場合、ゲート電流ｉgは、電流制限回路６により所定の上限値である電流制限値ＩＬで制限されている。
　直流電圧源５ａからゲート抵抗３ａを介してＩＧＢＴ１のゲート端子を充電するターンオン時において、ゲート電流ｉgは、流れ始めから電流制限値ＩＬにて制限され、電流制限値ＩＬの一定電流であるゲート電流ｉgが所定期間流れる。ゲート電圧ＶＧＥは時間に比例して上昇し、時刻Ｔ１において、ゲート電圧ＶＧＥがゲート閾値電圧Ｖthに達すると、コレクタ電流ｉcが流れ始め、コレクタ－エミッタ間電圧ＶＣＥが下降し始める。
　ＩＧＢＴ１に流れるコレクタ電流ｉcは、ゲート電圧ＶＧＥと、図５に示す伝達特性（ゲート電圧－コレクタ電流特性）から決まる。この場合、時刻Ｔ１付近、即ちゲート閾値電圧Ｖth付近のゲート電圧ＶＧＥの変化が、比較例３０よりも緩やかになるため、コレクタ電流ｉcが流れ始める部分の変化も緩やかになる。
　次いで、時刻Ｔ２において、ＩＧＢＴ１がコレクタ－エミッタ間電圧ＶＣＥを保持できなくなる瞬間と、ＩＧＢＴ１に逆並列接続されるダイオード２のリカバリ電流のピークが重なり、コレクタ電流ｉcの電流値もピークとなる。また、ゲート電流ｉgが低下して行き、続いて、ミラー効果により所定期間（ミラー期間２２、２３）、ゲート電圧ＶＧＥが一定となり、ゲート電流ｉgも第２のゲート電流値Ｉ２にて一定となる。その後、図に示すように、各部の電圧、電流は変化し、ＩＧＢＴ１は導通状態となる。
　この実施の形態では、時刻Ｔ１付近において、コレクタ電流ｉcの流れ始める部分の変化が緩やかになるため、コレクタ電流ｉcの時間変化と寄生のインダクタンスＬsとの積で低下するコレクタ－エミッタ間電圧ＶＣＥも緩やかに変化する。
　次に、コレクタ－エミッタ間電圧の電圧波形とノイズとの関係について説明する。
図６は、台形波による電圧波形（実線）と高周波成分を含まない電圧波形（点線）とを示す図である。ここでは、ＩＧＢＴのスイッチングにより、コレクタ－エミッタ間電圧が約１００ｎｓで立ち上がる台形波による電圧波形と、その台形波の１０ＭＨｚ未満の成分のみで構成された電圧波形を示す。電圧波形が立ち上がる途中、例えば電圧が３００Ｖ付近の波形はほとんど変わらないが、立ち上がり始めと立ち上がり終わりの差が顕著である。このように、ノイズとなる高周波成分は、立ち上がり始めと立ち上がり終わりのような、波形が急に変化している部分に多く含まれる。また、台形波と１０ＭＨｚ未満の成分で構成された波形では、スイッチング損失はほぼ変わらない。このように立ち上がりや立下りの部分を緩やかにできれば、スイッチング損失はほぼ変わらずとも高周波のノイズを低減することができる事が判る。
　なお、この場合、電圧が立ち上がる場合について示したが、数十ＭＨｚ以上のノイズ成分は、電圧が上昇・下降し始める瞬間など、波形の時間変化が大きい部分に集中するものである。
　上述したように、この実施の形態では、ターンオン時にゲート電流ｉgを制限することにより、コレクタ電流ｉcの流れ始める部分の電流変化を緩やかにしてコレクタ－エミッタ間電圧ＶＣＥを緩やかに変化させるため、その部分に集中して発生していた高周波のノイズ成分が低減できる。その他の部分では、比較例３０の場合と同等のノイズ成分が発生するため全体としてノイズが低減でき、スイッチング損失を増大させることなくターンオン時の低ノイズ化が図れる。このように、電線を伝導もしくは、機器から放射されるなどして、他の機器への悪影響を与えるノイズが低減されるため、ＩＧＢＴを用いた電力変換機器の信頼性が高まる。
　また、コレクタ電圧やゲート電圧を監視してゲート電圧やゲート電流を切り替える必要が無く、ゲート駆動回路６は簡略な回路構成で、上記効果が達成できる。このため、より高速なスイッチング動作が可能になる。
　また、仮にゲート電流を一定の定電流としてＩＧＢＴ１を駆動する第２の比較例においても、コレクタ電流の流れ始める部分（時刻ｔ１、Ｔ１）の電流変化を緩やかにしてコレクタ－エミッタ間電圧を緩やかに変化させる事ができる。しかしながら、この第２の比較例では、コレクタ電流のピーク付近（時刻ｔ２、Ｔ２）におけるゲート－エミッタ間電圧の変化が、比較例３０および上記実施の形態１よりも大きいため、コレクタ電流の変化が急峻になり、その部分でのノイズ成分が逆に増大し、全体としてのノイズ低減効果が上記実施の形態１のように得られない。
　なお、電流制限回路６における電流制限値ＩＬは、ターンオン時にミラー効果が生じるミラー期間２３のゲート電流値（第２のゲート電流値Ｉ２）より高く、電流制限回路６による制限がない比較例３０における、コレクタ電流が流れ始める時点のゲート電流値（第１のゲート電流値Ｉ１）より低く設定する。ミラー期間２３における第２のゲート電流値Ｉ２は次のように定まる。ＩＧＢＴ１のコレクタ電流が決まれば、図５に示す伝達特性によって、ミラー期間２２、２３におけるゲート電圧が決まる。ゲート駆動回路６の直流電圧源５ａとミラー期間中のゲート電圧との差電圧がゲート抵抗３ａに印加され、ミラー期間２２、２３におけるゲート電流（第２のゲート電流値Ｉ２）が定まる。
　電流制限値ＩＬが、仮に第１のゲート電流値Ｉ１よりも高いと、ゲート閾値電圧Ｖthに達する時のゲート電圧の変化は、比較例３０の場合と同様で、ノイズ低減効果が得られない。また、電流制限値ＩＬが、仮に第２のゲート電流値Ｉ２よりも低いと、スイッチング時間が増大してスイッチング損失が大きくなる。ミラー期間２２、２３における第２のゲート電流値Ｉ２はコレクタ電流によって変化するが、高周波ノイズを低減したいコレクタ電流値での第２のゲート電流値Ｉ２を設定する。
　また、ミラー期間２３における第２のゲート電流値Ｉ２を次のように定めても良い。ＩＧＢＴ１を用いた装置の仕様で決定される、ＩＧＢＴ１に流れるコレクタ電流の最大値をＩmax、そのときにゲート電圧－コレクタ電流特性（図５参照）によって定まるゲート電圧をＶgem、直流電圧源５ａの電圧値をＶcc、抵抗３ａの抵抗値をＲgとすると、ミラー期間２３におけるゲート電流（第２のゲート電流値Ｉ２）は、（Ｖcc－Ｖgem）÷Ｒgとなる。この場合、電流制限回路６における電流制限値ＩＬは、（Ｖcc－Ｖgem）÷Ｒgより高く、上記第１のゲート電流値Ｉ１より低く設定する。
実施の形態２．
　次に、この発明の実施の形態２によるゲート駆動回路１０ａを図７に基づいて説明する。
　上記実施の形態１では、電流制限回路６は、ゲート抵抗３ａと直流電圧源５ａとの間に直列に接続されたが、この実施の形態２では、図７に示すように、電流制限回路６ａをＩＧＢＴ１のエミッタ端子１ａとゲート駆動回路１０ａの基準電位端子９との間に直列接続する。この場合、制御回路７からの制御信号はＮＯＴ回路２４で反転されて電流制限回路６ａに入力される。なお、電流制限回路６ａおよびＮＯＴ回路２４以外の部分は、上記実施の形態１と同様である。
　この実施の形態では、ゲート駆動回路１０ａによりＩＧＢＴ１をターンオンさせると、ゲート電流ｉgは、直流電圧源５ａからＭＯＳＦＥＴ４ａ、ゲート抵抗３ａ、ＩＧＢＴ１のゲート端子、ＩＧＢＴ１のエミッタ端子１ａ、電流制限回路６ａを順に通ってゲート駆動回路１０ａのグランドに流れる。
　電流制限回路６ａの一例の構成を図８に示す。
　図に示すように、電流制限回路６ａは、第１のＮＰＮバイポーラトランジスタ２０ａと、第１のＮＰＮバイポーラトランジスタ２０ａのエミッタ・ベース間に接続された抵抗１６ａと、ダイオード１８ａが逆並列接続された第２のＮＰＮバイポーラトランジスタ１７ａと、抵抗１９ａとを備える。そして、第１のＮＰＮバイポーラトランジスタ２０ａのエミッタはゲート駆動回路１０ａの基準電位端子９に接続され、第２のＮＰＮバイポーラトランジスタ１７ａのエミッタ、ベース、コレクタは、第１のＮＰＮバイポーラトランジスタ２０ａのベースと抵抗１６ａとの接続点、第１のＮＰＮバイポーラトランジスタ２０ａのコレクタ、ＩＧＢＴ１のエミッタ端子１ａにそれぞれ接続される。
　そして、制御回路７からの制御信号（電圧信号）がＮＯＴ回路２４で反転されて第２のＮＰＮバイポーラトランジスタ１７ａのベースに接続され、電流制限回路６ａはターンオン時のゲート電流ｉgを所定の上限値である電流制限値ＩＬで制限する。この場合、電流制限値ＩＬは、第１のＮＰＮバイポーラトランジスタ２０ａのベース－エミッタ間電圧を抵抗１６ａで割った値である。
　この実施の形態においても、電流制限回路６ａにおける電流制限値ＩＬは、ターンオン時にミラー効果が生じるミラー期間２３のゲート電流値（第２のゲート電流値Ｉ２）より高く、電流制限回路６ａによる制限がない比較例３０における、コレクタ電流が流れ始める時点のゲート電流値（第１のゲート電流値Ｉ１）より低く設定する。
　これにより上記実施の形態１と同様のスイッチング動作が得られ、即ち、コレクタ電流ｉcの流れ始める部分の電流変化を緩やかにしてコレクタ－エミッタ間電圧ＶＣＥを緩やかに変化させるため、その部分に集中して発生していた高周波のノイズ成分が低減でき、上記実施の形態１と同様の効果が得られる。
　なお、上記各実施の形態において、Ｓｉ半導体から成る電力用半導体スイッチング素子のゲート駆動回路を示したが、電力用半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
　ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいＤＣ／ＤＣコンバータに適用すると、ＤＣ／ＤＣコンバータ動作のキャリア周波数の高周波化によって、ＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。

Claims (6)

  1. 　電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路において、
    　上記電力用半導体スイッチング素子のゲート端子に一端が接続されたゲート抵抗と、上記ゲート端子に上記ゲート抵抗を介してゲート電流を流し込むための直流電圧源と、上記ゲート抵抗の他端と上記直流電圧源との間に接続され、上記電力用半導体スイッチング素子のターンオンを制御するスイッチと、上記ゲート電流を制限する電流制限回路とを備え、
    　上記電流制限回路は、上記電力用半導体スイッチング素子のターンオン時の上記ゲート電流を所定の上限値で制限するものであるゲート駆動回路。
  2. 　上記電流制限回路における上記所定の上限値は、上記電力用半導体スイッチング素子のターンオン時にミラー効果が生じる期間のゲート電流値より高く、該電流制限回路による制限がない場合のターンオン時に主電流が流れ始める時点のゲート電流値より低く設定されるものである請求項１に記載のゲート駆動回路。
  3. 　上記電流制限回路は、
    　　上記直流電圧源と上記ゲート抵抗との間に直列接続され、
    　　上記直流電圧源がエミッタに接続された第１のＰＮＰバイポーラトランジスタと、
    　　該第１のＰＮＰバイポーラトランジスタの上記エミッタとベースとの間に接続された抵抗と、
    　　上記第１のＰＮＰバイポーラトランジスタの上記ベースと上記抵抗との接続点がエミッタに、上記第１のＰＮＰバイポーラトランジスタのコレクタがベースに、上記ゲート抵抗がコレクタにそれぞれ接続されると共に、上記スイッチへの制御信号に基づく電圧信号が該ベースに接続される第２のＰＮＰバイポーラトランジスタとを備えるものである請求項１または２に記載のゲート駆動回路。
  4. 　上記電流制限回路は、
    　　上記電力用半導体スイッチング素子の第１の主電極と該ゲート駆動回路の基準電位端子との間に直列接続され、
    　　上記基準電位端子がエミッタに接続された第１のＮＰＮバイポーラトランジスタと、
    　　該第１のＮＰＮバイポーラトランジスタの上記エミッタとベースとの間に接続された抵抗と、
    　　上記第１のＮＰＮバイポーラトランジスタの上記ベースと上記抵抗との接続点がエミッタに、上記第１のＮＰＮバイポーラトランジスタのコレクタがベースに、上記電力用半導体スイッチング素子の上記第１の主電極がコレクタにそれぞれ接続されると共に、上記スイッチへの制御信号に基づく電圧信号が該ベースに接続される第２のＮＰＮバイポーラトランジスタとを備えるものである請求項１または２に記載のゲート駆動回路。
  5. 　上記電力用半導体スイッチング素子は、シリコンよりもバンドギャップが広い非Ｓｉ半導体材料から成るものである請求項１または２に記載のゲート駆動回路。　
  6. 　上記非Ｓｉ半導体材料は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドのいずれかである請求項５に記載のゲート駆動回路。　
PCT/JP2010/003128 2009-05-19 2010-05-07 ゲート駆動回路 WO2010134276A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP10777516.5A EP2434627A4 (en) 2009-05-19 2010-05-07 GATE DRIVE CIRCUIT
CN201080021721.0A CN102428634B (zh) 2009-05-19 2010-05-07 栅极驱动电路
US13/260,069 US8598920B2 (en) 2009-05-19 2010-05-07 Gate driving circuit
JP2011514311A JP5289565B2 (ja) 2009-05-19 2010-05-07 ゲート駆動回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009120802 2009-05-19
JP2009-120802 2009-05-19

Publications (1)

Publication Number Publication Date
WO2010134276A1 true WO2010134276A1 (ja) 2010-11-25

Family

ID=43125970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/003128 WO2010134276A1 (ja) 2009-05-19 2010-05-07 ゲート駆動回路

Country Status (5)

Country Link
US (1) US8598920B2 (ja)
EP (1) EP2434627A4 (ja)
JP (1) JP5289565B2 (ja)
CN (1) CN102428634B (ja)
WO (1) WO2010134276A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147624A (ja) * 2011-01-14 2012-08-02 Denso Corp スイッチング素子の駆動回路
JP2012165618A (ja) * 2011-02-09 2012-08-30 Denso Corp 電子装置
JP2012222932A (ja) * 2011-04-07 2012-11-12 Mitsubishi Electric Corp スイッチング装置、スイッチングモジュール
WO2014136252A1 (ja) * 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置
JP2014171354A (ja) * 2013-03-05 2014-09-18 Mitsubishi Electric Corp 半導体スイッチング素子のゲート駆動回路
US9712155B2 (en) 2013-06-24 2017-07-18 Mitsubishi Electric Corporation Drive circuit for power semiconductor element

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033733A1 (ja) * 2009-09-15 2011-03-24 三菱電機株式会社 ゲート駆動回路
CN103988410B (zh) 2011-12-07 2017-10-13 Tm4股份有限公司 用于绝缘栅双极型晶体管的关断过电压限制
WO2014171930A1 (en) * 2013-04-17 2014-10-23 Otis Elevator Company Drive unit employing gallium nitride switches
EP3026688B1 (en) * 2013-07-24 2021-01-20 Mitsubishi Electric Corporation Semiconductor switch circuit
US9960702B2 (en) * 2013-09-25 2018-05-01 Mitsubishi Electric Corporation Switch device, power conversion device, motor drive device, air blower, compressor, air conditioner, refrigerator, and freezer
KR20160086345A (ko) * 2013-11-14 2016-07-19 티엠4 인코포레이티드 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로
JP5931116B2 (ja) * 2014-04-28 2016-06-08 三菱電機株式会社 ゲート駆動回路
JP5916908B1 (ja) * 2015-01-29 2016-05-11 三菱電機株式会社 ゲート駆動回路
CN104617752A (zh) * 2015-02-10 2015-05-13 广州金升阳科技有限公司 氮化镓晶体管的驱动方法、电路及应用其电路的反激变换器
JP6963556B2 (ja) 2015-10-21 2021-11-10 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated 非飽和又は短絡障害を制御するためのＳｉＣ及びＩＧＢＴパワーデバイス用のゲート駆動制御システム
US10530353B2 (en) 2015-10-21 2020-01-07 Microchip Technology Incorporated Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults
US9490798B1 (en) 2015-10-21 2016-11-08 Agileswitch, Llc Gate drive control system for SiC and IGBT power devices
JP6223494B2 (ja) * 2016-03-31 2017-11-01 三菱電機株式会社 半導体装置
US10071652B2 (en) * 2016-05-11 2018-09-11 Ford Global Technologies, Llc Dual mode IGBT gate drive to reduce switching loss
WO2017199580A1 (ja) * 2016-05-19 2017-11-23 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
DE112017003368T5 (de) * 2016-07-04 2019-03-21 Mitsubishi Electric Corporation Treiberschaltung und leistungsmodul mit derselben
JP6647416B2 (ja) * 2016-10-13 2020-02-14 三菱電機株式会社 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機
CN106374143B (zh) * 2016-11-10 2018-10-09 浙江万克新能源科技有限公司 一种圆柱形动力电池入骨架机
DE102017101452A1 (de) * 2017-01-25 2018-07-26 Eaton Industries (Austria) Gmbh Niederspannungs-Schutzschaltgerät
JP2019057982A (ja) * 2017-09-20 2019-04-11 株式会社東芝 半導体素子の駆動回路及び半導体素子の駆動方法
DE102018107474B4 (de) 2018-03-28 2022-05-12 Semikron Elektronik Gmbh & Co. Kg Steuereinrichtung für einen Leistungshalbleiterschalter
US11342911B2 (en) * 2019-10-18 2022-05-24 Texas Instruments Incorporated Gate driver bootstrap circuits and related methods
CN115021529B (zh) * 2022-05-26 2024-04-16 西安电子科技大学 一种抑制SiC MOSFET米勒平台电压骤降的驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155936A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 絶縁ゲートトランジスタの駆動回路
JP2005045590A (ja) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp 半導体装置
JP2008092663A (ja) 2006-10-02 2008-04-17 Hitachi Ltd ゲート駆動回路
JP2009011049A (ja) * 2007-06-27 2009-01-15 Mitsubishi Electric Corp ゲート駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808853A (en) * 1987-11-25 1989-02-28 Triquint Semiconductor, Inc. Tristate output circuit with selectable output impedance
JP2755848B2 (ja) * 1990-11-16 1998-05-25 株式会社東芝 微小電圧検出回路およびこれを用いた電流制限回路
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
US8427225B2 (en) * 2007-10-02 2013-04-23 Mitsubishi Electric Corporation Gate driving circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155936A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 絶縁ゲートトランジスタの駆動回路
JP2005045590A (ja) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp 半導体装置
JP2008092663A (ja) 2006-10-02 2008-04-17 Hitachi Ltd ゲート駆動回路
JP2009011049A (ja) * 2007-06-27 2009-01-15 Mitsubishi Electric Corp ゲート駆動装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2434627A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147624A (ja) * 2011-01-14 2012-08-02 Denso Corp スイッチング素子の駆動回路
JP2012165618A (ja) * 2011-02-09 2012-08-30 Denso Corp 電子装置
JP2012222932A (ja) * 2011-04-07 2012-11-12 Mitsubishi Electric Corp スイッチング装置、スイッチングモジュール
JP2014171354A (ja) * 2013-03-05 2014-09-18 Mitsubishi Electric Corp 半導体スイッチング素子のゲート駆動回路
WO2014136252A1 (ja) * 2013-03-08 2014-09-12 三菱電機株式会社 半導体装置
JP5940211B2 (ja) * 2013-03-08 2016-06-29 三菱電機株式会社 半導体装置
US9712155B2 (en) 2013-06-24 2017-07-18 Mitsubishi Electric Corporation Drive circuit for power semiconductor element

Also Published As

Publication number Publication date
US20120013371A1 (en) 2012-01-19
US8598920B2 (en) 2013-12-03
EP2434627A4 (en) 2014-07-02
JP5289565B2 (ja) 2013-09-11
EP2434627A1 (en) 2012-03-28
JPWO2010134276A1 (ja) 2012-11-08
CN102428634A (zh) 2012-04-25
CN102428634B (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
JP5289565B2 (ja) ゲート駆動回路
JP4942861B1 (ja) ゲート駆動回路
JP5746954B2 (ja) インバータ装置
JP5118258B2 (ja) 電力変換装置
US6829152B2 (en) Load drive circuit using flywheel diode
US20120268091A1 (en) Switching circuit device and power supply device having same
US20100148846A1 (en) Gate drive circuit
KR20130011812A (ko) Ｉｇｂｔ 구동 방법
JP6255766B2 (ja) ゲート駆動回路
KR20150140304A (ko) 정류 셀 및 그 보상 회로
JP5925364B2 (ja) 電力用半導体装置
JP2009011013A (ja) 電力変換装置
EP3029821A1 (en) Semiconductor device and power conversion device
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
CN109075781B (zh) 电力用半导体元件的驱动电路以及电动机驱动装置
WO2022230337A1 (ja) 半導体スイッチング素子の駆動装置およびその駆動方法、電力変換装置
WO2024057598A1 (ja) 半導体スイッチング素子のゲート駆動回路、電動機制御システムおよび半導体装置
TWI504119B (zh) 防止寄生元件導通之裝置及其方法
WO2023062745A1 (ja) 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置
JP5950961B2 (ja) ゲート駆動回路
JP7371393B2 (ja) 駆動装置、半導体装置及びゲート駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080021721.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10777516

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011514311

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13260069

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2010777516

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010777516

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE