JP7371393B2 - 駆動装置、半導体装置及びゲート駆動方法 - Google Patents

Description

本発明は、駆動装置、半導体装置及びゲート駆動方法に関する。

図１は、ゲート駆動回路１０を備えるスイッチング電源装置１００を示した回路図である。図１に示すゲート駆動回路１０には、主スイッチング素子２０に接続されたゲート抵抗が備えられており、そのゲート抵抗が、抵抗値を連続的に変更可能な電圧制御抵抗１１－１、１１－２によって構成されている。また、ゲート駆動回路１０には、スイッチング素子１４－１、１４－２と、信号源１５とが設けられている。また、主スイッチング素子２０には、還流ダイオード３０が逆並列に接続されている。主スイッチング素子２０は、スイッチング素子１４－１のオンにより電圧制御抵抗１１－１を流れる電流によってターンオンされ、スイッチング素子１４－２のオンにより電圧制御抵抗１１－２を流れる電流によってターンオフされる。

図１に示す例では、ゲート駆動回路１０に、制御回路１２と、入力部１３－１、１３－２とが備えられている。電流センサ４０によって検出された主スイッチング素子２０の出力電流は、制御回路１２に入力される。制御回路１２は、主スイッチング素子２０の出力電流を、電圧制御抵抗１１－１、１１－２を制御するための電圧に変換する。電圧制御抵抗１１－１を制御するための電圧は、制御回路１２から入力部１３－１を介して電圧制御抵抗１１－１に入力される。電圧制御抵抗１１－２を制御するための電圧は、制御回路１２から入力部１３－２を介して電圧制御抵抗１１－２に入力される。

ゲート駆動回路１０では、主スイッチング素子２０の出力電流値が小さくなるにしたがって、電圧制御抵抗１１－１の抵抗値が大きくなるように変更することにより、サージ電圧の抑制が図られている（特許文献１参照）。

特開２０１８－７８７２１号公報 特開平１１－２３４１０４号公報

しかしながら、多数キャリアが電気伝導に寄与する多数キャリアデバイスを有する主回路素子のゲートを駆動する場合、従来の方法では、損失が増大する場合がある。

そこで、本開示は、多数キャリアデバイスを有する主回路素子で発生する損失を抑制可能な駆動装置、半導体装置及びゲート駆動方法を提供する。

本開示は、
直列に接続され、多数キャリアデバイスを有する主回路素子と、
直列に接続された前記主回路素子の各々のゲートを駆動する駆動部と、
前記主回路素子に流れる主回路電流が小さくなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を高くする駆動能力変更部とを備え、
前記駆動部は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
前記駆動能力変更部は、前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を低くし、
前記駆動能力変更部は、前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオフする駆動能力を高くする、駆動装置を提供する。

また、本開示は、
直列に接続され、多数キャリアデバイスを有する主回路素子と、
直列に接続された前記主回路素子の各々のゲートを駆動するゲート駆動回路と、
前記主回路素子に流れる主回路電流が小さくなるほど、前記ゲート駆動回路が前記主回路素子をターンオンする駆動能力を高く制御する制御回路とを備え、
前記ゲート駆動回路は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
前記制御回路は、前記主回路素子の温度が高くなるほど、前記ゲート駆動回路が前記主回路素子をターンオンする駆動能力を低くし、
前記制御回路は、前記主回路素子の温度が高くなるほど、前記ゲート駆動回路が前記主回路素子をターンオフする駆動能力を高くする、半導体装置を提供する。

また、本開示は、
直列に接続され、多数キャリアデバイスを有する主回路素子の各々のゲートを駆動部により駆動するゲート駆動方法であって、前記主回路素子に流れる主回路電流が小さくなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を高くする、ゲート駆動方法であり、
前記駆動部は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を低くし、
前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオフする駆動能力を高くする、ゲート駆動方法を提供する。

本開示の技術によれば、多数キャリアデバイスを有する主回路素子で発生する損失を抑制可能な駆動装置、半導体装置及びゲート駆動方法を提供できる。

従来のゲート駆動回路を備えるスイッチング電源装置の構成例を示す図である。 ゲート駆動回路を備える半導体装置の構成例を示す図である。 主回路素子に流れる主回路電流が小さくなるほど、主回路素子をターンオンする駆動能力が高くなる駆動特性を例示する図である。 主回路素子の温度が高くなるほど、主回路素子をターンオンする駆動能力が低くなる駆動特性を例示する図である。 主回路素子の温度が高くなるほど、主回路素子をターンオフする駆動能力が高くなる駆動特性を例示する図である。 ゲート駆動回路の第１の構成例を示す図である。 ゲート駆動回路の第２の構成例を示す図である。 ダイオードに流れる順方向電流と、そのダイオードの両端に発生する逆回復サージ電圧との関係を例示するダイオード特性図である。 スイッチング素子に流れる主電流と、そのスイッチング素子のターンオフ時のサージ電圧との関係を例示するトランジスタ特性図である。 主回路素子に流れる主回路電流に対して発生するターンオン損失及び逆回復損失を例示する図である。 主回路素子の温度に対して発生する損失（ターンオフ損失、ターンオン損失及び逆回復損失）を例示する図である。 可変駆動抵抗の構成例を示す図である。 可変電流源の構成例を示す図である。

以下、本開示に係る実施形態を図面を参照して説明する。

図２は、一実施形態におけるゲート駆動回路を備える半導体装置の構成例を示す図である。図２に示す半導体装置１０１は、ハイサイドのスイッチング素子５１とローサイドのスイッチング素子５２を利用して、直流の入力電力を所望の直流又は交流の出力電力に変換する電力変換装置である。スイッチング素子５１とスイッチング素子５２との間の接続点Ｍには、不図示の負荷が接続され、図２の場合、コイル９０を介して不図示の負荷が接続される。また、接続点Ｍにコイル９０の一端が接続され、コイル９０の他端にコンデンサ９１の一端が接続される。コンデンサ９１の他端は、低電源電位部Ｎと導通可能に接続される。

半導体装置１０１は、駆動装置２０１、コイル９０、コンデンサ９１、電流センサ９２及び制御回路８０を備える。駆動装置２０１は、高電源電位部Ｐ、低電源電位部Ｎ、主回路素子４１，４２及びゲート駆動回路７１，７２を備える。主回路素子４１は、スイッチング素子５１と、スイッチング素子５１に逆並列に接続されるダイオード６１とを有する。主回路素子４２は、スイッチング素子５２と、スイッチング素子５２に逆並列に接続されるダイオード６２とを有する。

高電源電位部Ｐ及び低電源電位部Ｎは、不図示の直流電源に接続され、直流電源からの直流電力が供給される一対の導電性部位（例えば、一対の電源端子）である。直流電源の具体例として、バッテリ、コンバータ、レギュレータ、整流回路、コンデンサなどがある。低電源電位部Ｎは、電位が高電源電位部Ｐよりも低い部位である。高電源電位部Ｐと低電源電位部Ｎとの間に、直流の電源電圧Ｅｄが印加される。

スイッチング素子５１、５２は、それぞれ、電圧駆動型の半導体素子であり、制御電極（ゲート）と、第１の主電極（ドレイン）と、第２の主電極（ソース）とを有する多数キャリアデバイスである。多数キャリアとは、半導体中に共存している電子と正孔とのうち、数の多いほうのキャリアを表す。多数キャリアは、ｎ型半導体の場合、電子であり、ｐ型半導体の場合、正孔である。多数キャリアデバイスは、多数キャリアが電気伝導に寄与するユニポーラデバイスである。これに対し、電子と正孔の両方が電気伝導に寄与するキャリアデバイスを、少数キャリアデバイス又はバイポーラデバイスと称する。

多数キャリアデバイスであるスイッチング素子５１、５２の具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が挙げられる。図２は、スイッチング素子５１，５２が、ゲートＧとドレインＤとソースＳとを有するＮチャネル型のＭＯＳＦＥＴの場合を例示する。多数キャリアデバイスであるスイッチング素子５１，５２は、ＪＦＥＴ（ジャンクションＦＥＴ）、ＳＩＴ（静電誘導トランジスタ）、ＨＦＥＴ（ヘテロ接合ＦＥＴ（高電子移動度トランジスタ））、又は、ＭＯＳゲートを有する縦型デバイスなどでもよい。縦型デバイスの構造には、プレーナ構造とトレンチ構造がある。

スイッチング素子５１、５２は、互いに直列に接続されている。スイッチング素子５１は、高電源電位部Ｐと低電源電位部Ｎとの間に接続され、スイッチング素子５２を介して低電源電位部Ｎに接続されている。スイッチング素子５２は、高電源電位部Ｐと低電源電位部Ｎとの間に接続され、スイッチング素子５１を介して高電源電位部Ｐに接続されている。スイッチング素子５１は、ゲート駆動回路７１に接続されるゲートＧと、高電源電位部Ｐに接続されるドレインＤと、スイッチング素子５２のドレインＤに接続されるソースＳとを有する。スイッチング素子５２は、ゲート駆動回路７２に接続されるゲートＧと、低電源電位部Ｎに接続されるソースＳと、スイッチング素子５１のソースＳに接続されるドレインＤとを有する。

スイッチング素子５１は、ダイオード６１がドレインＤとソースＳとの間に逆並列に接続されている。スイッチング素子５２は、ダイオード６２がドレインＤとソースＳとの間に逆並列に接続されている。スイッチング素子５１，５２及びダイオード６１，６２は、ハーフブリッジモジュールとして、ワンパッケージ化されてもよい。

ダイオード６１，６２は、多数キャリアが支配的に流れる多数キャリアデバイスであり、例えば、ショットキーバリア接合を有する多数キャリアデバイスである。なお、ダイオード６１，６２は、ＰＮ接合ダイオードでもよい。

スイッチング素子５１，５２とダイオード６１，６２とのうち少なくとも一方は、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）やＧａ_２Ｏ_３（酸化ガリウム）やダイヤモンドなどのワイドバンドギャップ半導体を含む素子であることが好ましい。ワイドバンドギャップ半導体をスイッチング素子５１，５２に適用することにより、スイッチング素子５１，５２の損失低減の効果が高まる。なお、スイッチング素子５１，５２は、Ｓｉ（シリコン）などの半導体を含むスイッチング素子でもよい。同様に、ワイドバンドギャップ半導体を含む素子をダイオード６１，６２に適用することにより、ダイオード６１，６２の損失低減の効果が高まる。なお、ダイオード６１，６２は、Ｓｉ（シリコン）などの半導体を含む素子でもよい。

ゲート駆動回路７１は、スイッチング素子５１のゲートに正又は負の電圧を供給し、スイッチング素子５１のゲートをオン又はオフする第１のゲート駆動回路である。ゲート駆動回路７２は、スイッチング素子５２のゲートに正又は負の電圧を供給し、スイッチング素子５２のゲートをオン又はオフする第２のゲート駆動回路である。ハイサイドのゲート駆動回路７１は、スイッチング素子５１のゲートを可変の駆動能力で駆動する。ローサイドのゲート駆動回路７２は、スイッチング素子５２のゲートを可変の駆動能力で駆動する。ゲート駆動回路７１，７２は、互いに同じ構成を有する。

制御回路８０は、スイッチング素子５１とスイッチング素子５２が逆相でスイッチングするように、スイッチング素子５１をオン又はオフさせる第１の制御指令を出力し、スイッチング素子５２をオン又はオフさせる第２の制御指令を出力する。制御回路８０は、スイッチング素子５２がオフ状態のときにスイッチング素子５１がオン状態になり、且つ、スイッチング素子５１がオフ状態のときスイッチング素子５２がオン状態になるように、第１の制御指令及び第２の制御指令を出力してもよい。

第１の制御指令は、主回路素子４１におけるスイッチング素子５１のスイッチング（オン又はオフ）を指令する信号であり、例えばパルス幅変調された信号（ＰＷＭ信号）である。第２の制御指令は、主回路素子４２におけるスイッチング素子５２のスイッチング（オン又はオフ）を指令する信号であり、例えばパルス幅変調された信号（ＰＷＭ信号）である。第１制御指令及び第２の制御指令がＰＷＭ信号の場合、その信号レベルがアクティブレベル（例えば、ハイレベル）のときは、主回路素子におけるスイッチング素子のオン指令を表す。一方、その信号レベルが非アクティブレベル（例えば、ローレベル）のときは、主回路素子におけるスイッチング素子のオフ指令を表す。

ゲート駆動回路７１は、制御回路８０からの第１の制御指令に従って、主回路素子４１におけるスイッチング素子５１をターンオン又はターンオフする。ゲート駆動回路７２は、制御回路８０からの第２の制御指令に従って、主回路素子４２におけるスイッチング素子５２をターンオン又はターンオフする。

次に、ゲート駆動回路７１，７２の可変駆動能力について説明する。

図８は、ダイオードに流れる順方向電流と、そのダイオードの両端に発生する逆回復サージ電圧との関係を例示するダイオード特性図である。スイッチング素子がターンオンする時、そのスイッチング素子に対向するスイッチング素子に逆並列に接続されるダイオードに順方向電流が流れていると、そのダイオードの両端に、逆回復サージ電圧Ｖｒｒｐが発生する。ハイサイドのスイッチング素子に対向するスイッチング素子とは、ローサイドのスイッチング素子を表し、ローサイドのスイッチング素子に対向するスイッチング素子とは、ハイサイドのスイッチング素子を表す。

ダイオード６２が多数キャリアデバイスの場合、ダイオード６２に流れている順方向電流が小さいほど、スイッチング素子５１のターンオンによりダイオード６２の両端に発生する逆回復サージ電圧Ｖｒｒｐは、低くなる（図８参照）。同様に、ダイオード６１が多数キャリアデバイスの場合、ダイオード６１に流れている順方向電流が小さいほど、スイッチング素子５２のターンオンによりダイオード６１の両端に発生する逆回復サージ電圧Ｖｒｒｐは、低くなる（図８参照）。その理由は、多数キャリアデバイスであるダイオードが逆回復する際は、内部容量に充電される多数キャリアが放電されるだけであり、バイポーラデバイスのように、少数キャリアの掃き出しによる素子内在要素による電圧サージは発生しないからである。したがって、ダイオードに比較的小さな順方向電流が流れているときにスイッチング素子のターンオンにより発生する逆回復サージ電圧Ｖｒｒｐは、比較的低いので、スイッチング素子のターンオンの高速化が安全動作領域内で許される。つまり、順方向電流が比較的小さな領域では、スイッチング素子をターンオンする駆動能力を高くしてスイッチング素子のターンオンを高速化することで、ターンオン時のスイッチング時間の短縮化によりターンオン損失の増大を抑制できる。

また、スイッチング素子５１，５２が多数キャリアデバイスの場合、バイポーラデバイスのように、高速スイッチングでの伝導度変調の不十分による順回復損失が発生しない。そのため、スイッチング素子５１，５２のターンオンを高速化することで、ターンオン損失の増大を抑制できる。

主回路素子４１又は主回路素子４２に流れる主回路電流は、ダイオード６１もしくはダイオード６２に流れる順方向電流、又は、スイッチング素子５１もしくはスイッチング素子５２に流れる主電流に対応する。スイッチング素子に流れる主電流とは、スイッチング素子のドレインＤとソースＳとの間に流れる電流を表す。そこで、制御回路８０は、主回路素子４１又は主回路素子４２に流れる主回路電流が小さくなるほど、ゲート駆動回路７１，７２が主回路素子４１，４２のスイッチング素子５１，５２をターンオンする駆動能力を高く制御する。これにより、図１０における"本案"のように、スイッチング素子５１，５２にターンオン時に発生するターンオン損失Ｅｏｎとダイオード６１，６２の逆回復損失Ｅｒｒとが低減する。

図１０は、主回路素子に流れる主回路電流に対して発生するターンオン損失及び逆回復損失を例示する図である。図１０において、"従来"は、主回路素子に流れる主回路電流が小さくなるほど、主回路素子のスイッチング素子をターンオンする駆動能力を低くする場合を示す。図１０において、"駆動能力固定"は、主回路素子に流れる主回路電流の大きさにかかわらず、主回路素子のスイッチング素子をターンオンする駆動能力を固定する場合を示す。"本案"は、主回路素子に流れる主回路電流が小さくなるほど、主回路素子のスイッチング素子をターンオンする駆動能力を高くする場合を示す。図１０によれば、"本案"は、"従来"及び"駆動能力固定"に比べて、ターンオン損失Ｅｏｎと逆回復損失Ｅｒｒとが低減する。

図２に示す例では、主回路素子４１又は主回路素子４２に流れる主回路電流の電流値Ｉｓは、コイル９０に流れる電流（コイル電流）の電流値Ｉと略等しいので、電流センサ９２により検出可能である。

例えば、図３の駆動特性に従って、制御回路８０は、電流センサ９２により検出された電流値Ｉが小さくなるほど、スイッチング素子５１，５２のそれぞれのゲートに接続される駆動抵抗の抵抗値Ｒｇｏｎを小さくするようにゲート駆動回路７１，７２に指令する。これにより、主回路電流の電流値Ｉｓが小さくなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオンする駆動能力が高くなるので、スイッチング素子５１，５２のターンオン損失とダイオード６１，６２の逆回復損失とが低減する。抵抗値Ｒｇｏｎを有する駆動抵抗は、例えば、スイッチング素子のゲートと高電源電圧部Ｖｃｃ（又は、Ｖｄｄ）との間に直列に挿入される。

あるいは、図３の駆動特性に従って、制御回路８０は、電流センサ９２により検出された電流値Ｉが小さくなるほど、スイッチング素子５１，５２のそれぞれのゲートに流す駆動電流の電流値Ｉｇｏｎを大きくするようにゲート駆動回路７１，７２に指令する。これにより、主回路電流の電流値Ｉｓが小さくなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオンする駆動能力が高くなるので、スイッチング素子５１，５２のターンオン損失とダイオード６１，６２の逆回復損失とが低減する。電流値Ｉｇｏｎの駆動電流を流す電流源は、例えば、スイッチング素子のゲートと高電源電圧部Ｖｃｃ（又は、Ｖｄｄ）との間に直列に挿入される。

また、温度低下に応じて、多数キャリアデバイスを有する主回路素子（スイッチング素子とダイオードとの逆並列接続ペア）の内部容量が小さくなるので、逆回復サージ電圧Ｖｒｒｐは、低くなる（図８参照）。そのため、比較的低い温度領域では、スイッチング素子のターンオンの高速化が安全動作領域内で許される。

そこで、制御回路８０は、主回路素子４１又は主回路素子４２の温度が高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオンする駆動能力を低く制御する。これにより、図１１における"本案"のように、スイッチング素子５１，５２にターンオン時に発生するターンオン損失Ｅｏｎとダイオード６１，６２の逆回復損失Ｅｒｒとが低減する。

図１１は、主回路素子の温度に対して発生する損失（ターンオフ損失、ターンオン損失及び逆回復損失）を例示する図である。図１１において、"Ｅｏｎ，Ｅｒｒ（駆動能力固定）"は、主回路素子の温度にかかわらず、主回路素子のスイッチング素子をターンオンする駆動能力を固定する場合を示す。"Ｅｏｎ，Ｅｒｒ（本案）"は、主回路素子の温度が高くなるほど、主回路素子のスイッチング素子をターンオンする駆動能力を低くする場合を示す。図１１によれば、"本案"は、"駆動能力固定"に比べて、ターンオン損失Ｅｏｎと逆回復損失Ｅｒｒとが低減する。

主回路素子４１又は主回路素子４２の温度Ｔは、例えば図２に示すように、温度センサ９３により取得可能である。温度センサ９３は、例えば、主回路素子のオンチップ抵抗の抵抗値の変化により、温度を検出する。

例えば、図４の駆動特性に従って、制御回路８０は、温度センサ９３により検出された温度Ｔが高くなるほど、スイッチング素子５１，５２のそれぞれのゲートに接続される駆動抵抗の抵抗値Ｒｇｏｎを大きくするようにゲート駆動回路７１，７２に指令する。これにより、温度Ｔが高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオンする駆動能力が低くなるので、スイッチング素子５１，５２のターンオン損失とダイオード６１，６２の逆回復損失とが低減する。

あるいは、図４の駆動特性に従って、制御回路８０は、温度センサ９３により検出された温度Ｔが高くなるほど、スイッチング素子５１，５２のそれぞれのゲートに流す駆動電流の電流値Ｉｇｏｎを小さくするようにゲート駆動回路７１，７２に指令する。これにより、温度Ｔが高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオンする駆動能力が低くなるので、スイッチング素子５１，５２のターンオン損失とダイオード６１，６２の逆回復損失とが低減する。

また、多数キャリアデバイスを有する主回路素子は、その主回路素子に流れる主回路電流が大きくなるほどターンオフ時のサージ電圧が高くなり、温度が高いほどターンオフ時のサージ電圧が低くなる特性（図９参照）を有する。高温になるほどオフサージ電圧Ｖｄｓｐが低下するのは、高温でキャリアの移動度が低下することにより、スイッチング時間が増大し、主回路電流の時間変化率ｄｉ／ｄｔが小さくなり、寄生インダクタンスによるオフサージ電圧が低下するからである。

そこで、制御回路８０は、主回路素子４１又は主回路素子４２の温度が高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオフする駆動能力を高く制御する。これにより、ターンオフ時間が短縮するので、図１１における"本案"のように、スイッチング素子５１，５２にターンオフ時に発生するターンオフ損失Ｅｏｆｆが低減する。

図１１において、"Ｅｏｆｆ（駆動能力固定）"は、主回路素子の温度にかかわらず、主回路素子のスイッチング素子をターンオフする駆動能力を固定する場合を示す。"Ｅｏｆｆ（本案）"は、主回路素子の温度が高くなるほど、主回路素子のスイッチング素子をターンオフする駆動能力を高くする場合を示す。図１１によれば、"本案"は、"駆動能力固定"に比べて、ターンオフ損失Ｅｏｆｆが低減する。

例えば、図５の駆動特性に従って、制御回路８０は、温度センサ９３により検出された温度Ｔが高くなるほど、スイッチング素子５１，５２のそれぞれのゲートに接続される駆動抵抗の抵抗値Ｒｇｏｆｆを小さくするようにゲート駆動回路７１，７２に指令する。これにより、温度Ｔが高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオフする駆動能力が高くなるので、スイッチング素子５１，５２のターンオフ損失が低減する。抵抗値Ｒｇｏｆｆを有する駆動抵抗は、例えば、スイッチング素子のゲートと低電源電圧部－Ｖｃｃ（又は、－Ｖｄｄ）との間に直列に挿入される。

あるいは、図５の駆動特性に従って、制御回路８０は、温度センサ９３により検出された温度Ｔが高くなるほど、スイッチング素子５１，５２のそれぞれのゲートに流す駆動電流の電流値Ｉｇｏｆｆを大きくするようにゲート駆動回路７１，７２に指令する。これにより、温度Ｔが高くなるほど、ゲート駆動回路７１，７２がスイッチング素子５１，５２をターンオフする駆動能力が高くなるので、スイッチング素子５１，５２のターンオフ損失が低減する。電流値Ｉｇｏｆｆの駆動電流を流す電流源は、例えば、スイッチング素子のゲートと低電源電圧部－Ｖｃｃ（又は、－Ｖｄｄ）との間に直列に挿入される。

次に、ゲート駆動回路７１，７２の各構成例について説明する。ゲート駆動回路７１，７２は、互いに同じ構成を有する。

図６は、可変駆動能力を持つゲート駆動回路の第１の構成例を示す図であり、電圧駆動タイプの回路例を示す。図６のゲート駆動回路７０Ａは、多数キャリアデバイスを有する主回路素子のゲートを駆動する駆動部７９と、当該主回路素子に流れる主回路電流の電流値Ｉに応じて、駆動部７９が当該主回路素子をターンオン又はターンオフする駆動能力を変更する駆動能力変更部７８とを有する。

駆動部７９は、ハイサイドスイッチ７３及びローサイドスイッチ７４を有し、駆動能力変更部７８は、可変駆動抵抗７６，７７を有する。中点７５には、主回路素子のスイッチング素子のゲートが接続される。抵抗値Ｒｇｏｎが変化する可変駆動抵抗７６及びハイサイドスイッチ７３は、中点７５と高電源電圧部Ｖｃｃ（又は、Ｖｄｄ）との間に直列に挿入される。抵抗値Ｒｇｏｆｆが変化する可変駆動抵抗７７及びローサイドスイッチ７４は、中点７５と低電源電圧部－Ｖｃｃ（又は、－Ｖｄｄ）との間に直列に挿入される。

ハイサイドスイッチ７３及びローサイドスイッチ７４は、互いに逆相でスイッチングするように、制御回路８０からの制御指令（主回路素子におけるスイッチング素子をオン又はオフさせる制御指令）に従って、オン又はオフする。

可変駆動抵抗７６，７７は、それぞれ、デジタル式の可変抵抗などの公知の構成でもよいし、図１２に示すような構成でもよい。図１２は、可変駆動抵抗の構成例を示す図である。図１２に示す可変駆動抵抗は、固定抵抗ＲとパワースイッチＳＷとの直列接続回路を複数並列に接続された構成を有する。図１２に示す構成は、図６の中点７５に対して、ハイサイドの駆動段及びローサイドの駆動段のそれぞれに、適用できる。パワースイッチＳＷは、図６のハイサイドスイッチ７３又はローサイドスイッチ７４と兼用される。図１２の構成によれば、比較的大容量の主回路素子を駆動する場合、主回路素子のゲートに流れる電流を複数の固定抵抗Ｒで分割できるので、ゲート駆動回路の発熱抑制と小型化が可能となる。

図７は、可変駆動能力を持つゲート駆動回路の第２の構成例を示す図であり、電流駆動タイプの回路例を示す。図７のゲート駆動回路７０Ｂは、多数キャリアデバイスを有する主回路素子のゲートを駆動する駆動部７９と、当該主回路素子に流れる主回路電流の電流値Ｉに応じて、駆動部７９が当該主回路素子をターンオン又はターンオフする駆動能力を変更する駆動能力変更部８８とを有する。

駆動部７９は、ハイサイドスイッチ７３及びローサイドスイッチ７４を有し、駆動能力変更部８８は、可変電流源８６，８７を有する。電流値Ｉｇｏｎが変化する可変電流源８６及びハイサイドスイッチ７３は、中点７５と高電源電圧部Ｖｃｃ（又は、Ｖｄｄ）との間に直列に挿入される。電流値Ｉｇｏｆｆが変化する可変電流源８７及びローサイドスイッチ７４は、中点７５と低電源電圧部－Ｖｃｃ（又は、－Ｖｄｄ）との間に直列に挿入される。

可変電流源８６，８７は、それぞれ、公知の構成でもよいし、図１３に示すような構成でもよい。図１３は、可変電流源の構成例を示す図である。図１３に示す可変電流源は、トランジスタ１１１，１１４及び抵抗１１２，１１３を有する。図１３に示す構成は、図７の中点７５に対してハイサイドの駆動段に適用でき、ローサイドの駆動段に適用する場合には、その構成を上下反転させればよい。トランジスタ１１１は、図７のハイサイドスイッチ７３又はローサイドスイッチ７４と兼用される。トランジスタ１１１のゲート－ソース間の電圧Ｖｇｓが、制御回路８０からの制御指令（主回路素子におけるスイッチング素子をオン又はオフさせる制御指令）に従って制御される。トランジスタ１１１の電圧Ｖｇｓの調整によりトランジスタ１１４のベース電流を調整できるので、電流値Ｉｇｏｎ又は電流値Ｉｇｏｆｆを変更できる。

以上、ゲート駆動回路、駆動装置、半導体装置及びゲート駆動方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、本開示に係る半導体装置は、直流を直流に変換するＤＣ－ＤＣコンバータに限られず、一つ又は複数の駆動装置２０１（図２参照）を使用することによって、他の形態の半導体装置にも適用できる。そのような半導体装置の具体例として、直流を交流に変換するインバータ、入力電圧を昇圧して出力する昇圧コンバータ、入力電圧を降圧して出力する降圧コンバータ、入力電圧を昇圧又は降圧して出力する昇降圧コンバータなどがある。

また、例えば、主回路素子は、ダイオードが逆並列に接続されたスイッチング素子に限らず、他の形態でもよく、例えばサイリスタでもよい。

４１，４２ 主回路素子
５１，５２ スイッチング素子
６１，６２ ダイオード
７１，７２ ゲート駆動回路
７８，８８ 駆動能力変更部
７９ 駆動部
８０ 制御回路
９２ 電流センサ
９３ 温度センサ
１００ スイッチング電源装置
１０１ 半導体装置
２０１ 駆動装置

Claims (13)

1. 直列に接続され、多数キャリアデバイスを有する主回路素子と、
   直列に接続された前記主回路素子の各々のゲートを駆動する駆動部と、
   前記主回路素子に流れる主回路電流が小さくなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を高くする駆動能力変更部とを備え、
   前記駆動部は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
   前記駆動能力変更部は、前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を低くし、
   前記駆動能力変更部は、前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオフする駆動能力を高くする、駆動装置。
2. 前記駆動能力変更部は、
   前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を低くするよう、前記ゲートに流す駆動電流の電流値を小さくする第１可変電流源と、
   前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオフする駆動能力を高くするよう、前記ゲートに流す駆動電流の電流値を大きくする第２可変電流源と、を有する、
   請求項１に記載の駆動装置。
3. 前記第１可変電流源は、前記ハイサイドスイッチを前記駆動部と兼用する、
   前記第２可変電流源は、前記ローサイドスイッチを前記駆動部と兼用する、請求項２に記載の駆動装置。
4. 前記第１可変電流源は、前記ハイサイドスイッチに印加される電圧調整により、前記ゲートに流す駆動電流の電流値を変更し、
   前記第２可変電流源は、前記ローサイドスイッチに印加される電圧調整により、前記ゲートに流す駆動電流の電流値を変更する、請求項３に記載の駆動装置。
5. 前記第１可変電流源は、第１トランジスタに印加される電圧調整により第２トランジスタのベース電流を調整することで、前記ゲートに流す駆動電流の電流値を変更し、
   前記第２可変電流源は、第３トランジスタに印加される電圧調整により第４トランジスタのベース電流を調整することで、前記ゲートに流す駆動電流の電流値を変更する、請求項４に記載の駆動装置。
6. 前記ハイサイドスイッチ及び前記第１可変電流源は、前記ゲートが接続される中点と高電源電圧部との間に直列に挿入され、
   前記ローサイドスイッチ及び前記第２可変電流源は、前記中点と低電源電圧部との間に直列に挿入された、請求項２に記載の駆動装置。
7. 前記駆動能力変更部は、前記主回路素子のゲートに接続する駆動抵抗、又は、前記主回路素子のゲートに駆動電流を流す電流源を有し、
   前記駆動能力変更部は、前記駆動抵抗の抵抗値を小さく、又は、前記駆動電流の電流値を大きくして、前記駆動部が前記主回路素子をターンオン又はターンオフする駆動能力を高くする、請求項１から６のいずれか一項に記載の駆動装置。
8. 前記主回路素子は、スイッチング素子と、前記スイッチング素子に逆並列に接続されるダイオードとを有し、
   前記スイッチング素子及び前記ダイオードは、多数キャリアデバイスである、請求項１から７のいずれか一項に記載の駆動装置。
9. 前記主回路素子は、多数キャリアデバイスであるスイッチング素子を有し、
   前記スイッチング素子は、ＭＯＳＦＥＴ、ＪＦＥＴ、ＳＩＴ、ＨＦＥＴ、又は、ＭＯＳゲートを有する縦型デバイスである、請求項１から７のいずれか一項に記載の駆動装置。
10. 前記主回路素子は、多数キャリアデバイスであるダイオードを有し、
    前記ダイオードは、ショットキーバリア接合を有する、請求項１から７のいずれか一項に駆動装置。
11. 前記多数キャリアデバイスは、ワイドバンドギャップ半導体を含む素子である、請求項１から１０のいずれか一項に記載の駆動装置。
12. 直列に接続され、多数キャリアデバイスを有する主回路素子と、
    直列に接続された前記主回路素子の各々のゲートを駆動するゲート駆動回路と、
    前記主回路素子に流れる主回路電流が小さくなるほど、前記ゲート駆動回路が前記主回路素子をターンオンする駆動能力を高く制御する制御回路とを備え、
    前記ゲート駆動回路は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
    前記制御回路は、前記主回路素子の温度が高くなるほど、前記ゲート駆動回路が前記主回路素子をターンオンする駆動能力を低くし、
    前記制御回路は、前記主回路素子の温度が高くなるほど、前記ゲート駆動回路が前記主回路素子をターンオフする駆動能力を高くする、半導体装置。
13. 直列に接続され、多数キャリアデバイスを有する主回路素子の各々のゲートを駆動部により駆動するゲート駆動方法であって、前記主回路素子に流れる主回路電流が小さくなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を高くする、ゲート駆動方法であり、
    前記駆動部は、逆位相でスイッチングするハイサイドスイッチ及びローサイドスイッチを有し、
    前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオンする駆動能力を低くし、
    前記主回路素子の温度が高くなるほど、前記駆動部が前記主回路素子をターンオフする駆動能力を高くする、ゲート駆動方法。

Images