JP2007221863A - ゲート駆動回路 - Google Patents

Abstract

【課題】アクティブゲート駆動技術によるサージ電圧抑制を行いながら、素子損失の増大を抑制するゲート駆動回路を提供する。
【解決手段】電力用スイッチング素子９の主電極間に印加される電圧を検出する主電圧検出手段４a, 4bと、主電圧検出手段によって検出される電圧に応じて電力用スイッチング素子のゲート電極に電流を注入する制御電流源６と、電力用スイッチング素子の主電極間に流れる主電流を検出する主電流検出手段１４と、主電流検出手段によって検出される主電流に応じて制御電流源の電流を調整する調整手段12, 2とを備える。
【選択図】図１

Description

本発明は、電力用スイッチング素子を駆動するゲート駆動回路に関する。

電力用スイッチング素子を応用した電力変換器は、スイッチング素子の大容量化・高速化に伴い、その応用範囲を着実に広げている。このような電力用スイッチング素子において、特に、最近応用分野を伸ばしてきたのがＭＯＳゲート型のスイッチング素子であるＩＧＢＴやＭＯＳＦＥＴである。

ＩＧＢＴやＭＯＳＦＥＴは、オン・オフ状態を自己継続しないノンラッチング型のスイッチング素子であり、サイリスタ等のラッチング型のスイッチング素子に比べて、ゲート駆動による高い制御性が可能な点が大きな利点である。このノンラッチング型のスイッチング素子は、ターンオン・ターンオフのスイッチング過渡期においても、ゲート制御によってサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを自在に制御したりすることが可能になる。

こうしたノンラッチング型スイッチング素子の特徴を生かした応用例として、アクティブゲート駆動技術による多直列高圧変換器がある。多直列高圧変換器では、限られた耐圧の素子を多数個直列に接続することで、電力系統などの高電圧用途に用いることが可能な、高圧変換器を実現するものである。多直列変換器では、直列に接続された多数個の素子間における、わずかなスイッチングタイミングのずれによって、大きな電圧分担のばらつきが生じるという問題がある。これに対する対応策が、アクティブゲート駆動技術である（例えば、特許文献１参照）。

従来からあるアクティブゲート駆動技術によるゲート駆動回路としては、例えば図５に示すようなものがある。スイッチング素子９の制御入力端子であるゲート電極は、ゲート抵抗３を介して電圧増幅器５に接続されているとともに、制御電流源６の出力にも接続されている。制御電流源６の入力は電圧増幅器２の出力に接続され、電圧増幅器２の入力には、分圧用の抵抗４ａ、および４ｂによって分圧されたスイッチング素子９のコレクタ・エミッタ間電圧が印加されている。通常動作の状態では、電圧増幅器５を介して印加されるゲート信号に従ってスイッチング素子９がオン・オフ動作を行なうが、スイッチング素子９のターンオフ時にサージ電圧が発生した場合には、制御電流源６よりの出力電流が増大する。制御電流源６よりスイッチング素子９のゲート端子に流入する電流によってスイッチング素子９のゲート電圧が上昇し、これによってスイッチング素子９のコレクタ電流は増大し、結果として、スイッチング素子９のコレクタ電圧が下降する。このような動作によって、スイッチング素子９のサージ電圧を抑制するものである。
特開２００５−８６９４０号公報

特許文献1に記載の発明においては、スイッチング素子の主電圧Vceをゲート駆動回路においてフィードバック制御することで、サージ電圧の発生を抑制するものである。こうした方式の場合、スイッチング素子以外にはなんらの主回路素子も要しないという点では、回路構成が簡素となる利点があるが、一方、スイッチング素子が損失のすべてを分担しなければならないために、素子損失が増大するという問題がある。

この問題を、以下図６および図７を参照しながら、詳細に説明する。

図６において、期間T1でコレクタ電流Icがわずかに下がり始める。コレクタ電圧はコレクタ電流の時間微分値に比例して上昇するので、期間T1において、コレクタ電圧は急速に上昇する。コレクタ電圧Vceがある一定の値に達すると、ピークサージ電圧を抑制するアクティブゲート駆動回路が動作を開始し、コレクタ電圧を一定の値に抑えるように制御が働く。この期間が期間T2である。コレクタ電圧が一定だから、コレクタ電流の時間微分値もまた一定の値となるので、コレクタ電流は直線状に降下する。コレクタ電流がほぼ０になったときに、期間T2は終了し、期間T3ではコレクタ電流はほぼ０で、コレクタ電圧は急激に電源電圧Vdcに収束する。

一方、図７に示すのは、アクティブゲートを用いない場合の、コレクタ電流およびコレクタ・エミッタ間電圧の波形である。図６の期間T２がなくなり、期間T１でコレクタ電流Icが下がるにつれて、コレクタ・エミッタ間電圧VceはIcの時間微分値に比例して上昇し、ピークを迎えた後に、コレクタ電流Icがほぼ０に達すると急速に下降して、電源電圧Vdcにほぼ等しい値となって、期間T３に移行する。

アクティブゲート駆動を用いない場合には、コレクタ・エミッタ間電圧Vceを抑える回路要素も制御回路も存在しないために、主回路のインダクタンス分が大きい場合などには、図７の期間T１の間の、コレクタ・エミッタ間電圧が許容される最大値を超えてスイッチング素子が破壊されてしまう。アクティブゲート駆動を適用する目的は、このピーク電圧を制御によって抑えることで、スイッチング素子の破壊を防止することである。

アクティブゲート駆動技術によってピークサージ電圧を抑制する場合には、スイッチング素子のターンオフ時にサージ電圧を抑制している期間について、余分の損失が発生する。図６における、期間T２がそれである。期間T２では、コレクタ電圧を一定の値にクランプするようにアクティブゲート駆動回路が作動している。ターンオフ時のコレクタ電圧は、コレクタ電流Icの時間微分値であるdIc/dtに比例するので、期間T２ではdIc/dt、すなわちコレクタ電流Icの傾きが一定の値となる。この期間T2におけるコレクタ・エミッタ間電圧をVcep1とし、直流電源電圧をVdc、主回路の寄生インダクタンス成分をLsとすれば、

という関係が成り立つのである。そのため、期間T２における素子の損失をE2とすれば、期間T２の時間幅をt2、コレクタ電流の最大値をIcp1として、テイル電流が十分小さいと仮定すれば、

すなわち、期間T２における素子の損失は、コレクタ電流の最大値Icp1の2乗に比例するとともに、ターンオフ期間のコレクタ・エミッタ間電圧Vcep1が電源電圧Vdcに近づくほど飛躍的に増大するものである。

本発明は、上記に鑑みてなされたもので、アクティブゲート駆動技術によるサージ電圧抑制を行いながら、素子損失の増大を抑制するゲート駆動回路を提供することを課題とする。

本発明に係るゲート駆動回路は、上記課題を解決するために、請求項１記載の発明は、電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、前記主電圧検出手段によって検出される電圧に応じて前記電力用スイッチング素子のゲート電極に電流を注入する制御電流源と、前記電力用スイッチング素子の前記主電極間に流れる主電流を検出する主電流検出手段と、前記主電流検出手段によって検出される主電流に応じて前記制御電流源の電流を調整する調整手段とを備えることを特徴とする。

請求項２記載の発明は、前記電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、前記主電圧検出手段によって検出される電圧に応じて前記ゲート電極に電流を注入する制御電流源と、前記電力用スイッチング素子の前記ゲート電極の電圧を検出するゲート電圧検出手段と、前記ゲート電圧検出手段によって検出される前記ゲート電極の電圧に応じて、前記制御電流源の電流を調整する調整手段とを備えることを特徴とする。

請求項３記載の発明は、前記電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、前記主電圧検出手段によって検出される電圧に応じて前記ゲート電極に電流を注入する制御電流源と、前記電力用スイッチング素子の前記ゲート電極に接続されたゲート抵抗と、前記ゲート抵抗に流れるゲート電流を検出するゲート電流検出手段と、前記ゲート電流検出手段によって検出される前記ゲート電流に応じて前記制御電流源の電流を調整する調整手段とを備えることを特徴とする。

請求項４記載の発明は、請求項１において、前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電流検出手段で検出された電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする。

請求項５記載の発明は、請求項２において、前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電圧検出手段で検出された電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする。

請求項６記載の発明は、請求項３において、前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電流検出手段で検出された電流に比例した電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする。

請求項７記載の発明は、請求項４乃至６のいずれか１項において、前記調整手段は、前記電力用スイッチング素子のオン・オフに応じて前記主電流検出手段の出力を追随又は保持し、前記演算手段の反転入力端子に出力する出力追随保持手段を備えることを特徴とする。

本発明の請求項１乃至６記載の発明によれば、アクティブゲート駆動技術を適用することでスイッチング素子に印加されるサージ電圧を抑制することができるとともに、調整手段がスイッチング素子の主電極間に流れる主電流に応じて制御電流源の電流を調整するので、調整された電流に応じてサージ電圧の抑制値を可変できる。これにより、アクティブゲート駆動技術の適用にもかかわらずスイッチング素子の損失増大を抑制することができる。

本発明の請求項７記載の発明によれば、上述した請求項１乃至６記載の発明の効果に加え、出力追随保持手段がターンオフ過渡期間であってもターンオフ直前の時点での主電流の大きさを保持するので、保持された主電流の値に応じてアクティブゲートの動作レベルを調整することが可能になる。これにより安定したアクティブゲート動作が可能となる。

以下、本発明ゲート駆動回路の実施の形態を、図面に基づいて詳細に説明する。

図１は、本発明の実施例１を示す図である。なお、図１および後述の各実施の形態を示す図において、図５における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。まず、本実施の形態の構成を説明すると、本実施の形態では、ゲート駆動回路１１aはスイッチング素子９を駆動する。ゲート駆動回路１１aは、図５の構成に加えて、電圧増幅器１３と加算器１２と電流検出器１４とを有している。

電流検出器１４は、本発明の主電流検出手段に対応し、スイッチング素子９のエミッタに一端が接続され、スイッチング素子９に流れるコレクタ電流を検出し、検出した電流に比例した電圧を電圧増幅器１３に出力する。電圧増幅器１３は、電流検出器１４からの検出した電流に比例した電圧を増幅して加算器１２の反転入力端子に出力する。

スイッチング素子９のコレクタと電流検出器１４の他端との間には、分圧用の抵抗４aと抵抗４bとが直列に接続されている。直列に接続された抵抗４aと抵抗4bとは、本発明の主電圧検出手段に対応し、スイッチング素子９のコレクタ・エミッタ間電圧Vceを検出し、検出された電圧Vceを抵抗4aと抵抗4bとで分圧して加算器１２の非反転入力端子に出力する。

加算器１２は、本発明の調整手段に対応し、抵抗4aと抵抗4bとで分圧された電圧Vceから、電圧増幅器１３からの電圧を減算し、得られた差電圧を電圧増幅器２に出力する。電圧増幅器２は、加算器１２からの差電圧を増幅して制御電流源６に出力する。制御電流源６は、電圧増幅器２で増幅された差電圧に応じて電流量を調整し、スイッチング素子９のゲート端子に流す。

次に、上述のように構成された本実施の形態の作用を説明する。電流検出器１４の出力電圧はスイッチング素子９のコレクタ電流に比例している。そのため、スイッチング素子９のコレクタ電流が大きいほど、電圧増幅器１３の出力電圧も高くなり、これにより、加算器１２の作用によって、同じ分圧出力に対して、電圧増幅器２の出力は、コレクタ電流が大きいほど小さくなる。逆に言えば、制御電流源６が同一の電流をスイッチング素子９のゲートに流し込むためには、コレクタ電流が大きいほど、コレクタ・エミッタ間電圧が大きい必要があることになる。

すなわち、コレクタ電流が大きくなるほど、アクティブゲート駆動回路によって決まるコレクタ電圧のクランプレベルが大きくなるものである。

したがって、本実施の形態においては、コレクタ電流が図６のIcp2のように高い値を示す場合には、コレクタ電圧もVcep2のように高い値を示すような回路構成がとられているため、(2)式からVcep2とVdcの差が大きくなることによって、素子における損失を抑制することが可能となる。

従来技術のままでは、図６において、ターンオフ時のコレクタ電流がIcp1であってもIcp2であっても、コレクタ電圧のピーク値はVcep1のままであり、コレクタ電流が増大した場合に損失が増大していたが、これをコレクタ電圧のピーク値をコレクタ電流が増大するに連れて、Vcep１からVcep2と増大させることによって、素子の損失増大を抑制するものである。

上述のとおり、本発明の実施例１の形態に係るゲート駆動回路によれば、アクティブゲート駆動回路によるサージ電圧抑制機能を持たせながら、同時に、コレクタ電流が大きくなるほどコレクタ電圧のクランプレベルが上昇し、これによって素子損失の増大を抑制することができる。

図２に、本発明の実施例２に係るゲート駆動回路の構成を示す。実施例１の構成では、スイッチング素子９のコレクタ電流を電流検出器１４によって直接検出している。しかしながら、電流検出器はしばしば高価で大きなサイズを占めることがある。図２に示す本発明の実施例2に係るゲート駆動回路の構成では、電流検出器１４に代えて、スイッチング素子９のゲート電圧によって、コレクタ電流を間接的に検出するものである。

スイッチング素子９のゲート電極は電圧増幅器１３の入力に接続し、本発明のゲート電圧検出手段に対応している。これによって、電圧増幅器１３がスイッチング素子９のゲート電圧を増幅し、加算器１２の反転入力端子に出力する。

本実施の形態の作用を以下に説明する。スイッチング素子９のゲート電圧は、ターンオフ過渡期においては、コレクタ電流に比例して大きくなる。より厳密には、ゲート電圧に対してコレクタ電流は２乗カーブを描く。したがって、図２において、ターンオフ過渡期には、コレクタ電流が大きいほど、ゲート駆動回路１１b内部の電圧増幅器１３の入出力電圧は高くなり、これによって加算器１２の出力電圧は、抵抗４a,4bによって構成される分圧器の出力が同一であっても、より低くなることになる。すなわち、同じコレクタ・エミッタ間電圧に対して、コレクタ電流が大きいほど、制御電流源６の入力電圧は低くなることになる。これは、コレクタ電流が大きくなるほど、アクティブゲート駆動回路によって決まるコレクタ電圧のクランプレベルが大きくなることを意味する。

上述のとおり、実施例２の形態に係るゲート駆動回路によれば、高価な電流検出器によらず、アクティブゲート駆動回路によるサージ電圧抑制機能を持たせながら、同時に、コレクタ電流が大きくなるほどコレクタ電圧のクランプレベルが上昇し、これによって素子損失の増大を抑制することができる。

実施例２の形態に係るゲート駆動回路では、スイッチング素子９のコレクタ電流を、ゲート電圧で間接的に検出していた。しかしながら、ゲート電圧は多くの大電力用素子では＋１５Ｖ〜−１５Ｖの比較的広い範囲の値をとるため、その検出のためにはやや煩雑な電子回路を要することがある。これに対して、図３に示す本発明の実施例３の形態に係るゲート駆動回路では、ゲート電圧を直接用いず、ゲート抵抗に流れる電流を基にしている。

電流検出器１５は、本発明のゲート電流検出手段に対応し、一端がゲート抵抗３を介してスイッチング素子９のゲート端子に接続され、他端が電圧増幅器5の出力端子に接続されている。これにより、検出されたゲート電流の電流値に比例した電圧を電圧増幅器１３に出力する。電圧増幅器１３は、電流検出器１５からの検出した電流に比例した電圧を増幅して加算器１２の反転入力端子に出力する。

本実施の形態の作用を以下に説明する。スイッチング素子９をターンオフさせる過程において、ゲート抵抗３を流れる電流が大きいほど加算器12の反転入力の電圧は高くなり、制御電流源６の入力電圧は低くなる。ターンオフ時は、電圧増幅器５の出力電圧はマイナス側の最小値となるから、スイッチング素子９のゲート電圧が高いほど、ゲート抵抗３を流れる電流は大きい。したがって、スイッチング素子９のコレクタ電流が大きいほど、ゲート電圧は高く、ゲート抵抗３を流れる電流も大きくなり、これによって制御電流源６の出力電流は小さくなる。すなわち、コレクタ電流が大きくなるほど、アクティブゲート駆動回路によって決まるコレクタ電圧のクランプレベルが大きくなるものである。

上述のとおり、実施例３の形態に係るゲート駆動回路によれば、ゲート電圧検出回路によらずに、アクティブゲート駆動回路によるサージ電圧抑制機能を持たせながら、同時に、コレクタ電流が大きくなるほどコレクタ電圧のクランプレベルが上昇し、これによって素子損失の増大を抑制することができる。

図４に、本発明の実施例４に係るゲート駆動回路の構成を示す。上述した実施の形態では、検出されたスイッチング素子９のコレクタ電流を直接、加算器12に入力している。ところが、コレクタ電流をフィードバックする目的は、スイッチング素子９のターンオフ直前の時点での電流の大きさに応じてアクティブゲートの動作レベルを調整することにある。このため、ターンオフ過渡期間でのコレクタ電流の値ではなく、それ以前の電流の値によって動作レベルを調整するほうが、アクティブゲート動作を安定させることができる。

そこで、図４に示す本発明の実施例４の形態に係るゲート駆動回路１１dでは、トラックホールドアンプ１６を使用している。トラックホールドアンプ１６は、本発明の出力追随保持手段に対応し、ゲート抵抗３を介してスイッチング素子９のゲート電極に接続することによって、スイッチング素子９のオン・オフ信号を監視する。電流検出器14は検出したコレクタ電流に比例した電圧をトラックホールドアンプ16の入力端子に出力する。トラックホールドアンプ１６は、スイッチング素子９のオン・オフ信号に応じて電流検出器１４の出力した電圧を追随又は保持して、加算器12の反転入力端子に出力する。

本実施の形態の作用を以下に説明する。トラックホールドアンプ16は、電圧増幅器5の出力電圧に応じて、スイッチング素子９にオン信号が印加されている間はトラックモード（追随モード）で動作し、加算器12に電流検出器１４の出力電圧に比例した信号を供給する。スイッチング素子９にオフ信号が印加されると、トラックホールドアンプ16はホールドモード（保持モード）に移行し、加算器１２の入力電圧はオフ信号が印加された時点での電流検出器1４の出力電圧に比例した信号レベルを保持する。このようにしてスイッチング素子９のコレクタ電流が大きくなるほどコレクタ電圧のクランプレベルが上昇し、損失の増大を抑制できる。

上述のとおり、実施例４の形態に係るゲート駆動回路によれば、トラックホールドアンプ１６がターンオフ過渡期間であってもターンオフ直前の時点での主電流の大きさを保持するので、保持された主電流の値に応じてアクティブゲートの動作レベルを調整することが可能になる。これにより安定したアクティブゲート動作が可能となる。

これまで述べてきた本発明の実施例において、スイッチング素子としてはＩＧＢＴを例示したが、ＩＧＢＴに限らず電圧で制御されるノンラッチング型のスイッチング素子であれば、ＭＯＳＦＥＴなどにも同様に本発明が適用できることは言うまでもない。

本発明に係るゲート駆動回路は、電力変換回路に用いられる電力用スイッチング素子のゲート駆動に利用可能である。

本発明の実施例１の形態であるゲート駆動回路の回路図である。 本発明の実施例２の形態の回路図である。 本発明の実施例３の形態の回路図である。 本発明の実施例４の形態の回路図である。 従来のゲート駆動回路の回路図である。 従来のゲート駆動回路での素子損失を説明する説明図である。 従来のゲート駆動回路におけるアクティブゲート駆動を適用しない場合の素子損失を説明する説明図である。

符号の説明

１a、１b ゲート電源
２、５、１３ 電圧増幅器
３ ゲート抵抗
４a, ４b 分圧用の抵抗
６ 制御電流源
７ コンデンサ
８ ダイオード
９ 電力用スイッチング素子
10 フライホイールダイオード
11a, 11b, 11c, 11d ゲート駆動回路
12 加算器
14, 15 電流検出器
16 トラックホールドアンプ

Claims (7)

1. 電力用スイッチング素子のゲート電極を駆動するゲート駆動回路であって、
   前記電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、
   前記主電圧検出手段によって検出される電圧に応じて前記ゲート電極に電流を注入する制御電流源と、
   前記電力用スイッチング素子の前記主電極間に流れる主電流を検出する主電流検出手段と、
   前記主電流検出手段によって検出される主電流に応じて前記制御電流源の電流を調整する調整手段と、
   を備えることを特徴とするゲート駆動回路。
2. 電力用スイッチング素子のゲート電極を駆動するゲート駆動回路であって、
   前記電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、
   前記主電圧検出手段によって検出される電圧に応じて前記ゲート電極に電流を注入する制御電流源と、
   前記電力用スイッチング素子の前記ゲート電極の電圧を検出するゲート電圧検出手段と、
   前記ゲート電圧検出手段によって検出される前記ゲート電極の電圧に応じて、前記制御電流源の電流を調整する調整手段と、
   を備えることを特徴とするゲート駆動回路。
3. 電力用スイッチング素子のゲート電極を駆動するゲート駆動回路であって、
   前記電力用スイッチング素子の主電極間に印加される電圧を検出する主電圧検出手段と、
   前記主電圧検出手段によって検出される電圧に応じて前記ゲート電極に電流を注入する制御電流源と、
   前記電力用スイッチング素子の前記ゲート電極に接続されたゲート抵抗と、
   前記ゲート抵抗に流れるゲート電流を検出するゲート電流検出手段と、
   前記ゲート電流検出手段によって検出される前記ゲート電流に応じて前記制御電流源の電流を調整する調整手段と、
   を備えることを特徴とするゲート駆動回路。
4. 前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電流検出手段で検出された電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする請求項１記載のゲート駆動回路。
5. 前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電圧検出手段で検出された電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする請求項２記載のゲート駆動回路。
6. 前記調整手段は、前記主電圧検出手段で検出された電圧から前記ゲート電流検出手段で検出された電流に比例した電圧を減算して得られた差電圧を前記制御電流源に出力する演算手段を有することを特徴とする請求項３記載のゲート駆動回路。
7. 前記調整手段は、前記電力用スイッチング素子のオン・オフに応じて前記主電流検出手段の出力を追随又は保持し、前記演算手段の反転入力端子に出力する出力追随保持手段を備えることを特徴とする請求項４乃至６のいずれか１項記載のゲート駆動回路。

Images