JP5916908B1 - ゲート駆動回路 - Google Patents

Abstract

【課題】スイッチング損失や高周波ノイズ等を低減することができ、しかも、小型、且つ安価な構成のゲート駆動回路を提供する。【解決手段】この発明によるゲート駆動回路は、電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、前記ゲート抵抗の抵抗値と、前記インダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記充電時のミラー領域が終了するまでのゲート充電電荷量の値に等しくなるように設定されている。【選択図】図１

Description

この発明は、電圧駆動型の電力用半導体スイッチング素子を駆動するゲート駆動回路に関するものである。

ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電圧駆動型の電力用半導体スイッチング素子をスイッチングすると、スイッチング損失や、高周波ノイズが発生する。従来、電力用半導体スイッチング素子をスイッチングするときに発生するスイッチング損失や、高周波ノイズ等を低減するために、定電流駆動回路を用いてゲート電圧を緩やかに変化させるようにしたゲート駆動回路が提案されている。（例えば、特許文献１参照）。

特許第５２８９５６５号公報

しかしながら、前述の定電流駆動回路は、電力用半導体スイッチング素子のスイッチオン時、即ちゲート電荷量充電時と、スイッチオフ時、即ちゲート電荷量放電時とに、各々電流を増幅する必要があるため電流増幅器が必要である。例えば、特許文献1に開示された従来のゲート駆動回路では、ゲート電荷量充電用の電流増幅用ＭＯＳ―ＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)と、ゲート電荷量放電用の電流増幅用ＭＯＳＦＥＴを備える構成となっている。このように従来のゲート駆動回路は、電流増幅器が必要であり、素子数が多くなり、大型化すると共にコストアップとなるという課題を備えている。

この発明は、従来のゲート駆動回路に於ける前述の課題を解決するためになされたものであり、スイッチング損失や高周波ノイズ等を低減することができ、しかも、小型、且つ安価な構成のゲート駆動回路を提供することを目的とする。

この発明によるゲート駆動回路は、
電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、 前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とする。

又、この発明によるゲート駆動回路は、
電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、
前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とする。

更に、この発明によるゲート駆動回路は、
電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電する充電用ゲート抵抗と、前記充電用ゲート抵抗と直列に接続された充電用ゲートインダクタと、前記電力用半導体スイッチング素子のゲート電流を放電する放電用ゲート抵抗と、前記放電用ゲート抵抗と直列に接続された放電用ゲートインダクタとを備え、
前記充電用ゲート抵抗の抵抗値と、前記充電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定され、
前記放電用ゲート抵抗の抵抗値と、前記放電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とする。

この発明によるゲート駆動回路によれば、電流制御ゲート駆動回路は、電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、ゲート抵抗の抵抗値と、ゲートインダクタのインダクタンス値は、電力用半導体スイッチング素子のゲート充電時に、ゲート充電の充電電流が最大値に達するまでの電力用半導体スイッチング素子の充電電荷量の値が、電力用半導体スイッチング素子に於ける充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定されているので、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するための電流制御をインダクタの限流作用により行え、かつスイッチング損失を増加させない構成を、素子数の少ない小型・低コストで実現可能である。

又、この発明によるゲート駆動回路によれば、電流制御ゲート駆動回路は、電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、ゲート抵抗と直列に接続されたゲートインダクタとを備え、ゲート抵抗の抵抗値と、ゲートインダクタのインダクタンス値は、電力用半導体スイッチング素子のゲート放電時に、ゲート放電の放電電流が最大値に達するまでの電力用半導体スイッチング素子の放電電荷量の値が、電力用半導体スイッチング素子に於ける放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されているので、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するための電流制御をインダクタの限流作用により行え、かつスイッチング損失を増加させない構成を、素子数の少ない小型・低コストで実現可能である。

更に、この発明によるゲート駆動回路によれば、電流制御ゲート駆動回路は、電力用半導体スイッチング素子のゲート電流を充放電する充電用ゲート抵抗と、充電用ゲート抵抗と直列に接続された充電用ゲートインダクタと記電力用半導体スイッチング素子のゲート電流を放電する放電用ゲート抵抗と、放電用ゲート抵抗と直列に接続された放電用ゲートインダクタとを備え、充電用ゲート抵抗の抵抗値と、充電用ゲートインダクタのインダクタンス値は、電力用半導体スイッチング素子のゲート充電時に、ゲート充電の充電電流が最大値に達するまでの電力用半導体スイッチング素子の充電電荷量の値が、電力用半導体スイッチング素子に於けるゲート充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定され、放電用ゲート抵抗の抵抗値と、放電用ゲートインダクタのインダクタンス値は、電力用半導体スイッチング素子のゲート放電時に、ゲート放電の放電電流が最大値に達するまでの電力用半導体スイッチング素子の放電電荷量の値が、電力用半導体スイッチング素子に於けるゲート放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されているので、ゲート電荷量充電時とゲート電荷量放電時とで、夫々別のゲート電流で制御することができ、電力用半導体スイッチング素子のミラー領域が終了するまでの充電電荷量と電力用半導体スイッチング素子のミラー領域が終了するまでの放電電荷量が異なっていても夫々異なるゲート電流を設定することができ、電力用半導体スイッチング素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するための電流制御をインダクタの限流作用により行え、かつスイッチング損失を増加させない構成を、素子数の少ない小型・低コストで実現可能である。

この発明の実施の形態１によるゲート駆動回路とその周辺部の構成を示す回路図である。 この発明の実施の形態１によるゲート駆動回路に於ける、ゲート電流波形を示す説明図である。 この発明の実施の形態１によるゲート駆動回路を備えた電力用半導体スイッチング素子の特性を示す説明図である。 この発明の実施の形態２によるゲート駆動回路とその周辺部の構成を示す回路図である。

実施の形態１．
以下、この発明の実施の形態１によるゲート駆動回路について説明する。図1はこの発明の実施の形態１によるゲート駆動回路とその周辺部の構成を示す回路図である。この発明の実施の形態１によるゲート駆動回路は、図1に示すように、シリコン（以下、Ｓｉと称する）半導体から成るＩＧＢＴにより構成された電圧駆動型の電力用半導体スイッチング素子４のゲート端子に接続された電流制御ゲート駆動回路１０と、電圧源としての電力用半導体スイッチング素子制御回路５とにより構成されている。電力用半導体スイッチング素子４は、入力容量３を備えている。

電流制御ゲート駆動回路１０は、電力用半導体スイッチング素子４のターンオン時、及びターンオフ時に、ゲート電流を制限して電力用半導体スイッチング素子４のゲート電荷量を充電又は放電する。電圧源としての電力用半導体スイッチング素子制御回路５は、「−」端子の電位を基準としたスイッチングオン指令電圧、並びにスイッチングオフ指令電圧を、「＋」端子から電流制御ゲート駆動回路１０に出力する。

電流制御ゲート駆動回路１０は、図１に示すように、ゲート抵抗１と、ゲート抵抗１に直列に接続された充放電電流を限流するゲートインダクタ２とにより構成されている。ゲート抵抗１は、電力用半導体スイッチング素子４に内蔵されている入力抵抗を含む。ゲートインダクタ２は、電力用半導体スイッチング素子制御回路５とＩＧＢＴ４と間の配線インダクタンスを含む。電流制御ゲート駆動回路１０は、ゲート電荷量充放電電流を制御する機能を有する。

次に、この発明の実施の形態１によるゲート駆動回路の動作について説明する。電力用半導体スイッチング素子４をターンオンするとき、電流制御ゲート駆動回路１０には、電力用半導体スイッチング素子制御回路５からのオン指令電圧が入力される。オン指令電圧が電流制御ゲート駆動回路１０に入力されると、ゲート抵抗１、ゲートインダクタ２を介して、ゲート充電電流が流れ、電力用半導体スイッチング素子４のゲート電荷量を充電する。このとき、ゲート充電電流は、ゲートインダクタ２により限流される。これにより電力用半導体スイッチング素子４のゲート電圧は緩やかに変化し、高周波ノイズを低減することができる。

オン指令電圧が電流制御ゲート駆動回路１０に入力されてからある時間ｔに於けるゲート電流の電流値iは、ゲート抵抗１の抵抗値をＲ、ゲートインダクタ２のインダクタンス値をＬ、電力用半導体スイッチング素子４の入力容量の容量値をＣ、オン指令電圧の電圧値をＥとしたとき、下記の式（１）を用いて表される。式（１）に示すように、ゲートインダクタ２のインダクタンス値Ｌ、ゲート抵抗１の抵抗値Ｒ、容量値Ｃの、夫々の値の関係により、ゲート電流の電流値ｉは、振動型、非振動型、及び臨界型の３つのパターンに分けられる。

又、このときに充電されるゲート電荷量Ｑは、下記の式（２）で表される。

図２は、この発明の実施の形態１によるゲート駆動回路に於ける、ゲート電流波形を示す説明図である。図２に示すように、前述のゲート電流の電流値ｉは、振動型、非振動型、及び臨界型の３つのパターンに分けられる。振動型、非振動型、及び臨界型の電流値ｉの最大値は、夫々矢印に示される通りとなる。

図３は、この発明の実施の形態１によるゲート駆動回路を備えた電力用半導体スイッチング素子の特性を示す説明図であって、ＩＧＢＴ４のゲート電荷量Ｑの一例を示している。ミラー領域を有する電力用半導体スイッチング素子の入力容量やゲート電荷量Ｑの特性は、個々の素子毎に既知である。ミラー領域が終了するまでゲート電荷量Ｑが充電若しくは放電されることにより、ほぼ半導体スイッチング素子のスイッチングが完了し、スイッチングオン若しくはスイッチングオフすることが物性的に知られている。従って、ゲート抵抗１の抵抗値Ｒとゲートインダクタ２のインダクタンス値Ｌを調整することで、ゲート電流の電流値iが図２に示す最大値に達するまでの充電電荷量を、電力用半導体スイッチング素子４のミラー領域が終了するまでの充電電荷量に合わせることが可能となる。即ち、ゲート充電時、充電電流の最大値に達するまでの充電電荷量が、電力用半導体スイッチング素子４に於ける充電時のミラー領域が終了するまでのゲート充電電荷量と等しく設定されている。これにより、電力用半導体スイッチング素子４のスイッチング損失を増加させることなく、ゲート電流を制限して電力用半導体スイッチング素子４のゲート電圧を緩やかに変化させ高周波ノイズを低減することができる。

例えば、電力用半導体スイッチング素子４のミラー領域が終了するまでのゲート充電電荷量が１５０［ｎＣ］、電力用半導体スイッチング素子４の入力容量の容量値Ｃが３８．５７３［ｎＦ］、オン指令電圧の電圧値Ｅが１５［Ｖ］であるとき、ゲート抵抗１の抵抗値Ｒを１０［Ω］、ゲートインダクタ２のインダクタンス値Ｌを９６４．３３４［ｎＨ］とすると、ゲート電流の電流値iは前述の式（１）に示す臨界型となり、時間［ｔ＝２Ｌ／Ｒ＝１９２．８６７］［ｎｓ］のときゲート電流の電流値iは最大値［(２Ｅ／Ｒ)ｅ^-1＝１．１０３］［Ａ］となる。又、時間［ｔ＝１９２．８６７］［ｎｓ］までに充電されるゲート電荷量Ｑは、１５２．８９［ｎＣ］となる。

電力用半導体スイッチング素子４をターンオフするとき、電流制御ゲート駆動回路１０には、電力用半導体スイッチング素子制御回路５からのオフ指令電圧が入力される。オフ指令電圧が電流制御ゲート駆動回路１０に入力されると、ゲート抵抗１、ゲートインダクタ２を介して、ターンオンするときとは逆向きのゲート電流が流れ、電力用半導体スイッチング素子４のゲート電荷量Ｑを放電する。このとき、ゲート電流の電流値ｉは、ターンオンするときと同様にゲートインダクタ２により限流される。

又、電力用半導体スイッチング素子４がターンオフするときも同様にゲート電流ｉは式（１）、放電電荷量は式（２）で表すことができるため、電力用半導体スイッチング素子４のミラー領域が終了するまでの放電電荷量に合わせて、ゲート抵抗１の抵抗値Ｒ、ゲートインダクタ２のインダクタンス値Ｌを調整することで、スイッチング損失を増加させることなく、ゲート電流の電流値ｉを制限し電力用半導体スイッチング素子４のゲート電圧を緩やかに変化させ高周波ノイズを低減することができる。

尚、ゲートインダクタ２は、ゲート抵抗１と電力用半導体スイッチング素子４のゲート端子間だけでなく、電力用半導体スイッチング素子４のエミッタ端子、又は電力用半導体スイッチング素子４がＭＯＳ−ＦＥＴにより構成されている場合は、ソース端子と、電力用半導体スイッチング素子制御回路５の−端子との間に入れてもよい。

又、ゲートインダクタ２は、インダクタ部品ではなく配線長を調整したゲート配線によるインダクタであってもよい。

以上説明したように、この発明の実施の形態１によるゲート駆動回路によれば、電力用半導体スイッチング素子であるＩＧＢＴのゲート電荷量を充放電する際に、スイッチング損失を増加させることなく、高周波ノイズを低減することができる電流制御ゲート駆動回路を素子数の少ない小型化で低コストのゲート駆動回路を実現することができる。

実施の形態２．
図４は、この発明の実施の形態２によるゲート駆動回路とその周辺部の構成を示す回路図である。この発明の実施の形態２によるゲート駆動回路は、図４に示すように、Ｓｉ半導体から成るＩＧＢＴにより構成された電圧駆動型の電力用半導体スイッチング素子４のゲート端子に接続された電流制御ゲート駆動回路１０と、電圧源としての電力用半導体スイッチング素子制御回路５とにより構成されている。電力用半導体スイッチング素子４は、入力容量３を備える。

電流制御ゲート駆動回路１０は、電力用半導体スイッチング素子４のターンオン時、及びターンオフ時に、ゲート電流を制限して電力用半導体スイッチング素子４のゲート電荷量を充電又は放電する。電圧源としての電力用半導体スイッチング素子制御回路５は、「−」端子の電位を基準としたスイッチングオン指令電圧、並びにスイッチングオフ指令電圧を、「＋」端子から電流制御ゲート駆動回路１０に出力する。

電流制御ゲート駆動回路１０は、図４に示す、充電用ゲート抵抗１１と、充電用ゲート抵抗１１に直列に接続された充電電流を限流する充電用ゲートインダクタ１２と、充電時にゲート電流を流す充電用スイッチ１３と、放電用ゲート抵抗１４と、放電用ゲート抵抗１４に直列に接続された充電電流を限流する放電用ゲートインダクタ１５と、放電時にゲート電流を流す放電用スイッチ１６より構成される。

充電用ゲート抵抗１１、及び放電用ゲート抵抗１４は、電力用半導体スイッチング素子４に内蔵されている入力抵抗を含む。充電用ゲートインダクタ１２、及び充電用ゲートインダクタ１６は電力用半導体スイッチング素子制御回路５と電力用半導体スイッチング素子４との間の配線インダクタンスを含む。電流制御ゲート駆動回路１０は、ゲート電荷量充放電電流を制御する機能を有する。

この発明の実施の形態２によるゲート駆動回路によれば、ゲート電荷量充電時とゲート電荷量放電時とで、夫々別のゲート電流で制御することができる。電力用半導体スイッチング素子によっては、電力用半導体スイッチング素子のミラー領域が終了するまでの充電電荷量と電力用半導体スイッチング素子のミラー領域が終了するまでの放電電荷量が異なるため、この発明の実施の形態２によるゲート駆動回路によれば、夫々異なるゲート電流を設定することができる。即ち、ゲート充電時、充電電流の最大値に達するまでの充電電荷量が、電力用半導体スイッチング素子４に於ける充電時のミラー領域が終了するまでのゲート充電電荷量と等しく設定されている。又、ゲート放電時、放電電流の最大値に達するまでの放電電荷量が、電力用半導体スイッチング素子４に於ける放電時のミラー領域が終了するまでのゲート充電電荷量と等しく設定されている。

この発明の実施の形態２によるゲート駆動回路に於いて、スイッチングオン電圧が低い電力用半導体スイッチング素子のゲート駆動の場合には、オフ指令電圧を負電圧とすることにより、オフ時のノイズなどによる意図しないスイッチングオンを防ぎ、スイッチングの信頼性を向上させる構成としても、同様な効果が得られる。この場合、充電時に於ける電力用半導体スイッチング素子のミラー領域が終了するまでの充電電荷量にはゲート電圧がマイナス部分の電荷量も考慮する。

この発明の実施の形態１及び２によるゲート駆動回路に於いて、Ｓｉ半導体から成る電力用半導体スイッチング素子のゲート駆動回路を示したが、電力用半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。

ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。又、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。

更に、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやＤＣ／ＤＣコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサ等を小型化することもできる。

従って、この発明の実施の形態１、及び２によるゲート駆動回路は、炭化珪素等のワイドギャップ半導体から成る電力用半導体スイッチング素子となる場合にも、同様な効果が得られる。又、炭化珪素等のワイドギャップ半導体から成る電力用半導体スイッチング素子は、高速スイッチング動作に適しており、スイッチングを高速化する場合、スイッチング損失を低減できる一方高周波ノイズが増大するため、本願実施の形態のゲート駆動回路を用いれば、より大きな効果を得ることができる。

なお、この発明は、その発明の範囲内に於いて、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

以上述べたこの発明の実施の形態１及び２によるゲート駆動回路は、下記の発明のうちの少なくとも何れか一つを具体化したものである。
（１）電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、 前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とするゲート駆動回路。

（２）電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、
前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記放電時のミラー領域が終了までのゲート放電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とするゲート駆動回路。

（３）電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
を備え、
前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電する充電用ゲート抵抗と、前記充電用ゲート抵抗と直列に接続された充電用ゲートインダクタと、前記電力用半導体スイッチング素子のゲート電流を放電する放電用ゲート抵抗と、前記放電用ゲート抵抗と直列に接続された放電用ゲートインダクタとを備え、
前記充電用ゲート抵抗の抵抗値と、前記充電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定され、
前記放電用ゲート抵抗の抵抗値と、前記放電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されている、
ことを特徴とするゲート駆動回路。

（４）前記電力用半導体スイッチング素子制御回路は、
前記ゲート放電時の制御電圧が負電圧に設定されている、
ことを特徴とする上記（２）又は（３）に記載のゲート駆動回路。

（５）前記電力用半導体スイッチング素子は、ワイドバンドギャップ半導体により形成されている、
ことを特徴とする上記（１）から（４）のうちの何れか一つに記載のゲート駆動回路。

（６）前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、又はダイヤモンドのうちの何れかにより形成された半導体である、
ことを特徴とする上記（５）に記載のゲート駆動回路。

１ ゲート抵抗、２ ゲートインダクタ、３ 電力用半導体スイッチング素子入力容量、４ 電力用半導体スイッチング素子、５ 電力用半導体スイッチング素子制御回路、１０
電流制御ゲート駆動回路、１１ 充電用ゲート抵抗、１２ 充電用ゲートインダクタ、１３ 充電用スイッチ、１４ 放電用ゲート抵抗、１５ 放電用ゲートインダクタ、１６
放電用スイッチ

Claims (6)

1. 電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
   前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
   前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
   を備え、
   前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、
   前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定されている、
   ことを特徴とするゲート駆動回路。
2. 電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
   前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
   前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
   を備え、
   前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充放電するゲート抵抗と、前記ゲート抵抗と直列に接続されたゲートインダクタとを備え、
   前記ゲート抵抗の抵抗値と、前記ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されている、
   ことを特徴とするゲート駆動回路。
3. 電力用半導体スイッチング素子を駆動するゲート駆動回路であって、
   前記電力用半導体スイッチング素子のゲート充電及びゲート放電を制御する電力用半導体スイッチング素子制御回路と、
   前記電力用半導体スイッチング素子のゲートと前記電力用半導体スイッチング素子制御回路との間に接続された電流制御ゲート駆動回路と、
   を備え、
   前記電流制御ゲート駆動回路は、前記電力用半導体スイッチング素子のゲート電流を充電する充電用ゲート抵抗と、前記充電用ゲート抵抗と直列に接続された充電用ゲートインダクタと、前記電力用半導体スイッチング素子のゲート電流を放電する放電用ゲート抵抗と、前記放電用ゲート抵抗と直列に接続された放電用ゲートインダクタとを備え、
   前記充電用ゲート抵抗の抵抗値と、前記充電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート充電時に、前記ゲート充電の充電電流が最大値に達するまでの前記電力用半導体スイッチング素子の充電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート充電時のミラー領域が終了するまでのゲート充電電荷量の値に実質的に等しくなるように設定され、
   前記放電用ゲート抵抗の抵抗値と、前記放電用ゲートインダクタのインダクタンス値は、前記電力用半導体スイッチング素子のゲート放電時に、前記ゲート放電の放電電流が最大値に達するまでの前記電力用半導体スイッチング素子の放電電荷量の値が、前記電力用半導体スイッチング素子に於ける前記ゲート放電時のミラー領域が終了するまでのゲート放電電荷量の値に実質的に等しくなるように設定されている、
   ことを特徴とするゲート駆動回路。
4. 前記電力用半導体スイッチング素子制御回路は、
   前記ゲート放電時の制御電圧が負電圧に設定されている、
   ことを特徴とする請求項２又は３に記載のゲート駆動回路。
5. 前記電力用半導体スイッチング素子は、ワイドバンドギャップ半導体により形成されている、
   ことを特徴とする請求項１から４のうちの何れか一項に記載のゲート駆動回路。
6. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、又はダイヤモンドのうちの何れかにより形成された半導体である、
   ことを特徴とする請求項５に記載のゲート駆動回路。

Images