JP6590783B2

JP6590783B2 - 半導体装置

Info

Publication number: JP6590783B2
Application number: JP2016223813A
Authority: JP
Inventors: 晃一増田; 裕二宮崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-11-17
Filing date: 2016-11-17
Publication date: 2019-10-16
Anticipated expiration: 2036-11-17
Also published as: JP2018082575A

Description

本発明は、半導体装置に関し、特に、還流ダイオードを有する半導体装置に関するものである。

半導体装置として電力変換装置がある。電力変換装置として、モータなどの負荷へ交流電力を供給するために直流を交流へ変換するインバータ装置がある。インバータ装置は、典型的には、ハーフブリッジ回路によって構成される。ハーフブリッジ回路は、複数のスイッチング素子と、その各々に逆並列に接続されたダイオード、すなわち還流ダイオード、とを有している。スイッチング素子としては、典型的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）素子または金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）素子が用いられる。還流ダイオードが設けられることによって、インバータ装置は回生動作を行うことができる。インバータ装置の効率を高めたり、インバータ装置からの発熱を抑えたりするためには、還流ダイオードのリカバリ損失を低くすることが求められる。このためのよく知られた方法として、還流ダイオードとして、逆回復電荷が消失する時間が短いダイオードを用いる方法がある。さらに近年では、炭化珪素（ＳｉＣ）を用いたショットキーバリアダイオード（ＳＢＤ）を用いることによって、逆回復電荷の発生を避ける方法も採用されている。しかしながら、このような方法によると、電流および電圧の時間微分が大きくなりやすい。すなわち、いわゆるハードスイッチングの特性が強くなりやすい。その結果、大きなリンギングが発生し得る。そこで、下記のような方法が提案されている。

特開２０１３−１６２５９０号公報（特許文献１）によれば、上アームおよび下アームを有する駆動回路が開示されている。上アームおよび下アームの各々は、半導体スイッチング素子に並列に接続された還流ダイオードとして、ショットキーバリアダイオードを有する。上下アームの一方における半導体スイッチング素子のゲート電圧がオフ時の値より上昇し始めてからオン時の値に達するまでの期間において、上下アームの他方における半導体スイッチング素子のゲート電圧を、所定期間、オフ時の値よりも大きな値に制御するゲート電圧上昇回路が設けられる。上記公報によれば、上下アームの一方の半導体スイッチング素子に電流が流れ始める前に他方のアームにおける半導体スイッチング素子のゲート電圧を上昇させ上下アームを短絡することによって、電圧振動を低減することができる、と主張されている。

特開２００３−２３５２４０号公報（特許文献２）によれば、ＭＯＳＦＥＴのゲート・ドレイン間にコンデンサが接続されるとともに、ゲート・ソース間に抵抗が接続される。還流ダイオードの逆回復動作時に、コンデンサと抵抗とによって、ゲート・ソース間の電圧が、一定時間、閾値電圧以上とされる。上記公報によれば、還流ダイオードのリカバリ特性がソフト化し、リカバリサージを抑制することができる、と主張されている。

特開２０１３−１６２５９０号公報特開２００３−２３５２４０号公報

上記特開２０１３−１６２５９０号公報の技術においては、上下アームの一方における半導体スイッチング素子のゲート電圧がオフ時の値より上昇し始めてからオン時の値に達するまでの期間において、上下アームの他方における半導体スイッチング素子のゲート電圧を、所定期間、オフ時の値よりも大きな値に制御するための駆動回路が設けられる。このため装置が複雑なものとなってしまう。

上記特開２００３−２３５２４０号公報の技術においては、ゲート・ドレイン間に、寄生容量に加えてコンデンサが追加される。これにより、ゲート・ドレイン間の電荷の放電時間が増加する。よって、ターンオン時間が長くなる。また、ターンオフ時には半導体チップ内で空乏層が広がることによって寄生容量の値が低下するものの、追加されたコンデンサの値にはそのような低下が生じない。このため、ターンオフ時間が長くなる。以上からこの技術では、リンギングを抑制することができる一方で、スイッチング速度が大きく低下しやすい。

本発明は以上のような課題を解決するためになされたものであり、その目的は、スイッチング速度を大きく低下させることなくリンギングを抑制することができる半導体装置を提供することである。

本発明の半導体装置は、第１アームと、第２アームと、ゲートドライバとを有している。第２アームは、一方端および他方端を有しており、一方端および他方端のいずれかが第１アームに接続されている。第２アームは、ゲートを有しゲートへ第１電圧範囲内のゲート電圧が印加されることによってオフされゲートへ第２電圧範囲内のゲート電圧が印加されることによってオンされる少なくとも１つのスイッチング素子と、スイッチング素子に並列に接続された少なくとも１つの還流ダイオードとを有する並列回路を含む。第２アームは並列回路と一方端との間にインダクタンス成分を有している。ゲートドライバは第２アームの一方端とスイッチング素子のゲートとの間に接続されている。ゲートドライバは第１電圧範囲内の電圧と第２電圧範囲内の電圧とを交互に発生する。ゲートドライバが第１電圧範囲内の電圧を発生している際に、還流ダイオードのリカバリ電流が減少することにともなってインダクタンス成分に起電力が発生することによって、スイッチング素子が一時的にオンされる。

本発明によれば、スイッチング速度を大きく低下させることなくリンギングを抑制することができる。

本発明の実施の形態１における半導体装置としてのインバータ装置を含む電気機器の構成を概略的に示す回路図である。図１のインバータ装置に含まれ、インバータ装置の各相に対応して設けられるインバータユニットの構成を概略的に示す回路図である。図２のインバータユニットにおいて、回生時とその直後とにおける、第２アームの並列回路から一方端へ流れる電流Ｉ_Ｌと、第２アームの一方端Ｎ２１を基準とする他方端の電圧Ｖ_２との各々の時間変化を例示するグラフ図である。図３の期間Ｔ１における電流の流れを模式的に示す図である。図３の期間Ｔ２における電流の流れを模式的に示す図である。図３の期間Ｔ３における電流の流れを模式的に示す図である。図３の期間Ｔ４における電流の流れを模式的に示す図である。図３に示された電流Ｉ_Ｌの時間変化に対応しての、第２アームのゲート電圧Ｖ_ｇｅの時間変化を、模式的に説明するグラフ図である。比較例のインバータの、図３に対応するグラフ図である。本発明の実施の形態２における半導体装置としてのインバータ装置の第２アームの構成を概略的に示す部分平面図である。本発明の実施の形態３における半導体装置としてのインバータ装置の第２ドライバの構成を概略的に示す回路図である。本発明の実施の形態３における電流Ｉ_Ｌの時間変化に対応しての、第２アームのゲート電圧Ｖ_ｇｅの時間変化を、模式的に説明するグラフ図である。

以下、図面に基づいて本発明の実施の形態について説明する。

＜実施の形態１＞
図１は、本実施の形態における半導体装置としてのインバータ装置２００を含む電気機器５００の構成を概略的に示す回路図である。インバータ装置２００は、直流を交流へ変換する電力変換装置であり、本実施の形態においては、３相交流出力を発生するための３相インバータであり、よって３つの出力端子を有している。具体的には、インバータ装置２００は、Ｕ相出力端子２００Ｕと、Ｖ相出力端子２００Ｖと、Ｗ相出力端子２００Ｗとを有している。Ｕ相出力端子２００Ｕと、Ｖ相出力端子２００Ｖと、Ｗ相出力端子２００Ｗには、３相交流によって駆動される、モータなどの負荷４００が接続されている。またインバータ装置２００は、正電源端子２００Ｐと、負電源端子２００Ｎとを有している。正電源端子２００Ｐと負電源端子２００Ｎとの間には直流電源３００が接続されている。また正電源端子２００Ｐと負電源端子２００Ｎとの間にはコンデンサ３０１が接続されている。なお直流電源３００は、交流電圧が入力されることによって直流電圧を生成する電力変換装置、すなわちコンバータ装置、であってもよい。

インバータ装置２００の各相に対応して、インバータ装置２００は３つのインバータユニット１００を有している。各インバータユニット１００は、正電源端子１００Ｐと、負電源端子１００Ｎと、出力端子１００Ａとを有している。正電源端子１００Ｐおよび負電源端子１００Ｎのそれぞれは、インバータ装置２００の正電源端子２００Ｐおよび負電源端子２００Ｎに電気的に接続されている。３つのインバータユニット１００のそれぞれの出力端子１００Ａは、Ｕ相出力端子２００Ｕ、Ｖ相出力端子２００ＶおよびＷ相出力端子２００Ｗに電気的に接続されている。

図２は、インバータユニット１００の構成を概略的に示す回路図である。インバータユニット１００は、第１アーム１１０と、第２アーム１２０と、第１ゲートドライバ１６０と、第２ゲートドライバ１７０（ゲートドライバ）とを有している。

第１アーム１１０は、ゲートを有するＩＧＢＴ（スイッチング素子）１１１と、ＩＧＢＴ１１１に並列に（厳密にいえば逆並列に）接続された還流ダイオード１１６とを有する並列回路を含む。ＩＧＢＴ１１１は、ゲートへ第１電圧範囲内のゲート電圧が印加されることによってオフされ、ゲートへ第２電圧範囲内のゲート電圧が印加されることによってオンされる。ＩＧＢＴ１１１がｎチャネル型である場合、第１電圧範囲はしきい値電圧Ｖ_ｔｈより小さい電圧範囲、好ましくはマイナス電圧範囲、であり、第２電圧範囲はしきい値電圧Ｖ_ｔｈより大きい電圧範囲である。還流ダイオード１１６は、本実施の形態においてはｐｎ接合ダイオードである。ここで「ｐｎ接合ダイオード」は、いわゆるｐｉｎダイオードを含むものとする。第１アーム１１０は、負電源端子１００Ｎに電気的に接続された一方端Ｎ１１と、第２アームに電気的に接続された他方端Ｎ１２とを有している。

第２アーム１２０は、ゲートを有するＩＧＢＴ（スイッチング素子）１２１と、ＩＧＢＴ１２１に並列に（厳密にいえば逆並列に）接続された還流ダイオード１２６とを有する並列回路を含む。ＩＧＢＴ１２１は、ゲートへ第１電圧範囲内のゲート電圧が印加されることによってオフされ、ゲートへ第２電圧範囲内のゲート電圧が印加されることによってオンされる。ＩＧＢＴ１１１がｎチャネル型である場合、第１電圧範囲はしきい値電圧Ｖ_ｔｈより小さい電圧範囲、好ましくはマイナス電圧範囲、であり、第２電圧範囲はしきい値電圧Ｖ_ｔｈより大きい電圧範囲である。還流ダイオード１２６は、本実施の形態においてはｐｎ接合ダイオードである。ここで「ｐｎ接合ダイオード」は、いわゆるｐｉｎダイオードを含むものとする。第２アーム１２０は、第１アーム１１０に電気的に接続された一方端Ｎ２１と、正電源端子に電気的に接続された他方端Ｎ２２とを有している。

交流出力のための出力端子１００Ａは、第１アーム１１０の他方端Ｎ１２と、第２アーム１２０の一方端Ｎ２１との間に電気的に接続されている。

第１アーム１１０は、上記並列回路と一方端Ｎ１１との間にインダクタンス成分１１９を有している。インダクタンス成分１１９は、配線のインダクタンス成分であってよい。第１ゲートドライバ１６０は、第１アーム１１０の一方端Ｎ１１とスイッチング素子１１１のゲートとの間に接続されている。第１ゲートドライバ１６０は、第１電圧範囲内の電圧と第２電圧範囲内の電圧とを交互に発生する。詳しい動作は後述するが、第１ゲートドライバ１６０が第１電圧範囲内の電圧を発生している際に、還流ダイオード１１６のリカバリ電流が減少することにともなって、インダクタンス成分１１９に起電力が発生する。これによって、スイッチング素子１１１が一時的にオンされる。

第２アーム１２０は、上記並列回路と一方端Ｎ２１との間にインダクタンス成分１２９を有している。インダクタンス成分１２９は、配線のインダクタンス成分であってよい。第２ゲートドライバ１７０は、第２アーム１２０の一方端Ｎ２１とスイッチング素子１２１のゲートとの間に接続されている。第２ゲートドライバ１７０は第１電圧範囲内の電圧と第２電圧範囲内の電圧とを交互に発生する。詳しい動作は後述するが、第２ゲートドライバ１７０が第１電圧範囲内の電圧を発生している際に、還流ダイオード１２６のリカバリ電流が減少することにともなって、インダクタンス成分１２９に起電力が発生する。これによって、スイッチング素子１２１が一時的にオンされる。

図２においては、第１ゲートドライバ１６０がその等価回路によって模式的に表されている。具体的には、第１ゲートドライバ１６０は、オン電源１６１とオフ電源１６２と、スイッチング素子１６６と、スイッチング素子１６７と、ゲート抵抗１６９とを有している。オン電源１６１は上記第２電圧範囲内の電圧を発生するものである。オフ電源１６２は上記第１電圧範囲内の電圧を発生するものである。スイッチング素子１６６がオン状態とされ、かつスイッチング素子１６７がオフ状態とされることによって、ゲート抵抗１６９を介してＩＧＢＴ１１１のゲートへ、オン電源１６１から電圧が供給される。またスイッチング素子１６６がオフ状態とされ、かつスイッチング素子１６７がオン状態とされることによって、ゲート抵抗１６９を介してＩＧＢＴ１１１のゲートへ、オフ電源１６２から電圧が供給される。

同様に、図２においては、第２ゲートドライバ１７０がその等価回路によって模式的に表されている。具体的には、第２ゲートドライバ１７０は、オン電源１７１とオフ電源１７２と、スイッチング素子１７６と、スイッチング素子１７７と、ゲート抵抗１７９とを有している。オン電源１７１は上記第２電圧範囲内の電圧を発生するものである。オフ電源１７２は上記第１電圧範囲内の電圧を発生するものである。スイッチング素子１７６がオン状態とされ、かつスイッチング素子１７７がオフ状態とされることによって、ゲート抵抗１７９を介してＩＧＢＴ１２１のゲートへ、オン電源１７１から電圧が供給される。またスイッチング素子１７６がオフ状態とされ、かつスイッチング素子１７７がオン状態とされることによって、ゲート抵抗１７９を介してＩＧＢＴ１２１のゲートへ、オフ電源１６２から電圧が供給される。

電気機器５００（図１）において負荷４００が駆動される際に、インバータ装置２００において回生が生じる。この回生時とその直後とにおけるインバータ装置２００の動作について、回生電流が第２アーム１２０（図２）に流れる場合を例として、以下に詳しく説明する。

図３は、回生時とその直後とにおける、第２アーム１２０の一方端Ｎ２１へ向かってインダクタンス成分１２９を流れる電流Ｉ_Ｌと、第２アーム１２０の一方端Ｎ２１を基準とする他方端Ｎ２２の電圧Ｖ_２との各々の時間変化を例示するグラフ図である。図４〜図７のそれぞれは、図３の期間Ｔ１〜Ｔ４における電流の流れを模式的に示す図である。

図４を参照して、期間Ｔ１（図３）において、出力端子１００Ａから、第２アーム１２０の還流ダイオード１２６を介して、正電源端子１００Ｐへ、回生電流（図中、矢印参照）が流れている。よって電流Ｉ_Ｌは、期間Ｔ１（図３）に示すように、マイナスの値を有している。また第２アーム１２０の一方端Ｎ２１と他方端Ｎ２２との間は、還流ダイオード１２６を介してほぼ短絡された状態にある。よって一方端Ｎ２１を基準とする他方端Ｎ２２の電圧Ｖ_２は、おおよそゼロとなっている。なお回生電流が流れる期間である期間Ｔ１においては、ＩＧＢＴ１１１およびＩＧＢＴ１２１の各々のゲートには、第１電圧範囲の電圧としてマイナス電圧が印加されている。

図５を参照して、期間Ｔ２（図３）において、第１ゲートドライバ１６０において、スイッチング素子１６６がオン状態とされスイッチング素子１６７がオフ状態とされる。これによりＩＧＢＴ１１１のゲートに印加される電圧が徐々に上昇する。その結果、ＩＧＢＴ１１１がオン状態とされる。これにともなって、出力端子１００Ａからインバータユニット１００へ入ってくる電流の一部が、第２アーム１２０の還流ダイオード１２６ではなく第１アームのＩＧＢＴ１１１を流れ始める。そして第２アーム１２０を流れる電流に対する第１アームを流れる電流の割合が徐々に増大していく。逆に言えば、第２アームを流れる電流Ｉ_Ｌが徐々にゼロとなる。これにより回生動作が終了する。この時点で、還流ダイオード１２６中には少数キャリアが残存している。

図６を参照して、期間Ｔ３（図３）において、上記少数キャリアの存在に起因して、還流ダイオード１２６から、還流ダイオード１２６にとって逆方向電流であるリカバリ電流が流れる。リカバリ電流は、インダクタンス成分１２９を経由して第１アーム１１０のＩＧＢＴ１１１へと流れる。よって電流Ｉ_Ｌは、期間Ｔ３（図３）に示すように、プラスの値を有している。

図７を参照して、期間Ｔ４（図３）において、還流ダイオード１２６から流れるリカバリ電流が減少し始める。これにより、矢印ＤＩ（図３）に示すように、インダクタンス成分１２９を流れる電流Ｉ_Ｌが減少する。この電流変化に起因してインダクタンス成分１２９に起電力が発生する。この起電力によって、ＩＧＢＴ１２１のゲート電圧Ｖ_ｇｅが、前述した第１電圧範囲内の電圧（図中、電圧−Ｖ_Ａ）から、矢印ＡＲ（図８）に示すように増大することによって、しきい値Ｖ_ｔｈを超えて、前述した第２電圧範囲内に入る。これによりＩＧＢＴ１２１がオン状態とされる。その結果、ＩＧＢＴ１２１を介して正電源端子１００Ｐからインダクタンス成分１２９へ電流が流れる。これにより、矢印ＤＪ（図８）に示すように、電流Ｉ_Ｌの減少が止み、電流Ｉ_Ｌが増大し始める。その結果、ＩＧＢＴ１２１のゲート電圧Ｖ_ｇｅが減少し、前述した第１電圧範囲内に入る。これによりＩＧＢＴ１２１がオフ状態に戻る。その結果、電流Ｉ_Ｌの増大が止み、電流Ｉ_Ｌは再びゼロへと近づく。

図９は、比較例のインバータの、図３に対応するグラフ図である。本比較例は、図８に示されたようにＩＧＢＴ１２１を一時的にオン状態とする機能を有していないインバータの動作を示している。本比較例においては、リカバリ電流の減少にともなって電流Ｉ_Ｌが減少し始めた際に、上記本実施の形態のように電流Ｉ_Ｌを強制的に増大させる手段が設けられていない。このため、本実施の形態（図３）に比して本比較例においては、電流Ｉ_Ｌは、矢印ＤＩｖに示すように、ゼロになった後にマイナスの値を取る。それに続いて、電流Ｉ_Ｌの、顕著な周期的振動が発生する。すなわち電流Ｉ_Ｌの顕著なリンギングが発生する。電流Ｉ_Ｌの顕著なリンギングにともなって、電流Ｉ_Ｌの時間微分と、一のインバータユニット１００（図１）およびコンデンサ３０１（図１）からなる回路ループ全体のインダクタンスとの積に対応した大きな起電力が生じる。これにより電圧Ｖ_２にも顕著なリンギングが発生する。

本実施の形態によれば、還流ダイオード１２６のリカバリ電流が減少することにともなって、インダクタンス成分１２９に起電力が発生する。これによってスイッチング素子１２１が一時的にオンされる。これにより、第２アーム１２０を流れる電流の時間微分の大きさが抑制される。よって、リカバリ時のリンギングが緩和される。また、リンギングを抑制するためにコンデンサを付加する従来技術とは異なり、スイッチング速度を大きく低下させることが避けられる。以上から、還流ダイオード１２６としてリカバリ電流をともなうダイオードが用いられる場合に、スイッチング速度を大きく低下させることなくリンギングを抑制することができる。

還流ダイオードとしてｐｎ接合ダイオードが用いられる場合に発生するリカバリ電流は、比較的大きな電流である。よってその変化にともなって比較的大きな上記起電力を容易に発生させることができる。

変形例として、還流ダイオードとしてｐｎ接合ダイオードに代わってショットキーバリアダイオードを用いることもできる。この場合はインダクタンス成分における起電力が、ｐｎ接合ダイオードのリカバリ電流の変化に代わって、ショットキーバリアダイオードの容量電流の変化によって発生する。容量電流はリカバリ電流に比して、より瞬間的に流れる電流である。本変形例によれば、このように瞬間的に流れる電流変化に対応しての、還流ダイオードに並列に接続されたスイッチング素子の一時的なオン動作を、適切なタイミングで行うことができる。本実施の形態だけでなく他の実施の形態においても還流ダイオードとしてショットキーバリアダイオードを用い得る。

なお還流ダイオードに用いられる半導体材料は特に限定されず、例えばＳｉ（シリコン）、ＳｉＣ（炭化珪素）またはＧａＮ（窒化ガリウム）を用い得る。

比較例として、上述した作用効果を用いる代わりに、ゲート・ドレイン間に、寄生容量に加えてコンデンサが追加されたものを想定する。この方法によってもリンギングは抑制され得る。しかしながら、ゲート・ドレイン間の電荷の放電時間が増加することによって、ターンオン時間が長くなる。よってターンオン損失が増加してしまう。また、ターンオフ時には半導体チップ内で空乏層が広がることによって寄生容量の値が低下するものの、追加されたコンデンサの値にはそのような低下が生じない。このため、ターンオフ時間が長くなる。よってターンオフ損失も増加してしまう。また、トランジスタの入力容量が大きくなることによって、ゲートドライバでの損失も増加してしまう。また、追加されるコンデンサを大きくし過ぎると、半導体装置を帰還増幅回路と見立てた時に、ループゲインが増加してしまうために、装置が発振する可能性が高くなる。

なお本実施の形態においては、ＩＧＢＴ１１１のしきい値電圧とＩＧＢＴ１２１のしきい値電圧とが同じであり、かつＩＧＢＴ１１１のスイッチング動作に用いられる電圧とＩＧＢＴ１２１のスイッチング動作に用いられる電圧とが同じである場合について説明した。しかしながら、ＩＧＢＴ１１１のしきい値電圧と、ＩＧＢＴ１２１のしきい値電圧とは互いに異なっていてもよい。またＩＧＢＴ１１１のスイッチング動作に用いられる電圧と、ＩＧＢＴ１２１のスイッチング動作に用いられる電圧とは互いに異なっていてもよい。

また上記においては、図２における下アームを「第１アーム」と定義し上アームを「第２アーム」と定義して説明したが、図２における上アームを「第１アーム」と定義し下アームを「第２アーム」と定義することも可能である。その場合、第２アームの一方端および他方端は、図２における一方端Ｎ１１および他方端Ｎ１２に対応し、第１アームには一方端Ｎ１１ではなく他方端Ｎ１２が接続される。

またＩＧＢＴ１１１およびＩＧＢＴ１２１がｎチャネル型である場合について詳しく説明したが、ｐチャネル型を用いることも可能である。

＜実施の形態２＞
図１０を参照して、本実施の形態においては、第２アーム１２０（実施の形態１）に代わり第２アーム１２０ｖが用いられる。第２アーム１２０ｖは、還流ダイオードとしての第１ダイオード１２６ａおよび第２ダイオード１２６ｂと、スイッチング素子としてのＩＧＢＴ１２１ａおよびＩＧＢＴ１２１ｂと、絶縁基板１３０と、エミッタ側配線層１４０と、コレクタ側配線層１３１と、ボンディングワイヤ１５１ａと、ボンディングワイヤ１５１ｂと、ボンディングワイヤ１５６ａと、ボンディングワイヤ１５６ｂとを有している。

エミッタ側配線層１４０と、コレクタ側配線層１３１とは、絶縁基板１３０上に、互いに離れて配置されている。ＩＧＢＴ１２１ａおよびＩＧＢＴ１２１ｂは、そのコレクタ電極がコレクタ側配線層１３１に接するように、コレクタ側配線層１３１上に実装されている。第１ダイオード１２６ａおよび第２ダイオード１２６ｂは、そのカソード電極がコレクタ側配線層１３１に接するように、コレクタ側配線層１３１上に実装されている。ボンディングワイヤ１５１ａは、ＩＧＢＴ１２１ａのエミッタ電極と第１ダイオード１２６ａのアノード電極とを互いに電気的に接続している。ボンディングワイヤ１５１ｂはＩＧＢＴ１２１ｂのエミッタ電極と第２ダイオード１２６ｂのカソード電極とを互いに電気的に接続している。

エミッタ側配線層１４０は、主パターン１４１と、幅狭パターン１４２（金属パターン）とを有している。主パターン１４１と幅狭パターン１４２とは、互いにつながっている。主パターン１４１は一方端Ｎ２１（図２）を構成している。幅狭パターン１４２には、第１ダイオード１２６ａおよび第２ダイオード１２６ｂのそれぞれがボンディングワイヤ１５６ａおよびボンディングワイヤ１５６ｂによって電気的に接続されている。よって幅狭パターン１４２は、第１ダイオード１２６ａおよび第２ダイオード１２６ｂの各々と第２アーム１２０の一方端Ｎ２１との間をつなぐ電気的経路に含まれる。幅狭パターン１４２は、第１ダイオード１２６ａと第２ダイオード１２６ｂとの間へ幅寸法Ｗよりも大きな長さ寸法Ｌで延びている。好ましくは、幅寸法Ｗは１０ｍｍ以下である。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、第２アーム１２０は、第１ダイオード１２６ａおよび第２ダイオード１２６ｂの各々と第２アーム１２０の一方端Ｎ２１との間をつなぐ電気的経路に含まれる幅狭パターン１４２を有している。これにより、幅狭パターン１４２に、第１ダイオード１２６ａおよび第２ダイオード１２６ｂの両方のリカバリ電流が流れる。さらに、幅狭パターン１４２は、幅寸法に比して大きな長さ寸法を有しているので、高いインダクタンスを有することができる。よって、還流ダイオード１２６のリカバリ電流が減少することにともなってインダクタンス成分１２９に発生する起電力を大きくすることができる。

なお本実施の形態においてはボンディングワイヤが用いられる場合について説明したが、ボンディングワイヤに代わって他の配線構造が用いられてもよく、たとえばＤｉｒｅｃｔＬｅａｄＢｏｎｄｉｎｇ（ＤＬＢ）構造が用いられてもよい。また、絶縁基板およびその上に設けられる配線層の構造、すなわち配線基板の構造、は、図１０に示されたものに限定されるわけではない。また第２アームだけでなく第１アームも、上記と同様の構成とされてよい。

＜実施の形態３＞
図１１を参照して、本実施の形態においては、第２ゲートドライバ１７０（図２）に代わり第２ゲートドライバ１７０ｖが用いられる。第２ゲートドライバ１７０ｖは、第２ゲートドライバ１７０（図２）の構造に加えてさらに、オフ電源１７２ｖおよびスイッチング素子１７５を有している。第２ゲートドライバ１７０ｖにおいては、第２ゲートドライバ１７０（図２）と異なり、オフ電源１７２およびオフ電源１７２ｖのいずれが使用されるかがスイッチング素子１７５によって選択可能とされている。

図１２を参照して、上記構成により第２ゲートドライバ１７０ｖは、前述した第１電圧範囲内の電圧として電圧−Ｖ_Ａ（第１電圧）を発生するオフ期間（第１期間）と、第１電圧範囲内の電圧として電圧−Ｖ_Ｂ（第２電圧）を発生する待機期間（第２期間）とを有している。電圧−Ｖ_Ｂは、電圧−Ｖ_Ａと、しきい値電圧Ｖ_ｔｈを超える電圧範囲との間の電圧である。よって、第２電圧は、第１電圧と、前述した第２電圧範囲との間の値を有していると言える。

待機期間は、還流ダイオード１２６のリカバリ電流が流れる期間の少なくとも一部を包含するように設定されている。好ましくは、待機期間は、リカバリ期間の開始タイミング（期間Ｔ３の開始タイミング）を含むように設定されている。例えば、待機期間は、期間Ｔ３と、その前後２００ｎｓ以内の期間とを包含するように設定されている。なお、図示されているように、期間Ｔ２の開始に同期して待機期間が開始されてもよい。

待機期間においては、第２ゲートドライバ１７０ｖが生成する電圧自体は、しきい値電圧Ｖ_ｔｈを超えない電圧−Ｖ_Ｂである。よって待機期間に入った時点ではＩＧＢＴ１２１（図２）はオフ状態にある。その後、矢印ＤＩ（図１２）に示すように、インダクタンス成分１２９（図２）を流れる電流Ｉ_Ｌが減少する。これによりＩＧＢＴ１２１（図２）のゲート電圧Ｖ_ｇｅが、電圧−Ｖ_Ｂから、矢印ＡＲｖ（図１２）に示すように、しきい値Ｖ_ｔｈを超える。その結果、ＩＧＢＴ１２１がオン状態とされる。その結果、ＩＧＢＴ１２１を介して正電源端子１００Ｐ（図２）からインダクタンス成分１２９へ電流が流れる。これにより、矢印ＤＪ（図１２）に示すように、電流Ｉ_Ｌの減少が止み、電流Ｉ_Ｌが増大し始める。その結果、ＩＧＢＴ１２１のゲート電圧Ｖ_ｇｅが減少することで、ＩＧＢＴ１２１がオフ状態に戻る。その結果、電流Ｉ_Ｌの増大が止み、電流Ｉ_Ｌは再びゼロへと近づく。一時的にＩＧＢＴ１２１がオン状態とされるのに必要なゲート電圧Ｖ_ｇｅの変化量（図１２における矢印ＡＲｖ）は、実施の形態１におけるもの（図８における矢印ＡＲ）に比して、より小さくてよい。

なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態によれば、還流ダイオード１２６のリカバリ電流が流れる期間の少なくとも一部の間、ゲート電圧がしきい値電圧へより近づけられる待機期間が設定される。これにより、還流ダイオード１２６のリカバリ電流が減少することにともなってインダクタンス成分１２９に起電力が発生することによるゲート電圧Ｖ_ｇｅの変化量（図１２の矢印ＡＲｖ参照）が小さくても、ゲート電圧Ｖ_ｇｅがしきい値電圧Ｖ_ｔｈをより確実に超えることができる。よってスイッチング素子１２１（図２）を一時的にオンさせる動作を、より確実に発生させることができる。

一方、オフ期間においては、スイッチング素子をより確実にオフ状態に保つことができる。よって、望ましくない電流がスイッチング素子に流れることが抑制される。

なお上記各実施の形態においてはスイッチング素子としてＩＧＢＴが用いられる場合について説明したが、代わりに、ゲートを有する他のスイッチング素子が用いられてもよい。他のスイッチング素子としては、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）素子が用いられてもよい。この場合、ＩＧＢＴにおけるコレクタおよびエミッタのそれぞれが、ＭＯＳＦＥＴにおけるドレインおよびソースに対応する。またＭＯＳＦＥＴ以外の金属絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ）素子が用いられもよい。

本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

Ｌ長さ寸法、Ｎ１１，Ｎ２１一方端、Ｎ１２，Ｎ２２他方端、Ｗ幅寸法、１００インバータユニット、１００Ａ出力端子、１００Ｎ，２００Ｎ負電源端子、１００Ｐ，２００Ｐ正電源端子、１１０第１アーム、１１１，１２１，１２１ａ，１２１ｂＩＧＢＴ（スイッチング素子）、１６６，１６７，１７５，１７６，１７７スイッチング素子、１１６，１２６還流ダイオード、１１９，１２９インダクタンス成分、１２０，１２０ｖ第２アーム、１２６ａ第１ダイオード、１２６ｂ第２ダイオード、１３０絶縁基板、１３１コレクタ側配線層、１４０エミッタ側配線層、１４１主パターン、１４２幅狭パターン、１５１ａ，１５１ｂ，１５６ａ，１５６ｂボンディングワイヤ、１６０第１ゲートドライバ、１６１，１７１オン電源、１６２，１７２，１７２ｖオフ電源、１６９，１７９ゲート抵抗、１７０，１７０ｖ第２ゲートドライバ（ゲートドライバ）、２００インバータ装置、２００ＵＵ相出力端子、２００ＶＶ相出力端子、２００ＷＷ相出力端子、３００直流電源、３０１コンデンサ、４００負荷、５００電気機器。

Claims

第１アームと、
一方端および他方端を有し、前記一方端および前記他方端のいずれかが前記第１アームに接続され、ゲートを有し前記ゲートへ第１電圧範囲内のゲート電圧が印加されることによってオフされ前記ゲートへ第２電圧範囲内のゲート電圧が印加されることによってオンされる少なくとも１つのスイッチング素子と、前記スイッチング素子に並列に接続された少なくとも１つの還流ダイオードとを有する並列回路を含み、前記並列回路と前記一方端との間にインダクタンス成分を有する第２アームと、
前記第２アームの前記一方端と前記スイッチング素子の前記ゲートとの間に接続され、前記第１電圧範囲内の電圧と前記第２電圧範囲内の電圧とを交互に発生するゲートドライバと、
を備え、
前記ゲートドライバが前記第１電圧範囲内の電圧を発生している際に、前記還流ダイオードのリカバリ電流が減少することにともなって前記インダクタンス成分に起電力が発生することによって、前記スイッチング素子が一時的にオンされる、半導体装置。
前記少なくとも１つの還流ダイオードは第１ダイオードおよび第２ダイオードを含み、前記第２アームは、前記第１ダイオードおよび前記第２ダイオードの各々と前記第２アームの前記一方端との間をつなぐ電気的経路に含まれる金属パターンを有し、前記金属パターンは、前記第１ダイオードと前記第２ダイオードとの間へ幅寸法よりも大きな長さ寸法で延びている、請求項１に記載の半導体装置。
前記ゲートドライバは前記第１電圧範囲内の電圧として第１電圧を発生する第１期間と前記第１電圧範囲内の電圧として第２電圧を発生する第２期間とを有し、前記第２電圧は前記第１電圧と前記第２電圧範囲との間の値を有し、前記第２期間は、前記還流ダイオードのリカバリ電流が流れる期間の少なくとも一部を包含するように設定されている、請求項１または２に記載の半導体装置。
前記スイッチング素子は絶縁ゲートバイポーラトランジスタ素子および金属酸化物半導体電界効果トランジスタ素子の少なくともいずれかを含む、請求項１から３のいずれか１項に記載の半導体装置。
前記半導体装置は電力変換装置である、請求項１から４のいずれか１項に記載の半導体装置。
前記半導体装置は、交流出力を発生するためのインバータ装置であって、
前記半導体装置は、前記交流出力のための、前記第１アームと前記第２アームとの間に電気的に接続された出力端子をさらに備える、請求項１から５のいずれか１項に記載の半導体装置。
前記還流ダイオードはｐｎ接合ダイオードである、請求項１から６のいずれか１項に記載の半導体装置。
前記還流ダイオードはショットキーバリアダイオードである、請求項１から６のいずれか１項に記載の半導体装置。