JP2012147591A - 駆動回路 - Google Patents

Abstract

【課題】電圧駆動型素子のスイッチング特性におけるトレードオフ関係を改善する駆動回路を提供すること。
【解決手段】駆動回路１は、ゲート抵抗Ｒ１とそのゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１を有するとともに、分岐ゲート抵抗Ｒ３とツェナーダイオードＺＤ１が直列に接続されている。ツェナーダイオードＺＤ１のカソードが駆動電源Ｖ１の正極端子１４側に接続されており、ツェナーダイオードＺＤ１のアノードがトランジスタＴｒ１の制御端子１２側に接続されている。
【選択図】図１

Description

本発明は、電圧駆動型素子を駆動する駆動回路に関する。

電圧駆動型素子は、駆動電圧を用いて特定機能を発揮することが可能な素子であり、様々な用途で広く用いられている。電圧駆動型素子の一例には、絶縁ゲート型の制御電極を備える電圧駆動型素子が知れられている。この種の電圧駆動型素子は、制御電極のゲート電圧に基づいて電流量を制御するものであり、例えば直流電圧を交流電圧に変換するインバータ装置に用いられている。この種の電圧駆動型素子の一例には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含むパワー半導体素子が挙げられる。

このような電圧駆動型素子では、制御電極に対して電荷を供給又は制御電極から電荷を放電させることで、制御電極のゲート電圧が上昇又は降下する。このような電圧駆動型素子では、電荷の供給又は放電を制御するために、駆動回路が用いられている。例えば、駆動回路は、電圧駆動型素子のオン・オフを指示する制御信号に基づいて、制御電極に対して電荷を供給又は制御電極から電荷の放電を制御する。

図６に、典型的な駆動回路１００の回路図を示す。駆動回路１００は、第１回路部１２１と第２回路部１２２と制御回路１３０を備えている。第１回路部１２１は、駆動電源Ｖ１０の正極端子１１４と電圧駆動型素子Ｔｒ１０の制御端子１１２の間に接続可能に構成されており、第１スイッチＳＷ１０と第１ゲート抵抗Ｒ１０を有する。第２回路部１２２は、駆動電源Ｖ１０の負極端子１１５と電圧駆動型素子Ｔｒ１０の制御端子１１２の間に接続可能に構成されており、第２スイッチＳＷ２０と第２ゲート抵抗Ｒ２０を有する。制御回路１３０は、第１スイッチＳＷ１０と第２スイッチＳＷ２０の開閉を切り換え可能に構成されている。

第１スイッチＳＷ１０をオンさせ、第２スイッチＳＷ２０をオフさせると、駆動電源Ｖ１０から第１回路部１２１を介してトランジスタＴｒ１０の制御電極に電荷が供給され、ゲート電圧が立ち上がる。ゲート電圧が閾値を上回ると、電圧駆動型素子Ｔｒ１０がターンオンし、電圧駆動型素子Ｔｒ１０の入力端子１１１から出力端子１１３に向けて電流が流れる。一方、第１スイッチＳＷ１０をオフさせ、第２スイッチＳＷ２０をオンさせると、電圧駆動型素子Ｔｒ１０の制御電極に充電されていた電荷が、第２回路部１２２を介して駆動電源Ｖ１０の負極端子１１５に放電され、ゲート電圧が立ち下がる。ゲート電圧が閾値を下回ると、電圧駆動型素子Ｔｒ１０がターンオフし、電圧駆動型素子Ｔｒ１０の電流が遮断する。このように、駆動回路１００は、第１スイッチＳＷ１０と第２スイッチＳＷ２０の開閉を切り換えることにより、電圧駆動型素子Ｔｒ１０のオン・オフを制御することができる。

この種の駆動回路１００では、電圧駆動型素子Ｔｒ１０のスイッチング特性を改善することが望まれている。電圧駆動型素子Ｔｒ１０のスイッチング特性には、スイッチング損失、サージ、及びリンギングが挙げられる。このようなスイッチング特性においては、スイッチング損失とサージ、及びスイッチング損失とリンギングの間にトレードオフ関係が存在することが知られている。

例えば、第１ゲート抵抗Ｒ１０の抵抗値を小さくし、ゲート電圧の立ち上がり速度を高速化させると、電圧駆動型素子Ｔｒ１０がターンオンするときのスイッチング損失を低下させることができる。しかしながら、ゲート電圧の立ち上がり速度を高速化させると、電圧駆動型素子Ｔｒ１０には過大なターンオンサージ電流が流れるとともにリンギングが発生してしまう。一方、第１ゲート抵抗Ｒ１０の抵抗値を大きくし、ゲート電圧の立ち上がり速度を低速化させると、電圧駆動型素子Ｔｒ１０のターンオンサージ電流及びリンギングを抑えることができる。しかしながら、ゲート電圧の立ち上がり速度を低速化させると、電圧駆動型素子Ｔｒ１０がターンオンするときのスイッチング損失が増大してしまう。このように、電圧駆動型素子Ｔｒ１０には、スイッチング損失とサージ、及びスイッチング損失とリンギングの間にトレードオフ関係が存在している。

このトレードオフ関係を改善するために、例えば特許文献１及び２に示すように、アクティブゲート方式が提案されている。アクティブゲート方式では、電圧駆動型素子をターンオン又はターンオフさせる遷移期間に、ゲート抵抗の抵抗値又は駆動電源の電圧値を変更することで、ゲート電圧の立ち上がり速度又はゲート電圧の立ち下り速度をターンオン又はターンオフの遷移期間の途中で変更させるものである。これにより、サージ及びリンギングに影響しない期間ではゲート電圧の立ち上がり速度又は立ち下り速度を高速化してスイッチング損失を低減し、サージ及びリンギングに影響する期間ではゲート電圧の立ち上がり速度又は立ち下り速度を低速化して過大なサージ及びリンギングの発生を抑制する。このように、アクティブゲート方式を利用すると、スイッチング特性におけるトレードオフ関係を改善することができる。

アクティブゲート方式では、ゲート電圧の立ち上がり速度又はゲート電圧の立ち下り速度を変更させるために、電圧駆動型素子をターンオン又はターンオフさせる遷移期間の途中で切り換え用スイッチを用いてゲート抵抗の抵抗値又は駆動電源の電圧値を切り換えている。また、その切り換え用スイッチを切り換えるタイミングは、電圧駆動型素子の電流の変化又は電圧駆動型素子のゲート電圧の変化を検出し、その検出結果に基づいて決定されている。

特開平１０−２３７４３号公報 特開２００１−３５２７４８号公報

上記のように、従来のアクティブゲート方式では、電圧駆動型素子の電流の変化又は電圧駆動型素子のゲート電圧の変化の検出結果に基づいて、電圧駆動型素子をターンオン又はターンオフさせる遷移期間の途中で切り換え用スイッチが切り換えられる。このため、従来のアクティブ方式では、電圧駆動型素子の状態変化から切り換え用スイッチが切り換わるまでに一定の時間が必要である。電圧駆動型素子をターンオン又はターンオフさせる遷移期間の高速化が望まれており、従来のアクティブ方式では対応が困難となることがある。

本明細書で開示される技術では、電圧駆動型素子のターンオン又はターンオフの遷移期間が高速化された場合でも、スイッチング特性におけるトレードオフ関係を改善することが可能な駆動回路を提供することを目的としている。

本明細書で開示される技術では、ゲート抵抗に対して分岐回路部が並列に設けられていることを特徴としている。さらに、その分岐回路部はツェナーダイオードを有しており、そのツェナーダイオードが駆動電圧と電圧駆動型素子のゲート電圧の差に応じた電圧が逆方向に印加されるように接続されていることを特徴としている。ターンオンの遷移期間の前半段階では、電圧駆動型素子のゲート電圧が低いので、ツェナーダイオードに印加される逆方向電圧が大きい。このため、ターンオンの遷移期間の前半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を上回っており、ツェナーダイオードが降伏している。このため、ターンオンの遷移期間の前半段階では、ゲート抵抗を介して電圧駆動型素子の制御電極に電荷が供給されるのに加えて、分岐回路部を介しても電圧駆動型素子の制御電極に電荷が供給される。一方、ターンオンの遷移期間の後半段階では、電圧駆動型素子のゲート電圧が上昇するので、ツェナーダイオードに印加される逆方向電圧が小さい。このため、ターンオンの遷移期間の後半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を下回っており、ツェナーダイオードが降伏しない非導通状態となる。このため、ターンオンの遷移期間の後半段階では、分岐回路部を介した電荷の供給が遮断される。このように、ターンオンの遷移期間の前半段階と後半段階では、電圧駆動型素子の制御電極に電荷を供給するための経路の数が異なっている。この結果、ターンオンの遷移期間の前半段階では、電圧駆動型素子のゲート電圧の立ち上がり速度が相対的に高速化され、ターンオンの遷移期間の後半段階では、電圧駆動型素子のゲート電圧の立ち上がり速度が相対的に低速化される。これにより、電圧駆動型素子がターンオンするときのスイッチング特性におけるトレードオフ関係が改善される。

すなわち、本明細書で開示される電圧駆動型素子を駆動する駆動回路は、ゲート抵抗と分岐回路部を備えている。ゲート抵抗は、駆動電源の正極端子と電圧駆動型素子の制御端子の間に接続可能に構成されている。分岐回路部は、ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、それら分岐ゲート抵抗とツェナーダイオードが直列に接続されている。ツェナーダイオードのカソードが駆動電源の正極端子側に接続されており、ツェナーダイオードのアノードが電圧駆動型素子の制御端子側に接続されている。分岐回路部では、分岐ゲート抵抗とツェナーダイオードが直列の関係で接続されていればよく、その位置関係は特に制限されない。例えば、ツェナーダイオードのカソードが分岐ゲート抵抗を介して駆動電源の正極端子に接続されていてもよいし、ツェナーダイオードのアノードが分岐ゲート抵抗を介して電圧駆動型素子の制御端子に接続されていてもよい。上記駆動回路では、電圧駆動型素子をターンオンさせる遷移期間において、電圧駆動型素子のゲート電圧に応じてツェナーダイオードが自発的に降伏した導通状態と降伏していない非導通状態とに切り換わる。ツェナーダイオードの応答速度は、特定の検出結果に応じて切り換え用スイッチを切り換える場合に比して圧倒的に速い。このため、本明細書で開示される駆動回路は、電圧駆動型素子がターンオンするときのスイッチング特性におけるトレードオフ関係を改善するとともに、電圧駆動型素子をターンオンさせる遷移期間が高速化された場合にも対応可能である。

本明細書で開示される駆動回路は、コンデンサをさらに備えているのが望ましい。コンデンサは、一端がツェナーダイオードのカソードに接続されており、他端が電圧駆動型素子の出力端子に接続可能に構成されている。すなわち、この態様の駆動回路では、電圧駆動型素子の制御端子と出力端子の間に、ツェナーダイオードとコンデンサの直列回路が接続される。ターンオフの遷移期間の前半段階では、電圧駆動型素子のゲート電圧が高いので、ツェナーダイオードに印加される逆方向電圧が小さい。このため、ターンオフの遷移期間の前半段階では、ツェナーダイオードに印加される逆方向電圧はツェナーダイオードの降伏電圧を下回っており、ツェナーダイオードが降伏していない非導通状態である。一方、ターンオフの遷移期間の後半段階では、電圧駆動型素子のゲート電圧が降下するので、ツェナーダイオードに印加される逆方向電圧が大きい。このため、ターンオフの遷移期間の後半段階では、ツェナーダイオードに印加される逆方向電圧がツェナーダイオードの降伏電圧を上回っており、ツェナーダイオードが降伏した導通状態となる。これにより、ターンオフの遷移期間の後半段階では、コンデンサに蓄積されていた電荷がツェナーダイオードを経由して放電される。このため、ターンオフの遷移期間の後半段階では、電圧駆動型素子の電荷が見かけ上増えることから、電圧駆動型素子のゲート電圧の立ち下がり速度が低速化される。この結果、上記態様の駆動回路は、電圧駆動型素子がターンオフするときのスイッチング特性におけるトレードオフ関係を改善することができる。また、ツェナーダイオードの応答速度は、特定の検出結果に応じて切り換え用スイッチを切り換える場合に比して圧倒的に速い。このため、上記態様の駆動回路は、電圧駆動型素子がターンオフするときのスイッチング特性におけるトレードオフ関係を改善するとともに、電圧駆動型素子をターンオフさせる遷移期間が高速化された場合にも対応可能である。

本明細書で開示される技術によると、電圧駆動型素子のターンオン又はターンオフの遷移期間が高速化された場合にも、スイッチング特性におけるトレードオフ関係を改善する駆動回路を提供することができる。

第１実施例の駆動回路の回路図を示す。 第１実施例の駆動回路の変形例の回路図を示す。 第１実施例の駆動回路のタイミングチャートを示す。 第２実施例の駆動回路の回路図を示す。 第２実施例の駆動回路のタイミングチャートを示す。 従来の駆動回路の回路図を示す。

本明細書で開示される技術の特徴を整理しておく。
（第１特徴）本明細書で開示される電圧駆動型素子を駆動する駆動回路は、第１回路部と分岐回路部を備えている。第１回路部は、電圧駆動型素子の制御電極に電荷を供給するために電圧駆動型素子の制御端子に接続可能に構成されており、第１スイッチと第１ゲート抵抗を有するとともに、それら第１スイッチと第１ゲート抵抗が直列に接続されている。分岐回路部は、第１ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、それら分岐ゲート抵抗とツェナーダイオードが直列に接続されている。ツェナーダイオードのアノードは、第１ゲート抵抗と電圧駆動型素子の制御端子の間の配線に接続されている。
（第２特徴）第１特徴において、第１回路部は、駆動電源の正極端子と電圧駆動型素子の制御端子の間に接続されていてもよい。
（第３特徴）第１特徴において、駆動回路は、第２回路部とコンデンサをさらに備えていてもよい。この場合、第２回路部は、電圧駆動型素子の制御電極から電荷を放電するために電圧駆動型素子の制御端子に接続可能に構成されており、第２スイッチと第２ゲート抵抗を有するとともに、第２スイッチと第２ゲート抵抗が直列に接続されている。コンデンサは、ツェナーダイオードのカソードと電圧駆動型素子の出力端子の間に接続可能に構成されている。
（第４特徴）第３特徴において、第２回路部は、駆動電源の負極端子と電圧駆動型素子の制御端子の間に接続されていてもよい。

図１に、車両用のインバータに搭載されるトランジスタＴｒ１を駆動する駆動回路１の回路図を示す。一例では、トランジスタＴｒ１には、ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられており、その半導体材料には炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。駆動回路１は、トランジスタＴｒ１の制御電極に対して電荷を供給又は制御電極から電荷を放電させることで、制御電極のゲート電圧を上昇又は降下させる。このような駆動回路１は、トランジスタＴｒ１のゲート電圧を制御し、トランジスタＴｒ１の入力端子１１から出力端子１３に向けて流れるドレイン電流を制御する。

駆動回路１は、第１回路部２１と第２回路部２２と制御回路３０を備えている。第１回路部２１は、トランジスタＴｒ１の制御電極に電荷を供給するために設けられている。第１回路部２１は、直流の駆動電源Ｖ１の正極端子１４とトランジスタＴｒ１の制御端子１２の間に接続可能に構成されており、第１スイッチＳＷ１と第１ゲート抵抗Ｒ１を有している。第１スイッチＳＷ１と第１ゲート抵抗Ｒ１は直列に接続されており、第１スイッチＳＷ１の一端が駆動電源Ｖ１の正極端子１４に接続可能に構成されており、第１スイッチＳＷ１の他端が第１ゲート抵抗Ｒ１の一端に接続されており、第１ゲート抵抗Ｒ１の他端がトランジスタＴｒ１の制御端子１２に接続可能に構成されている。

第２回路部２２は、トランジスタＴｒ１の制御電極に充電されている電荷を放電するために設けられている。第２回路部２２は、駆動電源Ｖ１の負極端子１５とトランジスタＴｒ１の制御端子１２の間に接続可能に構成されており、第２スイッチＳＷ２と第２ゲート抵抗Ｒ２を有している。第２スイッチＳＷ２と第２ゲート抵抗Ｒ２は直列に接続されており、第２スイッチＳＷ２の一端が駆動電源Ｖ１の負極端子１５に接続可能に構成されており、第２スイッチＳＷ２の他端が第２ゲート抵抗Ｒ２の一端に接続されており、第２ゲート抵抗Ｒ２の他端がトランジスタＴｒ１の制御端子１２に接続可能に構成されている。ここで、この例では、電荷供給用の第１ゲート抵抗Ｒ１と電荷放電用の第２ゲート抵抗Ｒ２が別個に設けられているが、図２に示すように、必要に応じて、１つのゲート抵抗Ｒ１，Ｒ２で代用することも可能である。

制御回路３０は、インバータをＰＷＭ制御するために、第１スイッチＳＷ１と第２スイッチＳＷ２の開閉を切り換え可能に構成されている。

駆動回路１はさらに、第１回路部２１の第１ゲート抵抗Ｒ１に対して並列に接続されている分岐回路部２３を備えている。分岐回路部２３は、分岐ゲート抵抗Ｒ３と整流用ダイオードＤ１とツェナーダイオードＺＤ１を有している。分岐ゲート抵抗Ｒ３と整流用ダイオードＤ１とツェナーダイオードＺＤ１は直列に接続されており、分岐ゲート抵抗Ｒ３の一端が第１スイッチＳＷ１と第１ゲート抵抗Ｒ１の中間点に接続されており、分岐ゲート抵抗Ｒ３の他端が整流用ダイオードＤ１のアノードに接続されており、整流用ダイオードＤ１のカソードがツェナーダイオードＺＤ１のカソードに接続されており、ツェナーダイオードＺＤ１のアノードが第１ゲート抵抗Ｒ１とトランジスタＴｒ１の制御端子１２の中間点に接続されている。

図３に、駆動回路１のタイミングチャートを示す。タイミングｔ１以前の期間Ｔ１では、トランジスタＴｒ１は完全にオフ状態である。タイミングｔ１において、第１スイッチＳＷ１をオンさせ、第２スイッチＳＷ２をオフさせると、駆動電源Ｖ１から第１回路部２１を介してトランジスタＴｒ１の制御電極に電荷が供給され、ゲート電圧が立ち上がる。ゲート電圧が閾値を上回ると、トランジスタＴｒ１がターンオンし、トランジスタＴｒ１０の入力端子１１から出力端子１３に向けてドレイン電流が流れる。このトランジスタＴｒ１がターンオンする遷移期間において、分岐回路部２３のツェナーダイオードＺＤ１には、概ね駆動電源Ｖ１の駆動電圧からトランジスタＴｒ１のゲート電圧を引いた大きさの逆方向電圧が印加されている。ターンオン直後の期間Ｔ２ａでは、トランジスタＴｒ１のゲート電圧は小さいので、ツェナーダイオードＺＤ１に印加される逆方向電圧は大きい。このため、ターンオン直後の期間Ｔ２ａでは、この逆方向電圧がツェナーダイオードＺＤ１の降伏電圧を上回っており、ツェナーダイオードＺＤ１が降伏した導通状態である。このため、ターンオン直後の期間Ｔ２ａでは、第１回路部２１を介してトランジスタＴｒ１の制御電極に電荷が供給されるのに加えて、分岐回路部２３を介してもトランジスタＴｒ１０の制御電極に電荷が供給される。したがって、ターンオン直後の期間Ｔ２ａでは、トランジスタＴｒ１のゲート電圧の立ち上がり速度が相対的に高速化される。

トランジスタＴｒ１のゲート電圧が上昇すると、タイミングｔ２において、ツェナーダイオードＺＤ１に印加されている逆方向電圧がツェナーダイオードＺＤ１の降伏電圧を下回り、ツェナーダイオードＺＤ１が降伏していない非導通状態となる。このため、期間Ｔ２ｂでは、分岐回路部２３を介した電荷の供給が停止され、第１回路部２１を介してのみトランジスタＴｒ１の制御電極に電荷が供給される。したがって、期間Ｔ２ｂでは、トランジスタＴｒ１のゲート電圧の立ち上がり速度が相対的に低速化される。

タイミングｔ３において、第１回路部２１を介した電荷の供給が終了し、期間Ｔ３ではトランジスタＴｒ１が完全にオン状態となる。

タイミングｔ４において、第１スイッチＳＷ１をオフさせ、第２スイッチＳＷ２０をオンさせると、トランジスタＴｒ１の制御電極に充電していた電荷が第２回路部２２を介して放電する。ゲート電圧が閾値を下回ると、トランジスタＴｒ１０がターンオフし、トランジスタＴｒ１０のドレイン電流が遮断する。

タイミングｔ５において、トランジスタＴｒ１の制御電極に充電していた電荷が完全に放電され、期間Ｔ５ではトランジスタＴｒ１が完全にオフ状態となる。

以下、第１実施例の駆動回路１の特徴を説明する。
（１）図３の期間Ｔ２ａ及びＴ２ｂに示されるように、駆動回路１で駆動されるトランジスタＴｒ１では、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が相対的に高速化されており、ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度が相対的に低速化されている。ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度は、トランジスタＴｒ１のドレイン電流のサージ及びドレイン電流のリンギングに強く影響する。本実施例では、ターンオンの遷移期間の後半段階におけるゲート電圧の立ち上がり速度が低速化されているので、トランジスタＴｒ１がターンオンするときのドレイン電流のサージ及びドレイン電流のリンギング現象が抑えられる。一方で、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が高速化されており、スイッチング損失の増大が抑えられている。

（２）本実施例の駆動回路１では、トランジスタＴｒ１のゲート電圧が上昇するのに応じて、ツェナーダイオードＺＤ１が降伏した導通状態から降伏していない非導通状態に切り替わることで、図３の期間Ｔ２ａからＴ２ｂに切り替わる。このときのツェナーダイオードＺＤ１の応答速度は極めて早い。このため、本実施例の駆動回路１は、トランジスタＴｒ１を高速でスイッチングする場合でも適用可能である。

（３）本実施例のトランジスタＴｒ１の半導体材料には、炭化珪素又は窒化ガリウム系のワイドバンドギャップの化合物半導体が用いられている。このようなワイドバンドギャップの化合物半導体で形成されるトランジスタＴｒ１は、極めて高速でスイッチングすることができる。したがって、本実施例の駆動回路１は、ワイドバンドギャップの化合物半導体で形成されるトランジスタＴｒ１を駆動する場合に特に有用である。

（４）本実施例の駆動回路１では、分岐回路部２３の分岐ゲート抵抗Ｒ３の抵抗値が、第１回路部２１の第１ゲート抵抗Ｒ１（図２の例では、ゲート抵抗Ｒ１，Ｒ２）よりも小さい方が望ましい。この場合、ターンオンの遷移期間の前半段階におけるゲート電圧の立ち上がり速度が顕著に高速化され、スイッチング損失の増大が顕著に抑えられる。

図４に、第２実施例の駆動回路２の回路図を示す。第１実施例の駆動回路１と共通の構成に関しては共通の符号を付し、その説明を省略する。図４に示されるように、駆動回路２は、一端がツェナーダイオードＺＤ１のカソードと整流用ダイオードＤ１のカソードの中間点に接続されており、他端がトランジスタＴｒ１の出力端子１３に接続可能に構成されているコンデンサＣ１を備えていることを特徴としている。

図５に、駆動回路２のタイミングチャートを示す。駆動回路２では、ゲート電圧の立ち下がり速度が遷移期間の前半段階と後半段階で変化することを特徴としている。タイミングｔ４において、第１スイッチＳＷ１をオフさせ、第２スイッチＳＷ２をオンさせると、トランジスタＴｒ１の制御電極に充電していた電荷が第２回路部２２を介して放電する。ゲート電圧が閾値を下回ると、トランジスタＴｒ１がターンオフし、トランジスタＴｒ１０のドレイン電流が遮断する。このトランジスタＴｒ１がターンオフする遷移期間において、分岐回路部２３のツェナーダイオードＺＤ１には、概ね駆動電源Ｖ１の駆動電圧からトランジスタＴｒ１のゲート電圧を引いた大きさの逆方向電圧が印加されている。ターンオフ直後の期間Ｔ４ａでは、トランジスタＴｒ１のゲート電圧は大きいので、この逆方向電圧がツェナーダイオードＺＤ１の降伏電圧を下回っており、ツェナーダイオードＺＤ１が降伏していない非導通状態である。

トランジスタＴｒ１の制御電極から電荷の放電が進むと、トランジスタＴｒ１のゲート電圧が降下する。トランジスタＴｒ１のゲート電圧が降下すると、ツェナーダイオードＺＤ１に印加される逆方向電圧が上昇する。タイミングｔ４’において、ツェナーダイオードＺＤ１に印加される逆方向電圧がツェナーダイオードＺＤ１の降伏電圧を上回ると、ツェナーダイオードＺＤ１が降伏した導通状態となる。このため、期間Ｔ４ｂでは、コンデンサＣ１に蓄積されていた電荷がツェナーダイオードＺＤ１と第２回路部２２を経由して放電される。このため、期間Ｔ４ｂでは、トランジスタＴｒ１の電荷が見かけ上増えたこととなり、トランジスタＴｒ１のゲート電圧の立ち下がり速度が低速化される。

以下、第２実施例の駆動回路２の特徴を列記する。
（１）図５の期間Ｔ４ａ及びＴ４ｂに示されるように、駆動回路２で駆動されるトランジスタＴｒ１では、ターンオフの遷移期間の前半段階におけるゲート電圧の立ち下がり速度が相対的に高速化されており、ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度が相対的に低速化されている。ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度は、トランジスタＴｒ１のドレイン電流のリンギング及びトランジスタＴｒ１のドレイン電圧のサージに強く影響する。本実施例では、ターンオフの遷移期間の後半段階におけるゲート電圧の立ち下がり速度が低速化されているので、トランジスタＴｒ１がターンオフするときのドレイン電流のサージ電流及びドレイン電圧のリンギング現象が抑えられる。一方で、ターンオフの遷移期間の前半段階におけるゲート電圧の立ち下がり速度が高速化されており、スイッチング損失の増大が抑えられている。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１，２：駆動回路
２１：第１回路部
２２：第２回路部
２３：分岐回路部
３０：制御回路
Ｒ１：第１ゲート抵抗
Ｒ２：第２ゲート抵抗
Ｒ３：分岐ゲート抵抗
ＳＷ１：第１スイッチ
ＳＷ２：第２スイッチ
Ｔｒ１：トランジスタ
Ｖ１：駆動電源
ＺＤ１：ツェナーダイオード

Claims (2)

1. 電圧駆動型素子を駆動する駆動回路であって、
   駆動電源の正極端子と前記電圧駆動型素子の制御端子の間に接続可能に構成されているゲート抵抗と、
   前記ゲート抵抗に対して並列に接続されており、分岐ゲート抵抗とツェナーダイオードを有するとともに、前記分岐ゲート抵抗と前記ツェナーダイオードが直列に接続されている分岐回路部と、を備えており、
   前記ツェナーダイオードのカソードが前記駆動電源の正極端子側に接続されており、前記ツェナーダイオードのアノードが前記電圧駆動型素子の制御端子側に接続されている駆動回路。
2. 一端が前記ツェナーダイオードのカソード側に接続されており、他端が前記電圧駆動型素子の出力端子側に接続可能に構成されているコンデンサをさらに備えている請求項１に記載の駆動回路。

Images