JPWO2020209007A1

JPWO2020209007A1 - 電力用半導体素子の駆動回路

Info

Publication number: JPWO2020209007A1
Application number: JP2021513533A
Authority: JP
Inventors: 拓也酒井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-04-09
Filing date: 2020-03-16
Publication date: 2021-12-09
Anticipated expiration: 2040-03-16
Also published as: US11695409B2; EP3955464A1; WO2020209007A1; EP3955464A4; US20220190819A1; JP7278369B2; CN113661656A

Abstract

入力端子（１１）に入力されるオン・オフの駆動タイミング信号に基づいて、第一主電極と第二主電極の間に流れる主電流を制御するためのゲート電極を有するスイッチング素子（１）のゲート電極に印加するゲート駆動電圧を発生するゲート駆動電圧生成器（３０）を備えた電力用半導体素子の駆動回路において、ゲート駆動電圧生成器（３０）は、電流を制限する電流制限器（１７）と、この電流制限器（１７）の両端に印加される電圧の大きさを制限する電圧制限器（５６）とが並列に接続されたゲート電流制限回路（３）を備えるようにした。

Description

本願は、電力用半導体素子の駆動回路に関する。

インバータなど、電動機を駆動するための電力変換器は電力用半導体素子であるスイッチング素子のスイッチングにより電力変換を行う。スイッチング素子の駆動に関し、同じ駆動回路状態を維持してもスイッチング時の電流値等によってスイッチング状態が変化してしまうため、余裕をもった設計をする必要があった。この問題を解決して、低損失、低ノイズ化するためには、駆動回路によってスイッチングの際に発生する損失とノイズ発生あるいはスパイク電圧とのトレードオフの関係を制御する必要があった。トレードオフの改善を図るためにはスイッチング時のゲート電流を制御し、スイッチング状態、例えばスイッチング時の電流値が変化した際にスイッチング素子の伝達特性に対応してゲート電圧波形を制御し、ゲート電流の変化を制御する必要がある。

特開２０１３−２２９６５４号公報

ゲート電流を制御するためにゲート抵抗あるいは電源を切り替えるためには、タイミングを調整するための複数の信号およびスイッチが必要となり、制御回路が複雑化してしまう。特許文献１では、スイッチング当初、ゲート電圧を閾値電圧あるいは設定した一定電圧に切り替えるように制御している。しかし、素子温度あるいはスイッチング時の電流値が変わった際、その素子の特性が変化し、設定すべきゲート電圧の大きさが変化するため、スイッチング時の遅れ時間を短縮することに限界がある。また、オフ時の遅れ時間分、短絡発生を防止するためのデッドタイムが必要となり、デッドタイム以内に確実にスイッチング素子をオフする必要がある。また、オン時に過電流が生じた際、ゲート電圧の立ち上がり時間を制限しており、長い期間スイッチング素子が能動領域で動作するため、スイッチング素子の損失が大きくなり、過度の温度上昇を防ぐため、大きな放熱フィンなどが必要となってしまう。

本願は、上記の問題点を解決するための技術を開示するものであり、スイッチング素子の電流値あるいは温度の変化に対して、複雑な制御をせずに、スイッチング損失あるいはノイズの変化が少ない電力用半導体素子の駆動回路を提供することを目的としている。

本願に開示される電力用半導体素子の駆動回路は、入力端子に入力されるオン・オフの駆動タイミング信号に基づいて、第一主電極と第二主電極の間に流れる主電流を制御するためのゲート電極を有するスイッチング素子のゲート電極に印加するゲート駆動電圧を発生するゲート駆動電圧生成器を備え、ゲート駆動電圧生成器は、電流を制限する電流制限器と、この電流制限器の両端に印加される電圧の大きさを制限する電圧制限器とが並列に接続されたゲート電流制限回路を備えたものである。

本願に開示される電力用半導体素子の駆動回路によれば、スイッチング素子の電流値あるいは温度の変化に対して、複雑な制御をせずに、スイッチング損失あるいはノイズの変化が少ない電力用半導体素子の駆動回路を実現できる。

実施の形態１による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態１による電力用半導体素子の駆動回路の電圧制限器の別の例を示す回路図である。実施の形態１による電力用半導体素子の駆動回路の動作を説明するための線図である。ＩＧＢＴの温度特性例を示す線図である。ツェナーダイオードの降伏電圧の温度係数の例を示す線図である。実施の形態２による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態３による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態４による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態４による電力用半導体素子の駆動回路の動作を説明するための線図である。実施の形態５による電力用半導体素子の駆動回路の構成を示す回路図である。図１１Ａおよび図１１Ｂは、実施の形態４、５、６による電力用半導体素子の駆動回路のゲート電圧補正器としての電流源の例を説明する図である。実施の形態５による電力用半導体素子の駆動回路の動作を説明するための第一の線図である。実施の形態５による電力用半導体素子の駆動回路の動作を説明するための第二の線図である。実施の形態５による電力用半導体素子の駆動回路の動作を説明するための第三の線図である。実施の形態６による電力用半導体素子の駆動回路の動作を説明するための線図である。実施の形態６による電力用半導体素子の駆動回路の動作による効果を説明するための線図である。

実施の形態１．
図１は、実施の形態１による電力用半導体素子の駆動回路を示す回路図である。本願においては、電力用半導体素子としてスイッチング素子１がＩＧＢＴの場合を例にして説明する。ＩＧＢＴの場合、第一主電極としてコレクタ電極（単にコレクタとも称する）、第二主電極としてエミッタ電極（単にエミッタとも称する）を備えており、コレクタとエミッタの間に流れる電流をゲート電極に印加する電圧により制御する。本願で開示する技術は、スイッチング素子として、ＩＧＢＴに限らず、ＭＯＳＦＥＴ等、２つの主電極、すなわち第一主電極と第二主電極の間に流れる電流をゲート電極に印加する電圧により制御する構成の他のスイッチング素子にも適用できる。

本実施の形態１による電力用半導体素子の駆動回路２は、スイッチング素子１をＯＮ/ＯＦＦするため、入力端子１１から入力される駆動タイミング信号に対応してゲート電極の電荷を充放電させて、ゲート端子１０１の電圧Ｖｇｅを制御する。駆動回路２のゲート駆動電圧生成器３０は、ゲート電流制限回路３、および駆動電圧振幅制限回路４を備えている。駆動電圧振幅制限回路４は、第一制御電源７、第二制御電源８、入力信号の振幅を第一制御電源７および第二制御電源８の振幅内に制限するためのダイオード９およびダイオード１０、入力電流を制限する抵抗Ｒ１、駆動タイミング信号Ｖｓを受け信号を増幅するバッファ回路４０を備えている。また、駆動回路２は、出力側にゲート抵抗Ｒｇおよび放電抵抗Ｒ２を備えている。ゲート電流制限回路３は、駆動電圧振幅制限回路４とスイッチング素子１のゲート端子１０１との間に配置されており、ゲート電流を制限するための電流制限器１７と、電流制限器１７と並列に接続された電圧制限器５６と、電流制限器１７と電圧制限器５６の２つの出力を受けてスイッチング素子１のゲート電流を調整するためのコンデンサ（以後ゲート容量調整器）１３とを有している。ここでは、電流制限器１７は抵抗としている。

入力端子１１には、第二主電極であるエミッタ電極の電位と共通の電位となるエミッタ端子２０との間に駆動タイミング信号Ｖｓが入力され、駆動電圧振幅制限回路４により、第一制御電源７および第二制御電源８の電圧の振幅に変換された電圧Ｖｓｇが駆動電圧振幅制限回路４から出力される。ここで、駆動電圧振幅制限回路４では、ダイオード９、ダイオード１０および入力側に抵抗Ｒ１を有することにより、入力端子１１に入力される駆動タイミング信号Ｖｓの振幅が第一制御電源７および第二制御電源８よりも大きい場合であっても、バッファ回路４０に入力される電圧の大きさが制限されて、バッファ回路４０が保護される。バッファ回路４０としてはオペアンプなどの増幅器、あるいはトランジスタを使用した増幅回路などを用いることができる。

電圧制限器５６は、電流制限器１７の両端に印加される電圧の範囲を制限するよう、ツェナーダイオード５とツェナーダイオード６の２つのツェナーダイオードが極性の向きを逆にして直列に接続された直列接続体により構成される。ゲート駆動電圧生成器３０の出力はゲート抵抗Ｒｇを介してゲート端子１０１に接続されている。ゲート電極とエミッタ電極の間には放電抵抗Ｒ２が接続されている。

電流制限器１７は、電流を制限することにより、電流制限器１７と電圧制限器５６との接続点１２、すなわちゲート駆動電圧生成器３０の出力の電位Ｖｇの変化量を制限する。また、電圧制限器５６は電流制限器１７が電流を制限する電圧の範囲を制限する。本実施の形態１では電圧制限器５６として２つのツェナーダイオード５およびツェナーダイオード６が極性の向きを逆にして直列に接続されている。この構成により、ツェナーダイオード５およびツェナーダイオード６の降伏電圧以上の電位差がゲート電流制限回路３の入力側と出力側との間に生じた場合に、電圧制限器５６により急峻にゲート容量調整器１３が充電される。本実施の形態１では、ゲート電流制限回路３の入力側から出力側に電流が流れたときの降伏電圧、すなわちツェナーダイオード５の降伏電圧をＶｚ＿５、ゲート電流制限回路３の出力側から入力側に電流が流れたときの降伏電圧、すなわちツェナーダイオード６の降伏電圧をＶｚ＿６とする。

本実施の形態１では電圧制限器５６としてツェナーダイオード５とツェナーダイオード６とを極性の向きを逆にして直列に接続することで、電流の向きがどちらの向きにおいても電圧を制限できる構成としている。図２に示すように、ツェナーダイオードとダイオードを極性の向きを逆にして直列に接続した直列接続体を２個、向きを逆に並列に接続したものを電圧制限器５６としても、電流の向きがどちらの向きにおいても電圧を制限できる。しかしながら、図１に示す、２つのツェナーダイオードを極性の向きを逆にして直列に接続する構成の方がシンプルな構成となる。また、後述するように、電圧制限器５６は、スイッチング素子１と同じモジュール内、あるいはスイッチング素子１と同等の温度になるように同じ基板内に配置するのが好ましいが、このためには図１に示す電圧制限器の構成が有効な構成となる。

図１に示した回路では、ゲート電流の大きさを制限するためゲート容量調整器１３とゲート抵抗Ｒｇが接続されているが、この２つは必ず必要なものではなくどちらか片方を備えなくてもよい。さらには、スイッチング素子１のチップ上あるいは素子内の定数を利用できる場合は、両方共備えなくてもよい。

図３は、図１に示した回路の動作を説明するための、各部の電圧・電流の時間変化を示す線図である。最上段の線図では、一点鎖線が駆動電圧振幅制限回路４の出力点１４、すなわちゲート電流制限回路３の入力側の電位Ｖｓｇ、実線がゲート駆動電圧生成器３０の出力の電位Ｖｇ、破線がスイッチング素子１のゲート電極−エミッタ電極間の電圧、すなわちゲート電圧Ｖｇｅを、それぞれスイッチング素子１のエミッタ端子２０の電位を０として示している。２段目はスイッチング素子１の第一主電極であるコレクタと第二主電極であるエミッタ間に流れる電流、すなわちコレクタ電流Ｉｃ、３段目はスイッチング素子１のコレクタ―エミッタ間の電圧Ｖｃｅ、４段目はスイッチング素子１のゲート電流Ｉｇを示している。

入力端子１１に駆動タイミング信号としてＯＮ信号が入力されたとき、一点鎖線で示すように、ゲート電流制限回路３の入力側、すなわち駆動電圧振幅制限回路４の出力点１４に第一制御電源７の電圧に対応した電位Ｖｓｇが出力される。第一制御電源７の電圧、すなわち駆動タイミング信号がＯＮ時のゲート電流制限回路３の入力側の電位の値からツェナーダイオード５の降伏電圧Ｖｚ＿５を差し引いた値を第一閾値電圧Ｖｇｍｉｎとし、このＶｇｍｉｎが、スイッチング素子１のスレシホールド電圧（threshold voltage）ＶｔｈとなるようＶｚ＿５の値を設定しておく。この設定により、駆動タイミング信号の立ち上がり時には、実線で示すように、ツェナーダイオード５およびツェナーダイオード６を通じ、スイッチング素子１のスレシホールド電圧Ｖｔｈを超えない電位までゲート駆動電圧生成器３０の出力の電位Ｖｇが上昇する。すなわちゲート駆動電圧生成器３０の出力の電位Ｖｇが第一閾値電圧Ｖｇｍｉｎになるとゲート電流制限回路３の入力側と出力側の電位差がツェナーダイオード５で設定された電圧Ｖｚ＿５以下になるため、電圧制限器５６のツェナーダイオード５およびツェナーダイオード６はオフし、ゲート容量調整器１３は電流制限器１７を通じ充電される。この際、ゲート駆動電圧生成器３０の出力の電位Ｖｇの変化は抵抗で構成される電流制限器１７とゲート容量調整器１３の時定数により制限される。ゲート駆動電圧生成器３０の出力の電位Ｖｇに遅れて、ゲート電圧ＶｇｅがＶｔｈ以上になるとスイッチング素子１はＯＮし始め、ゲート電圧Ｖｇｅの上昇に伴い伝達する電流Ｉｃを増やし、Ｉｃが所要電流値に至るとスイッチング素子１はミラー期間に移行する。以上のように、駆動タイミング信号がオン信号となったとき、すなわちオン時には、ゲート駆動電圧生成器３０の出力電圧Ｖｇが第一閾値電圧Ｖｇｍｉｎ以下では電流制限器１７には電流が流れず、第一閾値電圧Ｖｇｍｉｎ以上になって電流制限器１７により電流が制限されるように、電圧制限器５６が電流制限器１７の両端の電圧を制限する。これにより、駆動タイミング信号がオン信号となったとき、電圧制限器５６が、ゲート駆動電圧生成器３０の出力電圧Ｖｇを第一閾値電圧Ｖｇｍｉｎまで上昇させ、Ｖｇが第一閾値電圧Ｖｇｍｉｎに上昇後は、電流制限器１７に流れる電流により、Ｖｇを上昇させることになる。

ミラー期間はスイッチング素子１のＶｃｅが変化する期間であり、その変化率ｄＶｃｅ/ｄｔはミラー期間のゲート電流（以後ミラー電流）の大きさに依存する。ミラー期間中のゲート電圧（以後ミラー電圧Ｖｍ）は一定であり、Ｖｍは、スイッチング素子の伝達特性に従い、スイッチング時の電流Ｉｃの大きさおよび素子の温度によってその値が変化する。しかし、ゲート駆動電圧生成器３０の出力の電位Ｖｇの変化率ｄＶｇ/ｄｔが電流制限器１７により制限されているため、スイッチング電流あるいは素子温度が変化してもミラー電圧Ｖｍとゲート駆動電圧生成器３０の出力の電圧Ｖｇとの電圧差の変化率は変化しない。このため、ミラー期間のゲート電流の大きさはＶｍが変化しても変わらないため、スイッチング素子１のコレクターエミッタ間電圧Ｖｃｅは一定の電圧変化率になるように制御される。

以上では第一閾値電圧Ｖｇｍｉｎは、スイッチング素子１のスレシホールド電圧Ｖｔｈと等しくするとして説明したが、第一閾値電圧Ｖｇｍｉｎは必ずしもスレシホールド電圧Ｖｔｈと等しくなくてもよく、スレシホールド電圧Ｖｔｈ以上に設定すればよい。あるいは、第一閾値電圧Ｖｇｍｉｎをスレシホールド電圧Ｖｔｈよりも低く設定しても動作は可能であるが、立ち上がりの遅れ時間が大きくなる。したがって、スイッチングの遅れを低減するためには、第一閾値電圧Ｖｇｍｉｎはスレシホールド電圧Ｖｔｈ以上の電圧値に設定するのが好ましい。一方、第一閾値電圧Ｖｇｍｉｎをスレシホールド電圧Ｖｔｈよりも低く設定した場合、スイッチング電流が流れ始める直後の電流の変化率ｄｉ／ｄｔを小さく抑えることができる。このため、スイッチング時のリカバリ電流を小さく抑えることができ、発生するノイズを小さく抑えることができる。また、Ｖｇがスレシホールド電圧Ｖｔｈ以下の電圧値にまでしか立ち上がらないため、スレシホールド電圧近傍のｄＶｇｅ/ｄｔを小さく抑えることができるという効果もある。

ＯＦＦ時、すなわち駆動タイミング信号の立下り時には、ゲート電極およびゲート容量調整器１３から電荷を放電させるため、ゲート電流制限回路３には出力側から入力側に電流が流れる。このため、ゲート電流制限回路３の出力側と入力側の間の電位差が、電圧制限器５６のツェナーダイオード６の降伏電圧Ｖｚ＿６に制限される。ツェナーダイオード６の降伏電圧Ｖｚ＿６は、スイッチング素子１の許容する最大電流値Ｉｃｍａｘに対応したスイッチング素子１の伝達特性から求められたゲート電圧Ｖｇｍａｘと、駆動タイミング信号がＯＦＦ信号のときの駆動電圧振幅制限回路４の出力電圧Ｖｓｇとの差の電圧の値に設定される。この設定により、駆動タイミング信号の立下り時、ゲート駆動電圧生成器３０の出力の電位Ｖｇは、瞬時にスイッチング素子１の許容する最大電流値に対応したＶｇｍａｘとなる。本願において、Ｖｇｍａｘは第二閾値電圧とも称する。

ゲート駆動電圧生成器３０の出力の電位ＶｇがＶｇｍａｘとなった後は、電圧制限器５６のツェナーダイオード５およびツェナーダイオード６がＯＦＦとなるため、ゲート電極およびゲート容量調整器１３の電荷は電流制限器１７を通じ放電される。この際Ｖｇの変化率ｄＶｇ/ｄｔは電流制限器１７とゲート容量調整器１３の時定数に制限される。ゲート電圧Ｖｇｅがミラー電圧Ｖｍになるとスイッチング素子１はミラー期間に移行するが、ＯＮ時と同様にｄＶｇ/ｄｔが電流制限器１７により制限されているため、ミラー期間のゲート電流はスイッチング時のスイッチング素子の電流値及び素子温度などが変化しても、大きく変化することがないように制御される。ゲート電圧ＶｇｅがＶｍ以下になっても、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ/ｄｔはゲート駆動電圧生成器３０の出力の電位Ｖｇにより制御されるため、スイッチング時の電流Ｉｃのｄｉ/ｄｔの大きさが制限される。スイッチング素子１のｄｉ/ｄｔが制限されているため、スイッチング素子１のダイオードにリカバリ電流が流れる際のリカバリノイズが大きく変化しないように制御される。以上のように、駆動タイミング信号がオフ信号となったとき、すなわちオフ時には、電圧制限器５６は、ゲート駆動電圧生成器３０の出力電圧Ｖｇが第二閾値電圧Ｖｇｍａｘ以下で電流制限器１７により電流が制限されるように、電流制限器１７の両端の電圧を制限する。これにより、駆動タイミング信号がオフ信号となったとき、電圧制限器５６が、ゲート駆動電圧生成器３０の出力電圧Ｖｇを第二閾値電圧Ｖｇｍａｘまで下降させ、Ｖｇが第二閾値電圧Ｖｇｍａｘに下降後は、電流制限器１７に流れる電流により、Ｖｇを下降させることになる。

スイッチング素子１の温度変化時の動作について説明する。図４にスイッチング素子１がＩＧＢＴであるときの、異なる温度における伝達特性を示す。図４に示すように、スイッチング素子１のスレシホールド電圧Ｖｔｈは素子温度が上昇すると低い電圧に変化する。温度が上昇しても、スイッチング素子１が電流を流しうるゲート電圧Ｖｇｅの範囲が、ゲート駆動電圧生成器３０の出力の電位Ｖｇの変化率ｄＶｇ/ｄｔが制限される電圧範囲から外れないように、制限される電圧範囲が低い電圧側に変化するよう調整する必要がある。この電圧範囲の調整はツェナーダイオードの降伏電圧の温度特性を利用することにより可能となる。温度特性を利用するためのツェナーダイオード５として降伏電圧Ｖｚ＿５が５．６Ｖ以上のツェナーダイオードを使用する。図５は、ツェナーダイオードの温度特性、すなわちツェナーダイオードの降伏電圧と降伏電圧の温度係数（温度変化に対する降伏電圧の変化率）の関係を示す図である。図５に示すように、降伏電圧５．６Ｖ以上のツェナーダイオードでは、降伏電圧の温度係数が正である。このため、駆動タイミング信号がＯＮ時の駆動電圧振幅制限回路４の出力点１４の電位の値からツェナーダイオード５の降伏電圧Ｖｚ＿５を差し引いた値である第一閾値電圧Ｖｇｍｉｎは、温度上昇にしたがって自動的に低い値に変化する。すなわち、この第一閾値電圧Ｖｇｍｉｎの温度変化はＶｔｈの温度変化と同じ温度変化傾向となる。スイッチング素子１とツェナーダイオード５との間で大きな温度差が無いようにすれば、温度上昇してスイッチング素子１のＶｔｈが下がっても降伏電圧Ｖｚ＿５が大きくなるため、ゲート電圧が制限される電圧範囲からＶｔｈが外れることはない。ツェナーダイオード５が１個のツェナーダイオードだけでは、スイッチング素子１のＶｔｈの変化と降伏電圧の温度変化特性が合わない場合、ツェナーダイオード５として、降伏電圧の異なる複数のツェナーダイオードを直列に接続した構成とすることにより、Ｖｔｈの温度変化に合うようにツェナーダイオード５の温度変化特性を調整することができる。

次にＯＦＦ時の動作を説明する。以下では、例として２８０Ａ時にＯＦＦとなる場合を想定する。２８０Ａといった大きな電流領域では、素子温度上昇に伴いミラー電圧Ｖｍが上昇し、一方スレシホールド電圧Ｖｔｈは低下する。このため、温度が変化しても第二閾値電圧Ｖｇｍａｘを変化させなければ、図３においてｔｄｍａｘで示す遅れ時間が増加する。遅れ時間の増加を抑制するには、温度上昇に伴って第二閾値電圧Ｖｇｍａｘが上昇するようにすればよい。ツェナーダイオードの降伏電圧の温度特性を利用することにより、温度上昇に伴って第二閾値電圧Ｖｇｍａｘが上昇するようにできる。ツェナーダイオード６として温度係数が正のツェナーダイオードを使用する。降伏電圧が５．６Ｖ以上のツェナーダイオードは降伏電圧の温度係数が正であるため、温度上昇に対し降伏電圧が上昇する特性となる。これにより、温度上昇した場合、ツェナーダイオード６の降伏電圧が上昇することにより、第二閾値電圧Ｖｇｍａｘの値が自動的に上昇し、駆動遅れ時間ｔｄｍａｘの増加が抑制される。

本実施の形態において、ツェナーダイオード５およびツェナーダイオード６で構成される電圧制限器５６はスイッチング素子１と同じ温度になるように、同じモジュール内あるいは同じ冷却ベース板上に実装されることが望ましい。しかしながら、電圧制限器５６がスイッチング素子１と同じモジュール内あるいは同じ冷却ベース板上に実装されていなくても、これらの近傍に実装されていれば良い。電圧制限器５６が、スイッチング素子１が実装されているモジュールなどの近傍に実装されていれば、モジュール板あるいは冷却ベース板などの雰囲気の温度により、スイッチング素子１の温度が上昇したとき、電圧制限器５６の温度も上昇する。このように、電圧制限器５６の温度変化の環境が、スイッチング素子１の温度変化の環境と同じとなる位置に電圧制限器５６を配置することにより、両者の温度変化傾向が同じになる。もし、電圧制限器５６の温度変化がスイッチング素子１の温度変化に比べて小さくなる場合は、例えば複数のツェナーダイオードを直列で構成して温度変化特性を調整したり、少しの温度変化でＶｚ＿５およびＶｚ＿６が大きく変化するツェナーダイオードを選択したりすればよい。このように、スイッチング素子１と電圧制限器５６の温度変化の差を考慮して電圧制限器５６の温度特性を調整することで、スイッチング素子１の動作する範囲でｄＶｇｅ/ｄｔの制御範囲が外れないようにすることができる。

以上のように、実施の形態１による電力用半導体素子の駆動回路によれば、スイッチング素子の温度あるいは電流値が変わっても、複雑な制御をすることなく、自動的にｄＶｇｅ/ｄｔの制御範囲が変化するため、スイッチング動作の変動が少ない。このため、例えばデッドタイムの余裕を小さくでき、ひいてはスイッチング損失の変化、あるいはノイズの変化が少ない電力用半導体素子の駆動回路を実現することができる。

実施の形態２．
図６は、実施の形態２による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態１と異なる点は、電圧制限器５６、電流制限器１７、ゲート容量調整器１３で構成されるゲート電流制限回路３が駆動電圧振幅制限回路４の入力側に接続されている点である。駆動電圧振幅制限回路４は、ゲート駆動電圧生成器３０の出力点１２の電位Ｖｇがゲート電流制限回路３の出力側の電位になるように制御する。本実施の形態２ではバッファ回路４０の電圧ゲインを１として説明するが、ゲインは１でなくても構わず、バッファ回路４０のゲイン分、バッファ回路４０に入力される信号の振幅を調整し、電圧制限器５６のツェナーダイオード５およびツェナーダイオード６の降伏電圧を調整することにより図３と同様の特性を得ることができる。本実施の形態２は、バッファ回路４０の特性として高周波領域のゲインを大きく取れないなど周波数特性を有する場合に適用すると効果がある。この場合、図６に示すように、ゲート電流制限回路３にコンデンサＣ１を接続する。本実施の形態２においてＯＮ時およびＯＦＦ時のスイッチング素子１の特性の変化に対する駆動回路２の動作の詳細については実施の形態１と同じである。

第一制御電源７と第二制御電源８の電圧以上の振幅の駆動信号が入力端子１１に入力されても、ダイオード９およびダイオード１０により入力の振幅が第一制御電源７と第二制御電源８になるように制限される。ＯＮの駆動タイミング信号入力時には、電圧制限器５６のツェナーダイオード５およびツェナーダイオード６を通じ瞬時にＶｔｈまでゲート容量調整器１３の電圧を上昇させる。この際、コンデンサＣ１を経由する電流によりゲート容量調整器１３が充電されるため、その立ち上がりは急峻となる。バッファ回路４０は電流増幅を行い、ゲート駆動電圧生成器３０の出力点１２の電位ＶｇをＶｔｈまで上昇させる。その後はゲート容量調整器１３が電流制限器１７を介し充電されるため、ゲート容量調整器１３のｄｖ/ｄｔが制御され、その電圧を受けてバッファ回路４０がゲート駆動電圧生成器３０の出力点１２の電圧Ｖｇを上昇させる。

この構成により、大きな振幅の信号が入力された際でも、スイッチング素子１の伝達特性の変化があってもｄＶｇｅ/ｄｔが制御されるため、実施の形態１と同様に、温度あるいはスイッチング電流変化時のトレードオフの変化を抑制するように、ゲート駆動電圧生成器３０がゲート電流を制御する。この際、ゲート駆動電圧生成器３０の出力点１２の電位Ｖｇとゲート端子１０１の電位Ｖｇｅとの電位差がスイッチング時の電流の大きさあるいは素子温度により大きく変化しないため、ゲート抵抗Ｒｇにて調整されるゲート電流の大きさの、温度および電流依存性を低減することができる。また、ゲート駆動電圧生成器３０の出力点１２の電圧Ｖｇの立ち上がり時など、コンデンサＣ１を電流制限器１７と並列に接続することにより、駆動回路２の高周波のゲインを大きくすることができ、駆動回路２のゲインの周波数特性の補正を行うことができる。

実施の形態３．
図７は、実施の形態３による電力用半導体素子の駆動回路の構成を示す回路図である。実施の形態１と異なる点は、バッファ回路４０の入力電圧のクランプ回路として、抵抗Ｒ１と、極性の向きが逆に直列に接続されたツェナーダイオード９０およびツェナーダイオード１００を使用したこと、さらに、電圧制限器５６と並列に接続する電流制限器１７として、定電流ダイオード７１および定電流ダイオード７２の２個の定電流ダイオードを、極性を逆に直列に接続した接続体を使用したことである。

ツェナーダイオード９０およびツェナーダイオード１００は、入力端子１１に入力される駆動タイミング信号Ｖｓの振幅が変わってもバッファ回路４０に入力される信号の振幅が一定になるように制限する。また、電流制限器１７を構成する２個の定電流ダイオードの定電流値として、同じものを用いる。ただし、ＯＮ時の電流制限用の定電流ダイオード７１とＯＦＦ時の電流制限用の定電流ダイオード７２の定電流値として異なる値のものを用いて、ＯＮ時とＯＦＦ時のスイッチング速度を変える構成にしてもかまわない。また、ゲート電流制限回路３は、スイッチング素子１のゲート−エミッタ間にゲート容量調整器１３が接続される構成となっているが、ゲート容量調整器１３はスイッチング時の速度を調整するものであり、ゲート容量調整器１３をなくしてスイッチング素子１のゲートのみが充電される構成としても構わない。また、図７ではバッファ回路４０はオペアンプを用い、オペアンプ出力電圧をフィードバックする構成としているが、コンプリメンタリのトランジスタ等を用いたバッファ回路、あるいは入力された信号を増幅するアンプ回路などを使用し、バッファ回路４０の出力電圧が制御されるものでもかまわない。図７では電圧制限器５６としてツェナーダイオード５およびツェナーダイオード６の２個のツェナーダイオードが極性の向きが逆に直列に接続された構成となっている。ツェナーダイオードは、降伏電圧の温度係数が正となる降伏電圧が５．６Ｖ以上の素子を用いるだけでなく、降伏電圧５．６Ｖ以下の素子も組み合わせ、複数のツェナーダイオードにより、温度変化に対する降伏電圧の変化が、スイッチング素子１の伝達特性の温度変化に合った変化となるように調整された構成とすることもできる。

本実施の形態３において、入力端子１１に駆動タイミング信号ＶｓとしてＯＮ信号が入力されるとバッファ回路４０は第一制御電源７の電位を出力する。ＯＮ信号入力時には、瞬時にツェナーダイオード５およびツェナーダイオード６を通じスイッチング素子１のスレシホールド電圧Ｖｔｈまでゲート容量調整器１３の電圧を上昇させ、その後は電流制限器１７によりゲート容量調整器１３が充電される。本実施の形態３では、Ｖｔｈ以上の領域におけるゲート電流の大きさは電流制限器１７により制御されるため、バッファ回路４０の出力Ｖｓｇとゲート端子１０１の電位Ｖｇｅとの電位差によりゲート電流が変化することが無いため、スイッチング速度は一定に制御される。従来の定電流駆動においては、負バイアス印加時、あるいはＶｔｈが大きくＯＦＦ時のゲート電圧からＶｔｈまでの電位差が大きい場合などに、駆動タイミング信号入力時からスイッチング素子駆動までに遅れ時間が生じていた。一方、実施の形態１あるいは実施の形態２と同様、本実施の形態３においても、素子特性の変化に対してこの遅れ時間を短くするようにゲート駆動電圧生成器３０の出力Ｖｇが追随するため、スイッチング時に必要なデッドタイムを短縮することができる。デッドタイムの短縮により、デッドタイムによるスイッチング電源の出力電圧および電流の誤差を低減することができる。また、ツェナーダイオード５およびツェナーダイオード６を、それぞれ複数のツェナーダイオードが直列に接続された構成とすることで、降伏電圧の変化がスイッチング素子１の伝達特性の温度変化に合うように調整することができる。これにより、ツェナーダイオード５およびツェナーダイオード６とスイッチング素子１の温度特性、あるいは温度変化のずれなども組みあわせて、温度変化に追随するゲート電流制限回路３を構成することができる。図７に示す、入力にツェナーダイオード９０およびツェナーダイオード１００を設ける構成、および電流制限器１７として２個の定電流ダイオードを用いる構成は、他の実施の形態にも適用することができる。

実施の形態４．
図８は、実施の形態４による電力用半導体素子の駆動回路の構成を示す回路図である。本実施の形態４では、ゲート抵抗Ｒｇと並列にゲート電圧補正器１８が接続されている。ゲート電圧補正器１８はゲート駆動電圧生成器３０の出力電圧Ｖｇを検出し、その大きさに応じてゲート電圧を補正するよう補正電流Ｉｓｅｔを出力するものである。その他の構成は、ゲート電流制限回路３を駆動電圧振幅制限回路４の入力側に備える点で、図６に示した実施の形態２と同様である。

図９は、図８に示した回路の動作を説明するための、各部の電圧・電流の時間変化を示す線図である。ＯＮ時およびＯＦＦ時の動作において、ゲート電圧がミラー電圧に至るまでの動作は実施の形態２と同様である。ＯＮ時、ゲート電圧補正器１８は、ゲート駆動電圧生成器３０の出力の電位Ｖｇが第三閾値電圧Ｖｇｍａｘ１以上になると、強制的にスイッチング素子１をオンさせるため、ゲート電流を増加させる方向の補正電流Ｉｓｅｔ１を出力する。第三閾値電圧Ｖｇｍａｘ１は、スイッチング素子１の仕様等により決められる許容されるコレクタ電流の最大値に対応したゲート電圧以上であり、かつゲート電圧ＶｇｅがＶｔｈからＶｇｍａｘ１に至るまでの間、スイッチング素子１が飽和状態で動作しても破壊されない動作時間と電流の範囲となるよう設定される。これにより、過電流時等において特定時間経過後にエミッタ−コレクタ電圧Ｖｃｅを低く引き下げることができ、スイッチング素子１がスイッチング時に能動領域で動作したことによる損失により故障してしまうのを防ぐことができる。

ＯＦＦ時、ゲート電圧補正器１８はゲート駆動電圧生成器３０の出力の電位Ｖｇが第四閾値電圧Ｖｇｍｉｎ１以下になると、強制的にスイッチング素子１をオフさせるため、ゲート電極の電荷を放電させる方向の補正電流Ｉｓｅｔ２を出力する。第四閾値電圧Ｖｇｍｉｎ１は、スイッチング素子１のスレシホールド電圧Ｖｔｈ以下に設定し、この電圧で確実にオフさせることにより、駆動の遅れ時間ｔｄｍａｘを短くでき、デッドタイムを短縮することができる。ゲート電極の電位Ｖｇｅとゲート駆動電圧生成器３０の出力の電位Ｖｇの電位差が小さくなりスイッチングが遅くなってしまうことが考えられるため、ゲート電圧Ｖｇｅの引き下げ幅を大きくして確実にスイッチング素子１をオフさせる。この際、Ｖｔｈ近傍において急峻にゲート電圧Ｖｇｅを引き下げるとリカバリノイズが大きくなってしまうため、オフする時間を考慮しＶｔｈ以下の余裕をもった電圧に第四閾値電圧Ｖｇｍｉｎ１を設定する。そして補正電流であるＩｓｅｔ２も、リカバリ対策のためゲート電流Ｉｇが大きくなりすぎないようにＶｔｈ近傍のｄＶｇｅ／ｄｔが予め定めた値よりも小さくなるよう制御してＩｃの電流変化率ｄｉ/ｄｔを制限する。これによりリカバリ電流のピーク値を小さくでき、スイッチングノイズを抑制することができる。スイッチング素子１であるＩＧＢＴはＶｔｈ付近でＩｇの変化率が小さくなるため、実施の形態３で説明したように、電流制限器１７として定電流ダイオードを使用してゲート電圧Ｖｇｅの変化率ｄＶｇｅ/ｄｔを一定にすることによってもリカバリ電流のピーク値を小さくすることができる。また、スイッチング素子１としてＭＯＳＦＥＴを使用する場合においても、ゲート電圧補正器１８により、スレシホールド電圧Ｖｔｈ近傍のゲート電圧Ｖｇｅの変化率ｄＶｇｅ/ｄｔが小さくなるようにＩｓｅｔにて制御し、リカバリ電流あるいはコレクタ−エミッタ間電圧Ｖｃｅに発生する異常電圧のピーク値を低減することができる。

ゲート電圧補正器１８は、本実施の形態４の構成に限定されるものではなく、他の実施の形態の回路にも適用でき、適用した場合、上記で説明した、第三閾値電圧Ｖｇｍａｘ１、第四閾値電圧Ｖｇｍｉｎ１、およびＶｔｈ近傍の動作の効果を得ることができる。

実施の形態５．
図１０は、実施の形態５による電力用半導体素子の駆動回路を示す回路図である。本実施の形態５による電力用半導体素子の駆動回路は、スイッチング素子１の温度あるいはスイッチング電流の大きさ、スイッチング時の高周波電流の測定結果などの外部信号に基づいて、ゲート電極に流れる電流を制御する電流源１８１（ゲート電圧補正器１８１とも呼ぶ）を備えている。この電流源（ゲート電圧補正器）１８１は、実施の形態４において図８に示したゲート電圧補正器１８と同じ位置に設けられていても良い。実施の形態４におけるゲート電圧補正器１８は、ゲート駆動電圧生成器３０の出力電圧に基づいて、ゲート電極に流れる電流を制御するよう構成されている。本実施の形態５における電流源（ゲート電圧補正器）１８１は、上述のように、スイッチング素子１の温度あるいはスイッチング電流の大きさ、スイッチング時の高周波電流の測定結果など外部信号に基づいて出力電流を変化させて、ゲート電極に流れる電流を制御する。電流源１８１の電流を変化させることにより、ゲート駆動電圧生成器３０の出力電圧Ｖｇの変化率ｄＶｇ／ｄｔを調整することができる。

電流源１８１は、フォトカプラ、定電流源、電圧源に接続された抵抗など、出力する電流値を変化させることができる構成であれば、どのような電流源であってもよい。電流源１８１としては、例えば、図１１Ａに示すようなフォトカプラ１８２を介して電流を供給する構成の電流源を用いることができる。ＩＮＰＵＴに電流を流すことで、ＩＮＰＵＴ側と絶縁されたＯＵＴＰＵＴに電流を取り出すことができる。負の電流を出力させる場合は、フォトトランジスタのコレクタ側をＯＵＴＰＵＴとし、エミッタ側にマイナス電源を接続すればよい。また、正負両方の電流を出力できるようにするためには、上記の正の電流を出力するフォトカプラと、負の電流を出力するフォトカプラを並列に接続すればよい。以上のような電流源は、実施の形態４におけるゲート電圧補正器１８としても用いることができる。また、後述の実施の形態６で説明するように、電流源１８１を交流電流源とする場合は、図１１Ｂに示すようなトランス１８３を介して電流を供給する構成の交流電流源を用いることもできる。

実施の形態１〜４では、スイッチング素子１の温度あるいはスイッチング電流の大きさが変わって、ミラー電圧が変わっても、ｄＶｇ/ｄｔが制御されることによりゲート電流が一定に制御され、スイッチング時の損失が変わらないように制御されている。しかしながらｄＶｇ/ｄｔの制御により駆動タイミング信号Ｖｓからスイッチングに至るまでの遅れ時間が問題になってしまう。例えば、スイッチング素子１が定電圧駆動のスイッチング電源に用いられている場合、ミラー電圧が変わることにより駆動タイミング信号の入力からスイッチングが完了するまでの時間に差が生じるため、スイッチング電源の出力電圧に誤差が生じるという問題がある。

本実施の形態５においても、電流制限器１７は、出力電流を制限することにより、電流制限器１７と電圧制限器５６との接続点である出力１２、すなわちゲート容量調整器１３の電位Ｖｇの変化量を制限する。また、電圧制限器５６は電流制限器１７がゲート容量調整器１３への電流を制限する電圧の範囲を制限する。電圧制限器５６は、２つのツェナーダイオード５およびツェナーダイオード６が極性の向きを逆にして直列に接続された直列接続体により構成されている。この構成により、電流の向きがどちらの向きにおいても電圧を制限できる。また、図２で示したように、ツェナーダイオードとダイオードを極性の向きを逆にして直列に接続した直列接続体を２個、向きを逆に並列に接続したものを電圧制限器５６としても、電流の向きがどちらの向きにおいても電圧を制限できる。しかしながら、電圧制限器５６として図１０に示す２つのツェナーダイオードを極性の向きを逆にして直列に接続する構成の方がシンプルな構成となる。また、電圧制限器５６は、スイッチング素子１と同じモジュール内、あるいはスイッチング素子１と同等の温度になるように同じ基板内に配置するのが好ましく、このためには図１０に示す電圧制限器５６の構成が有効な構成となる。

図１０に示した回路では、ゲート電流の大きさを制限するためゲート容量調整器１３とゲート抵抗Ｒｇが接続されているが、この２つは必ず必要なものではなくどちらか片方を備えなくてもよい。さらには、スイッチング素子１のチップ上あるいは素子内の定数を利用できる場合は、両方共備えなくてもよい。

図１２は、図１０に示した回路の各部の電圧・電流の時間変化を示す線図である。図１２の最上段の線図では、一点鎖線が駆動電圧振幅制限回路４の出力点１４、すなわちゲート電流制限回路３の入力側の電位Ｖｓｇ、実線がゲート駆動電圧生成器３０の出力点１２の電位Ｖｇ、破線がスイッチング素子１のゲート電極−エミッタ電極間の電圧Ｖｇｅである。各電位はスイッチング素子１のエミッタ端子２の電位を基準として示している。２段目の図はスイッチング素子１の第一主電極であるコレクタと第二主電極であるエミッタとの間に流れる電流すなわちコレクタ電流Ｉｃ、３段目の図はスイッチング素子１のコレクタ―エミッタ間の電圧Ｖｃｅ、４段目はスイッチング素子１のゲート電流Ｉｇを示している。さらに５段目は、電流源１８１が出力する電流Ｉｓを示している。

入力端子１１に駆動タイミング信号ＶｓとしてＯＮ信号が入力されたとき、一点鎖線で示すように駆動電圧振幅制限回路４の出力点１４には、第一制御電源７の電圧Ｖｃｃに対応した電位が出力される。駆動タイミング信号ＶｓがＯＮ時にはＶｃｃからツェナーダイオード５の降伏電圧Ｖｚ_５を差し引いた値を第一閾値電圧Ｖｇｍｉｎとし、このＶｇｍｉｎが、スイッチング素子１のスレシホールド電圧Ｖｔｈ以上となるようＶｚ_５の値を設定しておく。この設定により、ＯＮ時すなわち駆動タイミング信号Ｖｓの立ち上がり時には、実線で示すように、ツェナーダイオード５およびツェナーダイオード６を通じ、スイッチング素子１のスレシホールド電圧Ｖｔｈ以上の電位Ｖｇｍｉｎまでゲート電流制限回路３の出力電圧Ｖｇが上昇する。ゲート電流制限回路３の出力電圧Ｖｇが第一閾値電圧Ｖｇｍｉｎ以上になるとゲート電流制限回路３の入力側と出力側の電位差がツェナーダイオード５で設定された電圧Ｖｚ＿５以下になるため、ゲート容量調整器１３は電流制限器１７を通じ充電される。

この際、ゲート電流制限回路３の出力電圧Ｖｇの変化は抵抗で構成される電流制限器１７とゲート容量調整器１３の時定数により制限される。スイッチング素子１のゲート端子とエミッタ端子との間の電圧すなわちゲート電圧Ｖｇｅがスレシホールド電圧Ｖｔｈ以上になるとスイッチング素子１はＯＮし始め、ゲート電圧Ｖｇｅの上昇に伴い伝達する電流Ｉｃを増やし、Ｉｃが所要電流値に至るとスイッチング素子１はミラー期間に移行する。以上のように、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ/ｄｔが制御されているため、駆動タイミング信号Ｖｓがオン信号となったときから実際のスイッチングが始まるまでの遅れ時間Ｔｄは、例えばスイッチング時の電流が大きくミラー電圧Ｖｍが大きいほど長くなってしまう。逆にＯＦＦ時には、ゲート電圧Ｖｇｅの変化率ｄＶｇｅ/ｄｔが制御されているため、上記条件ではオフ信号入力時からの遅れ時間は短くなる。

以上のように、スイッチングの電流あるいは温度などの条件によりミラー電圧Ｖｍが変化するため、駆動タイミング信号Ｖｓがオン信号となったときから実際のスイッチングに至るまでの遅れ時間Ｔｄが変化する。このため、駆動タイミング信号Ｖｓで指定されたスイッチング時間と実際のスイッチングされる時間に大きな差異が生じてしまう問題がある。この問題を解消するため、本実施の形態ではｄＶｇｅ/ｄｔを調整するための電流源１８１を設ける。

図１２では、ミラー電圧がある値Ｖｍのとき、電流源１８１の電流Ｉｓの値をマイナスとしている状態を示している。この設定により、電流源１８１が無い場合に比較して、ＯＮ時、ゲート電極に充電する単位時間当たりの電荷量が減少するため、立ち上がりが遅くなる。一方、ＯＦＦ時には、ゲート電極から放電する単位時間当たりの電荷量が増加するため、立下りが速くなる。この例では、電流源１８１が出力する電流Ｉｓの調整により、スイッチングの遅れ時間Ｔｄを、ＯＮ時とＯＦＦ時で同じになるようにしている。

図１３に、図１２の状態のときに比較して、スイッチング電流が増加した、あるいは温度が変化した、などにより、ミラー電圧が高くなってＶｍ２となった場合の各部の電圧・電流波形を示す。図１３には、Ｖｇの変化として、比較のため、図１１の状態でのＶｇの変化をＶｇ＿ｃとして示している。ミラー電圧が上がると、電流源１８１が出力する電流値を調整しなければ、ＯＮ時は立ち上がり時間が長くなり、ＯＦＦ時は逆に立下り時間が短くなる。図１３では、図１１の状態よりも、電流源１８１から出力するマイナスの電流値を減少させている。電流源１８１から出力するマイナスの電流値を減少させることにより、ＯＮ時のＶｇの変化率ｄＶｇ／ｄｔは、図１３に示すように、比較として示しているＶｇ＿ｃの変化よりも大きくなり、立ち上がり時間が短縮され、ＯＮ時の遅れ時間Ｔｄを図１１の状態と同じにすることができる。ＯＦＦ時には、Ｖｇの変化率ｄＶｇ／ｄｔは、比較として示しているＶｇ＿ｃの変化率よりも小さくなり、立ち上がり時間が増加し、ＯＦＦ時の遅れ時間を図１１の状態と同じにすることができる。

図１４に、図１１の状態のときに比較して、スイッチング電流が減少した、あるいは温度が変化した、などにより、ミラー電圧が低くなってＶｍ３となった場合の各部の電圧・電流波形を示す。図１４には、Ｖｇの変化として、比較のため、図１１の状態でのＶｇの変化をＶｇ＿ｃとして示している。ミラー電圧が下がると、電流源１８１が出力する電流値を調整しなければ、ＯＮ時は立ち上がり時間が短くなり、ＯＦＦ時は逆に立下り時間が長くなる。図１４では、図１１の状態よりも、電流源１８１から出力するマイナスの電流値を増加させている。電流源１８１から出力するマイナスの電流値を増加させることにより、ＯＮ時のＶｇの変化率ｄＶｇ／ｄｔは、図１４に示すように、比較として示しているＶｇ＿ｃの変化率よりも小さくなり、立ち上がり時間が増加し、ＯＮ時の遅れ時間Ｔｄを図１１の状態と同じにすることができる。ＯＦＦ時には、Ｖｇの変化率ｄＶｇ／ｄｔは、比較として示しているＶｇ＿ｃの変化率よりも大きくなり、立ち上がり時間が減少し、ＯＦＦ時の遅れ時間を図１１の状態と同じにすることができる。このように、ミラー電圧が変わっても遅れ時間が同じになるように電流源１８１にて制御することが可能である。

このように駆動タイミング信号Ｖｓで指定されたスイッチング時間と実際のスイッチングされる時間に大きな差異が生じてしまう問題を、本実施の形態では、電流源１８１の出力電流値を変化させてｄＶｇ/ｄｔを調整することにより解消することができる。すなわち、スイッチング素子の温度あるいは電流が変化することによりミラー電圧の大きさが変化した場合、ＯＮ時の遅れ時間とＯＦＦ時の遅れ時間が同じになるように、スイッチング素子の温度あるいは電流の変化に対応して、電流源１８１の出力電流値を変化させる。これによりスイッチング電流あるいはスイッチング素子１の温度に対応するミラー電圧の変化による遅れ時間が調整されＯＮ、ＯＦＦの遅れ時間が一致するように制御することができる。

なお、以上では、電流源１８１の出力としてマイナスの電流値だけで説明したが、電流源１８１は、電荷の充電、放電を制御するために設けるため、マイナスに限らず、Ｖｍの変化に対応して、プラスの電流値を出力する必要が生じる場合もあり、マイナスのみ、あるいはプラスのみでよい場合もある。

実施の形態６．
図１５は実施の形態６による電力用半導体素子の駆動回路の動作を示す各部波形の線図である。駆動回路の構成は図１０と同様である。本実施の形態６において実施の形態４、５と異なる点は、電流源１８１がスイッチングのタイミングに合わさずその大きさを変化させることである。以下では、ゲート容量調整器１３が接続される場合について説明するが、ゲート容量調整器１３は省略されてもよく、直接スイッチング素子１のゲートに出力電圧Ｖｇが印加される形でも構わない。図１４の左に示す線図は、電流源１８１が正の電流を出力したときの線図である。電流源１８１の電流により、ＯＮ時のゲート電流制限回路３の出力電圧Ｖｇの傾きは大きくなる。そしてゲート電圧Ｖｇｅがミラー期間に入った際、ＶｇｅとＶｇの電位差ΔＶ１が大きくなるよう制御される。これによりミラー電流が大きく供給されることになり、スイッチング時のコレクタエミッタ間電圧の変化率ｄＶｃｅ/ｄｔが大きくなるよう制御される。したがって、スイッチング時のスイッチング時間が短縮し損失が低減され、スイッチング時に高い周波数帯の高周波電流が発生することになる。一方図１４の右に示す線図のように電流源１８１が負の電流を出力すると、Ｖｇの変化率ｄＶｇ/ｄｔは小さくなるよう制限され、ＶｇｅとＶｇの電位差ΔＶ２が小さくなるよう制御される。これによりｄＶｃｅ/ｄｔが小さくなるよう制御されるため、この際発生するスイッチングノイズは低い周波数帯に制限される。

本実施の形態６では、図１５の左の線図の動作と右の線図の動作を繰り返す。図１５のＩｓの線図で示すように、電流源１８１は正の電流と負の電流を時間軸において交互に出力する、すなわち電流源１８１は交流電流源を用いる。電流源１８１は、入力端子１１に入力される駆動タイミング信号Ｖｓの周波数よりも遅い変化で正の電流と負の電流を交互に出力する。すなわち電流源１８１の出力する交流の周波数は、駆動タイミング信号Ｖｓよりも低い周波数である。

以上では、スイッチングのＯＮ時を例に説明したが、ＯＦＦ時も、電流源１８１から出力される電流を変化させることで、ＯＦＦ時のスイッチングノイズの周波数が変化する点では、ＯＮ時と同様である。

この制御を適用した際の効果を説明するために、図１６にスイッチング電源の雑音端子電圧Ｏｐの周波数特性を示す。実施の形態１で説明したｄＶｃｅ/ｄｔを一定値に制御する場合、ｄＶｃｅ/ｄｔの電流依存性及び温度依存性が低減されるため、「ｄＶｃｅ/ｄｔ：一定」で示す曲線のように、特定の周波数にノイズピークが発生してしまう。これに対して、図１５の左の線図の動作と右の線図の動作を繰り返すことにより、ノイズの周波数帯が変化するため、図１６の「ｄＶｃｅ／ｄｔ：変動」で示す曲線のようにノイズピークを分散させることができる。この制御の場合、ノイズのピークは、電流源１８１の出力する電流の交流の周波数とその大きさ、周波数を変動させる際の繰り返し周波数により、その効果を制御することができる。すなわち、スイッチング電源の雑音端子電圧Ｏｐを測定し、この測定値に基づいて電流源１８１が出力する交流の周波数を制御することにより、ノイズピークが発生する周波数帯を所望の周波数帯に調整することができる。

本願には、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１スイッチング素子、２駆動回路、３ゲート電流制限回路、４駆動電圧振幅制限回路、５、６ツェナーダイオード、７第一制御電源、８第二制御電源、１１入力端子、１２ゲート駆動電圧生成器の出力点、１３ゲート容量調整器、１７電流制限器、１８、１８１ゲート電圧補正器、２０エミッタ端子、３０ゲート駆動電圧生成器、５６電圧制限器、１０１ゲート端子、１８２フォトカプラ、１８３トランス、Ｖｇｍｉｎ第一閾値電圧、Ｖｇｍａｘ第二閾値電圧、Ｖｇｍａｘ１第三閾値電圧、Ｖｇｍｉｎ１第四閾値電圧、Ｖｔｈスレシホールド電圧

図１２は、図１０に示した回路の各部の電圧・電流の時間変化を示す線図である。図１２の最上段の線図では、一点鎖線が駆動電圧振幅制限回路４の出力点１４、すなわちゲート電流制限回路３の入力側の電位Ｖｓｇ、実線がゲート駆動電圧生成器３０の出力点１２の電位Ｖｇ、破線がスイッチング素子１のゲート電極−エミッタ電極間の電圧Ｖｇｅである。各電位はスイッチング素子１のエミッタ端子２０の電位を基準として示している。２段目の図はスイッチング素子１の第一主電極であるコレクタと第二主電極であるエミッタとの間に流れる電流すなわちコレクタ電流Ｉｃ、３段目の図はスイッチング素子１のコレクタ―エミッタ間の電圧Ｖｃｅ、４段目はスイッチング素子１のゲート電流Ｉｇを示している。さらに５段目は、電流源１８１が出力する電流Ｉｓを示している。

図１３に、図１２の状態のときに比較して、スイッチング電流が増加した、あるいは温度が変化した、などにより、ミラー電圧が高くなってＶｍ２となった場合の各部の電圧・電流波形を示す。図１３には、Ｖｇの変化として、比較のため、図１２の状態でのＶｇの変化をＶｇ＿ｃとして示している。ミラー電圧が上がると、電流源１８１が出力する電流値を調整しなければ、ＯＮ時は立ち上がり時間が長くなり、ＯＦＦ時は逆に立下り時間が短くなる。図１３では、図１２の状態よりも、電流源１８１から出力するマイナスの電流値を減少させている。電流源１８１から出力するマイナスの電流値を減少させることにより、ＯＮ時のＶｇの変化率ｄＶｇ／ｄｔは、図１３に示すように、比較として示しているＶｇ＿ｃの変化よりも大きくなり、立ち上がり時間が短縮され、ＯＮ時の遅れ時間Ｔｄを図１１の状態と同じにすることができる。ＯＦＦ時には、Ｖｇの変化率ｄＶｇ／ｄｔは、比較として示しているＶｇ＿ｃの変化率よりも小さくなり、立ち上がり時間が増加し、ＯＦＦ時の遅れ時間を図１２の状態と同じにすることができる。

図１４に、図１２の状態のときに比較して、スイッチング電流が減少した、あるいは温度が変化した、などにより、ミラー電圧が低くなってＶｍ３となった場合の各部の電圧・電流波形を示す。図１４には、Ｖｇの変化として、比較のため、図１２の状態でのＶｇの変化をＶｇ＿ｃとして示している。ミラー電圧が下がると、電流源１８１が出力する電流値を調整しなければ、ＯＮ時は立ち上がり時間が短くなり、ＯＦＦ時は逆に立下り時間が長くなる。図１４では、図１２の状態よりも、電流源１８１から出力するマイナスの電流値を増加させている。電流源１８１から出力するマイナスの電流値を増加させることにより、ＯＮ時のＶｇの変化率ｄＶｇ／ｄｔは、図１４に示すように、比較として示しているＶｇ＿ｃの変化率よりも小さくなり、立ち上がり時間が増加し、ＯＮ時の遅れ時間Ｔｄを図１２の状態と同じにすることができる。ＯＦＦ時には、Ｖｇの変化率ｄＶｇ／ｄｔは、比較として示しているＶｇ＿ｃの変化率よりも大きくなり、立ち上がり時間が減少し、ＯＦＦ時の遅れ時間を図１２の状態と同じにすることができる。このように、ミラー電圧が変わっても遅れ時間が同じになるように電流源１８１にて制御することが可能である。

実施の形態６．
図１５は実施の形態６による電力用半導体素子の駆動回路の動作を示す各部波形の線図である。駆動回路の構成は図１０と同様である。本実施の形態６において実施の形態４、５と異なる点は、電流源１８１がスイッチングのタイミングに合わさずその大きさを変化させることである。以下では、ゲート容量調整器１３が接続される場合について説明するが、ゲート容量調整器１３は省略されてもよく、直接スイッチング素子１のゲートに出力電圧Ｖｇが印加される形でも構わない。図１５の左に示す線図は、電流源１８１が正の電流を出力したときの線図である。電流源１８１の電流により、ＯＮ時のゲート電流制限回路３の出力電圧Ｖｇの傾きは大きくなる。そしてゲート電圧Ｖｇｅがミラー期間に入った際、ＶｇｅとＶｇの電位差ΔＶ１が大きくなるよう制御される。これによりミラー電流が大きく供給されることになり、スイッチング時のコレクタエミッタ間電圧の変化率ｄＶｃｅ/ｄｔが大きくなるよう制御される。したがって、スイッチング時のスイッチング時間が短縮し損失が低減され、スイッチング時に高い周波数帯の高周波電流が発生することになる。一方図１５の右に示す線図のように電流源１８１が負の電流を出力すると、Ｖｇの変化率ｄＶｇ/ｄｔは小さくなるよう制限され、ＶｇｅとＶｇの電位差ΔＶ２が小さくなるよう制御される。これによりｄＶｃｅ/ｄｔが小さくなるよう制御されるため、この際発生するスイッチングノイズは低い周波数帯に制限される。

Claims

入力端子に入力されるオン・オフの駆動タイミング信号に基づいて、第一主電極と第二主電極の間に流れる主電流を制御するためのゲート電極を有するスイッチング素子の前記ゲート電極に印加するゲート駆動電圧を発生するゲート駆動電圧生成器を備えた電力用半導体素子の駆動回路において、
前記ゲート駆動電圧生成器は、電流を制限する電流制限器と、この電流制限器の両端に印加される電圧の大きさを制限する電圧制限器とが並列に接続されたゲート電流制限回路を備えたことを特徴とする電力用半導体素子の駆動回路。
前記駆動タイミング信号がオン信号となったとき、前記電圧制限器は、前記ゲート駆動電圧生成器の出力電圧を第一閾値電圧まで上昇させ、
前記ゲート駆動電圧生成器の出力電圧が前記第一閾値電圧に上昇後は、前記電流制限器に流れる電流により、前記ゲート駆動電圧生成器の出力電圧を上昇させることを特徴とする請求項１に記載の電力用半導体素子の駆動回路。
前記第一閾値電圧は、前記スイッチング素子のスレシホールド電圧以上の電圧値であることを特徴とする請求項２に記載の電力用半導体素子の駆動回路。
前記駆動タイミング信号がオフ信号となったとき、前記電圧制限器は、前記ゲート電流制限回路の出力電圧を第二閾値電圧まで下降させ、
前記ゲート駆動電圧生成器の出力電圧が前記第二閾値電圧に下降後は、前記電流制限器に流れる電流により、前記ゲート駆動電圧生成器の出力電圧を下降させることを特徴とする請求項１から３のいずれか1項に記載の電力用半導体素子の駆動回路。
前記電圧制限器は、制限する電圧の大きさの温度変化の温度に対する傾きが、正であることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体素子の駆動回路。
前記電圧制限器は、２個のツェナーダイオードが極性が逆向きに直列に接続された接続体であることを特徴とする請求項１から５のいずれか１項に記載の電力用半導体素子の駆動回路。
少なくとも一方の極性の前記ツェナーダイオードは、直列に接続された複数のツェナーダイオードで構成されていることを特徴とする請求項６に記載の電力用半導体素子の駆動回路。
前記電圧制限器が、前記スイッチング素子の温度変化の環境と同一の温度変化の環境に配置されていることを特徴とする請求項５から７のいずれか１項に記載の電力用半導体素子の駆動回路。
前記電流制限器は抵抗であることを特徴とする請求項１から８のいずれか１項に記載の電力用半導体素子の駆動回路。
前記電流制限器は、２個の定電流ダイオードが極性が逆向きに直列接続された接続体であることを特徴とする請求項１から９のいずれか１項に記載の電力用半導体素子の駆動回路。
前記ゲート駆動電圧生成器は、オン時の前記ゲート駆動電圧の値を制限する第一制御電源、およびオフ時の前記ゲート駆動電圧の値を制限する第二制御電源を有する駆動電圧振幅制限回路を備えたことを特徴とする請求項１から１０のいずれか１項に記載の電力用半導体素子の駆動回路。
前記駆動電圧振幅制限回路は、前記ゲート電流制限回路の入力側に挿入されていることを特徴とする請求項１１に記載の電力用半導体素子の駆動回路。
前記駆動電圧振幅制限回路は、前記ゲート電流制限回路の出力側に挿入されていることを特徴とする請求項１１に記載の電力用半導体素子の駆動回路。
前記ゲート電流制限回路の出力側と、前記第二主電極との間にコンデンサが接続されていることを特徴とする請求項１から１３のいずれか１項に記載の電力用半導体素子の駆動回路。
前記ゲート電極に流れる電流を制御するゲート電圧補正器を備えたことを特徴とする請求項１から１４のいずれか１項に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、フォトカプラを介して電流を出力できる直流電源であることを特徴とする請求項１５に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記ゲート駆動電圧生成器の出力電圧に基づいて前記ゲート電極に流れる電流を制御することにより前記ゲート電極の電圧を補正することを特徴とする請求項１５または１６に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記駆動タイミング信号がオン信号となった後、前記ゲート駆動電圧生成器の出力電圧が第三閾値以上となった場合、前記ゲート電極の電圧が、前記スイッチング素子が強制的にオンされる電圧となるように前記ゲート電極に電流を流すことを特徴とする請求項１７に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記駆動タイミング信号がオフ信号となった後、前記ゲート駆動電圧生成器の出力電圧が第四閾値以下となった場合、前記ゲート電極の電圧が、前記スイッチング素子が強制的にオフされる電圧となるように前記ゲート電極に電流を流すことを特徴とする請求項１７または１８に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記駆動タイミング信号がオフ信号となった後、前記ゲート駆動電圧生成器の出力電圧が第四閾値以下となった場合、前記ゲート電極の電圧の変化率が予め定めた値よりも小さくなるよう前記ゲート電極に電流を流すことを特徴とする請求項１９に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記スイッチング素子のミラー電圧の変化に対応して、出力する電流値を変化することを特徴とする請求項１５または１６に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、前記スイッチング素子の温度および前記スイッチング素子の前記主電流の値の少なくとも一つに基づいて、出力する電流値を変化することを特徴とする請求項１５または１６に記載の電力用半導体素子の駆動回路。
前記ゲート電圧補正器は、正負の電流を出力できる交流電流源であることを特徴とする請求項１５に記載の電力用半導体素子の駆動回路。
前記交流電流源は、トランスを介して電流を供給する構成であることを特徴とする請求項２３に記載の電力用半導体素子の駆動回路。
前記交流電流源が出力する交流の周波数は、前記駆動タイミング信号のオン・オフの繰り返し周波数よりも低い周波数であることを特徴とする請求項２３または２４に記載の電力用半導体素子の駆動回路。
前記スイッチング素子がスイッチング電源を構成するスイッチング素子として接続されており、前記スイッチング電源の雑音端子電圧に基づいて、前記交流電流源の周波数および電流値の少なくとも一つを決定することを特徴とする請求項２３または２４に記載の電力用半導体素子の駆動回路。