JP2019129580A - 半導体素子の駆動装置 - Google Patents
半導体素子の駆動装置 Download PDFInfo
- Publication number
- JP2019129580A JP2019129580A JP2018009037A JP2018009037A JP2019129580A JP 2019129580 A JP2019129580 A JP 2019129580A JP 2018009037 A JP2018009037 A JP 2018009037A JP 2018009037 A JP2018009037 A JP 2018009037A JP 2019129580 A JP2019129580 A JP 2019129580A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- gate
- node
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
Description
(比較例の説明)
本実施の形態に係る半導体素子の駆動装置の構成を説明する前に、電圧駆動型の半導体素子の駆動装置の一般的な構成例を比較例として説明する。
図1を参照して、比較例に係る駆動装置90は、図示しない制御回路からの駆動制御信号Sdrに従って、半導体素子10のオンオフ、すなわち、スイッチング動作を制御する。半導体素子10は、電圧駆動型の電力用半導体素子であり、代表的にはIGBT(Insulated Gate Bipolar Transistor)が適用される。
図3は、実施の形態1に係る駆動装置100の構成を説明するブロック図である。
図5を参照して、第1の構成例に係るミラー電圧検知回路110aは、キャパシタ111及び抵抗素子112と、インバータ113とを有する。キャパシタ111(容量値C1)及び抵抗素子112(電気抵抗値Ra)は、ノードN1を経由して、ゲート15及び低電圧線NLの間に直列接続されて、ゲート電圧Vgの微分回路を構成する。インバータ113は、キャパシタ111及び抵抗素子112の接続ノードであるノードN1の電圧に従って、ノードN2に検出信号Smrを出力する。
図7を参照して、電流出力回路150は、トランジスタ151(PMOS)、トランジスタ152(NMOS)、及び、トランジスタ153(PMOS)と、インバータ154と、抵抗素子155〜157と、インバータ160とを有する。抵抗素子155〜157は、電気抵抗値Rg1〜Rg3をそれぞれ有する。
実施の形態2では、図8を用いて、ミラー電圧検知回路の回路構成の変形例を説明する。
半導体素子10のターンオン前において、ゲート電圧Vgが接地電圧GNDに固定されていると、ノードN1の電圧は接地電圧GNDとなるので、トランジスタ124はオフされる。カレントミラー回路181は、定電流源120による基準電流IREF1に比例した電流(m・IREF1)をノードN2へ出力する。この電流によってノードN2の電圧が電圧VCCと同電位にまで上昇するので、信号バッファ113♯が出力する検出信号Smrも“1”に設定される。
実施の形態3では、図9を用いて、電流出力回路150の回路構成の変形例を説明する。
Claims (8)
- 半導体素子のオンオフを制御する駆動制御信号に応じて、前記半導体素子のターンオン時に前記半導体素子のゲートに対して充電電流を出力する電流出力回路と、
前記ゲートの電圧の時間変化率が閾値よりも低い電圧一定期間を検出するように構成された検出回路と、
前記駆動制御信号と前記検出回路から出力された検出信号とに基づいて、前記電流出力回路による電流出力能力を制御する能力切換信号を生成する信号生成回路とを備え、
前記信号生成回路は、前記駆動制御信号が前記半導体素子のオフを指示する第1のレベルから前記半導体素子のオンを指示する第2のレベルに変化した後において、前記検出回路による前記電圧一定期間の検出に応じて前記電流出力能力が上昇するように、前記能力切換信号を生成する、半導体素子の駆動装置。 - 前記能力切換信号は、第1のレベル及び第2のレベルの一方に設定され、
前記電流出力回路は、前記能力切換信号が前記第2のレベルである期間には、前記能力切換信号が前記第1のレベルである期間よりも、前記電流出力能力が高くなるように構成され、
前記信号生成回路は、前記駆動制御信号が前記第2のレベルから前記第1のレベルに変化すると前記能力切換信号を前記第1のレベルに初期化するとともに、前記駆動制御信号が前記第2のレベルである期間において、前記検出回路による前記電圧一定期間の検出に応じて、前記能力切換信号を前記第1のレベルから前記第2のレベルに変化させる、請求項1記載の半導体素子の駆動装置。 - 前記電流出力回路は、前記駆動制御信号が前記第2のレベルである期間において、前記半導体素子の前記ゲートを第1の電圧を供給する第1の電圧線と電気的に接続し、
前記検出回路は、
前記ゲートと第1のノードとの間に接続された容量素子と、
前記第1の電圧よりも低い第2の電圧を供給する第2の電圧線と、前記第1のノードとの間に電気的に接続された抵抗素子と、
前記第1のノードの電圧に応じて、前記検出信号を第1及び第2のレベルの一方に駆動する能動素子とを有する、請求項1又は2に記載の半導体素子の駆動装置。 - 前記電流出力回路は、前記駆動制御信号が前記第2のレベルである期間において、前記半導体素子の前記ゲートを、第1の電圧を供給する第1の電圧線と電気的に接続し、
前記検出回路は、
前記ゲートと第1のノードとの間に接続された容量素子と、
基準電流を供給する定電流回路と、
前記基準電流に比例した電流を第2のノードに流すためのカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧を供給する第2の電圧線と、前記第2のノードとの間に接続され、かつ、前記第1のノードと接続されたゲートを有する第1のトランジスタと、
前記第2のノードの電圧に応じて、前記検出信号を第1及び第2のレベルの一方に駆動する能動素子とを有し、
前記カレントミラー回路は、
前記第1の電圧線及び前記第2のノードの間に電気的に接続された第2のトランジスタを有し、
前記第2のトランジスタは、前記第1のトランジスタのオン時において、前記第1の電圧線から前記第2のノードへ前記基準電流に比例した電流を供給する、請求項1又は2に記載の半導体素子の駆動装置。 - 前記電流出力回路は、
第1の電圧を供給する第1の電圧線と、前記半導体素子の前記ゲートとの間に並列に接続された第1及び第2の電流駆動トランジスタと、
前記第1の電圧線及び前記ゲートの間に前記第1の電流駆動トランジスタと直列に接続せる第1のゲート抵抗と、
前記第1の電圧線及び前記ゲートの間に前記第2の電流駆動トランジスタと直列に接続せる第2のゲート抵抗とを有し、
前記第1の電流駆動トランジスタは、前記駆動制御信号が前記第1のレベルである期間でオフする一方で前記第2のレベルである期間にオンし、
前記第2の電流駆動トランジスタは、前記能力切換信号に応じて、前記電圧一定期間の検出に応じて前記電流出力能力が上昇される期間においてオンされる、請求項1又は2に記載の半導体素子の駆動装置。 - 前記電流出力回路は、
前記能力切換信号に応じて電気抵抗値が変化する可変抵抗素子と、
前記可変抵抗素子を経由する第1の経路の電流に比例した電流を第2の経路に流すように構成された第1のカレントミラー回路とを含み、
前記第1のカレントミラー回路は、
前記可変抵抗素子での電圧降下量が一定となるように前記第1の経路の電流を制御する制御回路と、
前記第2の経路において、第1の電圧を供給する第1の電圧線及び前記半導体素子の前記ゲートの間に接続された電流駆動トランジスタとを有し、
前記可変抵抗素子の前記電気抵抗値は、前記電圧一定期間の検出に応じて前記電流出力能力が上昇される期間において低下され、
前記電流駆動トランジスタは、前記駆動制御信号が前記第1のレベルである期間にはオフされる一方で、前記駆動制御信号が前記第2のレベルである期間には、前記第1の経路の電流に比例した電流を前記ゲートへ出力する、請求項1又は2に記載の半導体素子の駆動装置。 - 前記検出回路は、
前記ゲートと第1のノードとの間に接続された容量素子と、
前記第1の電圧よりも低い第2の電圧を供給する第2の電圧線と、前記第1のノードとの間に電気的に接続された抵抗素子と、
前記第1のノードの電圧に応じて、前記検出信号を第1及び第2のレベルの一方に駆動する能動素子とを有する、請求項5又は6に記載の半導体素子の駆動装置。 - 前記検出回路は、
前記ゲートと第1のノードとの間に接続された容量素子と、
基準電流を供給する定電流回路と、
前記基準電流に比例した出力電流を第2のノードに流すための第2のカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧を供給する第2の電圧線と、前記第2のノードとの間に接続され、かつ、前記第1のノードと接続されたゲートを有する第1のトランジスタと、
前記第2のノードの電圧に応じて、前記検出信号を第1及び第2のレベルの一方に駆動する能動素子とを有し、
前記第2のカレントミラー回路は、
前記第1の電圧線及び前記第2のノードの間に電気的に接続された第2のトランジスタを有し、
前記第2のトランジスタは、前記第1のトランジスタのオン時において、前記第1の電圧線から前記第2のノードへ前記出力電流を供給する、請求項5又は6に記載の半導体素子の駆動装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009037A JP7004582B2 (ja) | 2018-01-23 | 2018-01-23 | 半導体素子の駆動装置 |
US16/190,283 US10666250B2 (en) | 2018-01-23 | 2018-11-14 | Drive device for semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009037A JP7004582B2 (ja) | 2018-01-23 | 2018-01-23 | 半導体素子の駆動装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019129580A true JP2019129580A (ja) | 2019-08-01 |
JP2019129580A5 JP2019129580A5 (ja) | 2020-08-13 |
JP7004582B2 JP7004582B2 (ja) | 2022-02-04 |
Family
ID=67300334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018009037A Active JP7004582B2 (ja) | 2018-01-23 | 2018-01-23 | 半導体素子の駆動装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10666250B2 (ja) |
JP (1) | JP7004582B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021078255A (ja) * | 2019-11-11 | 2021-05-20 | 株式会社デンソー | ゲート駆動装置 |
WO2023032430A1 (ja) * | 2021-09-03 | 2023-03-09 | ローム株式会社 | ゲートドライバ |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110350770B (zh) * | 2019-06-20 | 2021-02-19 | 武汉大学 | 基于辅助电压源的串联igbt均压方法及系统 |
CN110504822A (zh) * | 2019-08-26 | 2019-11-26 | 电子科技大学 | 适用于半桥栅驱动电路的上功率管分段驱动控制电路 |
EP3993265A1 (de) * | 2020-10-27 | 2022-05-04 | Vitesco Technologies Germany GmbH | Verfahren zum schalten von leistungstransistoren |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
JP2006222593A (ja) * | 2005-02-09 | 2006-08-24 | Toyota Motor Corp | 電圧駆動型半導体素子の駆動装置および方法 |
JP2014093836A (ja) * | 2012-11-01 | 2014-05-19 | Fuji Electric Co Ltd | 絶縁ゲート型半導体素子の駆動装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4432215B2 (ja) | 2000-06-05 | 2010-03-17 | 株式会社デンソー | 半導体スイッチング素子のゲート駆動回路 |
US7763974B2 (en) | 2003-02-14 | 2010-07-27 | Hitachi, Ltd. | Integrated circuit for driving semiconductor device and power converter |
JP5794246B2 (ja) | 2013-03-11 | 2015-10-14 | 株式会社デンソー | ゲート駆動回路 |
JP2018157617A (ja) * | 2017-03-15 | 2018-10-04 | トヨタ自動車株式会社 | ゲート電位制御装置 |
-
2018
- 2018-01-23 JP JP2018009037A patent/JP7004582B2/ja active Active
- 2018-11-14 US US16/190,283 patent/US10666250B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004266368A (ja) * | 2003-02-20 | 2004-09-24 | Hitachi Ltd | 半導体装置の駆動方法および装置 |
JP2006222593A (ja) * | 2005-02-09 | 2006-08-24 | Toyota Motor Corp | 電圧駆動型半導体素子の駆動装置および方法 |
JP2014093836A (ja) * | 2012-11-01 | 2014-05-19 | Fuji Electric Co Ltd | 絶縁ゲート型半導体素子の駆動装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021078255A (ja) * | 2019-11-11 | 2021-05-20 | 株式会社デンソー | ゲート駆動装置 |
JP7243583B2 (ja) | 2019-11-11 | 2023-03-22 | 株式会社デンソー | ゲート駆動装置 |
WO2023032430A1 (ja) * | 2021-09-03 | 2023-03-09 | ローム株式会社 | ゲートドライバ |
Also Published As
Publication number | Publication date |
---|---|
US10666250B2 (en) | 2020-05-26 |
JP7004582B2 (ja) | 2022-02-04 |
US20190229723A1 (en) | 2019-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7004582B2 (ja) | 半導体素子の駆動装置 | |
JP3886876B2 (ja) | 電力用半導体素子の駆動回路 | |
JP4742828B2 (ja) | 電圧駆動型スイッチング回路 | |
JP5138287B2 (ja) | ゲート駆動装置 | |
JP6882976B2 (ja) | スイッチング制御回路 | |
JP5945629B2 (ja) | レベルシフト回路 | |
JP5929361B2 (ja) | 半導体装置 | |
JP4650688B2 (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
JP3885563B2 (ja) | パワー半導体駆動回路 | |
JP2004266368A (ja) | 半導体装置の駆動方法および装置 | |
JP4342251B2 (ja) | ゲート駆動回路 | |
JP2017079534A (ja) | ゲート制御回路 | |
JP2003264455A (ja) | 出力回路装置 | |
US20080258787A1 (en) | Power Supply Controller | |
JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
JP6355775B2 (ja) | ゲートドライバ、及びスイッチング方法 | |
JP5282492B2 (ja) | スイッチング素子駆動回路 | |
JP2014067240A (ja) | 半導体装置 | |
KR102209868B1 (ko) | 출력 회로 | |
JP3942583B2 (ja) | ドライバ回路 | |
JP4666636B2 (ja) | スイッチング素子駆動回路装置及びそれを用いた電子機器 | |
JP6675970B2 (ja) | 半導体装置 | |
JP2004072635A (ja) | 半導体素子のゲート駆動回路 | |
WO2020003699A1 (ja) | スイッチング素子の駆動回路 | |
JP4475257B2 (ja) | 電流制限回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7004582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |