JP5282492B2 - スイッチング素子駆動回路 - Google Patents
スイッチング素子駆動回路 Download PDFInfo
- Publication number
- JP5282492B2 JP5282492B2 JP2008226301A JP2008226301A JP5282492B2 JP 5282492 B2 JP5282492 B2 JP 5282492B2 JP 2008226301 A JP2008226301 A JP 2008226301A JP 2008226301 A JP2008226301 A JP 2008226301A JP 5282492 B2 JP5282492 B2 JP 5282492B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- circuit
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
しかしながら、過電流からスイッチング素子を保護する際の駆動電圧の制御態様は、特許文献1に記載の従来例では駆動対象となるスイッチング素子に印加する駆動電圧を、駆動電圧を形成する2つのスイッチング素子とは別の能動素子を使用して低下させるが、特許文献2に記載の従来例では駆動対象となるスイッチング素子に印加する駆動電圧を、駆動電圧を形成する2つのスイッチング素子のうち駆動電圧をオフさせるスイッチング素子を制御して駆動電圧を低下させるようにしており、さらには特許文献3に記載の従来例では、特許文献1及び2の双方の構成を備えている。
この場合の基本動作を、インバータ回路のIGBTを駆動する場合について図7を参照して説明する。
そして、各IGBT101〜106のゲートが駆動回路としてのドライバIC110によって駆動される。このドライバIC110は、IGBT101について代表的に示すように、直流制御電源120が接続された制御電圧入力端子tvccとインバータ回路100の負極ラインNが接続されたPGND端子tpgndとの間にPチャンネル電界効果型トランジスタ111とNチャンネル電界効果型トランジスタ112とが直列に接続され、これら電界効果型トランジスタ111及び112のゲートが互いに接続されて制御信号入力端子tinに接続され、電界効果型トランジスタ111及び112の接続点が出力端子toutを介してインバータ回路100のIGBT101のゲートに接続されている。
このようにして、インバータ回路100の各IGBT101〜106をそれぞれ個別のドライバIC110で駆動することにより、正極ラインP及び負極ラインN間の直流電圧を三相交流電圧として三相負荷に供給することができる。
このIGBT101の導通状態の期間に、上アームのIBGT102が正常状態では非導通状態であるが、何らかの原因でIGBT102のコレクタ及びエミッタ間が短絡状態(この現象をアーム短絡と称す)となると、IGBT101のコレクタ及びエミッタ間には、300Vや400Vの直流高電圧(正極ラインP及び負極ラインN間電圧)が直接IGBT101に印加されてしまい、IGBT101のコレクタには過大な電流が流れることになる。
この電圧値Viが比較器113に入力されている第1の基準電圧Vb1以上となると、比較器113から出力される比較出力がグランド電圧から高電圧に反転する。このため、比較出力がゲートに供給されているNチャンネル電界効果型トランジスタ115が導通状態となって、出力端子toutの電圧つまりIGBT101のゲート電圧を低下させ、IBGT101のコレクタ電流を抑えることでIGBT101のデバイス破壊を回避する。
この過電流期間中の出力端子toutの出力電圧は、Pチャンネル電界効果型トランジスタ111と電流制限用Nチャンネル電界効果型トランジスタ115とのソース及びドレイン間電圧対ソース電流特性によって決まる。Pチャンネル電界効果型トランジスタ111と電流制限用Nチャンネル電界効果型トランジスタ115の出力端子電圧対ソース電流特性を図8に示す。
この過電流試験回路で、入力信号源120にステップダウンの電圧を発生させた時のIGBT101のゲート電圧を図10に示す。この図10では、Pチャンネル電界効果型トランジスタ111のサイズを固定とし、電流制限用Nチャンネル電界効果型トランジスタ115のサイズを変化させた時の電圧(サイズが小さい順にa,b,c,d,e)を記入してある。
制御信号入力端子tinのステップダウン変化によって、Pチャンネル電界効果型トランジスタ111が導通状態となり、Nチャンネル電界効果型トランジスタ112は非導通状態となり、IGBT101のゲート電圧は上昇し、IGBT101は導通状態となって、コレクタには過大な電流が流れる。この電流に比例する電流がIGBT107に流れ、これがOC端子tocに流入して、抵抗R1及び抵抗R2で分圧された電圧Viが上昇し、第1の基準電圧Vb1の電圧を超えると、比較器113の出力がグランド電圧から高電圧に反転して、電流制限用Nチャンネル電界効果型トランジスタ115を導通状態とする。
上記電流制限用Nチャンネル電界効果型トランジスタ115の導通状態及び非導通状態が繰り返されて曲線eの持続振動となり、ノイズが発生してドライバIC110の誤動作を誘発することがある。
さら、インバータ回路100の定格出力電流が大きいシステムでは、次の2つの問題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、チップサイズを小さくすると共に、製造コストが嵩むことのないスイッチング素子駆動回路を提供することを目的としている。また、本発明は上記目的に加えて、ノイズによる誤動作も回避することができるスイッチング素子駆動回路を提供することを目的としている。
なおさらに、請求項5に係るスイッチング素子駆動回路は、請求項1乃至4の何れか1つに係る発明において、前記出力電圧制御部は、前記演算増幅器が動作状態となったときに、当該演算増幅器に入力される第2の基準電圧と前記電流検出部で検出した電圧値とが一致するように制御することを特徴としている。
さらに、請求項7に係るスイッチング素子駆動回路は、請求項2乃至5の何れか1項に係る発明において、前記演算増幅器は、電流検出電圧として前記駆動回路の第2のスイッチング素子と並列に接続された分圧抵抗の分圧電圧が入力されていることを特徴としている。
さらにまた、請求項8に係るスイッチング素子駆動回路は、請求項1乃至7の何れか1つに係る発明において、前記インバータ回路のスイッチング素子がIGBTであることを特徴としている。
また、過電流状態制御部で、過電流検出回路の過電流検出信号を信号遅延回路を含むノイズ除去回路を介してフリップフロップ回路に供給して、このフリップフロップ回路をセットするので、ノイズ除去回路で、ノイズの影響を除去することができるという効果が得られる。
図1は本発明の第1の実施形態を示すブロック図であって、図中、1は電力変換回路としてのインバータ回路であって、このインバータ回路1は、図示しない直流電圧源に接続された正極ラインP及び負極ラインN間に3つのスイッチングアームSA1〜SA3が並列に接続されている。スイッチングアームSA1は、スイッチング素子としての2つのIGBT11及びIGBT12とが負極ラインN及び正極ラインP間に直列に接続され、これらIGBT11及びIGBT12の接続点から交流出力端子tuが導出されている。また、スイッチングアームSA2は、スイッチング素子としての2つのIGBT13及び14とが負極ラインN及び正極ラインP間に直列に接続され、これらIGBT13及び14の接続点から交流出力端子tvが導出されている。さらに、スイッチングアームSA3は、スイッチング素子としての2つのIGBT15及び16とが負極ラインN及び正極ラインP間に直列に接続され、これらIGBT15及び16の接続点から交流出力端子twが導出されている。そして、各交流出力端子tu〜twに3相交流モータ等の三相負荷が接続される。
そして、インバータ回路1を構成する各IGBT11〜16のゲート電圧VGが、IGBT11で代表して示すように、駆動回路としてのドライバIC20によって制御されている。
今、インバータ回路1が正常である状態では、各スイッチングアームSA1〜SA3において、下アームを構成するIGBT11、13及び15がオン状態に制御されるときには上アームを構成するIGBT12、14及び16がオフ状態に制御され、各IGBT11〜16が個々のドライバICによってパルス幅変調制御されることにより、正極ラインP及び負極ラインNに供給される直流電力を交流電力に変換して出力端子tu〜twから三相負荷に供給する。
このため、比較器52から出力される比較信号Scも論理値“0”となり、フリップフロップ回路53はリセット端子Rに所定の直流電圧Vcとなるオン状態の制御信号CSが入力された時点でのリセット状態を維持し、過電流検出信号Socはオフ状態を維持する。
したがって、駆動回路23では、制御信号入力端子tinに入力される制御信号CSがグランド電圧であるオフ状態であるときにはPチャンネル電界効果型トランジスタ21が導通状態となり、Nチャンネル電界効果型トランジスタ22が非導通状態となる。このため、直流制御電圧源30からの直流電流がソース電流としてインバータ回路1のIGBT11のゲートに供給され、このゲート電圧VGが高電圧となってIGBT11が導通状態に制御される。
インバータ回路1の他のIGBT12〜16についても、図示しないドライバICによって所定のタイミングで導通状態及び非導通状態が制御されることにより、交流出力端子tu〜twから三相交流電流が三相負荷に出力される。
この結果、比較器52から出力される比較信号Scが論理値“0”から論理値“1”に反転し、これに応じてフリップフロップ回路53がセットされて、その肯定出力端子Qからオン状態の過電流検出信号Socが出力される。このため、オン状態の過電流検出信号がオア回路54を介してPチャンネル電界効果型トランジスタ21のゲートに入力されるので、このPチャンネル電界効果型トランジスタ21が非導通状態に制御される。このとき、制御信号入力端子tinに入力されている制御信号CSはオフ状態であるので、Nチャンネル電界効果型トランジスタ22は非導通状態を継続している。
なお、上記第1の実施形態での短絡試験時のIGBT11のゲート電圧VGの波形は図2に示すようになり、ゲート電圧VGの電圧が収束する一定電圧は直流制御電圧VCCとして15V及び20Vの2種類適用した場合でも変化がなく、略同一波形となった。
この第2の実施形態は、前述した第1の実施形態において、インバータ回路1内で発生するノイズの影響を受けないようにしたものである。
すなわち、第2の実施形態では、図3に示すように、過電流状態制御部50の比較器52とフリップフロップ回路53との間にノイズ除去回路55を介挿したことを除いては上記第1の実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
ここで、ノイズ除去回路55の具体的構成は、図4に示すように、比較器52から出力される比較信号Scを遅延させる信号遅延回路56と、比較器52から出力される比較信号Scと信号遅延回路56で遅延された遅延比較信号Sc′とが入力されるナンド回路57と、このナンド回路57の出力を反転させるインバータ58とで構成されている。
さらに、上記第1及び第2の実施形態においては、スイッチング素子としてIGBTを適用した場合について説明したが、これに限定されるものではなく、パワーMOS等の他のスイッチング素子を適用することができる。
SA1〜SA3…スイッチングアーム
11〜16…IGBT
17…電流検出用IGBT
20…ドライバIC
21…Pチャンネル電界効果型トランジスタ
22…Nチャンネル電界効果型トランジスタ
23…駆動回路
30…直流制御電圧源
40…電流検出回路
50…過電流制御部
51…第1の基準電圧源
52…比較器
53…フリップフロップ回路
54…オア回路
55…ノイズ除去回路
56…信号遅延回路
57…ナンド回路
58…インバータ
60…出力電圧制御部
61…演算増幅器
Claims (8)
- スイッチング素子を有して電力変換を行なう電力変換回路と、該電力変換回路の前記スイッチング素子を動作状態とする場合に当該スイッチング素子の制御端子にソース電流を供給し、前記スイッチング素子を非動作状態とする場合に前記制御端子にシンク電流を供給する駆動回路とを備えたスイッチング素子駆動回路であって、
前記スイッチング素子を流れる電流を電圧値として検出する電流検出部と、
該電流検出部で検出した電圧値と第1の基準電圧とを比較して過電流状態を検出したときに過電流検出信号を出力して前記駆動回路の前記スイッチング素子の制御端子に対するソース電流の供給を停止させる過電流状態制御部と、
前記電流検出部で検出した電圧値と第2の基準電圧とが入力され、出力が前記駆動回路の出力側に供給されると共に、前記過電流状態制御部から過電流検出信号が出力されたときに非動作状態から動作状態となる演算増幅器を有し、該演算増幅器が動作状態となったときに前記駆動回路の出力電圧を前記第2の基準電圧に合わせて安定化する出力電圧制御部と
を備えたことを特徴とするスイッチング素子駆動回路。 - 前記駆動回路は、制御電源に接続されて前記ソース電流を制御する第1のスイッチング素子と、該第1のスイッチング素子と前記直流電源の負極側との間に接続された前記シンク電流を制御する第2のスイッチング素子とを有し、前記第1のスイッチング素子及び第2のスイッチング素子の接続点が前記電力変換回路のスイッチング素子の制御端子に接続されていることを特徴とする請求項1に記載のスイッチング素子駆動回路。
- 前記過電流状態検出部は、前記電流検出部で検出した電圧値と前記第1の基準電圧とを比較して、当該電圧値が前記第1の基準電圧以上となったときに検出信号を出力する比較回路と、該比較回路から出力される検出信号でセットされて前記過電流検出信号を出力するフリップフロップ回路と、一方の入力側に制御信号が入力され、他方の入力側に前記フリップフロップ回路の肯定出力が入力され、さらに出力が前記第1のスイッチング素子の制御端子に供給されるオア回路とを備えていることを特徴とする請求項2に記載のスイッチング素子駆動回路。
- 前記過電流制御部は、前記比較回路と前記フリップフロップ回路との間に信号遅延回路を含むノイズ除去回路が介挿されていることを特徴とする請求項3に記載のスイッチング素子駆動回路。
- 前記出力電圧制御部は、前記演算増幅器が動作状態となったときに、当該演算増幅器に入力される第2の基準電圧と前記電流検出部で検出した電圧値とが一致するように制御することを特徴とする請求項1乃至4の何れか1項に記載のスイッチング素子駆動回路。
- 前記演算増幅器は、前記第2の基準電圧として前記過電流検出部の第1の基準電圧が入力されていることを特徴とする請求項1乃至5の何れか1項に記載のスイッチング素子駆動回路。
- 前記演算増幅器は、電流検出電圧として前記駆動回路の第2のスイッチング素子と並列に接続された分圧抵抗の分圧電圧が入力されていることを特徴とする請求項2乃至6の何れか1項に記載のスイッチング素子駆動回路。
- 前記インバータ回路のスイッチング素子がIGBTであることを特徴とする請求項1乃至7の何れか1項に記載のスイッチング素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226301A JP5282492B2 (ja) | 2008-09-03 | 2008-09-03 | スイッチング素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008226301A JP5282492B2 (ja) | 2008-09-03 | 2008-09-03 | スイッチング素子駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010062860A JP2010062860A (ja) | 2010-03-18 |
JP5282492B2 true JP5282492B2 (ja) | 2013-09-04 |
Family
ID=42189172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008226301A Active JP5282492B2 (ja) | 2008-09-03 | 2008-09-03 | スイッチング素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282492B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107408878A (zh) * | 2015-09-30 | 2017-11-28 | 富士电机株式会社 | 多相电力变换装置的控制电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214875A (ja) * | 2012-04-02 | 2013-10-17 | Fuji Electric Co Ltd | 半導体装置 |
DE112014002021T5 (de) * | 2013-04-18 | 2016-01-28 | Fuji Electric Co., Ltd. | Schaltelement-Ansteuerkreis |
CN106797214B (zh) * | 2015-03-09 | 2020-04-07 | 富士电机株式会社 | 驱动电路及半导体模块 |
EP3664272A4 (en) * | 2017-08-04 | 2020-08-12 | Shindengen Electric Manufacturing Co., Ltd. | POWER SUPPLY DEVICE AND METHOD OF CONTROLLING THE POWER SUPPLY DEVICE |
DE112019000111T5 (de) | 2018-04-03 | 2020-09-24 | Fuji Electric Co., Ltd. | Treiberschaltung, treiberverfahren und halbleitersystem |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0964707A (ja) * | 1995-08-21 | 1997-03-07 | Matsushita Electron Corp | 半導体出力回路装置 |
JP4356248B2 (ja) * | 2000-03-31 | 2009-11-04 | 株式会社デンソー | 半導体スイッチング素子駆動回路 |
JP4267865B2 (ja) * | 2002-04-19 | 2009-05-27 | 株式会社デンソー | 負荷駆動装置 |
JP2006166142A (ja) * | 2004-12-08 | 2006-06-22 | Toyota Motor Corp | 過電流保護回路及びこれを備えるインバータ |
-
2008
- 2008-09-03 JP JP2008226301A patent/JP5282492B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107408878A (zh) * | 2015-09-30 | 2017-11-28 | 富士电机株式会社 | 多相电力变换装置的控制电路 |
CN107408878B (zh) * | 2015-09-30 | 2019-07-30 | 富士电机株式会社 | 多相电力变换装置的控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2010062860A (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8981689B2 (en) | Driver for switching element and control system for rotary machine using the same | |
US9476916B2 (en) | Overcurrent detection apparatus and intelligent power module using same | |
JP5801001B2 (ja) | 駆動保護回路、半導体モジュール及び自動車 | |
US9059709B2 (en) | Gate drive circuit for transistor | |
JP5430608B2 (ja) | 半導体スイッチング素子駆動回路 | |
JP5282492B2 (ja) | スイッチング素子駆動回路 | |
JP6498473B2 (ja) | スイッチ駆動回路 | |
JP6416447B1 (ja) | 半導体素子の駆動方法および駆動装置、ならびに、電力変換装置 | |
EP3334046B1 (en) | Semiconductor device and power conversion apparatus | |
JPWO2007116900A1 (ja) | 半導体素子の駆動回路 | |
US8330406B2 (en) | Motor drive circuit | |
WO2016204122A1 (ja) | 半導体装置 | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
US8624655B2 (en) | Level shifter circuit and gate driver circuit including the same | |
US11342911B2 (en) | Gate driver bootstrap circuits and related methods | |
JP2017079534A (ja) | ゲート制御回路 | |
JP4768476B2 (ja) | 自己消弧型半導体素子の駆動装置 | |
JP2005065029A (ja) | 半導体装置 | |
JP6409982B2 (ja) | 多相電力変換装置の制御回路 | |
JP4008612B2 (ja) | スルーレートの限定されたノードを介してデジタル信号を伝搬する装置及び操作方法 | |
JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
JP6642074B2 (ja) | スイッチング素子の駆動装置 | |
JPWO2020121419A1 (ja) | 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール | |
JP7427949B2 (ja) | ゲート駆動回路 | |
JP2014190773A (ja) | 過電流検出装置及びそれを備える半導体駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |