JP5794195B2 - ゲート駆動回路 - Google Patents

Description

本発明は、電圧駆動型のトランジスタのゲートを駆動するゲート駆動回路に関する。

電圧駆動型のトランジスタの駆動回路として各種の方法が提案されている（例えば、特許文献１〜２参照）。特許文献１記載の技術によれば、ハイサイドスイッチング素子がドライブ回路により駆動されている期間中、ハイサイドスイッチング素子のゲート電圧が所定の閾値に達すると、ドライブスイッチ制御回路がドライブ回路を切り替えることによりスルーレートを切り替えている。これにより低ノイズ化している。

特許文献２記載の技術によれば、第１のインバータと第２のインバータとの出力が共通接続され、入力信号についてディレイ回路を介して第２のインバータの制御端子に供給し、出力波形を２段階に変化させることで出力回路のオーバーシュート、アンダーシュートを抑制している。

特開２０１１−１４２８１５号公報 特開平４−３２１３２１号公報

しかし、特許文献１記載の技術は、出力用のハイサイドトランジスタの制御電圧を取得してフィードバック制御しているため、低ノイズ化しながら高速スイッチングするには不向きとなる。また、特許文献２記載の技術では、出力トランジスタを切り替える方式を採用しているため、トランジスタサイズが大きくなってしまい小型化に不向きとなる。

本発明は、上記事情に鑑みてなされたもので、その目的は、電圧制御型のハイサイドトランジスタの制御電圧のフィードバック制御を行うことなく、高速スイッチング／低ノイズ化のトレードオフを実現して小型化できるようにしたゲート駆動回路を提供することにある。

請求項１に係る発明は、ハイサイド側に接続され誘導性負荷に駆動電流を供給するｎチャネル電圧制御型の第１トランジスタのゲートを駆動するゲート駆動回路を対象としている。この請求項１に係る発明によれば、第１トランジスタに印加するゲート電圧を上昇させるとき、制御手段が第１通電手段と第２通電手段について初期の同一期間中に通電オン制御すると、第１通電手段が第１トランジスタのゲート電圧の目標電圧として中間電圧をゲートに通電すると共に、第２通電手段が第１トランジスタのゲート電圧の目標電圧として高電圧をゲートに通電する。初期通電時には、第１および第２通電手段の双方が第１トランジスタのゲート電圧を上昇させるため中間電圧付近まで迅速に当該ゲート電圧を上昇させることができる。
第１通電手段の逆流防止手段は中間電圧供給側への逆流を防止するので第１トランジスタのゲート電圧は第２直流電圧まで上昇する。ゲート電圧が中間電圧付近を超えると第１通電手段は第１トランジスタのゲートを駆動する駆動能力が低下するため、その後には第２通電手段が第１トランジスタのゲート電圧を高電圧まで上昇させる。したがって、第１トランジスタのゲート電圧の上昇勾配を初期通電時より低下させることができ、当該ドレイン電圧のオーバーシュートを抑制し低ノイズ化を図ることができる。

したがって、制御手段が同一タイミングで第１および第２通電手段に通電オン制御し、同一タイミングで第１および第２通電手段に通電オフ制御するだけでゲート電圧の上昇勾配を調整でき、第１トランジスタの制御電圧のフィードバック制御を行う必要がなくなる。ｎチャネル電圧制御型の第１トランジスタを用いて構成できるため小型化できる。これにより、電圧制御型のハイサイドトランジスタの制御電圧のフィードバック制御を行うことなく、高速スイッチング／低ノイズ化のトレードオフを実現して小型化できる。

第１実施形態に係る駆動回路の電気的構成図 具体的な電気的構成の一例を示す回路図 定電流回路の構成例 回路動作の時間的流れを示すタイミングチャート 第２実施形態に係る図２相当図 第３実施形態を示す図２相当図 変形例の要部の構成例（その１） 変形例の要部の構成例（その２）

（第１実施形態）
以下、スイッチング電源回路に適用した第１実施形態について図１〜図４を参照しながら説明する。

図１のスイッチング電源回路の回路構成例に示すように、第１電源線Ｎ１と第２電源線Ｎ２との間には、ハイサイド側にｎチャネル型のＭＯＳトランジスタＭ１（以下、トランジスタと略す）を接続すると共に、ロウサイド側にダイオードＤ１を接続している。第１電源線Ｎ１には正の第１直流電圧Ｖ１が印加され、第２電源線Ｎ２はグランドに接地されている。

トランジスタＭ１のドレインとゲートとの間にスイッチＳＷ１が接続され、ゲートとソースとの間にスイッチＳＷ２が接続されている。また、第３電源線Ｎ３とトランジスタＭ１のゲートとの間にはスイッチＳＷ３が接続されている。第３電源線Ｎ３には高電圧として正の第２直流電圧Ｖ２が印加される。第２直流電圧Ｖ２およびスイッチＳＷ３によりトランジスタＭ１のゲートに電流を供給する電流供給回路Ｃを構成している。これらのスイッチＳＷ１〜ＳＷ３は制御端子付きのスイッチであり、駆動パルス発生回路Ｐからパルスが印加されることに応じてオン／オフ動作する。

図２に望ましい回路構成の具体的な例を示す。スイッチＳＷ１としては高速スイッチング処理するため、ｎチャネル型のＭＯＳトランジスタ（電圧駆動型トランジスタ）Ｍ２を用いることが望ましい。このトランジスタＭ２の基板電位（バックゲート）はグランドに接地されている。

また、第２電源電圧Ｖ２とスイッチＳＷ３によりトランジスタＭ１のゲートに電荷を注入する電流供給回路Ｃを構成している。電流供給回路Ｃはスイッチングノイズ低減を図るための構成であるため、ＭＯＳトランジスタＭ１のゲート電圧Ｖｇ（＝注入電荷増減量に比例）を一定勾配で変化させることで、トランジスタＭ１のドレインソース間抵抗を変化させると良い。したがって電流供給回路ＣとしてはトランジスタＭ１のゲートに電荷を一定注入するため定電流回路ＣＩを用いると良い。

図３に一例を示す定電流回路ＣＩは、定電流源２と、この定電流源２の電流をミラーする第１カレントミラー回路３と、第１カレントミラー回路３の電流をミラーする第２カレントミラー回路４と、第１カレントミラー回路３に並列接続され当該回路３の動作の有効／無効を切換える切換回路５とを備える。第１カレントミラー回路３はグランド側にカレントミラー接続されたｎＭＯＳトランジスタＭｎ１，Ｍｎ２を備え、第２カレントミラー回路４は直流電圧Ｖ２側にカレントミラー接続されたｐＭＯＳトランジスタＭｐ１，Ｍｐ２を備える。

切換回路５には、駆動パルス発生回路Ｐからオンオフ制御信号（ＯＮ／ＯＦＦ）が与えられる。切換回路５がオンすると第１カレントミラー回路３が無効化されるため、第２カレントミラー回路４はトランジスタＭ１のゲートに電流を供給しない。しかし、切換回路５がオフすると第１カレントミラー回路３が有効化されるため、第２カレントミラー回路４はトランジスタＭ１のゲートに定電流を供給する。すると、定電流回路ＣＩは直流電圧Ｖ２を上限電圧としてトランジスタＭ１のゲート電圧Ｖｇを上昇させることができる。

特に、この定電流回路ＣＩがトランジスタＭ１のゲートに電流を注入したとき、ゲート電圧Ｖｇの上限電圧（目標電圧）となる第２直流電圧Ｖ２は第１直流電圧Ｖ１より高く設定されている。例えば（第２直流電圧Ｖ２）≧（第１直流電圧Ｖ１）＋（ＭＯＳトランジスタＭ１の閾値電圧Ｖｔｈ）とすると良い。これは、新たな電圧を用いることなく２つの正直流電圧Ｖ１，Ｖ２を用いて構成するためである。

駆動パルス発生回路Ｐは、直流電圧Ｖ１とグランドとの間で変化するゲート信号をトランジスタＭ２のゲートに与える。トランジスタＭ２のドレインには直流電圧Ｖ１が与えられているが、トランジスタＭ２のオン動作時には、当該トランジスタＭ２のソースに中間電圧Ｖ１−Ｖｔｈ（ＶｔｈはトランジスタＭ２の閾値電圧）が出力される（図４参照）。

以下、第２直流電圧Ｖ２＝第１直流電圧Ｖ１＋ＭＯＳトランジスタＭ１の閾値電圧Ｖｔｈと仮定した場合の作用説明を行う。図４のタイミングチャートに示すように、駆動パルス発生回路Ｐは、スイッチＳＷ２をオンからオフにした状態で、トランジスタＭ１をターンオンする。ＭＯＳトランジスタＭ１をオンする時には、駆動パルス発生回路ＰはＭＯＳトランジスタＭ２（スイッチＳＷ１）のゲートに制御電圧Ｖ１を出力すると同時に定電流回路ＣＩにオン制御信号（制御電圧Ｖ）を印加する。

すると、第１直流電圧Ｖ１の供給に応じた電流がトランジスタＭ２のオン抵抗を通じてトランジスタＭ１のゲート容量に供給され始めると共に、定電流回路ＣＩがトランジスタＭ１のゲート容量に電流を供給し始める。これらの電流がトランジスタＭ１のゲート容量を同時に充電するため、トランジスタＭ１のゲート電圧Ｖｇは急激に上昇する。

このとき、ゲート電圧Ｖｇが急激に上昇したとしても、当該ゲート電圧Ｖｇが中間電圧Ｖ１−Ｖｔｈに至ると、この電圧Ｖ１−Ｖｔｈ付近からゲート電圧Ｖｇの上昇度が低下する。これは、ゲート電圧Ｖｇが電圧Ｖ１−Ｖｔｈにほぼ等しくなると、トランジスタＭ２によるゲート駆動能力が低下するためである。トランジスタＭ１のゲート電圧Ｖｇが電圧Ｖ１−Ｖｔｈに等しくなると、トランジスタＭ２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを下回るため当該トランジスタＭ２は自然にオフする。このような流れに応じて、トランジスタＭ１のソース電圧Ｖｓは電圧−Ｖｆから電圧Ｖ１−２×Ｖｔｈに急上昇する。

この後、トランジスタＭ１は、ＭＯＳトランジスタＭ２から駆動されることなく、定電流回路ＣＩのみから駆動されることになる。定電流回路ＣＩはゲート電圧Ｖｇを上昇させるが、トランジスタＭ２によるゲート駆動能力が減少しているため、ゲート電圧Ｖｇの上昇率は初期通電時の上昇率より低くなる。

特に、トランジスタＭ２がオン状態からターンオフすると、定電流回路ＣＩはＭＯＳトランジスタＭ１のゲート容量を一定速度で充電することになり、ＭＯＳトランジスタＭ１のゲート電圧Ｖｇは一定速度で上昇する。定電流回路ＣＩは、直流電圧Ｖ２を上限電圧としてＭＯＳトランジスタＭ１のゲート電圧Ｖｇを上昇させるため、ゲート電圧Ｖｇは電圧Ｖ２に漸近することになる。これにより、ゲート電圧Ｖｇのオーバーシュートを抑制できる。

したがって、駆動パルス発生回路Ｐが、定電流回路ＣＩをオン通電すると共にＭＯＳトランジスタＭ１をオン制御するだけで、初期通電時にはゲート電圧Ｖｇを急速に上昇させることができると共に、その後のゲート電圧Ｖｇのオーバーシュートを抑制でき、低ノイズ化を図ることができる。

このとき、トランジスタＭ２のゲート電位＝Ｖ１、ドレイン電位＝Ｖ１、ソース電位＝Ｖ２となる。このとき、仮にトランジスタＭ２のソースがバックゲートに接続されていると、バックゲート電位もＶ２となるため、バックゲート（ｐ）からドレイン（ｎ）の順方向寄生ダイオードを通じて電流が直流電圧Ｖ１側に流れ込んでしまう。そこで、トランジスタＭ２のバックゲートをグランド（動作用電圧の最小値）に接地することで、第２直流電圧Ｖ２の供給源側から第１直流電圧Ｖ１の供給源側に流れ込もうと逆流電流を遮断している。

本実施形態によれば、初期通電時にはトランジスタＭ２および定電流回路ＣＩの双方から第１トランジスタＭ１のゲート電圧を上昇させるため直流電圧Ｖ１−Ｖｔｈまで迅速にゲート電圧を上昇させることができる。その後、トランジスタＭ２が自動的にオフするためゲート電圧の上昇度を低下させることができる。これによりオーバーシュートを抑制できる。

（第２実施形態）
図５は第２実施形態を示す。この第２実施形態では、スイッチＳＷ１としてｐチャネル型のＭＯＳトランジスタＭ３を用いている。そして、このＭＯＳトランジスタＭ３の基板電位を動作用電圧の最高電位となる第２直流電圧Ｖ２に一致させることで逆流防止用のダイオードを設けていない。前述実施形態と同一または類似部分には同一または類似符号を付して説明を省略し、以下異なる部分について説明する。

図５の回路構成に示すように、第１直流電圧Ｖ１の供給ノードＮ１とＭＯＳトランジスタＭ１のゲートとの間にはｐチャネル型のＭＯＳトランジスタＭ３のソースドレイン間が接続されている。本実施形態では、ＭＯＳトランジスタＭ３の基板電位を第２直流電圧Ｖ２に一致させている。駆動パルス発生回路Ｐは、グランドと第２直流電圧Ｖ２との間で変化するゲート駆動信号を、ＮＯＴゲートＧ１を通じてＭＯＳトランジスタＭ３のゲートに与える。

すると、第１直流電圧Ｖ１に応じた電流がトランジスタＭ３のオン抵抗を通じてトランジスタＭ１のゲート容量に供給され始めると共に、定電流回路ＣＩがトランジスタＭ１のゲート容量に電流を供給し始める。これらの電流がトランジスタＭ１のゲート容量を同時に充電するため、トランジスタＭ１のゲート電圧Ｖｇは急激に上昇する。

このとき、ゲート電圧Ｖｇが急激に上昇したとしても当該ゲート電圧Ｖｇが中間電圧（≒Ｖ１）に到達すると、この中間電圧付近からゲート電圧Ｖｇの上昇度が低下する。すると、トランジスタＭ３によるゲート駆動能力が低下しトランジスタＭ３が自然にオフする。この後、トランジスタＭ１はＭＯＳトランジスタＭ３から駆動されることなく定電流回路ＣＩのみから駆動されることになる。定電流回路ＣＩはゲート電圧Ｖｇを上昇させるが、トランジスタＭ２によるゲート駆動能力が減少するため、ゲート電圧Ｖｇの上昇率は初期通電時の上昇率より低くなる。

定電流回路ＣＩは直流電圧Ｖ２を上限電圧としてＭＯＳトランジスタＭ１のゲート電圧Ｖｇを上昇させるため、ゲート電圧Ｖｇは電圧Ｖ２に漸近することになる。これによりゲート電圧Ｖｇのオーバーシュートを抑制できる。

ゲート電圧Ｖｇが電圧Ｖ２になるときには、トランジスタＭ３のソース電位＝Ｖ１、ドレイン電位＝Ｖ２となる。このとき、仮にトランジスタＭ３のソースがバックゲートに接続されていると、バックゲート電位もＶ１となるため、ドレイン（ｐ）からバックゲート（ｎ）の順方向寄生ダイオードを通じて電流がソース（ｐ）側に流れ込んでしまう。そこで、トランジスタＭ３のバックゲートを直流電圧Ｖ２（動作用電圧の最高値）に一致させることで、第２直流電圧Ｖ２の供給源側から第１直流電圧Ｖ１の供給源側に流れ込もうとする逆流電流を遮断している。これにより、前述実施形態と同様の作用効果が得られる。

（第３実施形態）
図６は第３実施形態を示す。この図６に示すように、ロウサイド側のダイオードＤ１に代えて、同期整流素子としてＭＯＳトランジスタＭ４を用いて構成しても良い。このＭＯＳトランジスタＭ４は損失低減のため同期整流用に用いられる。すなわち、ＭＯＳトランジスタＭ１のオン状態では電源から出力側に電力供給されることになるが、ＭＯＳトランジスタＭ１がオフされＭＯＳトランジスタＭ４のオン状態ではＧＮＤ側から回生電流が流れる。なお、これらの２つのＭＯＳトランジスタＭ１、Ｍ４の双方がオフされた状態ではＭＯＳトランジスタＭ４に並列接続された還流ダイオードを通じて回生電流が流れることになる。このような構成でも同様に適用できる。

（変形例）
本発明は、前述した実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。

スイッチＳＷ１を通じてトランジスタＭ１のゲートに供給する電圧はＶ１に限らず、第１直流電圧Ｖ１以上第２直流電圧Ｖ２未満の電圧であれば何れの電圧を供給しても良い。
駆動パルス発生回路Ｐが定電流回路ＣＩの制御電圧ＶとＭＯＳトランジスタＭ２に印加する制御電圧Ｖ１を同時に印加する形態を示したが、定電流回路ＣＩへの制御電圧Ｖの印加タイミングを異ならせることで、ゲート電圧Ｖｇの初期通電時／その後の上昇勾配を調整し、これによりスイッチング速度（ターンオン速度）／オーバーシュート量を調整するようにしても良い。

前述実施形態においては、スイッチＳＷ１としてｎチャネル型のＭＯＳトランジスタＭ２又はｐチャネル型のＭＯＳトランジスタＭ３を用いてＭＯＳトランジスタＭ１のゲートに電圧を印加するように構成した形態を示したが、このスイッチＳＷ１に代えて定電流回路を構成しＭＯＳトランジスタＭ１のゲート容量に電流を流してゲート電圧Ｖｇを上昇させるようにしても良い。

このような場合、定電流回路の電流出力トランジスタとしてｐチャネル型のＭＯＳトランジスタを用いるときには、第２実施形態と同様に、ｐＭＯＳトランジスタの基板電位を動作用電圧の上限電圧である第２直流電圧Ｖ２に保持すると良い。すると、逆流防止用ダイオードを設ける必要がなくなる。

前述実施形態では、定電流回路ＣＩを設けた形態を示したが、定電流回路ＣＩに代えて、図７に示すようにｎチャネル型のＭＯＳトランジスタＭ５などのスイッチング手段を設け、当該ＭＯＳトランジスタＭ５を通じてＭＯＳトランジスタＭ１のゲートに電流を印加するようにしても良い。この場合、ｎチャネル型のＭＯＳトランジスタＭ５をスイッチング手段として設けたときには、第２直流電圧Ｖ２をＭＯＳトランジスタＭ１のゲートに確実に印加するため、電圧Ｖ３（＞第２直流電圧Ｖ２＋Ｍ５の閾値電圧Ｖｔｈ）をＭＯＳトランジスタＭ５のゲートに印加すると良い。

図８に示すようにｐチャネル型のＭＯＳトランジスタＭ６などのスイッチング手段を設け当該ＭＯＳトランジスタＭ６を通じてＭＯＳトランジスタＭ１のゲートに電流を印加するときには、直流電圧Ｖ２とグランドとの間で変化するゲート駆動信号をＭＯＳトランジスタＭ６に印加すれば良い。すると、直流電圧Ｖ２よりも高い直流電圧を発生する電源回路を別途設けることなく構成できる。

図面中、ＳＷ１はスイッチ（第１通電手段）、ＳＷ２はスイッチ、ＳＷ３はスイッチ（第２通電手段）、Ｍ１はｎチャネル型のＭＯＳトランジスタ（第１トランジスタ）、Ｍ２はｎチャネル型のＭＯＳトランジスタ（第２トランジスタ、逆流防止手段）、Ｍ３はｐチャネル型のＭＯＳトランジスタ（第３トランジスタ、逆流防止手段）、Ｐは駆動パルス発生回路（制御手段）、ＣＩは定電流回路、１はゲート駆動回路、を示す。

Claims (7)

1. ハイサイド側に接続され誘導性負荷に駆動電流を供給するｎチャネル電圧制御型の第１トランジスタ（Ｍ１）のゲート電圧の目標電圧として中間電圧をゲートに通電し、当該中間電圧供給側への逆流を防止する逆流防止手段を備えた第１通電手段（ＳＷ１）と、
   前記第１トランジスタ（Ｍ１）のゲート電圧の目標電圧として前記中間電圧よりも高い高電圧（Ｖ２）を当該ゲートに通電する第２通電手段（ＳＷ３）と、
   前記第１トランジスタ（Ｍ１）に印加するゲート電圧を上昇させるとき、前記第１通電手段（ＳＷ１）および前記第２通電手段（ＳＷ３）を同一タイミングで通電オン制御し、前記第１トランジスタのゲート電圧について前記中間電圧付近を超えさせて前記第１通電手段により前記第１トランジスタのゲートを駆動する駆動能力を低下させ、その後も前記第２通電手段により前記第１トランジスタのゲート電圧を上昇させた後、前記第１通電手段および前記第２通電手段を同一タイミングで通電オフ制御する制御手段（Ｐ）と、を備えたことを特徴とするゲート駆動回路。
2. 前記第１通電手段（ＳＷ１）の逆流防止手段は、前記第１トランジスタ（Ｍ１）に印加される第１直流電圧（Ｖ１）、又は、前記高電圧（Ｖ２）或いはその間の電圧の供給源から前記第１トランジスタ（Ｍ１）のゲートに通電する通電経路に設けられたｎチャネル電圧制御型の第２トランジスタ（Ｍ２）を備え、前記第２トランジスタ（Ｍ２）の基板電位がゲート駆動回路の動作用電圧の最小値に保持されることで構成されることを特徴とする請求項１記載のゲート駆動回路。
3. 前記第１通電手段（ＳＷ１）の逆流防止手段は、前記第１トランジスタ（Ｍ１）に印加される第１直流電圧（Ｖ１）、又は、前記高電圧（Ｖ２）又はその間の電圧の供給源から前記第１トランジスタ（Ｍ１）のゲートに通電する通電経路に設けられたｐチャネル電圧制御型の第３トランジスタ（Ｍ３）を備え、前記第３トランジスタ（Ｍ３）の基板電位がゲート駆動回路の動作用電圧の最大値に保持されることで構成されることを特徴とする請求項１記載のゲート駆動回路。
4. 前記第２通電手段（ＳＷ３）は、前記第１トランジスタ（Ｍ１）のゲート容量に一定速度で電荷を供給することで当該第１トランジスタのゲート電圧を一定速度で上昇させる定電流回路（ＣＩ）を備えることを特徴とする請求項１〜３の何れかに記載のゲート駆動回路。
5. 前記第１通電手段（ＳＷ１）には、前記第１トランジスタ（Ｍ１）に印加する第１直流電圧（Ｖ１）以上で且つ前記高電圧未満の電圧が動作用電圧として供給されることを特徴とする請求項１〜４の何れかに記載のゲート駆動回路。
6. 前記第２通電手段（ＳＷ３）は、ｐチャネル型のＭＯＳトランジスタを備え、前記第３トランジスタ（Ｍ３）の基板電位がゲート駆動回路の動作用電圧の最大値に保持されることで構成されることを特徴とする請求項１〜５の何れかに記載のゲート駆動回路。
7. 前記第２通電手段（ＳＷ３）は、ｎチャネル型のＭＯＳトランジスタを備え、前記第２トランジスタ（Ｍ２）の基板電位がゲート駆動回路の動作用電圧の最小値に保持されることを特徴とする請求項１〜６の何れかに記載のゲート駆動回路。

Images