JP2008182381A

JP2008182381A - 高速ゲート駆動回路

Info

Publication number: JP2008182381A
Application number: JP2007013214A
Authority: JP
Inventors: Yuji Oyama; 裕二大山
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2007-01-24
Filing date: 2007-01-24
Publication date: 2008-08-07

Abstract

【課題】ターンオン、又はターンオフ時に、ゲートに一時的に高い電圧を印加してスレッショルド電圧付近のミラー期間を高速で通過させ、高速でターンオン又はターンオフさせる。オン又はオフ保持中は適正なバイアス電圧を印加する。
【解決手段】定格ゲート電圧内の電圧のオン保持用電源１と、該オン保持用電源１から定格ゲート電圧を越える電圧を生成するターンオン用昇圧回路と、該ターンオン用昇圧回路により充電されるターンオン用コンデンサ６を有し、ターンオン直前までに前記ターンオン用昇圧回路により前記ターンオン用コンデンサ６を昇圧充電し、前記コンデンサの電荷を半導体スイッチング素子のゲートに印加して高速ターンオンし、ターンオン後は前記オン保持用電源１でオン状態を保持する。
【選択図】図１

Description

本発明は、ＭＯＳＦＥＴ等の絶縁ゲート構造を持つ半導体スイッチの高速ゲート駆動回路に関するものである。

ＭＯＳＦＥＴやＩＧＢＴなどの絶縁ゲート構造を持つ半導体スイッチング素子は、電圧駆動型の素子であるため、バイポーラトランジスタなどの電流駆動型の素子に比べて駆動電力が小さく、マイクロエレクトロニクスからパワーエレクトロニクスまで幅広い分野で広く利用されている。

これらの絶縁ゲート型素子は、ゲートが他の端子に対して絶縁物で絶縁されており、ゲート端子からみると等価的にコンデンサが形成されている。図５は絶縁ゲート型素子の例としてＭＯＳＦＥＴの等価回路を示したものである。ゲート端子からみると内部配線等に存在する寄生抵抗Ｒｇと、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量ＣｇｄとによりＣＲ回路が形成されており、ゲート駆動回路はこれらのゲート容量を充放電させるための回路となる。

図６は従来のＭＯＳＦＥＴゲート駆動回路を示す図である。ゲートドライブ用電源３１に、直列接続したオン用スイッチ７とオフ用スイッチ８を並列に接続し、オン用スイッチ７とオフ用スイッチ８の接続点に駆動対象となるＦＥＴ９のゲートを、ゲートドライブ用電源３１の負極端子にＦＥＴ９のソースをそれぞれ接続する。ＦＥＴ９をターンオンさせる場合、タイミング制御回路３２のＯＮ指令信号をＯＦＦ→ＯＮに変化させることで、タイミング制御回路３２はオフ用スイッチ８を開き、オン用スイッチ７を閉じる信号を出力する。これによりゲートドライブ用電源３１の電圧でゲート容量を充電しターンオンさせる。ターンオフさせる場合、それぞれのスイッチをターンオン時とは逆に動作させ、ゲート容量の電荷をゲート→オフ用スイッチ８→ソースの経路で放電させてターンオフさせる。通常のゲート駆動回路では、ゲートドライブ用電源３１の電圧は、ＦＥＴのデータシートで規定されたゲート電圧絶対最大定格以内で選択される。また、ゲート電圧の振動を抑制する目的で、ゲート駆動回路とＦＥＴのゲート間に直列にゲート抵抗ＲＧを挿入することもある。

図７は従来のＭＯＳＦＥＴゲート駆動回路による駆動波形例である。前記図６のタイミング制御回路３２のＯＮ指令信号をＯＦＦ→ＯＮに変化させると、ＦＥＴ９のゲート容量をゲートドライブ用電源３１で充電し始める。このとき、ゲート−ソース間電圧Ｖ_ＧＳは、スレッショルド電圧Ｖ_{ＧＳ（ｔｈ）}まで、ゲート容量と寄生抵抗Ｒｇの時定数で上昇する。Ｖ_ＧＳがＶ_{ＧＳ（ｔｈ）}まで達すると、ＦＥＴ９はターンオン動作を開始し、ドレイン電流Ｉ_Ｄが流れ始める。ターンオン動作が始まると、ミラー効果によるゲート容量の増加分を充電し続け、再びＶ_ＧＳが上昇し始めるとターンオン動作が終了しオン状態が保持される。次にオフ動作は、オフ用スイッチ８が閉じゲート容量の放電が始まるとＶ_ＧＳが下降し始め、Ｖ_{ＧＳ（ｔｈ）}に達するとターンオフ動作が始まる。再びＶ_ＧＳが下降し始めるとターンオフ動作が完了し、オフ状態が保持される。

従来のゲート駆動回路では、前記のとおりＯＮ指令信号をＯＦＦ→ＯＮに変化させてから実際にターンオン動作を始めるまでの遅延時間ｔｄ（ＯＮ）と、ターンオンが始まりドレイン電流が飽和するまでの上昇時間ｔｒという２段階の遅れが生じる。また、ターンオフの場合も同様で、ＯＮ指令信号をＯＮ→ＯＦＦに変化させると、実際にターンオフ動作が始まるまでの遅延時間ｔｄ（ＯＦＦ）と、ターンオフ動作が始まりドレイン電流Ｉ_Ｄが消失するまでの下降時間ｔｆという遅れが生じる。これらの遅れ時間は、半導体スイッチング素子のゲート容量、寄生抵抗Ｒｇ、振動抑制用ゲート抵抗ＲＧの各要素による時定数と、ゲートドライブ電源２０の電圧、およびミラー効果に影響するドレイン−ソース間電圧Ｖ_ＤＳに依存する。

遅れ時間を短縮するには、これら遅れ要因を改善すればよいが、ゲート容量に関わる時定数については素子の製造プロセス等に依存するもので、回路設計者やユーザーにとっては改善不可能な領域である。また、ゲートドライブ電源３１の電圧を上げれば、スレッショルド電圧を通過するまでの時間を短縮でき効果があるが、その上限は素子のデータシートで規定されたゲート電圧の絶対最大定格までである。絶対最大定格以上の電圧を選択した場合は、ＦＥＴのオン保持中は定常的にゲートに過電圧が印加されることとなり現実的ではない。このように、従来のゲート駆動回路においてスイッチングの遅れ時間を短縮し、高速動作させることについては制約があった。

特許文献１では、前記図６のゲート駆動回路の低消費電力化に関する方法を開示している。特許文献１の発明では、前記図６のオン用スイッチ７とオフ用スイッチ８に相当するスイッチにＦＥＴなどの電圧駆動型素子を用い、これらのスイッチのバイアス電圧をターンオン（またはオフ）動作時とオン（またはオフ）保持期間とで変化させ、ゲート駆動回路の低消費電力化を図るものである。すなわち、駆動対象の半導体スイッチ素子のゲートを充放電する期間は、駆動用ＦＥＴのバイアス電圧を高くしオン抵抗の低い領域で使用し、オン・オフ保持期間はゲート電流がほとんど流れず、多少のオン抵抗増加は影響がないので、バイアス電圧を低くして使用することで低消費電力化を図る。
特開２００２−１６５４３５号公報

前記特許文献１による方法においても、図６のゲート駆動用電源３１に相当する電源の電圧は、駆動対象の半導体スイッチのゲート電圧絶対最大定格以下で選択せざるを得ず、ゲート駆動回路の低消費電力化に貢献できても、駆動対象の半導体スイッチ素子を高速でスイッチングさせることは期待できない。

解決しようとする問題点は、ゲートドライブ用電源の電圧を高くすればするほど、ゲートのスレッショルド電圧を通過するまでの時間が短くなり高速スイッチングを実現できるが、絶対最大定格以上の電圧を選択すると、オンまたはオフ保持中は定常的にゲートに過電圧が印加されるため、その上限は絶対最大定格以内で制限されるという点である。

本発明は、上記課題を解決するために、請求項１記載の高速ゲート駆動回路は、定格ゲート電圧内の電圧のオン保持用電源と、該オン保持用電源から定格ゲート電圧を越える電圧を生成するターンオン用昇圧回路と、該ターンオン用昇圧回路により充電されるターンオン用コンデンサを有し、ターンオン直前までに前記ターンオン用昇圧回路により前記ターンオン用コンデンサを昇圧充電し、前記コンデンサの電荷を半導体スイッチング素子のゲートに印加して高速ターンオンし、ターンオン後は前記オン保持用電源でオン状態を保持する事を特徴とする。

請求項２記載の高速ゲート駆動回路は、定格ゲート電圧内の電圧のオフ保持用電源と、該オフ保持用電源から定格ゲート電圧を越える電圧を生成するターンオフ用昇圧回路と、該ターンオフ用昇圧回路により充電されるターンオフ用コンデンサを有し、オン期間中に前記ターンオフ用昇圧回路により前記ターンオフ用コンデンサを昇圧充電し、前記ターンオフ用コンデンサの電荷を前記半導体スイッチング素子のゲートに印加して高速ターンオフし、ターンオフ後は前記オフ保持用電源でオフ状態を保持する事を特徴とする。

本発明の高速ゲート駆動回路は、ターンオン（オフ）時に昇圧回路で高電圧に充電したコンデンサの電荷を駆動対象のゲート容量に流し込むことにより、スレッショルド電圧を高速で通過させる事ができるため、高速でターンオン（オフ）でき、その後は絶対最大定格内のゲート電圧でオン（オフ）状態を保持するため、ゲートに定常的に過電圧を印加しなくてもよいという利点がある。

ターンオン（オフ）時に、ゲートのスレッショルド電圧を高速で通過させるという目的と、オン（オフ）保持中はゲートに過電圧を印加しないという目的を、従来のゲート駆動回路に若干の回路を追加することで実現した。

図１は、本発明の請求項１による高速ゲート駆動回路の実施例を示す図である。図１の回路は、駆動対象のＦＥＴ９と、ターンオン時において一時的に絶対最大定格以上の正バイアス電圧をＦＥＴ９のゲートに供給するターンオン回路と、オン保持中において絶対最大定格内の正バイアス電圧を供給するオン保持回路と、ＦＥＴ９のゲート容量を充放電させる充放電用スイッチ群と、これらスイッチのタイミング制御を行うタイミング制御回路から構成される。

ターンオン回路は、オフ保持中にタイミング制御回路１０の信号により昇圧用スイッチ３を閉じて、オン保持用電源１から昇圧用インダクタ２にエネルギーを溜め、適当なタイミングで昇圧用スイッチ３を開き、ターンオン用コンデンサ６をオン保持用電源１より高電圧に充電し、ＯＮ指令信号のタイミングでオン用スイッチ７を介してＦＥＴ９のゲート容量を充電する回路である。オン保持回路は絶対最大定格内に設定したオン保持用電源１から、オン保持用ダイオード５を介してターンオン用コンデンサ６を充電し、この電圧がＦＥＴ９のスレッショルド電圧以下に低下することを防止している。ゲートの充放電用スイッチ群は、オン用スイッチ７とオフ用スイッチ８とからなり、図６の同符号のものと同一の動作をするものである。

図２は図１の高速ゲート駆動回路の動作タイミングを示すチャートである。図２を用いて図１の回路の動作を詳細に説明する。
図２のＯＮ指令信号は正論理信号で図１のタイミング制御回路１０に入力される信号である。図２のＳ_ＣＨ１、Ｓ_１、Ｓ_２は、それぞれ図１の昇圧用スイッチ３、オン用スイッチ７、オフ用スイッチ８の状態を示すものであり、正論理で動作するものである。図２のＶ_Ｃ１は図１のターンオン用コンデンサ６の電圧を示すものであり、電圧レベルＶ_Ｄ２はターンオン回路にて昇圧された電圧を示し、Ｖ_Ｄ１は同じくオン保持用電源１の電圧を示す。図２のＶ_ＧＳは、図１のＦＥＴ９のゲート−ソース間電圧を示すものであり、電圧レベルは前記のＶ_Ｃ１と同一である。図２のＦＥＴは、図１のＦＥＴ９の状態を示すものである。

オン保持中にＯＮ指令信号を１→０に変化させると、Ｓ_１がオン→オフになりわずかに遅れてＳ_２がオフ→オンになる。これにより図１のＦＥＴ９はゲート容量の電荷を引き抜かれＶ_ＧＳが０Ｖになりターンオフする。その後、図１のタイミング制御回路１０からの信号によりＳ_ＣＨがオフ→オンされ、オン保持用電源１→昇圧用インダクタ２→昇圧用スイッチ３の閉回路ができインダクタの電流が上昇する。適当なタイミングでＳ_ＣＨをオン→オフにすると、昇圧用インダクタ２のエネルギーが昇圧用ダイオード４を通りターンオン用コンデンサ６へ転送され、高電圧に充電される。所望のタイミングでＯＮ指令信号を０→１へ変化させると、Ｓ_２がオン→オフになり、わずかに遅れてＳ_１がオフ→オンになり図１のターンオン用コンデンサ６の電荷がＦＥＴ９のゲートへ転送され始め、Ｖ_ＧＳの電圧が急激に上昇しＦＥＴ９を高速にターンオンさせる。この際、図１のターンオン用コンデンサ６の充電電荷（Ｖ_Ｄ２とＣ_１の積）とＦＥＴ９のゲート総電荷量を同程度〜２倍程度に設定すると、電荷の転送に伴いＶ_Ｃ１は低下し、Ｖ_Ｄ１を下回るとオン保持用ダイオード５が導通し、Ｖ_ＧＳをＶ_Ｄ１に保持するためオン状態が維持される。

図１、図２の実施例では、ターンオン用コンデンサの容量を適切に設定することにより、一時的にゲート−ソース間に高い正バイアス電圧を印加することで高速ターンオンを実現し、なおかつターンオン後は適切なオン保持電圧を印加できるものである。高速ターンオンを実現することで、駆動対象のＦＥＴ等のターンオン損失が低減でき、またパルスパワー電源などパルス電圧の高速立上りを要求される用途において、実用上大いに役立つ。

図３は本発明の請求項２による高速ゲート駆動回路の実施例を示す図である。図３は実施例１の回路に請求項２の実施例を追加したものであり、ターンオンとターンオフを高速化するための高速ゲート駆動回路である。
図３の回路は、駆動対象のＦＥＴ９と、ターンオン時において一時的に絶対最大定格以上の正バイアス電圧をＦＥＴ９のゲートに供給するターンオン回路と、オン保持中において絶対最大定格内の正バイアス電圧を供給するオン保持回路と、ターンオフ時において一時的に絶対最大定格以上の逆バイアス電圧をＦＥＴ９のゲートに供給するターンオフ回路と、オフ保持中に絶対最大定格内の逆バイアス電圧を供給するオフ保持回路と、ＦＥＴ９のゲート容量を充放電させる充放電用スイッチ群と、これらスイッチのタイミング制御を行うタイミング制御回路から構成される。

ターンオン回路の昇圧用インダクタ２、昇圧用スイッチ３、昇圧用ダイオード４、ターンオン用コンデンサ６、オン用スイッチ７、オン保持回路のオン保持用電源１、オン保持用ダイオード５の各部品は実施例１の図１と同一であり、動作も同一なので説明を省略する。ターンオフ回路は、オン保持中にタイミング制御回路２７の信号により昇圧用スイッチ２３を閉じて、オフ保持用電源２１から昇圧用インダクタ２２にエネルギーを溜め、適当なタイミングで昇圧用スイッチ２３を開き、ターンオフ用コンデンサ２６をオフ保持用電源２１より高電圧に充電し、ＯＮ指令信号のタイミングでオフ用スイッチ８を介してＦＥＴ９のゲート容量を放電・負電圧に充電する回路である。オフ保持回路は絶対最大定格内に設定したオフ保持用電源２１から、オフ保持用ダイオード２５を介してターンオフ用コンデンサ２６を充電し、この電圧がＦＥＴ９のスレッショルド電圧以下に低下することを防止している。ゲートの充放電用スイッチ群は、オン用スイッチ７とオフ用スイッチ８とからなり、図６の同符号のものと同一の動作をするものである。

図４は図３の高速ゲート駆動回路の動作タイミングを示すチャートである。図４を用いて図３の回路の動作を詳細に説明する。
図４のＯＮ指令信号、Ｓ_ＣＨ１、Ｓ_１、Ｓ_２、Ｖ_Ｃ１は、実施例１の図２の記号と同一であり、Ｓ_ＣＨ２は図３の充電スイッチ２４の状態を示すものである。図４のＶ_Ｃ２は、図３のターンオフ用コンデンサ２７の電圧を示すものであり、電圧レベルＶ_Ｄ４、Ｖ_Ｄ３はそれぞれ図３のターンオフ用電源２２、オフ保持用電源２１の電圧を示す。図４のＶ_ＧＳはＦＥＴ１０のゲート−ソース間電圧を示すものであり、電圧レベルＶ_Ｄ２、Ｖ_Ｄ１はそれぞれターンオン用電源２、オン保持用電源１の電圧である。図４のＦＥＴは、図３のＦＥＴ１０の状態を示すものである。

ターンオン直後、図３のタイミング制御回路２７からの信号によりＳ_ＣＨ２がオフ→オンされ、オフ保持電源２１→昇圧用インダクタ２２→昇圧用スイッチ２３の閉回路ができインダクタの電流が上昇する。その後適当なタイミングでＳ_ＣＨ２をオン→オフにすると、昇圧用インダクタ２２のエネルギーが昇圧用ダイオード２４を通りターンオフ用コンデンサ２６へ転送され、高電圧に充電される。所望のタイミングでＯＮ指令信号を１→０へ変化させると、Ｓ_１がオン→オフになり、わずかに遅れてＳ_２がオフ→オンになり図３のターンオフ用コンデンサ２６の電荷がＦＥＴ９へ転送され始め、Ｖ_ＧＳの電圧が急激に下降し、ＦＥＴ９を高速にターンオフさせる。この際、図３のターンオフ用コンデンサ２６の充電電荷（Ｖ_Ｄ４とＣ_２の積）とＦＥＴ９のゲート総電荷量を同程度〜２倍程度に設定すると、電荷の転送に伴いＶ_Ｃ２は低下し、Ｖ_Ｄ３を下回るとオフ保持用ダイオード２５が導通し、Ｖ_ＧＳを−Ｖ_Ｄ３に保持するためオフ状態が維持される。

図３、図４の実施例では、ターンオフ用コンデンサの容量を適切に設定することにより、一時的にゲート−ソース間に高い逆バイアス電圧を印加することで高速ターンオフを実現し、なおかつターンオフ後は適切なオフ保持電圧を印加できるものである。高速ターンオフを実現することで、駆動対象のＦＥＴ等のターンオフ損失が低減でき、実用上大いに役立つ。

インバータ等のスイッチング素子駆動用に適用することで、スイッチング損失を低減できる。また、パルスパワー電源等のパルスの高速立上りを要求される装置のスイッチング素子駆動方法として適用しても有効である。

請求項１の高速ゲート駆動回路の実施例を示した回路図である。（実施例１）図１の回路の動作タイミングを示したチャートである。（実施例１）請求項２の高速ゲート駆動回路の実施例を示した回路図である。（実施例２）図３の回路の動作タイミングを示したチャートである。（実施例２）ＭＯＳＦＥＴの等価回路を示した図である。従来のゲート駆動回路を示した回路図である。従来のゲート駆動波形例を示した図ある。

符号の説明

１オン保持用電源
２昇圧用インダクタ
３昇圧用スイッチ
４昇圧用ダイオード
５オン保持用ダイオード
６ターンオン用コンデンサ
７オン用スイッチ
８オフ用スイッチ
９ＦＥＴ
１０タイミング制御回路
２１オフ保持用電源
２２昇圧用インダクタ
２３昇圧用スイッチ
２４昇圧用ダイオード
２５オフ保持用ダイオード
２６ターンオフ用コンデンサ
２７タイミング制御回路
３１ゲートドライブ電源
３２タイミング制御回路

Claims

ＭＯＳＦＥＴ等の絶縁ゲート構造を持つ半導体スイッチング素子を駆動するゲート駆動回路において、定格ゲート電圧内の電圧のオン保持用電源と、該オン保持用電源から該定格ゲート電圧を越える電圧を生成するターンオン用昇圧回路と、該ターンオン用昇圧回路により充電されるターンオン用コンデンサを有し、ターンオン直前までに前記ターンオン用昇圧回路により該ターンオン用コンデンサを昇圧充電し、前記ターンオン用コンデンサの電荷を前記半導体スイッチング素子のゲートに印加して高速ターンオンし、ターンオン後は前記オン保持用電源でオン状態を保持することを特徴とする高速ゲート駆動回路。
ＭＯＳＦＥＴ等の絶縁ゲート構造を持つ半導体スイッチング素子を駆動するゲート駆動回路において、定格ゲート電圧内の電圧のオフ保持用電源と、該オフ保持用電源から該定格ゲート電圧を越える電圧を生成するターンオフ用昇圧回路と、該ターンオフ用昇圧回路により充電されるターンオフ用コンデンサを有し、オン期間中に前記ターンオフ用昇圧回路により該ターンオフ用コンデンサを昇圧充電し、前記ターンオフ用コンデンサの電荷を前記半導体スイッチング素子のゲートに印加して高速ターンオフし、ターンオフ後は前記オフ保持用電源でオフ状態を保持することを特徴とする高速ゲート駆動回路。