JP7443795B2 - ゲート駆動装置およびスイッチング装置 - Google Patents

Description

本発明は、ゲート駆動装置およびスイッチング装置に関する。

従来、スイッチング素子のゲートを駆動するゲート駆動装置では、ターンオフ損失を低減するべく、ターンオフ期間の一部においてゲート抵抗を小さくしている（例えば、特許文献１参照）。
特許文献１ 特開２０１７－２２０８６１号公報

しかしながら、スイッチング素子には、内部抵抗を含む内部インピーダンスが存在するため、ゲート抵抗を小さくしてもゲート電流の変化速度が所望の大きさにならず、スイッチング損失が低減されない場合がある。そのため、近年、スイッチング損失をより確実に低減したいという要望が高まっている。

本発明の第１の態様においては、ゲート駆動装置が提供される。ゲート駆動装置は、スイッチング素子のゲートを駆動するゲート駆動部を備えてよい。ゲート駆動装置は、スイッチング素子のゲートに対し、スイッチング素子のオフ期間に逆バイアスの第１電圧を接続し、スイッチング素子のターンオフ期間の少なくとも一部に、第１電圧よりも低電位の第２電圧を接続する切替部を備えてよい。

第２電圧は、スイッチング素子の負側の定格ゲート電圧より低くてよい。

第１電圧は、スイッチング素子の負側の定格ゲート電圧以上であってよい。

ゲート駆動装置は、ゲート電圧を示すパラメータと、スイッチング素子に流れる電流を示すパラメータとの少なくとも一方を取得する第１取得部をさらに備えてよい。切替部は、第１取得部が取得したパラメータに基づいてゲートの接続対象を第２電圧から第１電圧に切り替えてよい。

ゲート駆動装置は、ゲートに第１電圧を印加する第１電源をさらに備えてよい。ゲート駆動装置は、ゲートに第２電圧を印加する第２電源をさらに備えてよい。

切替部は、ターンオフ期間においてゲート電流の変化速度を切り替えてよい。

ゲート駆動装置は、互いに異なる抵抗値を有し、ゲートと第２電源との間に並列に接続された第１ゲート抵抗および第２ゲート抵抗をさらに備えてよい。切替部は、ターンオフ期間においてゲートに対し、第１ゲート抵抗を介して第２電源を接続するか、第２ゲート抵抗を介して第２電源を接続するかを択一的に切り替えてよい。

ゲート駆動装置は、スイッチング素子にかかる電圧を示すパラメータを取得する第２取得部をさらに備えてよい。切替部は、第２取得部が取得したパラメータに基づいてゲート電流の変化速度を切り替えてよい。

本発明の第２の態様においては、スイッチング装置が提供される。スイッチング装置は、第１の態様におけるゲート駆動装置を備えてよい。スイッチング装置は、ゲート駆動装置によってゲートが駆動されるスイッチング素子を備えてよい。

スイッチング素子は、ワイドバンドギャップ半導体素子であってよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本実施形態に係るスイッチング装置１００を示す。 切替制御部７２を示す。 主スイッチング素子２をターンオフする場合の動作波形を示す。 変形例に係るゲート駆動装置６Ａを示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。

［１．スイッチング装置１００の構成］
図１は、本実施形態に係るスイッチング装置１００を示す。なお、図中、白抜きの矢印記号は電圧を示す。

スイッチング装置１００は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えて電源出力端子１０５から変換した電圧を出力する。

ここで、正側電源線１０１および負側電源線１０２の間には例えば６００～８００Ｖの直流電圧Ｅｄが印加され、負側電源線１０２はスイッチング装置１００の全体の基準電位（一例としてグランド電位）に接続される。電源出力端子１０５には誘導負荷１０６が接続されてよい。スイッチング装置１００は、正側の主スイッチング素子１および負側の主スイッチング素子２と、主スイッチング素子１、２に逆並列に接続された還流ダイオード３、４と、正側のゲート駆動装置５および負側のゲート駆動装置６とを備える。

［１－１．主スイッチング素子１，２］
主スイッチング素子１、２は、それぞれスイッチング素子の一例であり、ドレイン端子およびソース端子の間を電気的に接続または切断する。例えば、主スイッチング素子１、２は、後述のゲート駆動装置５、６によってオン（接続とも称する）／オフ（切断とも称する）を切り換える。ここで、本実施形態では一例として、主スイッチング素子１、２は負側電源線１０２および正側電源線１０１の間に直列に順次接続され、電力変換装置における上アームおよび下アームを構成している。主スイッチング素子１、２の中点には電源出力端子１０５が接続される。

主スイッチング素子１、２は、シリコンを基材としたシリコン半導体素子である。これに代えて、主スイッチング素子１、２の少なくとも一方はワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。なお、本実施例では主スイッチング素子１、２はＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、正側電源線１０１の側がカソードである寄生ダイオード（図示せず）を有してよい。

［１－２．還流ダイオード３，４］
還流ダイオード３、４は、主スイッチング素子１、２に逆並列に接続される。還流ダイオード３、４は、ショットキーバリアダイオードでもよいし、ＭＯＳＦＥＴの寄生ダイオードでもよい。還流ダイオード３、４は、シリコン半導体素子でもよいし、ワイドバンドギャップ半導体素子でもよい。

［１－３．ゲート駆動装置５，６］
ゲート駆動装置５、６は、外部から入力される入力信号に基づいて、対応する主スイッチング素子１、２のゲートを駆動する。入力信号は、ＰＷＭ制御により主スイッチング素子１、２を制御して、電源出力端子１０５から概ね正弦波の交流電流を出力させてよい。入力信号は主スイッチング素子１と、主スイッチング素子２とに対して別々に入力されてよい。なお、本実施形態では一例として、入力信号はハイの場合に主スイッチング素子２をオン状態にすることを指示し、ローの場合に主スイッチング素子２をオフ状態にすることを指示する。

正側のゲート駆動装置５は主スイッチング素子１のゲートを駆動し、負側のゲート駆動装置６は主スイッチング素子２のゲートを駆動する。なお、ゲート駆動装置５、６は同様の構成であるため、本実施形態では負側のゲート駆動装置６について説明を行い、正側のゲート駆動装置５については説明を省略する。

ゲート駆動装置６は、ゲート駆動部６１と、オン制御部６２と、オフ制御部６３とを有する。本実施形態においては一例として、ゲート駆動装置６の各部をアナログ回路として説明する。

［１－３－１．ゲート駆動部６１］
ゲート駆動部６１は、外部からの入力信号に基づいて、主スイッチング素子２のゲートを駆動する。ゲート駆動部６１は、入力信号がハイの場合に主スイッチング素子２のオンを指示するオン指令信号をオン制御部６２に供給し、入力信号がローの場合に主スイッチング素子２のオフを指示するオフ指令信号をオフ制御部６３に供給する。本実施形態では一例として、ゲート駆動部６１は、主スイッチング素子２のオフを指示する場合にハイとなるオフ指令信号をオフ制御部６３に供給してよい。ゲート駆動部６１は、主スイッチング素子２のソース端子に接続され、ソース端子の電位をゲート駆動信号の基準電位として用いてよい。

［１－３－２．オン制御部６２］
オン制御部６２は、ゲート駆動部６１からのオン指令信号に基づいて主スイッチング素子２をターンオンしてオン状態に維持する。オン制御部６２は、バイアス電源６２０と、オン用ゲート抵抗６２１と、スイッチング素子６２２とを有する。

バイアス電源６２０は、主スイッチング素子２のゲート端子に接続されており、ゲート端子に順バイアスの電圧を印加する。順バイアスの電圧とは、主スイッチング素子２がオン状態とされてドレインソース間に電流が流れる電圧であってよい。順バイアスの電圧は０より大きい電圧であってよく、本実施形態では一例として１５Ｖ～２０Ｖであってよい。

オン用ゲート抵抗６２１は、ゲート端子およびバイアス電源６２０の間に接続されている。スイッチング素子６２２は、ゲート端子およびバイアス電源６２０の間で、オン用ゲート抵抗６２１と直列に接続されている。スイッチング素子６２２は、ゲート駆動部６１からのオン指令信号に応じてバイアス電源６２０をゲート端子に接続してよい。

［１－３－３．オフ制御部６３］
オフ制御部６３は、ゲート駆動部６１からのオフ指令信号に基づいて主スイッチング素子２をターンオフしてオフ状態に維持する。オフ制御部６３は、取得部６３０と、第１電源６３１および第２電源６３２と、３つのゲート抵抗６３３Ａ～６３３Ｃと、切替部７とを有する。

［１－３－３（１）．取得部６３０］
取得部６３０は、第２取得部の一例であってよく、主スイッチング素子２にかかる電圧を示すパラメータを取得する。また、取得部６３０は、第１取得部の一例であってよく、主スイッチング素子２のゲート電圧を示すパラメータを取得する。取得部６３０は、取得したパラメータを切替部７に供給してよい。

なお、本実施形態では一例として、主スイッチング素子２のドレインソース電圧Ｖｄｓを示すパラメータを測定する電圧測定部６３０１がゲート駆動装置６の外部に設けられ、この電圧測定部６３０１により測定されたパラメータを取得部６３０が取得するが、取得部６３０が電圧測定部６３０１を有してもよい。同様に、主スイッチング素子２のゲート電圧（ゲートソース電圧とも称する）Ｖｇを示すパラメータを測定する電圧測定部６３０２がゲート駆動装置６の外部に設けられ、この電圧測定部６３０２により測定されたパラメータを取得部６３０が取得するが、取得部６３０が電圧測定部６３０２を有してもよい。ドレインソース電圧Ｖｄｓはソース端子側よりもドレイン端子側の電位が高い場合の電圧を正電圧としてよく、ゲート電圧Ｖｇはソース端子側よりもゲート端子側の電位が高い場合の電圧を正電圧としてよい。

［１－３－３（２）．第１電源６３１］
第１電源６３１は、主スイッチング素子２のゲート端子に接続されており、主スイッチング素子２のゲート端子に逆バイアスの第１電圧を印加する。逆バイアスの電圧とは、主スイッチング素子２がオフ状態とされてドレインソース間に電流が流れない電圧であってよい。逆バイアスの電圧は０より小さい電圧であってよい。第１電圧は、主スイッチング素子２の負側の定格ゲート電圧以上の電圧、つまり定格範囲内の電圧であってよい。本実施形態では一例として、主スイッチング素子２の負側の定格ゲート電圧は－７Ｖであってよく、第１電圧は－５Ｖであってよい。

［１－３－３（３）．第２電源６３２］
第２電源６３２は、第１電源６３１と並列に主スイッチング素子２のゲート端子に接続されており、主スイッチング素子２のゲート端子に逆バイアスの第２電圧を印加する。第２電圧は、主スイッチング素子２の負側の定格ゲート電圧より低い電圧、つまり定格範囲外の電圧であってよい。本実施形態では一例として、第２電圧は－１０Ｖであってよい。

［１－３－３（４）．ゲート抵抗６３３Ａ～６３３Ｃ］
ゲート抵抗６３３Ａ～６３３Ｃは、ゲート端子と、第１電源６３１または第２電源６３２との間に並列に接続されている。本実施形態では一例として、ゲート抵抗６３３Ａはゲート端子と第１電源６３１との間に接続され、ゲート抵抗６３３Ｂ，６３３Ｃはゲート端子と第２電源６３２との間に並列に接続されている。

ここで、ゲート抵抗６３３Ｂ，６３３Ｃは、第１ゲート抵抗，第２ゲート抵抗の一例であり、互いに異なる抵抗値を有する。本実施形態では一例として、ゲート抵抗６３３Ｂはゲート抵抗６３３Ｃよりも小さい抵抗値を有してよい。

［１－３－３（５）．切替部７］
切替部７は、主スイッチング素子２のゲートに対し、主スイッチング素子２のオフ期間に第１電圧を接続し、ターンオフ期間の少なくとも一部に第２電圧を接続する。切替部７は、取得部６３０が取得した、ゲート電圧Ｖｇを示すパラメータに基づいてゲートの接続対象を第２電圧から第１電圧に切り替えてよい。

また、切替部７はターンオフ期間においてゲート電流の変化速度を切り替えてよい。例えば、切替部７は、ターンオフ期間においてゲート端子に対し、ゲート抵抗６３３Ｂを介して第２電源６３２を接続するか、ゲート抵抗６３３Ｃを介して第２電源６３２を接続するかを択一的に切り替えてよい。切替部７は、取得部６３０が取得した、ゲートソース電圧Ｖｄｓを示すパラメータに基づいてゲート電流の変化速度を切り替えてよい。

本実施形態では一例として、切替部７は、３つのスイッチング素子７１Ａ～７１Ｃと、切替制御部７２とを有する。

［１－３－３（６）．スイッチング素子７１Ａ～７１Ｃ］
スイッチング素子７１Ａ～７１Ｃは、ゲート端子と、第１電源６３１または第２電源６３２との間でそれぞれゲート抵抗６３３Ａ～６３３Ｃの何れか１つに対して直列に接続されている。本実施形態では一例として、スイッチング素子７１Ａはゲート抵抗６３３Ａと直列に接続され、スイッチング素子７１Ｂはゲート抵抗６３３Ｂと直列に接続され、スイッチング素子７１Ｃはゲート抵抗６３３Ｃと直列に接続されている。

［１－３－３（７）．切替制御部７２］
切替制御部７２は、スイッチング素子７１Ａ～７１Ｃを制御する。切替制御部７２は、ゲート駆動部６１からのオフ指令信号と、取得部６３０からのパラメータとに基づいて主スイッチング素子２のターンオフ期間およびオフ期間にスイッチング素子７１Ａ～７１Ｃの何れか１つを接続状態にしてよい。

例えば、切替制御部７２は、主スイッチング素子２のオフ期間にスイッチング素子７１Ａを接続状態にしてよい。また、切替制御部７２は、ターンオフ期間においてスイッチング素子７１Ｂ，７１Ｃの接続状態を切り替えることにより、ゲート端子にゲート抵抗６３３Ｂを介して第２電源６３２を接続するか、ゲート抵抗６３３Ｃを介して第２電源６３２を接続するかを択一的に切り替え、ゲート電流の変化速度を切り替えてよい。

以上のゲート駆動装置６によれば、主スイッチング素子２のゲートに対し、主スイッチング素子２のオフ期間には逆バイアスの第１電圧が接続され、ターンオフ期間の少なくとも一部には第１電圧よりも低電位の第２電圧が接続されるので、ターンオフ期間でのゲート電圧の変化を速くしてスイッチング損失を確実に低減することができる。

また、第２電圧は主スイッチング素子２の負側の定格ゲート電圧より低いので、定格ゲート電圧以上である場合と比較して、ゲート電圧の変化を速くして主スイッチング素子２を低減することができる。また、第２電圧はゲートに対しターンオフ期間に接続され、オフ期間には接続されないので、負側の定格電圧より低い電圧がゲートに印加されて主スイッチング素子２が破壊されるのを防止することができる。

また、第１電圧は主スイッチング素子２の負側の定格ゲート電圧以上であるので、オフ期間に負側の定格ゲートより低い電圧がゲートに加わるのを防止し、主スイッチング素子２が破壊されるのを防止することができる。

また、ゲート電圧Ｖｇを示すパラメータに基づいて第２電圧から第１電圧への切り替えが行われるので、主スイッチング素子２のターンオフ完了に合わせてゲートに第１電圧を接続することができる。従って、第２電圧がゲートに印加されて主スイッチング素子２が破壊されるのを防止することができる。

また、ターンオフ期間においてゲート電流の変化速度が切り替えられるので、ターンオフ期間の一部期間においてゲート電圧の変化を速くしてスイッチング損失を低減するとともに、他の一部期間においてゲート電圧の変化を遅くしてサージ電圧を低減することができる。

また、ターンオフ期間においてゲートに対しゲート抵抗６３３Ｂを介して第２電源６３２を接続するか、ゲート抵抗６３３Ｃを介して第２電源６３２を接続するかが択一的に切り替えられるので、ターンオフ期間内でゲート電流の変化速度を切り替えることができる。従って、抵抗値の小さいゲート抵抗６３３Ｂを用いてスイッチング損失を低減するとともに、抵抗値の大きいゲート抵抗６３３Ｃを用いてサージ電圧を低減することができる。

また、主スイッチング素子２にかかる電圧Ｖｄｓを示すパラメータに基づいてゲート電流の変化速度が切り替えられるので、主スイッチング素子２のターンオフによりサージ電圧が素子耐圧よりも高く生じる場合にはゲート電圧の変化を遅くすることで、サージ電圧による素子破壊を防止することができる。また、主スイッチング素子２のターンオフによりサージ電圧が素子耐圧よりも低く生じる場合にはゲート電圧の変化を速くすることで、ターンオフ損失を低減することができる。よって、確実にスイッチング損失を低減するとともにサージ電圧を低減することができる。

［２．切替制御部７２］
図２は、切替制御部７２を示す。切替制御部７２は、サージ抑制判定部７２０と、コンパレータ７２１と、アンド回路７２２～７２４とを有する。

サージ抑制判定部７２０は、主スイッチング素子２のターンオフにより生じるサージ電圧がスイッチング装置１００における何れかの素子の耐圧を超えるか否かを判定する。サージ抑制判定部７２０は、ターンオフにより生じるサージ電圧がスイッチング装置１００における各素子の素子耐圧のうち最も低い素子耐圧を超えるか否かを判定してよい。

サージ抑制判定部７２０は、取得部６３０が取得した、ゲートソース電圧Ｖｄｓを示すパラメータに基づいて判定を行ってよい。本実施形態では一例として、サージ抑制判定部７２０は、ゲートソース電圧Ｖｄｓが主スイッチング素子２の耐圧の９５％に達することに応じて、サージ電圧が素子耐圧を超えると判定してよい。サージ抑制判定部７２０は、コンパレータであってよい。

サージ抑制判定部７２０は、サージ電圧が素子耐圧を超えると判定され、かつ、ゲート駆動部６１からオフ指令信号が入力されている場合にハイとなる信号をアンド回路７２３，７２４に供給してよい。

コンパレータ７２１は、取得部６３０から供給される主スイッチング素子２のゲート電圧Ｖｇを示すパラメータと、基準電圧Ｖｒｅｆを示すパラメータとを比較する。コンパレータ７２１は、ゲート電圧Ｖｇが基準電圧Ｖｒｅｆを下回ったことに応じてハイとなる信号をアンド回路７２２に供給してよい。基準電圧Ｖｒｅｆは、主スイッチング素子２のターンオフが完了するときのゲート電圧Ｖｇであってよく、本実施形態では一例として０Ｖである。但し、基準電圧Ｖｒｅｆは０Ｖにマージン（一例として３Ｖ）を加えた電圧でもよい。

アンド回路７２２は、ゲート駆動部６１からのオフ指令信号と、コンパレータ７２１からの出力信号との論理積をとる。アンド回路７２２は、演算結果を示す信号をアンド回路７２３，７２４と、スイッチング素子７１Ａとに供給してよい。

なお、本実施形態では一例として、アンド回路７２２による演算結果は、主スイッチング素子２が定常オフ状態となったときにハイとなり、主スイッチング素子２を定常オフ状態に維持するべく用いられるため、定常オフ信号とも称する。ハイとなった定常オフ信号がスイッチング素子７１Ａに供給されることにより、主スイッチング素子２のゲート端子がゲート抵抗６３３Ａを介して第１電源６３１に接続される。

アンド回路７２３は、ゲート駆動部６１からのオフ指令信号と、サージ抑制判定部７２０からの出力信号の反転信号と、アンド回路７２２からの出力信号の反転信号との論理積をとる。アンド回路７２３は、演算結果を示す信号をスイッチング素子７１Ｂに出力してよい。

なお、本実施形態では一例として、アンド回路７２３による演算結果は、ターンオフ期間のうち、ターンオフにより生じるサージ電圧が素子耐圧を超えない場合にハイとなり、ゲート電流の変化速度を高めてスイッチング損失を減らすべく用いられるため、高速ターンオフ信号とも称する。ハイとなった高速ターンオフ信号がスイッチング素子７１Ｂに供給されることにより、主スイッチング素子２のゲート端子がゲート抵抗６３３Ｂを介して第２電源６３２に接続される。

アンド回路７２４は、サージ抑制判定部７２０からの出力信号と、アンド回路７２２からの出力信号の反転信号との論理積をとる。アンド回路７２４は、演算結果を示す信号をスイッチング素子７１Ｃに出力してよい。

なお、本実施形態では一例として、アンド回路７２４による演算結果は、ターンオフ期間のうち、ターンオフにより生じるサージ電圧が素子耐圧を超える場合にハイとなり、ゲート電流の変化速度を低くしてサージ電圧を減らすべく用いられるため、低速ターンオフ信号とも称する。ハイとなった低速ターンオフ信号がスイッチング素子７１Ｃに供給されることにより、主スイッチング素子２のゲート端子がゲート抵抗６３３Ｃを介して第２電源６３２に接続される。

［３．動作波形］
図３は、主スイッチング素子２をターンオフする場合の動作波形を示す。図中の横軸は時間を示す。縦軸は、ゲート駆動装置６に入力される入力信号と、ゲート駆動部６１から出力されるオフ指令信号と、切替制御部７２から出力される定常オフ信号、高速ターンオフ信号および低速ターンオフ信号と、主スイッチング素子２のゲート端子に接続される電源電圧と、ゲート電圧Ｖｇと、ドレインソース電圧Ｖｄｓと、ドレイン電流Ｉｄとを示す。

時点Ｔ１において、主スイッチング素子２をターンオフするべくローの入力信号がゲート駆動装置６に入力されると、切替制御部７２のアンド回路７２３が高速ターンオフ信号をハイにする。これにより、スイッチング素子７１Ｂが接続状態となり、主スイッチング素子２のゲート端子に対しゲート抵抗６３３Ｂを介して第２電源６３２が接続され、第２電源６３２による逆バイアス電源がゲート端子に印加される。その結果、ゲート電荷が第２電源６３２に引き抜かれ始め、ゲート電圧Ｖｇが低下する。

ここで、第２電源６３２の第２電圧は第１電源６３１の第１電圧よりも低電位であるので、ゲート端子に第１電源６３１が接続される場合よりもゲート電流の変化速度が大きくなる。また、ゲート抵抗６３３Ｂはゲート抵抗６３３Ｃよりも小さいため、ゲート端子にゲート抵抗６３３Ｃを介して第２電源６３２が接続される場合よりもゲート電流の変化速度が大きくなる。

続いて、ゲート電圧Ｖｇがある程度低下すると、時点Ｔ２において主スイッチング素子２のドレインソース電圧Ｖｄｓが上昇を始める。

続いて、時点Ｔ３においてドレインソース電圧Ｖｄｓが正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄまで上昇すると、主スイッチング素子２のドレイン電流Ｉｄが低下を始める。

時点Ｔ４においてドレインソース電圧Ｖｄｓが主スイッチング素子２の耐圧の９５％に到達すると、切替制御部７２のアンド回路７２４が低速ターンオフ信号をハイにする。これにより、スイッチング素子７１Ｂが接続状態となり、主スイッチング素子２のゲート端子に対しゲート抵抗６３３Ｃを介して第２電源６３２が接続される。

ここで、ゲート抵抗６３３Ｃはゲート抵抗６３３Ｂよりも大きいため、ゲート端子にゲート抵抗６３３Ｂを介して第２電源６３２が接続される場合よりもゲート電流の変化速度が小さくなり、ドレインソース電圧Ｖｄｓの上昇が抑制される。

続いて、時点Ｔ５においてドレインソース電圧Ｖｄｓが低下し始めると、切替制御部７２のアンド回路７２３が高速ターンオフ信号を改めてハイにする。これにより、スイッチング素子７１Ｂが接続状態となり、主スイッチング素子２のゲート端子に対しゲート抵抗６３３Ｂを介して第２電源６３２が接続され、第２電源６３２による逆バイアス電源がゲート端子に印加される。その結果、ゲート電荷が第２電源６３２に引き抜かれ、ゲート電圧Ｖｇが低下する。なお、ゲート抵抗６３３Ｂはゲート抵抗６３３Ｃよりも小さいため、ゲート端子にゲート抵抗６３３Ｃを介して第２電源６３２が接続される場合よりもゲート電流の変化速度が大きくなる。

続いて、時点Ｔ６において、ゲート電圧Ｖｇが基準電圧Ｖｒｅｆ（本実施形態では一例として０Ｖ）よりも小さくなると、アンド回路７２２が定常オフ信号をハイにする。これにより、スイッチング素子７１Ａが接続状態となり、主スイッチング素子２のゲート端子に対しゲート抵抗６３３Ａを介して第１電源６３１が接続される。

ここで、第１電源６３１の第１電圧はスイッチング素子の負側の定格ゲート電圧以上であるので、負側の定格ゲート電圧より低電位の第２電源６３２にゲート端子が接続される場合と異なり、主スイッチング素子２が破壊されるのが防止される。

以上の動作によれば、ターンオフ期間でのスイッチング損失を低減するとともに、サージ電圧を低減することができる。また、オフ期間に主スイッチング素子２が破壊されるのを防止することができる。

［４．変形例］
図４は、変形例に係るゲート駆動装置６Ａを示す。本変形例に係るゲート駆動装置６Ａにおいて、図１に示されたゲート駆動装置６Ａの動作と略同一のものには同一の符号を付け、説明を省略する。

ゲート駆動装置６Ａはオフ制御部６３Ａを有し、オフ制御部６３Ａは取得部６３０Ａおよび切替部７Ａを有する。

取得部６３０Ａは、主スイッチング素子２に流れる電流を示すパラメータを取得して、切替部７Ａに供給する。なお、本変形例では一例として、主スイッチング素子２のドレイン電流Ｉｄを示すパラメータを測定する電流測定部６３０３がゲート駆動装置６Ａの外部に設けられ、この電流測定部６３０３により測定されたパラメータを取得部６３０が取得するが、取得部６３０が電流測定部６３０３を有してもよい。

切替部７Ａは切替制御部７２Ａを有する。切替制御部７２Ａのコンパレータ７２１は、取得部６３０から供給される主スイッチング素子２のドレイン電流Ｉｄを示すパラメータと、基準電流Ｉｒｅｆを示すパラメータとを比較してよい。この場合、コンパレータ７２１は、ドレイン電流Ｉｄが基準電流Ｉｒｅｆを下回ったことに応じてハイとなる信号をアンド回路７２２に供給してよい。基準電流Ｉｒｅｆは、主スイッチング素子２のターンオフが完了するときのドレイン電流Ｉｄであってよく、本実施形態では一例として０Ａである。但し、基準電流Ｉｒｅｆは０Ａにマージン（一例として５Ａ）を加えた電流でもよい。

以上のゲート駆動装置６Ａによっても、上述のゲート駆動装置６と同様の効果を得ることができる。なお、本変形例においては、取得部６３０Ａは主スイッチング素子２のゲート電圧Ｖｇを示すパラメータに代えてドレイン電流Ｉｄを示すパラメータを取得することとして説明したが、ゲート電圧Ｖｇを示すパラメータに加えてドレイン電流Ｉｄを示すパラメータを取得してもよい。この場合には、切替制御部７２Ａは、ゲート電圧Ｖｇを示すパラメータと、基準電圧Ｖｒｅｆを示すパラメータとを比較するコンパレータ７２１と、ドレイン電流Ｉｄを示すパラメータと、基準電流Ｉｒｅｆを示すパラメータとを比較するコンパレータ７２１とを有してよく、アンド回路７２２は、ゲート駆動部６１からのオフ指令信号と、２つのコンパレータ７２１からの出力信号との論理積をとってもよいし、ゲート駆動部６１からのオフ指令信号と、２つのコンパレータ７２１からの出力信号の論理和との論理積をとってもよい。

［５．その他の変形例］
なお、上記の実施形態および変形例においては、ゲート駆動装置６，６Ａは、取得部６３０，６３０Ａを有することとして説明したが、有しないこととしてもよい。この場合には、切替制御部７２，７２Ａは主スイッチング素子２のドレインソース電圧Ｖｄｓやゲート電圧Ｖｇ、ドレイン電流Ｉｄを示すパラメータを用いずにゲート端子に対する接続先の切り替えを行ってよい。一例として切替制御部７２，７２Ａは、オフ指令信号の入力タイミングから、ゲート端子に対する接続先を切り替えるべきタイミングまでの期間（例えば図３の時点Ｔ１から時点Ｔ４，Ｔ５，Ｔ６までの期間）を予め記憶しておき、この期間の経過タイミングで切り替えを行ってよい。

また、ゲート駆動装置６，６Ａは、第１電源６３１および第２電源６３２を有することとして説明したが、有しないこととしてもよい。この場合には、第１電源６３１および第２電源６３２はゲート駆動装置６，６Ａの外部に設けられてよい。

また、ゲート駆動装置６，６Ａはオン制御部６２や３つのゲート抵抗６３３Ａ～６３３Ｃを有することとして説明したが、これらの何れかを有しないこととしても良い。

また、ゲート駆動装置６，６Ａの各部をアナログ回路として説明したが、オフ制御部６３，６３Ａ、切替部７，７Ａ、切替制御部７２，７２Ａ、および、サージ抑制判定部７２０の何れかがデジタル回路であってもよい。

また、スイッチング装置１００、１００Ａは正側の主スイッチング素子１およびゲート駆動装置５の組と、負側の主スイッチング素子２およびゲート駆動装置６の組とを備えることとして説明したが、何れか一方の組のみを備えることとしてもよい。

また、第２電圧を負側の定格ゲート電圧よりも低い電圧として説明したが、第１電圧より低い限りにおいて、負側の定格ゲート電圧より高い電圧であってもよい。

また、第１電源６３１に１つのゲート抵抗６３３Ａが接続され、第２電源６３２に２つのゲート抵抗６３３Ｂ，６３３Ｃが接続されることして説明したが、第１電源６３１に２つのゲート抵抗６３３Ａ，６３３Ｃが接続され、第２電源６３２に１つのゲート抵抗６３３Ｂが接続されてもよい。この場合には、スイッチング素子７１Ａ～７１Ｃは、高速ターンオフ信号がハイになることに応じてゲート端子にゲート抵抗６３３Ｂを介して第２電源６３２を接続し、低速ターンオフ信号がハイになることに応じてゲート端子にゲート抵抗６３３Ｃを介して第１電源６３１を接続し、定常オフ信号がハイになることに応じてゲート端子にゲート抵抗６３３Ａを介して第１電源６３１を接続してよい。ゲート抵抗６３３Ａ，６３３Ｃは、互いに異なる抵抗値を有してよく、何れが大きくてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ 主スイッチング素子、２ 主スイッチング素子、３ 還流ダイオード、４ 還流ダイオード、５ ゲート駆動装置、６ ゲート駆動装置、７ 切替部、６１ ゲート駆動部、６２ オン制御部、６３ オフ制御部、７１ スイッチング素子、７２ 切替制御部、１００ スイッチング装置、１０１ 正側電源線、１０２ 負側電源線、１０５ 電源出力端子、１０６ 誘導負荷、６２０ バイアス電源、６２１ オン用ゲート抵抗、６２２ スイッチング素子、６３０ 取得部、６３１ 第１電源、６３２ 第２電源、６３３ ゲート抵抗、７２０ サージ抑制判定部、７２１ コンパレータ、７２２ アンド回路、７２３ アンド回路、７２４ アンド回路、６３０１ 電圧測定部、６３０２ 電圧測定部、６３０３ 電流測定部

Claims (9)

1. スイッチング素子のゲートを駆動するゲート駆動部と、
   前記スイッチング素子のゲートに対し、前記スイッチング素子のオフ期間に逆バイアスの第１電圧を接続し、前記スイッチング素子のターンオフ期間のうち、当該ターンオフ期間の終点までの期間に、前記第１電圧よりも低電位の第２電圧を接続する切替部と、
   互いに異なる抵抗値を有し、前記ゲートと前記第２電圧との間に並列に接続された第１ゲート抵抗および第２ゲート抵抗と、
   を備え、
   前記切替部は、ターンオフ期間において前記ゲートに対し、前記第１ゲート抵抗を介して前記第２電圧を接続するか、前記第２ゲート抵抗を介して前記第２電圧を接続するかを択一的に切り替える、ゲート駆動装置。
2. 前記第２電圧は、前記スイッチング素子の負側の定格ゲート電圧より低い、請求項１に記載のゲート駆動装置。
3. 前記第１電圧は、前記スイッチング素子の負側の定格ゲート電圧以上である、請求項１または２に記載のゲート駆動装置。
4. ゲート電圧を示すパラメータと、前記スイッチング素子に流れる電流を示すパラメータとの少なくとも一方を取得する第１取得部をさらに備え、
   前記切替部は、前記第１取得部が取得したパラメータに基づいて前記ゲートの接続対象を前記第２電圧から前記第１電圧に切り替える、請求項１から３のいずれか一項に記載のゲート駆動装置。
5. 前記ゲートに前記第１電圧を印加する第１電源と、
   前記ゲートに前記第２電圧を印加する第２電源と、
   をさらに備える、請求項１から４のいずれか一項に記載のゲート駆動装置。
6. 前記切替部は、ターンオフ期間においてゲート電流の変化速度を切り替える、請求項１から５の何れか一項に記載のゲート駆動装置。
7. 前記スイッチング素子にかかる電圧を示すパラメータを取得する第２取得部をさらに備え、
   前記切替部は、前記第２取得部が取得したパラメータに基づいてゲート電流の変化速度を切り替える、請求項６に記載のゲート駆動装置。
8. 請求項１から７のいずれか一項に記載のゲート駆動装置と、
   前記ゲート駆動装置によってゲートが駆動される前記スイッチング素子と、
   を備えるスイッチング装置。
9. 前記スイッチング素子は、ワイドバンドギャップ半導体素子である請求項８に記載のスイッチング装置。