JP2019154134A - ゲート駆動装置 - Google Patents
ゲート駆動装置 Download PDFInfo
- Publication number
- JP2019154134A JP2019154134A JP2018037185A JP2018037185A JP2019154134A JP 2019154134 A JP2019154134 A JP 2019154134A JP 2018037185 A JP2018037185 A JP 2018037185A JP 2018037185 A JP2018037185 A JP 2018037185A JP 2019154134 A JP2019154134 A JP 2019154134A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- switching
- power device
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
上記の過電圧を抑えるために、ゲート抵抗を大きくしてスイッチングを遅くした場合、スイッチング損失が増えてしまう。つまり、スイッチング時に発生する過電圧とスイッチング損失はトレードオフの関係にある。
非特許文献1に記載された技術では、MOSドライバ(駆動回路)が63対設けられる構成では、pMOSとnMOSが63個ずつで合計126個の素子が設けられることとなる。したがって、126個の素子のオン、オフを制御する信号(6bit×2=12bit)を入力する必要が発生する。すなわち、非特許文献1に記載の技術では、ゲートドライバの制御用の入力信号として、専用の入力信号が必要になる問題があった。そして、MOSドライバの数が増減すると、入力信号のbit数も信号の内容も変える必要がある問題があった。
半導体パワーデバイスのオン・オフを制御するゲートドライブ回路であって、第1の切替素子と、第2の切替素子と、を有し、前記第1の切替素子がオンの場合に前記半導体パワーデバイスをオンにする電源に出力端子が接続され、前記第2の切替素子がオンの場合に前記半導体パワーデバイスをオフにする電源に出力端子が接続される駆動回路と、
並列に接続された複数の前記駆動回路に対して、前記各駆動回路における第1の切替素子および第2の切替素子のいずれか一方をオンにし且つ他方をオフに制御する制御部であって、前記半導体パワーデバイスをオンとオフとの間で切り替える場合に発生するサージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中に複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部と、
を備えたことを特徴とする。
前記半導体パワーデバイス内部の配線に起因する寄生インダクタンスにより発生する前記サージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部、
を備えたことを特徴とする。
前記半導体パワーデバイスの周辺の回路の配線に起因する寄生インダクタンスにより発生する前記サージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部、
を備えたことを特徴とする。
前記半導体パワーデバイスの切り替えの後に発生する電圧の振動に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する前記制御部、
を備えたことを特徴とする。
請求項2,3に記載の発明によれば、パワーデバイスの内部や周辺の回路の配線の長さ等に起因する寄生インダクタンスを考慮しない場合に比べて、寄生インダクタンスによる悪影響を抑制することができる。
請求項4に記載の発明によれば、切り替え後の電圧の振動を考慮しない場合に比べて、電圧の振動を抑制することができる。
なお、以下の図面を使用した説明において、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。
図2は実施例1のゲート駆動装置を含む主回路に寄生インダクタンスを明示した回路の説明図である。
図1、図2において、電力を直流から交流に変換する実施例1の電力変換器1に、実施例1のゲート駆動装置の一例としてのゲート駆動装置2が組み込まれている。実施例1の電力変換器1は、主回路の一例としてハーフブリッジ回路3を有する。実施例1のハーフブリッジ回路3は、2つのIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)3a,3bを有する。実施例1のハーフブリッジ回路3では、第1のIGBT3aのコレクタが第2のIGBT3bのエミッタ(E)に接続されている。各IGBT3a,3bでは、コレクタ(C)とエミッタ(E)の間に還流ダイオード3a1,3b1が接続されている。
また、第2のIGBT3bのコレクタ(C)と第1のIGBT3aのエミッタ(E)との間には、コンデンサ8が接続されており、コンデンサ8に並列に直流電源9が接続されている。コンデンサ8は、IGBTがスイッチング時に流れるパルス状の電流を供給するために利用される。また直流電源9は負荷が必要とする電力を供給するために必要となる。そのため、直流電源9からはパルス状の電流を供給しない。
なお、実施例1では、直流電源9は、一例として、500Vの電圧を印加する。
図2、図3において、前記第1のIGBT3aのゲート(G)には、駆動部の一例としてのゲートドライバ11が接続されている。図3において、実施例1のゲートドライバ11は、駆動回路12を63対有する。各駆動回路12は、第1の切替素子の一例としての第1スイッチング素子12aと、第2の切替素子の一例としての第2スイッチング素子12bとを有する。実施例1では、第1スイッチング素子12aは、p型のMOSFETにより構成されており、第2スイッチング素子12bは、n型のMOSFETにより構成されている。
入力コネクタ22には、電力変換器1のハーフブリッジ回路3のオン・オフの信号を出力する信号入力器23が接続されている。実施例1では、入力コネクタ22には、信号入力器23からオフまたはオンの信号23a、即ち、「0」または「1」からなる1bitのデジタル信号23aが入力されるように構成されている。なお、信号入力器23は、特許文献1に記載のHIN,LINのように、一般的なゲートドライバに信号を入力する公知の構成を採用可能であるため、詳細な説明は省略する。したがって、入力信号はデジタル信号に限定されず、アナログ信号を使用して、信号の振幅や周波数等が閾値よりも高い場合をオン、低い場合をオフにするといった形態も採用可能である。
また、実施例1では、寄生インダクタンスL1〜L14だけでなく、スイッチング後に現れる電圧の振動成分を打ち消すように、オン・オフされる駆動回路12の個数の推移もあわせて記憶されている。
なお、パルスパターンの記憶手段32に記憶されたデータは、図示しない更新ソフトウェア(更新手段)により、更新可能に構成されている。したがって、環境変化や経時劣化等でハーフブリッジ回路3のパワーデバイスの特性が変化した場合に、ユーザの入力に応じて、オン・オフされる駆動回路12の個数を変更可能である。
クロック34は、63対の駆動回路12を同期して制御するためのクロック信号(同期信号)を生成、出力する。したがって、このクロック34の周期ごとに、パルスパターンを変化させることができる。
信号生成手段の一例としてのゲートドライバの制御信号生成手段35は、63対の駆動回路12に対して、各駆動回路12における第1のスイッチング素子12aおよび第2のスイッチング素子12bのオン・オフを制御する信号35aを生成する。実施例1のゲートドライバの制御信号生成手段35は、入力信号23aに応じてパルスパターンの記憶手段32に記憶された個数に基づいたスイッチング素子12a,12bのオン・オフを制御する信号35aを生成する。したがって、実施例1のゲートドライバの制御信号生成手段35は、63個ずつのスイッチング素子12a,12bの制御を行うために、6bit(26=64通り)×2、合計12bitの信号35aを出力する。
前記構成を備えた実施例1のゲート駆動装置2では、1bitの入力信号23aが入力されると、入力信号23aに応じて、パルスパターンの記憶手段32に記憶されたデータに基づいて、63対の駆動回路12に対して、ゲートドライバの制御信号生成手段35から12bitの信号35aが出力される。そして、ゲートドライバ11は、受信した信号35aに応じて、各スイッチング素子12a,12bがオン、オフされ、IGBT3a,3bがオン、オフされる。
したがって、実施例1のゲート駆動装置2では、非特許文献1に記載されているように63対の駆動回路12を駆動する際に12bitの入力信号を必要とせず、特許文献1に記載されているような従来から使用されている1bitの入力信号23aを使用することが可能である。すなわち、実施例1のゲート駆動装置2では、1bitの入力信号23aにより、63対の駆動回路12を制御し、第1のIGBT3aのデバイス特性に応じて制御を行うことができる。よって、実施例1のゲート駆動装置2は、複数の駆動回路12を有する構成でも、特許文献1のようにゲートドライブ回路が1つの場合と同様の入力信号23aに対応して、駆動回路12を動作させることができる。
また、実施例1では、スイッチング時のサージ電圧だけでなく、その後に発生する電圧の振動成分を抑制するようにパルスパターンが設定されている。電圧が振動すると、回路に想定しない電流、電圧がかかることとなり、回路が故障するまたはノイズが発生する恐れがあった。これに対して、実施例1では、スイッチング後の電圧の振動が抑制されており、回路故障・ノイズを抑制できる。
図4は比較例1および比較例2と実験例1の説明図であり、横軸に時間を取り、縦軸に電圧や切替素子のオン・オフを表記したグラフであって、図4Aは比較例1のグラフ、図4Bは比較例2のグラフ、図4Cは実験例1のグラフである。
図5は横軸に時間を取り、縦軸にゲート電圧Vgやコレクタエミッタ間の電圧Vceを取ったグラフであり、図5Aは比較例1の場合のグラフ、図5Bは実験例1の場合のグラフである。
実験例1では、実施例1のゲート駆動装置2を使用して、スイッチング時の電圧変化を測定する実験を行った。実験例1および比較例1,2では、同一の回路を使用し、入力するパルスパターンを変えた。実験結果を図4に示す。
図4Bにおいて、比較例2では、12個のスイッチング素子12a,12bがオンになった状態であり、図4Aの場合に比べて、流れる電流が約1/5となっている。したがって、比較例1の場合に比べて、流れる電流が少なくなっているために、スイッチングが遅れている。また、サージ電圧51も観測され、その後の振動52も観測されている。
したがって、図4C、図5Bに示すようにサージ電圧51′が抑制されており、振動52も振幅のピーク間の高さも短く抑制されている。さらに、比較例2に比べて、早期に電圧が立ち上がっており、図4Aに比べて、スイッチングの遅れもほとんどないことが確認された。
図6は図4Cに対応する実験例2,3および比較例3,4の説明図であり、図6Aは比較例3のグラフ、図6Bは実験例2のグラフ、図6Cは比較例4のグラフ、図6Dは実験例3のグラフである。
次に、第1のIGBT3aとコンデンサ8との間の配線の長さが異なる場合、すなわち、寄生インダクタンスが異なる場合の実験を行った。比較例3および実験例2では配線の長さが0.6mであり、比較例4および実験例3では配線の長さが1mであった。
図6A、図6Cに示すように、配線の長さの違いにより寄生インダクタンスが異なり、サージ電圧51や振動52が異なることがわかる。そして、実験例2,3に示すように、配線の長さに応じて、それぞれ適切なパルスパターンを入力することで、サージ電圧および振動が抑制されることも確認された。
図7は図4Cに対応する実験例4,5の説明図であり、図7Aは実験例4のグラフ、図7Bは実験例5のグラフである。
次に、ゲートドライバからパワーデバイスまでの配線の長さが異なる場合、すなわち、寄生インダクタンスが異なる場合の実験を行った。ゲートドライバ11から第1のIGBT3aのゲートまでの配線の長さを、実験例4では3cm程度とし、実験例5では20cm程度とした。実験結果を図7に示す。
図7において、実験例4,5では、配線の長さの違いによって寄生インダクタンスL13,L14が異なり、サージ電圧51および振動52を抑制するサージ電圧抑制パターン部56や振動抑制パターン部57が異なる。しかしながら、実験例4,5のパルスパターンをそれぞれ使用することで、サージ電圧51や振動52が抑制可能であることが確認された。
以上、本発明の実施例を詳述したが、本発明は、前記実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内で、種々の変更を行うことが可能である。本発明の変更例(H01)〜(H09)を下記に例示する。
(H01)前記実施例において、半導体パワーデバイス(主回路のハーフブリッジ回路3)として、IGBTを使用することが望ましいが、これに限定されない。MOSFET、MESFET、JFET、HEMT、IEGT等、使用可能な任意の構成を使用可能である。また、これらの半導体パワーデバイスを構成する半導体材料としては、シリコン(Si)だけでなく、炭化シリコン(SiC)、窒化ガリウム(GaN)、ヒ化ガリウム(GaAs)、AlGaAs、ダイヤモンド、酸化ガリウム(GaO)等を使用することが可能である。
(H03)前記実施例において、駆動回路12の数として、63個を例示したが、これに限定されない。用途や費用、仕様等に応じて、2以上の任意の数とすることが可能である。なお、本願発明は、駆動回路12の数が多いほど(信号35aのbit数が大きくなるほど)効果が高くなる。
(H05)前記実施例において、パルスパターンの時間変化の推移(プロファイル)を記憶させる構成を例示したが、実施例1においてもスイッチングの前後の予め設定された期間のオン、オフする個数を記憶させることも可能である。
(H09)前記実施例において、主回路一例として、2つのパワーデバイスから成るハーフブリッジ回路を例示したが、これに限定されない。フルブリッジ回路や三相インバータ回路、あるいは中性点クランプインバータやフライングキャパシタコンバータなど、3レベル以上の電圧出力が可能なマルチレベルインバータ等のあらゆる回路構成の主回路に対して適用可能である。
3…半導体パワーデバイス、
12…駆動回路、
12a…第1の切替素子、
12b…第2の切替素子、
21…制御部、
51…サージ電圧、
52…電圧の振動、
L1〜L14…寄生インダクタンス。
Claims (4)
- 半導体パワーデバイスのオン・オフを制御するゲートドライブ回路であって、第1の切替素子と、第2の切替素子と、を有し、前記第1の切替素子がオンの場合に前記半導体パワーデバイスをオンにする電源に出力端子が接続され、前記第2の切替素子がオンの場合に前記半導体パワーデバイスをオフにする電源に出力端子が接続される駆動回路と、
並列に接続された複数の前記駆動回路に対して、前記各駆動回路における第1の切替素子および第2の切替素子のいずれか一方をオンにし且つ他方をオフに制御する制御部であって、前記半導体パワーデバイスをオンとオフとの間で切り替える場合に発生するサージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中に複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部と、
を備えたことを特徴とするゲート駆動装置。 - 前記半導体パワーデバイス内部の配線に起因する寄生インダクタンスにより発生する前記サージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部、
を備えたことを特徴とする請求項1に記載のゲート駆動装置。 - 前記半導体パワーデバイスの周辺の回路の配線に起因する寄生インダクタンスにより発生する前記サージ電圧およびスイッチング損失の少なくとも一方に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する制御部、
を備えたことを特徴とする請求項1または2に記載のゲート駆動装置。 - 前記半導体パワーデバイスの切り替えの後に発生する電圧の振動に基づいて、前記ゲートドライブ回路の中で複数ある前記駆動回路の切替素子をオンにする個数を時間経過に応じて制御する前記制御部、
を備えたことを特徴とする請求項1ないし3のいずれかに記載のゲート駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037185A JP7025007B2 (ja) | 2018-03-02 | 2018-03-02 | ゲート駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018037185A JP7025007B2 (ja) | 2018-03-02 | 2018-03-02 | ゲート駆動装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019154134A true JP2019154134A (ja) | 2019-09-12 |
JP2019154134A5 JP2019154134A5 (ja) | 2021-02-04 |
JP7025007B2 JP7025007B2 (ja) | 2022-02-24 |
Family
ID=67947322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018037185A Active JP7025007B2 (ja) | 2018-03-02 | 2018-03-02 | ゲート駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7025007B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021175297A (ja) * | 2020-04-27 | 2021-11-01 | 東芝三菱電機産業システム株式会社 | 半導体スイッチ駆動装置及び電力変換装置 |
US11531063B2 (en) | 2021-01-14 | 2022-12-20 | Kabushiki Kaisha Toshiba | Support device, design support system, electrical device, and design support method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101622134B1 (ko) | 2015-01-08 | 2016-05-18 | 엑스론코리아(주) | 스핀들 오일 처리 장치 및 이를 구비하는 공작기계 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283973A (ja) * | 2009-06-04 | 2010-12-16 | Denso Corp | パワースイッチング素子の駆動装置 |
JP2013219874A (ja) * | 2012-04-05 | 2013-10-24 | Hitachi Ltd | 半導体駆動回路および電力変換装置 |
US9425785B1 (en) * | 2015-07-14 | 2016-08-23 | Allegro Microsystems, Llc | Switching regulator with controllable slew rate |
JP2017229151A (ja) * | 2016-06-22 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 駆動装置および電力供給システム |
-
2018
- 2018-03-02 JP JP2018037185A patent/JP7025007B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283973A (ja) * | 2009-06-04 | 2010-12-16 | Denso Corp | パワースイッチング素子の駆動装置 |
JP2013219874A (ja) * | 2012-04-05 | 2013-10-24 | Hitachi Ltd | 半導体駆動回路および電力変換装置 |
US9425785B1 (en) * | 2015-07-14 | 2016-08-23 | Allegro Microsystems, Llc | Switching regulator with controllable slew rate |
JP2017229151A (ja) * | 2016-06-22 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 駆動装置および電力供給システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021175297A (ja) * | 2020-04-27 | 2021-11-01 | 東芝三菱電機産業システム株式会社 | 半導体スイッチ駆動装置及び電力変換装置 |
JP7296915B2 (ja) | 2020-04-27 | 2023-06-23 | 東芝三菱電機産業システム株式会社 | 半導体スイッチ駆動装置及び電力変換装置 |
US11531063B2 (en) | 2021-01-14 | 2022-12-20 | Kabushiki Kaisha Toshiba | Support device, design support system, electrical device, and design support method |
Also Published As
Publication number | Publication date |
---|---|
JP7025007B2 (ja) | 2022-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059076B2 (en) | Gate drivers for circuits based on semiconductor devices | |
WO2010134276A1 (ja) | ゲート駆動回路 | |
CN108809060B (zh) | 驱动装置及开关装置 | |
JP5675190B2 (ja) | パワートランジスタを制御する装置 | |
JPWO2010070899A1 (ja) | 電力変換回路 | |
JP2013110878A (ja) | インバータ装置 | |
CN108736703B (zh) | 最小化宽带隙半导体器件中的振铃 | |
KR101986475B1 (ko) | 구동 장치 | |
CN110401335B (zh) | 驱动电路、功率模块以及电力变换系统 | |
JP2009011013A (ja) | 電力変換装置 | |
JP7025007B2 (ja) | ゲート駆動装置 | |
US10778087B2 (en) | Method and switching arrangement for changing a switching state of a switching half-bridge | |
WO2019207977A1 (ja) | ゲート駆動回路およびゲート駆動方法 | |
JP2012256987A (ja) | スイッチング回路 | |
JPWO2017221417A1 (ja) | ゲート駆動回路、電力変換装置および鉄道車両 | |
JP2010172078A (ja) | スイッチ回路 | |
JP2019004656A (ja) | 双方向スイッチ及びその駆動方法 | |
WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
JP2019024289A (ja) | 電力変換装置の駆動方法 | |
EP2811648B1 (en) | Method and arrangement for controlling semiconductor switch | |
JP2018037723A (ja) | ゲート駆動装置 | |
JP2017228912A (ja) | 半導体装置 | |
JP4722341B2 (ja) | ゲートノイズ抑制回路 | |
JPH10209832A (ja) | 半導体スイッチ回路 | |
JP5578231B2 (ja) | インバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7025007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |