JP5341781B2 - 電力供給制御回路 - Google Patents

電力供給制御回路 Download PDF

Info

Publication number
JP5341781B2
JP5341781B2 JP2010000133A JP2010000133A JP5341781B2 JP 5341781 B2 JP5341781 B2 JP 5341781B2 JP 2010000133 A JP2010000133 A JP 2010000133A JP 2010000133 A JP2010000133 A JP 2010000133A JP 5341781 B2 JP5341781 B2 JP 5341781B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
transistor
gate
output transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010000133A
Other languages
English (en)
Other versions
JP2011139404A (ja
Inventor
治 相馬
明宏 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010000133A priority Critical patent/JP5341781B2/ja
Priority to US12/979,100 priority patent/US8373494B2/en
Publication of JP2011139404A publication Critical patent/JP2011139404A/ja
Application granted granted Critical
Publication of JP5341781B2 publication Critical patent/JP5341781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Description

本発明は、電力供給制御回路に関し、特に負荷への電源供給を制御する出力トランジスタを有する電力供給制御回路に関する。
電源から負荷に対する電力の供給を制御する回路として電力供給制御回路が知られている。電力供給制御回路は、応用分野の一つとして、自動車のアクチュエータやランプを駆動するために用いられている。
電力供給制御回路は、電源から負荷に対して電力を供給するか否かを切り替えるスイッチとして、出力トランジスタを備えている。例えば、ハイサイドスイッチ用の出力トランジスタには、ＮチャネルＭＯＳトランジスタが用いられる。ここで、出力トランジスタをオン状態にする場合、電源電圧以上の電圧をゲートに印加してオン抵抗を十分に小さくする必要がある。一方、出力トランジスタをオフ状態にする場合、ゲートに蓄積された電荷を放電する必要があるが、スイッチング時のノイズを抑制するために、ターンオフ時間及びスルーレートに関して厳しい制約が設けられている。
図７に、特許文献１に開示された半導体出力回路（電力供給制御回路）１００の回路図を示す。図７に示すように、電力供給制御回路１００は、ゲート駆動回路１３１と、出力トランジスタ１３２と、放電回路１３３と、電圧検出部１３４と、放電回路１３５と、を備える。電力供給制御回路１００の回路構成については、特許文献中に詳細な説明が記載されているため、説明を省略する。図８は、図７の電力供給制御回路１００の動作を説明するためのタイミングチャートである。なお、縦軸は電圧及び電流を示し、横軸は時間を示す。
図７及び図８を参照して、電力供給制御回路１００の動作について説明する。まず、時刻ｔ１において、入力信号ｉｎおよび制御信号ａがハイレベル（例えば、電源電圧Ｖｃｃ）からロウレベル（例えば、接地電圧ＧＮＤ）に遷移する。同時に、制御信号ｂがロウレベルから電源電圧Ｖｃｃ以上の電圧（例えば、Ｖｃｃ＋１０Ｖ）に遷移する。時刻ｔ２において、出力トランジスタ１３２のゲート電圧Ｇがロウレベルから電源電圧Ｖｃｃ以上の電圧（例えばＶｃｃ＋１０Ｖ）に遷移する。それにより、出力トランジスタ１３２がオン状態となる。それにより、電力供給制御回路１００は、電源から出力端子Ｔｏに対して電力を供給する。このとき、出力端子Ｔｏの出力電圧Ｖｏは、電源電圧Ｖｃｃとほぼ同じ電圧レベルを示す。この出力電圧Ｖｏは、次段の負荷（不図示）に供給される。また、容量１３６には、ＮＭＯＳトランジスタ１３８の寄生ダイオードを介して、出力電圧Ｖｏの電荷が充電される。制御信号ｃの電圧が出力電圧Ｖｏと同じ電圧レベルになるため、ＮＭＯＳトランジスタ１３７はオフ状態となる。
時刻ｔ３において、入力信号ｉｎおよび制御信号ａがロウレベルからハイレベル（電源電圧Ｖｃｃ）に遷移する。同時に、ゲート駆動回路１３１において、制御信号ｂを出力する端子側がハイインピーダンス状態となる。このとき、デプレッション型のＮＭＯＳトランジスタ１３９はオン状態となる。そのため、出力トランジスタ１３２のゲート電荷は、電流制限素子１４０およびＮＭＯＳトランジスタ１３９を介して緩やかに放電される。
さらに時刻ｔ３において、制御信号ｃの電圧が、制御信号ａの電圧に出力電圧Ｖｏを重畳した電圧レベルとなる。そのため、ＮＭＯＳトランジスタ１３７がオン状態となる。それにより、出力トランジスタ１３２のゲート電荷が、ＮＭＯＳトランジスタ１３７を介して高速に放電される。
時刻ｔ３から遅れ時間ｔｄ経過後の時刻ｔ４において、ゲート電圧Ｇが電源電圧Ｖｃｃと同じ電圧レベルまで低下すると、出力電圧Ｖｏが低下し始める。時刻ｔ５において、出力電圧Ｖｏが電源電圧ＶｃｃよりもＮＭＯＳトランジスタ１３８のしきい値電圧ｈだけ低くなると、ＮＭＯＳトランジスタ１３８がオン状態となる。これにより、ＮＭＯＳトランジスタ１３７がオフ状態となる。つまり、出力トランジスタ１３２のゲート電荷は、ＮＭＯＳトランジスタ１３７を介して放電されなくなる。一方、ＮＭＯＳトランジスタ１３９を介した緩やかな放電は継続される。時刻ｔ６において、放電が完了してゲート電圧Ｇがロウレベルになると、出力電圧Ｖｏもロウレベルとなる。なお、出力端子Ｔｏに接続される負荷（不図示）が抵抗性の場合、図８に示すように、出力電流Ｉｏも、出力電圧Ｖｏと同様の変化を示す。
このように、出力トランジスタ１３２をオン状態からオフ状態に切り替える場合において、出力電圧Ｖｏが電源電圧Ｖｃｃと同等程度である場合、ＮＭＯＳトランジスタ１３７がオン状態となる。それにより、出力トランジスタ１３２のゲート電荷は高速に放電される。その後、出力電圧Ｖｏが電源電圧ＶｃｃよりもＮＭＯＳトランジスタ１３８のしきい値電圧だけ低くなった場合、ＮＭＯＳトランジスタ１３７がオフ状態となる。それにより、出力トランジスタ１３２のゲート電荷は高速に放電されなくなる。
一方、出力トランジスタ１３２をオン状態からオフ状態に切り替える場合において、ＮＭＯＳトランジスタ１３９は、ロウレベルの制御信号ａによってオン状態となる。それにより、出力トランジスタ１３２のゲート電荷は、電流制限素子１４０及びトランジスタ１３９を介して、ＮＭＯＳトランジスタ１３７よりも緩やかに放電され続ける。
つまり、電力供給制御回路１００は、上記２つの放電経路を用いて放電動作を行うことにより、ターンオフ動作を開始してから（時刻ｔ３）、出力電圧Ｖｏが変化を開始（時刻ｔ４）するまでの時間（遅れ時間ｔｄ）を短縮することができる。つまり、ターンオフ時間（時刻ｔ３〜ｔ６）を短縮することができる。同時に、電力供給制御回路１００は、ターンオフ時の出力電圧Ｖｏのスルーレートを緩やかにすることができる。
特開２００５−１３０２４５号公報
図６は、出力トランジスタのオン抵抗及びゲート・ソース間電圧の特性を示す図である。縦軸がオン抵抗を示し、横軸がゲート・ソース間電圧を示す。図６に示すように、オン抵抗を十分に小さくするためには、ゲート電圧を十分に昇圧させる必要がある。しかし、出力トランジスタをオン状態からオフ状態に切り替える（ターンオフする）場合において、ゲート電圧が高い場合、ゲート電荷の放電に長い時間を要する。そのため、オフ時間に関する制約を満足することが困難である。一方、高速にゲート電荷を放電した場合、出力電圧（Ｖｏ）のスルーレートが大きくなるため、スイッチングノイズが大きくなってしまう。
特許文献１は、このような問題を解決するために提案されたものである。しかし、従来技術の場合、放電回路１３３による高速放電は、出力電圧Ｖｏが電源電圧ＶｃｃよりもＮＭＯＳトランジスタ１３８のしきい値電圧ｈだけ低くなるまで実行される。そのため、従来技術の場合、図８の時刻ｔ５に示すように、ターンオフ時において、出力電圧Ｖｏの波形に歪みが生じてしまうという問題があった。それにより、従来技術の電力供給制御回路は、出力電圧にノイズが発生するという問題があった。
本発明にかかる電力供給制御回路は、電源ラインと出力端子との間に設けられ、負荷に対する電力の供給を制御するＮチャネル型の出力トランジスタと、外部入力信号に基づいて前記出力トランジスタのオンオフを制御するための制御信号を生成するゲート駆動回路と、前記出力トランジスタのゲート−ソース間に設けられ、前記出力トランジスタをオフする場合、前記制御信号に基づいて前記出力トランジスタのゲートに蓄積された電荷を放電するための第１の放電スイッチと、前記出力トランジスタのゲート−ソース間に設けられ、前記出力トランジスタをオフする場合、前記制御信号に基づいて前記出力トランジスタのゲートに蓄積された電荷を前記第１の放電スイッチよりも緩やかに放電するための第２の放電スイッチと、前記第１の放電スイッチに直列に接続され、前記出力トランジスタをオフする場合において、前記出力トランジスタのゲート電圧が前記電源ラインの電圧と前記出力トランジスタのしきい値電圧との和よりも大きい所定の電圧レベルに低下した場合、前記出力トランジスタのゲートに蓄積された電荷の放電を遮断する放電遮断回路と、を備える。
上述のような回路構成により、出力電圧のノイズを抑制することができる。
本発明により、出力電圧のノイズを抑制することが可能な電力供給制御回路を提供することができる。
本発明の実施の形態１にかかる電力供給制御回路を示す図である。 本発明の実施の形態１にかかる電力供給制御回路の動作を示すタイミングチャートである。 本発明の実施の形態２にかかる電力供給制御回路を示す図である。 本発明の実施の形態３にかかる電力供給制御回路を示す図である。 本発明の実施の形態３にかかる電力供給制御回路に用いられるトランジスタの構造を示す図である。 出力トランジスタのオン抵抗及びゲート・ソース間電圧の特性を示す図である。 従来の電力供給制御回路を示す図ある。 従来の電力供給制御回路の動作を示すタイミングチャートである。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。
実施の形態１
図１に、本発明の実施の形態１にかかる電力供給制御回路１の回路図を示す。図１に示す電力供給制御回路１は、ゲート駆動回路３１と、出力トランジスタ３２と、放電回路３３ａと、放電回路３５と、を備える。また、放電回路３３ａは、トランジスタ（第１の放電スイッチ）３７と、放電遮断回路４０ａと、容量３６と、トランジスタ４１と、を有する。放電回路３５は、電流制限素子４０と、トランジスタ（第２の放電スイッチ）３９と、を有する。なお、出力トランジスタ３２及びトランジスタ３７，４１は、ＮチャネルＭＯＳトランジスタである。トランジスタ３９は、デプレッション型のＮチャネルＭＯＳトランジスタである。また、放電遮断回路４０ａとして、ツェナーダイオード４０ａが用いられている。また、容量３６とトランジスタ４１とによりブートストラップ回路を構成する。
ゲート駆動回路３１では、入力端子が外部入力端子ｉｎに接続され、一方の出力端子がトランジスタ３９のゲートと、トランジスタ４１のゲートと、容量３６の一方の端子と、に接続され、他方の出力端子が電流制限素子４０の一方の端子に接続される。トランジスタ３９では、ドレインが電流制限素子４０の一方の端子に接続され、ソースが出力トランジスタ３２のソースに接続される。出力トランジスタ３２では、ドレインが電源電圧端子（電源ライン）Ｖｃｃに接続され、ゲートが電流制限素子４０の他方の端子に接続され、ドレインが外部出力端子（出力端子）Ｔｏに接続される。トランジスタ３７では、ドレインが出力トランジスタ３２のゲートに接続され、ソースがツェナーダイオード４０ａのカソードに接続され、ゲートが容量３６の他方の端子に接続される。ツェナーダイオード４０ａのアノードは、出力トランジスタ３２のソースに接続される。トランジスタ４１では、ドレインがトランジスタ３７のゲートに接続され、ソースが出力トランジスタ３２のソースに接続される。なお、便宜上、記号「Ｖｃｃ」、「ｉｎ」は、それぞれ端子名を示すと同時に、電源電圧、入力信号、を示すものとする。
ゲート駆動回路３１は、入力端子ｉｎを介して外部から供給された入力信号（外部入力信号）ｉｎに基づいて、制御信号ａ、ｂを生成する。
より具体的には、ゲート駆動回路３１は、ロウレベルの入力信号ｉｎに基づいてロウレベルの制御信号ａを生成し、トランジスタ３９のゲート、トランジスタ４１のゲート及び容量３６の一方の端子に対して出力する。同時に、ゲート駆動回路３１は、電源電圧Ｖｃｃよりも電圧レベルの高いハイレベルの制御信号ｂを生成し、電流制限素子４０を介して出力トランジスタ３２のゲートに対して出力する。このとき、ゲート駆動回路３１は、内部に設けられたチャージポンプ回路（不図示）によって制御信号ｂの電圧を昇圧する。
一方、ゲート駆動回路３１は、ハイレベルの入力信号ｉｎに基づいてハイレベルの制御信号ａを生成し、トランジスタ３９のゲート、トランジスタ４１のゲート及び容量３６の一方の端子に対して出力する。同時に、ゲート駆動回路３１は、制御信号ｂを出力する側の出力端子（他方の出力端子）をハイインピーダンス状態にする。
出力トランジスタ３２は、ゲートに印加される電圧（以下、ゲート電圧Ｇと称す）によってオンオフが制御される。例えば、出力トランジスタ３２は、ハイレベルの制御信号ｂによってオン状態に制御される。それにより、電力供給制御回路１は、電源電圧端子Ｖｃｃから外部出力端子Ｔｏに対して電力を供給する。そして、この電力は後段の負荷（不図示）に供給される。このとき、外部出力端子Ｔｏの電圧（出力電圧Ｖｏ）は、電源電圧Ｖｃｃとほぼ同じ電圧レベルを示す。
また、出力トランジスタ３２は、放電回路３３ａ，３５を介してゲート電荷が放電されることにより、オフ状態に制御される。それにより、電力供給制御回路１は、電源電圧端子Ｖｃｃから外部出力端子Ｔｏに対して電力の供給を停止する。
放電回路３３ａは、出力トランジスタ３２をオン状態からオフ状態に切り替える（ターンオフする）場合に、出力トランジスタ３２のゲート−ソース間を電気的に接続する第１の電流経路を形成する。つまり、出力トランジスタ３２のゲート−ソース間は、トランジスタ３７及びツェナーダイオード４０ａを介して、第１の電流経路を形成する。なお、トランジスタ３７は、ブートストラップ回路が生成する制御信号ｃに基づいてオンオフが制御される。より具体的には、トランジスタ３７は、容量３６の他方の端子側の電圧に基づいてオンオフが制御される。また、ツェナーダイオード４０ａは、出力トランジスタ３２のゲート−ソース間電圧に基づいてオンオフが制御される。
例えば、出力トランジスタ３２をオフ状態からオン状態に切り替える（ターンオンする）場合、トランジスタ４１は、ロウレベルの制御信号ａに基づいてオフ状態に制御される。しかし、トランジスタ４１に寄生ダイオード（不図示）が形成されるため、外部出力端子Ｔｏから容量３６に対して、出力電圧Ｖｏの電荷が供給される。トランジスタ３７は、ゲート−ソース間電圧が同等程度になるため、オフ状態に制御される。つまり、出力トランジスタ３２をターンオンする場合、第１の電流経路は遮断される。
一方、出力トランジスタ３２をターンオフする場合、トランジスタ４１は、ゲートにハイレベルの制御信号ａが印加され、ソースに出力電圧Ｖｏが印加されるため、オフ状態に維持される。このとき、制御信号ｃの電圧は、制御信号ａの電圧に出力電圧Ｖｏを重畳した電圧レベルとなる。それにより、トランジスタ３７はオン状態となる。ここで、出力トランジスタ３２のゲート−ソース間電圧がツェナーダイオード４０ａの降伏電圧以上の場合には、第１の電流経路は導通状態となる。それにより、出力トランジスタ３２のゲート電荷は、第１の電流経路を介して放電される。他方、出力トランジスタ３２のゲート−ソース間電圧がツェナーダイオード４０ａの降伏電圧よりも低い場合には、第１の電流経路は遮断される。それにより、出力トランジスタ３２のゲート電荷は、第１の電流経路を介して放電されなくなる。なお、第１の電流経路は、後述する第２の電流経路よりも、急速に出力トランジスタ３２のゲート電荷を放電する。また、本実施の形態では、ツェナーダイオード４０ａの耐圧は、製造上の公差が小さく温度依存性の少ない、６Ｖ程度に設定されている。
なお、出力電圧Ｖｏが電源電圧Ｖｃｃよりもトランジスタ４１のしきい値電圧だけ低くなると、トランジスタ４１がオフ状態からオン状態に切り替わる。これにより、容量３６に蓄積された電荷は出力端子Ｔｏへ向けて放電される。そして、制御信号ｃの電圧は出力電圧Ｖｏと同等程度となる。このとき、トランジスタ３７がオフ状態となるが、第１の電流経路は、ツェナーダイオード４０ａによってすでに遮断されている。
放電回路３５は、出力トランジスタ３２をターンオフする場合に、出力トランジスタ３２のゲート−ソース間を電気的に接続する第２の電流経路を形成する。つまり、出力トランジスタ３２のゲート−ソース間は、電流制限素子４０及びトランジスタ３９を介して、第２の電流経路を形成する。なお、トランジスタ３９は、制御信号ａに基づいてオンオフが制御される。また、電流制限素子４０は、例えば抵抗等により構成され、トランジスタ３９に流れる電流を制限する。
例えば、出力トランジスタ３２をターンオンする場合、トランジスタ３９はロウレベルの制御信号ａに基づいてオフ状態に制御される。一方、出力トランジスタ３２をターンオフする場合、トランジスタ３９はハイレベルの制御信号ａに基づいてオン状態に制御される。なお、本実施の形態では、第２の電流経路は、第１の電流経路よりも、緩やかに出力トランジスタ３２のゲート電荷を放電する。
次に、図１に示す回路の動作について、図２を用いてさらに具体的に説明する。図２は、本実施の形態にかかる電力供給制御回路１の動作を示すタイミングチャートである。なお、縦軸は電圧及び電流を示し、横軸は時間を示す。
まず、時刻ｔ１において、出力トランジスタ３２のターンオン動作が開始する。つまり、入力信号ｉｎがハイレベル（例えば電源電圧Ｖｃｃ）からロウレベル（例えば接地電圧）に遷移する。それにより、制御信号ａはハイレベルからロウレベルに遷移する。同時に、制御信号ｂはロウレベルから電源電圧Ｖｃｃ以上の電圧（例えば、電源電圧Ｖｃｃ＋１０Ｖ）に遷移する。
時刻ｔ２において、出力トランジスタ３２のゲート電圧Ｇは、ロウレベルから電源電圧Ｖｃｃ以上の電圧（例えば電源電圧Ｖｃｃ＋１０Ｖ）に遷移する。それにより、出力トランジスタ３２はオン状態となる。それにより、電力供給制御回路１は、電源電圧端子Ｖｃｃから外部出力端子Ｔｏに対して電力を供給する。したがって、出力電圧Ｖｏは電源電圧Ｖｃｃとほぼ同じ電圧レベルを示す。このとき、トランジスタ４１は、ロウレベルの制御信号ａに基づいてオフ状態に制御される。しかし、トランジスタ４１に寄生ダイオード（不図示）が形成されるため、外部出力端子Ｔｏから容量３６に対して、出力電圧Ｖｏの電荷が供給される。トランジスタ３７は、ゲート−ソース間電圧が同等程度になるため、オフ状態となる。
次に、時刻ｔ３において、出力トランジスタ３２のターンオフ動作が開始する。つまり、入力信号ｉｎがロウレベルからハイレベルに遷移する。それにより、制御信号ａはロウレベルからハイレベルに遷移する。同時に、ゲート駆動回路３１の制御信号ｂを出力する側の出力端子（他方の出力端子）が、ハイインピーダンス状態になる。
トランジスタ４１は、ゲートにハイレベルの制御信号ａが印加され、ソースに出力電圧Ｖｏが印加されるため、オフ状態に維持される。このとき、制御信号ｃの電圧は、制御信号ａの電圧に出力電圧Ｖｏを重畳した電圧レベルとなる。それにより、トランジスタ３７はオン状態となる。それにより、出力トランジスタ３２のゲート電荷は、トランジスタ３７及びツェナーダイオード４０ａを介して、高速に放電される。つまり、出力トランジスタ３２のゲート電荷は、第１の電流経路を介して、高速に放電される。
また、トランジスタ３９は、ゲートにハイレベルの制御信号ａが印加され、ソースに出力電圧Ｖｏが印加されるため、オン状態となる。それにより、出力トランジスタ３２のゲート電荷は、電流制限素子４０及びトランジスタ３９を介して、放電される。つまり、出力トランジスタ３２のゲート電荷は、第１の電流経路に加え、さらに第２の電流経路を介して、放電される。
時刻ｔ４において、ゲート電圧Ｇが電源電圧Ｖｃｃ＋６Ｖまで低下した場合、第１の電流経路が遮断される。時刻ｔ４以降、出力トランジスタ３２のゲート電荷は、第２の電流経路のみを介して、緩やかに放電される。その後、出力トランジスタ３２のゲート電圧がさらに低下すると、時刻ｔ３から遅れ時間ｔｄ経過後の時刻ｔ５において、出力電圧Ｖｏが低下し始める。
時刻ｔ６において、出力電圧Ｖｏが電源電圧Ｖｃｃよりもトランジスタ４１のしきい値電圧だけ低くなると、トランジスタ４１がオフ状態からオン状態に切り替わる。これにより、容量３６に蓄積された電荷は出力端子Ｔｏに向けて放電される。そして、制御信号ｃの電圧は出力電圧Ｖｏと同等程度となる。なお、トランジスタ３７がオフ状態となるが、第１の電流経路は、ツェナーダイオード４０ａによってすでに遮断されている。
時刻ｔ７において、放電が完了してゲート電圧Ｇがロウレベルになると、出力トランジスタ３２はオフ状態となる。それにより、出力電圧Ｖｏはロウレベルになる。なお、出力端子Ｔｏに接続される負荷（不図示）が抵抗性の場合、図２に示すように、出力電流Ｉｏも、出力電圧Ｖｏと同様の変化を示す。
このように、電力供給制御回路１は、ターンオフ時において、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃよりも十分に高い（例えば、電源電圧Ｖｃｃ＋１０Ｖ）場合には、第１及び第２の電流経路を介して、出力トランジスタ３２のゲート電荷を高速に放電する。そして、電力供給制御回路１は、ターンオフ時において、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃよりも６Ｖ程度高い電圧まで低下すると、第１の電流経路を遮断し、第２の電流経路のみを介して、出力トランジスタ３２のゲート電荷を緩やかに放電する。
このような回路構成により、電力供給制御回路１は、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃよりも十分に高い電圧に昇圧された場合でも、ターンオフ動作を開始してから（時刻ｔ３）、出力電圧Ｖｏが変化を開始（時刻ｔ５）するまでの時間（遅れ時間ｔｄ）を短縮することができる。つまり、ターンオフ時間（時刻ｔ３〜ｔ７）を短縮することができる。ここで、電力供給制御回路１は、出力電圧Ｖｏが電源電圧Ｖｃｃよりも低くなる前に、第１の電流経路を遮断する。そのため、電力供給制御回路１では、従来技術と異なり、出力電圧Ｖｏの波形に歪みが生じない。それにより、電力供給制御回路１は、出力電圧Ｖｏのノイズを抑制することができる。同時に、電力供給制御回路１は、ターンオフ時における出力電圧Ｖｏのスルーレートを小さくすることができる。
実施の形態２
図３に、本発明の実施の形態２にかかる電力供給制御回路２の回路図を示す。図３に示す電力供給制御回路２は、図１に示す電力供給制御回路１と比較して、放電回路３３ａの代わりに放電回路３３ｂを備える。放電回路３３ｂは、トランジスタ３７と放電遮断回路４０ｂと、容量３６と、トランジスタ４１と、を有する。放電遮断回路４０ｂは、ゲート−ドレイン間が共通接続されたＮチャネルＭＯＳトランジスタ４０ｂ１〜４０ｂｎ（ｎは自然数）を複数有する。トランジスタ４０ｂ１〜４０ｂｎは、トランジスタ３７のソースと出力トランジスタ３２のソースとの間に直列に接続される。その他の回路構成については、図１に示す回路と同様であるため説明を省略する。
図１に示す電力供給制御回路１は、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃ＋６Ｖまで低下した場合に、第１の電流経路を遮断していた。一方、図３に示す電力供給制御回路２は、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃのさらに近傍まで低下した場合に、第１の電流経路を遮断することができる。つまり、電力供給制御回路２は、図２のターンオフ時間（時刻ｔ３〜ｔ７）のうち、時刻ｔ３〜ｔ４の期間の占める割合を増加させることができる。それにより、電力供給制御回路２は、実施の形態１の場合と比較して、ターンオフ時間を短くすることができる。
図３の動作について、図２を用いて説明する。時刻ｔ３において、出力トランジスタ３２のターンオフ動作が開始する。つまり、入力信号ｉｎがロウレベルからハイレベルに遷移する。それにより、制御信号ａはロウレベルからハイレベルに遷移する。同時に、ゲート駆動回路３１の制御信号ｂを出力する側の出力端子（他方の出力端子）が、ハイインピーダンス状態になる。
トランジスタ４１は、ゲートにハイレベルの制御信号ａが印加され、ソースに出力電圧Ｖｏが印加されるため、オフ状態に維持される。このとき、制御信号ｃの電圧は、制御信号ａの電圧に出力電圧Ｖｏを重畳した電圧レベルとなる。それにより、トランジスタ３７はオン状態となる。それにより、出力トランジスタ３２のゲート電荷は、トランジスタ３７及び放電遮断回路４０ｂを介して、高速に放電される。つまり、出力トランジスタ３２のゲート電荷は、第１の電流経路を介して、高速に放電される。
そして、出力トランジスタ３２のゲート電圧Ｇが、トランジスタ４０ｂ１〜４０ｂｎのしきい値電圧と電源電圧Ｖｃｃとの合計程度まで低下すると、トランジスタ４０ｂ１〜４０ｂｎがオフ状態となり、第１の電流経路が遮断される。ここで、トランジスタ４０ｂ１〜４０ｂｎのしきい値電圧の合計を、出力トランジスタ３２のしきい値電圧よりわずかに高く設定しておく。それにより、電力供給制御回路２は、出力電圧Ｖｏが電源電圧Ｖｃｃより低くなる前に、第１の電流経路を遮断することができる。そのため、電力供給制御回路２では、実施の形態１の場合と同様に、出力電圧Ｖｏの波形に歪みが生じない。つまり、電力供給制御回路２は、出力電圧Ｖｏのノイズを抑制することができる。同時に、電力供給制御回路２は、ターンオフ時における出力電圧Ｖｏのスルーレートを小さくすることができる。その他の動作については、実施の形態１の場合と同様であるため、説明を省略する。
例えば、放電遮断回路４０ｂが２個のトランジスタ４０ｂ１，４０ｂ２（ｎ＝２）を有する場合について説明する。なお、各トランジスタ４０ｂ１，４０ｂ２のしきい値電圧は２Ｖ程度である。この例では、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃ＋４Ｖ程度まで低下すると、第１の電流経路が遮断される。このように、本実施の形態では、実施の形態１と比較して、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃのさらに近傍まで低下した場合に、第１の電流経路を遮断することができる。
実施の形態３
図４に、本発明の実施の形態３にかかる電力供給制御回路３の回路図を示す。図４に示す電力供給制御回路３は、図１に示す電力供給制御回路１と比較して、放電回路３３ａの代わりに放電回路３３ｃを備える。放電回路３３ｃは、トランジスタ３７と放電遮断回路４０ｃと、容量３６と、トランジスタ４１と、を有する。なお、放電遮断回路４０ｃとして、ＮチャネルＭＯＳトランジスタ４０ｃが用いられている。トランジスタ４０ｃでは、ゲート及びドレインがトランジスタ３７のソースに共通接続され、ソースが出力トランジスタ３２のソースに接続される。その他の回路構成については、図１に示す回路と同様であるため、説明を省略する。
実施の形態２では、トランジスタ４０ｂ１〜４０ｂｎの個数に応じて、第１の電流経路を遮断するか否かのしきい値電圧を調整していた。一方、本実施の形態では、出力トランジスタと同等程度のしきい値電圧を有するトランジスタ４０ｃを用いることにより、第１の電流経路を遮断するか否かのしきい値電圧を調整する。それにより、電力供給制御回路３は、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃのさらに近傍まで低下した場合に、第１の電流経路を遮断することができる。つまり、本実施の形態にかかる電力供給制御回路３は、実施の形態２の場合と比較して、ターンオフ時間を短くすることができる。
図４の動作について、図２を用いて説明する。時刻ｔ３において、出力トランジスタ３２のターンオフ動作が開始する。つまり、入力信号ｉｎがロウレベルからハイレベルに遷移する。それにより、制御信号ａはロウレベルからハイレベルに遷移する。同時に、ゲート駆動回路３１の制御信号ｂを出力する側の出力端子（他方の出力端子）が、ハイインピーダンス状態になる。
トランジスタ４１は、ゲートにハイレベルの制御信号ａが印加され、ソースに出力電圧Ｖｏが印加されるため、オフ状態に維持される。このとき、制御信号ｃの電圧は、制御信号ａの電圧に出力電圧Ｖｏを重畳した電圧レベルとなる。それにより、トランジスタ３７はオン状態となる。それにより、出力トランジスタ３２のゲート電荷は、トランジスタ３７及び放電遮断回路４０ｃを介して、高速に放電される。つまり、出力トランジスタ３２のゲート電荷は、第１の電流経路を介して、高速に放電される。
そして、出力トランジスタ３２のゲート電圧Ｇが、トランジスタ４０ｃのしきい値電圧と電源電圧Ｖｃｃとの合計程度まで低下すると、トランジスタ４０ｃがオフ状態となり、第１の電流経路が遮断される。ここで、トランジスタ４０ｃのしきい値電圧を、出力トランジスタ３２のしきい値電圧よりわずかに高く設定しておく。それにより、電力供給制御回路３は、出力電圧Ｖｏが電源電圧Ｖｃｃより低くなる前に、第１の電流経路を遮断することができる。
なお、このような設定は、トランジスタ４０ｃ及び出力トランジスタ３２のしきい値電圧を決定する拡散層を同じにすることにより、容易に実現可能である。図５に、本実施の形態におけるトランジスタ４０ｃ及び出力トランジスタ３２のトランジスタ構造の断面図を示す。
トランジスタ４０ｃは、ｎ−基板５０を有する。ｎ−基板５０の下側には、背面接触のためのｎ＋拡散層５１が設けられている。また、ｎ−基板５０上には第１のｐ−拡散層５２が設けられている。第１のｐ−拡散層５２に相対する表面に２つのｎ＋拡散層５３，５４が位置している。なお、一方のｎ＋拡散層（凹み拡散層）５３は、ソース端子Ｓに接続されている。他方のｎ＋拡散層５４は、ドレイン端子Ｄに接続されている。また、両ｎ＋拡散層５３，５４の間には、より浅い深さのｎ−拡散層５５が位置している。なお、ｎ−拡散層５５は、ｎ＋拡散層５４に隣接している。
ｎ＋拡散層５３及びｎ−拡散層５５間は、長さＬのチャネル領域を有する。チャネル上には、ゲート電極５６が配置されている。そして、ゲート電極５６はゲート端子Ｇに接続されている。また、ｎ＋拡散層５３は、第１のｐ−拡散層５２よりも濃度の濃い第２のｐ−拡散層５７に囲われている。第２のｐ−拡散層５７は、ｐ＋拡散層５８を介して基板端子ＢＧに接続されている。
出力トランジスタ３２は、ｎ−基板６０を有する。ｎ−基板６０の下側には、背面接触のためのｎ＋拡散層６１が設けられている。なお、このｎ＋拡散層６１は、ドレイン端子Ｄに接続されている。また、ｎ−基板６０上には、トランジスタ４０ｃに用いられているものと同一の第２のｐ−拡散層５７が設けられている。この第２のｐ−拡散層５７は、ｐ＋拡散層６２を介して基板端子ＢＧに接続されている。
第２のｐ−拡散層５７に相対する表面に２つのｎ＋拡散層６３，６４が位置している。なお、ｎ＋拡散層６３，６４は、いずれもソース端子Ｓに接続されている。また、両ｎ＋拡散層６３，６４の間に、ｐ＋拡散層６２が位置している。チャネル上には、ゲート電極６５が配置されている。そして、ゲート電極６５はゲート端子Ｇに接続されている。
図５に示す例のように、トランジスタ４０ｃ及び出力トランジスタ３２のしきい値電圧は、いずれも同一のｐ−拡散層５７に基づいて決定される。それにより、両トランジスタのしきい値電圧はほぼ等しくなる。また、両トランジスタのしきい値電圧は製造上の公差に対して連動する。
このような回路構成により、本実施の形態にかかる電力供給制御回路３では、上記実施の形態の場合と同様に、出力電圧Ｖｏの波形に歪みが生じない。つまり、電力供給制御回路３は、出力電圧Ｖｏのノイズを抑制することができる。同時に、電力供給制御回路３は、ターンオフ時における出力電圧Ｖｏのスルーレートを小さくすることができる。その他の動作については、上記実施の形態の場合と同様であるため、説明を省略する。
例えば、出力トランジスタ３２及びトランジスタ４０ｃのしきい値電圧がそれぞれ２Ｖである場合について説明する。この例では、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃ＋２Ｖ程度まで低下すると、第１の電流経路が遮断される。このように、本実施の形態では、実施の形態２と比較して、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃのさらに近傍まで低下してから、第１の電流経路を遮断することができる。
以上のように、上記実施の形態にかかる電力供給制御回路は、ターンオフ時において、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃよりも十分に高い場合には、第１及び第２の電流経路を介して、出力トランジスタ３２のゲート電荷を高速に放電する。そして、上記実施の形態にかかる電力供給制御回路は、ターンオフ時において、出力トランジスタ３２のゲート電圧Ｇが電源電圧Ｖｃｃの近傍まで低下すると、第１の電流経路を遮断し、第２の電流経路のみを介して、出力トランジスタ３２のゲート電荷を緩やかに放電する。
このような回路構成により、上記実施の形態にかかる電力供給制御回路は、出力トランジスタ３２のゲート電圧が電源電圧Ｖｃｃよりも十分に高い電圧に昇圧された場合でも、ターンオフ動作を開始してから（時刻ｔ３）、出力電圧Ｖｏが変化を開始（時刻ｔ５）するまでの時間（遅れ時間ｔｄ）を短縮することができる。つまり、ターンオフ時間（時刻ｔ３〜ｔ７）を短縮することができる。ここで、上記実施の形態にかかる電力供給制御回路は、出力電圧Ｖｏが電源電圧Ｖｃｃよりも低くなる前に、第１の電流経路を遮断する。そのため、上記実施の形態にかかる電力供給制御回路では、従来技術と異なり、出力電圧Ｖｏの波形に歪みが生じない。それにより、上記実施の形態にかかる電力供給制御回路は、出力電圧Ｖｏのノイズを抑制することができる。同時に、上記実施の形態にかかる電力供給制御回路は、ターンオフ時における出力電圧Ｖｏのスルーレートを小さくすることができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、電流制限素子４０に抵抗を用いた場合を例に説明したが、これに限られない。例えば、デプレッション型のＮチャネルＭＯＳトランジスタのゲートとソースとを接続した定電流素子を用いてもよい。
１〜３ 電力供給制御回路
３１ ゲート駆動回路
３２ 出力トランジスタ
３３ａ，３３ｂ，３３ｃ 放電回路
３５ 放電回路
３６ 容量
３７，３９，４１ トランジスタ
４０ 電流制限素子
４０ａ，４０ｂ，４０ｃ 放電遮断回路
４０ｂ１〜４０ｂｎ トランジスタ

Claims (8)

  1. 電源ラインと出力端子との間に設けられ、前記電源ラインの電圧よりも高い電圧によってゲートが駆動されることで負荷に対して電力を供給するＮチャネル型の出力トランジスタと、
    外部入力信号に基づいて前記出力トランジスタのオンオフを制御するための制御信号を生成するゲート駆動回路と、
    前記出力トランジスタの前記ゲート及びソース間に設けられ、前記出力トランジスタをオフする場合、前記制御信号に基づいて前記出力トランジスタの前記ゲートに蓄積された電荷を放電するための第１の放電スイッチと、
    前記出力トランジスタの前記ゲート及びソース間に設けられ、前記出力トランジスタをオフする場合、前記制御信号に基づいて前記出力トランジスタの前記ゲートに蓄積された電荷を前記第１の放電スイッチよりも緩やかに放電するための第２の放電スイッチと、
    前記第１の放電スイッチに直列に接続され、前記出力トランジスタをオフする場合において、前記出力トランジスタの前記ゲートの電圧が前記電源ラインの電圧と前記出力トランジスタのしきい値電圧との和よりも大きい所定の電圧レベルに低下した場合、前記出力トランジスタの前記ゲートに蓄積された電荷の放電を遮断する放電遮断回路と、を備えた電力供給制御回路。
  2. 前記放電遮断回路は、前記出力トランジスタをオフする場合、前記出力端子の電圧が前記電源ラインの電圧よりも低下する前に、前記出力トランジスタの前記ゲートに蓄積された電荷の放電を停止することを特徴とする請求項１に記載の電力供給制御回路。
  3. 前記放電遮断回路は、ツェナーダイオードであることを特徴とする請求項１又は２に記載の電力供給制御回路。
  4. 前記放電遮断回路は、ダイオード接続されたＮチャネルＭＯＳトランジスタであることを特徴とする請求項１又は２に記載の電力供給制御回路。
  5. 前記放電遮断回路としてのＮチャネルＭＯＳトランジスタでは、ソース領域が前記出力トランジスタのソース領域と同一の拡散層によって形成されていることを特徴とする請求項４に記載の電力供給制御回路。
  6. 前記放電遮断回路は、ダイオード接続された複数のＮチャネルＭＯＳトランジスタが直列に設けられたものであることを特徴とする請求項１又は２に記載の電力供給制御回路。
  7. 前記第１の放電スイッチはＮチャネルＭＯＳトランジスタであって、
    前記第１の放電スイッチのゲートに対する電荷の供給を前記制御信号に基づいて制御するブートストラップ回路をさらに備えた請求項１〜６のいずれか一項に記載の電力供給制御回路。
  8. 前記第２の放電スイッチは、前記制御信号に基づいてオンオフが制御されるデプレッション型のＮチャネルＭＯＳトランジスタであることを特徴とする請求項１〜７のいずれか一項に記載の電力供給制御回路。
JP2010000133A 2010-01-04 2010-01-04 電力供給制御回路 Active JP5341781B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010000133A JP5341781B2 (ja) 2010-01-04 2010-01-04 電力供給制御回路
US12/979,100 US8373494B2 (en) 2010-01-04 2010-12-27 Power supply control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010000133A JP5341781B2 (ja) 2010-01-04 2010-01-04 電力供給制御回路

Publications (2)

Publication Number Publication Date
JP2011139404A JP2011139404A (ja) 2011-07-14
JP5341781B2 true JP5341781B2 (ja) 2013-11-13

Family

ID=44224364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010000133A Active JP5341781B2 (ja) 2010-01-04 2010-01-04 電力供給制御回路

Country Status (2)

Country Link
US (1) US8373494B2 (ja)
JP (1) JP5341781B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383426B2 (ja) * 2009-10-23 2014-01-08 ルネサスエレクトロニクス株式会社 異常検出時急速放電回路
US10574297B2 (en) 2009-11-25 2020-02-25 Triune Ip, Llc Multi-use wireless power and data system
US9231400B2 (en) * 2011-07-10 2016-01-05 Triune Systems, LLC Voltage transient protection circuitry
JP5136544B2 (ja) * 2009-12-16 2013-02-06 三菱電機株式会社 半導体装置
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
JP5889723B2 (ja) 2012-06-07 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6919920B2 (ja) * 2014-10-24 2021-08-18 テキサス インスツルメンツ インコーポレイテッド 電圧コンバータのためのアダプティブコントローラ
JP6652561B2 (ja) * 2014-10-24 2020-02-26 日本テキサス・インスツルメンツ合同会社 電圧コンバータのためのアダプティブコントローラ
JP6378230B2 (ja) * 2016-03-15 2018-08-22 株式会社東芝 半導体装置
CN106061091B (zh) * 2016-08-17 2018-05-15 衢州昀睿工业设计有限公司 一种开关电源的控制电路
CN112421971A (zh) * 2019-08-21 2021-02-26 万国半导体(开曼)股份有限公司 一种电源转换系统及控制方法
JP7018095B2 (ja) * 2020-07-07 2022-02-09 華邦電子股▲ふん▼有限公司 電源制御回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120303B2 (ja) * 1992-08-10 2000-12-25 株式会社日立製作所 パワーｍｏｓ制御回路
JP2002290221A (ja) * 2001-03-27 2002-10-04 Nec Corp 半導体出力回路の消費電力低減回路
JP4502177B2 (ja) * 2003-10-14 2010-07-14 ルネサスエレクトロニクス株式会社 出力回路
JP4229804B2 (ja) * 2003-10-24 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体出力回路
US7834669B2 (en) * 2007-12-21 2010-11-16 Nec Electronics Corporation Semiconductor output circuit for controlling power supply to a load
US7701264B2 (en) * 2007-12-21 2010-04-20 Nec Electronics Corporation Semiconductor output circuit

Also Published As

Publication number Publication date
US8373494B2 (en) 2013-02-12
JP2011139404A (ja) 2011-07-14
US20110163794A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP5341781B2 (ja) 電力供給制御回路
JP5341780B2 (ja) 電力供給制御回路
JP5011585B2 (ja) 電力素子の駆動回路
US7466189B2 (en) Semiconductor integrated circuit
US7388422B2 (en) Charge pump circuit for high side drive circuit and driver driving voltage circuit
JP5352500B2 (ja) 半導体装置
US9294093B2 (en) Level shift circuit utilizing resistance in semiconductor substrate
JP5900125B2 (ja) 半導体基板中の寄生抵抗を利用するレベルシフト回路
JP3832575B2 (ja) 負電圧出力チャージポンプ回路
US20100194451A1 (en) Method of controlling an igbt and a gate driver
JP6356718B2 (ja) 半導体装置
JP2010004093A (ja) 出力駆動回路
CN113098469A (zh) 用于GaN开关的时间可编程失效安全下拉电路
US20050258890A1 (en) Switching control circuit with reduced dead time
CN107005232B (zh) 具有改进的时间响应特性的通路开关电路及其控制方法
JP2010028522A (ja) 半導体装置
JP2012222715A (ja) ドライバ回路
US9312848B2 (en) Glitch suppression in an amplifier
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
US8836027B2 (en) Switch circuit using LDMOS element
US9166047B2 (en) Switch circuit using LDMOS device
JP5226474B2 (ja) 半導体出力回路
JP5794195B2 (ja) ゲート駆動回路
US20070103200A1 (en) Buffer circuit and use thereof
JP2003318714A (ja) ドライブ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350