JP2011055597A - スイッチング素子駆動回路及び電力変換装置 - Google Patents

Abstract

【課題】簡易な構成で半導体スイッチの誤オンを防止することができるスイッチング素子駆動回路および該スイッチング素子駆動回路を備える電力変換装置を提供する。
【解決手段】半導体スイッチ７をオンする際、パルス電圧源１から正の電圧をトランス２に印加し、この電圧を半導体スイッチ７のゲートに印加することで、半導体スイッチ７のゲート・ソース間の寄生容量７ａを充電する。パルス電圧源１から負の電圧をトランス２に印加すると、放電回路を構成するトランジスタ６がオンして半導体スイッチ７のゲート・ソース間の寄生容量７ａの電荷が放電され、半導体スイッチ７がターンオフする。その後、短絡回路を構成する短絡スイッチ８がオンして半導体スイッチ７のゲート・ソース間を短絡する。
【選択図】 図１

Description

本発明は、ＭＯＳトランジスタやＩＧＢＴなどのスイッチング素子の駆動回路及びそのスイッチング素子駆動回路を備える電力変換装置に関する。

従来、スイッチング素子の駆動回路として、パルストランスを用いた入出力電気絶縁可能なパルストランス方式の駆動回路が知られている（例えば、特許文献１参照）。
図３は、従来のパルストランス方式のスイッチング素子駆動回路を示す回路図である。
図中、符号１０１は制御信号を発生するパルス電圧源であり、１０２はトランス、１０３はダイオード、１０４及び１０５は抵抗、１０６はＰＮＰ型のトランジスタである。また、符号１０７は駆動対象の半導体スイッチであり、ここではＭＯＳＦＥＴとしている。また符号１２３はコンデンサである。

トランス１０２に印加される電圧波形は、正負で電圧時間積の等しいものでないとトランス１０２が偏磁から飽和に至るため、例えば図４に示すような波形とする。
半導体スイッチ１０７をオンする場合、パルス電圧源１０１は正の電圧をトランス１０２に印加する。この電圧はダイオード１０３及び抵抗１０４を介して半導体スイッチ１０７のゲートに印加され、半導体スイッチ１０７のゲート・ソース間の寄生容量１０７ａが充電される。この充電電圧が半導体スイッチ１０７のしきい値電圧を上回った時点で、半導体スイッチ１０７がオンする。

半導体スイッチ１０７をオフする場合には、パルス電圧源１０１は負の電圧をトランス１０２に印加する。すると、トランス１０２の二次側が負電圧となる一方、寄生容量１０７ａは上述の充電により正電圧となっているので、抵抗１０５を介してトランジスタ１０６にベース電流が流れ、トランジスタ１０６がオンする。トランジスタ１０６がオンすると、寄生容量１０７ａの電荷は、抵抗１０４→トランジスタ１０６→コンデンサ１２３の経路で放電される。そして、寄生容量１０７ａの電圧が半導体スイッチ１０７のしきい値電圧を下回った時点で半導体スイッチ１０７がオフする。

ここで、抵抗１０４は、スイッチング速度をある程度低減し、スイッチングに伴うスパイク電圧やノイズを抑制することを目的として、充放電経路に設けている。
半導体スイッチ１０７をオンする期間は、半導体スイッチ１０７が組み込まれている装置の制御の都合により決定される。
図５は、半導体スイッチ１０７が組み込まれている装置の回路構成例を示す図である。

この装置は、直流電源２０１の電圧を、半導体スイッチ２０２と２０４とが交互にオンすると共に、半導体スイッチ２０３と２０５とが交互にオンすることで、Ｕ−Ｖ間において交流電圧に変換するものである。なお、半導体スイッチ２０２〜２０５が図３における半導体スイッチ１０７に対応している。また、ここでは各半導体スイッチのオンデューティは０〜５０％を想定している。

図５の回路において、たとえば半導体スイッチ２０２がオンからオフに転じた場合、出力電流が小さいときには半導体スイッチ２０２の電圧はただちに上昇しない。これは半導体スイッチ２０２のドレイン・ソース間に寄生容量が存在し、出力電流による充電に時間がかかるためである。一方、その後直列に接続された半導体スイッチ２０４（以下、ある半導体スイッチに対し、直列に接続された半導体スイッチを対向アームと称する）がオンすると、直流電源２０１→半導体スイッチ２０２の寄生容量→半導体スイッチ２０４→直流電源２０１の経路で電流が流れ、半導体スイッチ２０２の電圧は急速に上昇する。

このような場合、半導体スイッチ２０２のオフ期間であるにもかかわらず、半導体スイッチ２０２のゲート電圧が上昇することがある。これは、半導体スイッチのドレイン・ソース間電圧が急上昇した場合、図３に示すドレイン・ゲート間の寄生容量１０７ｂを介してゲート・ソース間の寄生容量１０７ａが充電されるためである。
寄生容量１０７ａの電圧が上昇すると、それに伴って再度トランジスタ６がオンするため、寄生容量１０７ａの電圧上昇は抑制される。ところが、寄生容量１０７ｂの電流が大きい場合、放電経路上にある抵抗１０４の両端電圧が大きくなり、このため寄生容量１０７ａの電圧がしきい値電圧を超えて半導体スイッチ１０７が誤オンするおそれがある。

すなわち、半導体スイッチ２０２のオフ期間中に、当該半導体スイッチ２０２が誤オンするおそれがある。
これを防止するため、図３に示す駆動回路では、あらかじめ負電圧Ｖｒ（いわゆる逆バイアス電圧）をコンデンサ１２３により加えている。ここで、パルス電圧源１２０、トランス１２１及びダイオード１２２は、コンデンサ１２３を充電するための回路であり、パルス電圧源１０１がパルスを発生させる前にパルス電圧源１２０の動作を開始することで、あらかじめコンデンサ１２３に一定の電圧が確保されるようにする。

特開平７−２１３０５６号公報

しかしながら、上記従来のスイッチング素子駆動回路にあっては、逆バイアス電圧を発生させるために、本来の駆動回路とは別にトランス１２１等の逆バイアス電圧発生回路が必要となり、装置の大形化や価格の上昇を招く。
そこで、本発明は、簡易な構成で半導体スイッチの誤オンを防止することができるスイッチング素子駆動回路および該スイッチング素子駆動回路を備える電力変換装置を提供することを課題としている。

上記課題を解決するために、請求項１に係るスイッチング素子駆動回路は、半導体スイッチング素子の制御端子と主端子との間に印加する電圧によって、当該半導体スイッチング素子の導通および遮断を制御するスイッチング素子駆動回路であって、前記半導体スイッチング素子を遮断する際に短絡状態となって、前記制御端子と前記主端子との間の寄生容量に蓄積された電荷を放電する放電回路と、前記放電によって前記半導体スイッチング素子が遮断した後の当該半導体スイッチング素子の遮断期間中に、前記制御端子と前記主端子との間を短絡する短絡回路と、を備えることを特徴としている。

これにより、半導体スイッチング素子が遮断した後、短絡回路によって半導体スイッチング素子の制御端子と主端子とを短絡させておくことができる。したがって、半導体スイッチング素子の遮断期間中に、制御端子と主端子との間の寄生容量の電圧が上昇するのを防止し、半導体スイッチング素子が誤オンするのを防止することができる。
また、請求項２に係るスイッチング素子駆動回路は、請求項１に係る発明において、前記放電回路は、前記制御端子と前記主端子との間に抵抗を介して接続された放電用スイッチを有し、前記半導体スイッチング素子を遮断する際に前記放電用スイッチを導通状態とすることで、前記抵抗と前記放電用スイッチとの直列回路を介して前記制御端子と前記主端子との間を短絡し、前記短絡回路は、前記制御端子と前記主端子との間に直接接続された短絡スイッチを有し、前記半導体スイッチング素子が遮断してから一定時間後に前記短絡スイッチを導通状態とすることで、前記短絡スイッチのみを介して前記制御端子と前記主端子との間を短絡するように構成されていることを特徴としている。

このように、半導体スイッチング素子の寄生容量への充放電経路に抵抗を設けることで、スイッチング速度をある程度低減し、スイッチングに伴うスパイク電圧やノイズの発生を抑制することができる。また、短絡回路は、上記抵抗を介さずに制御端子と主端子との間を短絡するので、当該抵抗の両端電圧が大きくなることに起因する上記寄生容量の電圧上昇を防止することができる。

さらに、短絡回路を、前記制御端子と前記主端子との間に直接接続された短絡スイッチで構成するので、比較的簡易な構成で、半導体スイッチング素子のターンオフ終了から一定時間後に、制御端子と主端子との間を短絡させることができる。
さらにまた、請求項３に係るスイッチング素子駆動回路は、請求項２に係る発明において、前記短絡スイッチは、ＭＯＳＦＥＴで構成されていることを特徴としている。

これにより、短絡スイッチのオン時の電圧を十分低くすることができ、好適な動作を実現することができる。
また、請求項４に係る電力変換装置は、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を導通および遮断する１対の半導体スイッチング素子と、前記半導体スイッチング素子の導通および遮断を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記半導体スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように一次巻線と二次巻線とが互いに対向配置された絶縁トランスと、を備え、半導体スイッチング素子は、前記制御端子と主端子との間に電圧が印加されることで導通状態となるものであって、前記駆動回路は、前記半導体スイッチング素子を遮断する際に短絡状態となって、前記制御端子と前記主端子との間の寄生容量に蓄積された電荷を放電する放電回路と、前記放電によって前記半導体スイッチング素子が遮断した後の当該半導体スイッチング素子の遮断期間中に、前記制御端子と前記主端子との間を短絡する短絡回路と、を備えることを特徴としている。

これにより、装置の大型化およびコストの増大を伴うことなく、対向アームがオンした際の半導体スイッチング素子の誤オンを防止した電力変換装置とすることができる。

本発明によれば、半導体スイッチング素子の制御端子と主端子との間を短絡する短絡回路を設けるので、半導体スイッチング素子の遮断期間中における制御端子と主端子との間の寄生容量の電圧上昇を防止することができる。このように、従来方式のような逆バイアス電圧発生回路を設けることなく（装置の大型化およびコストの増大を伴うことなく）、半導体スイッチング素子の誤オンを防止することができる。

したがって、例えば、互いに直列接続した２つの半導体スイッチング素子を相補駆動する場合に、２つの半導体スイッチング素子が同時にオンするのを防止することができ、当該半導体スイッチング素子の破損等の不具合を防止することができる。

本発明におけるスイッチング素子駆動回路を示す回路図である。 スイッチング素子駆動回路の一例を示す回路図である。 従来のスイッチング素子駆動回路を示す回路図である。 トランスに印加する電圧波形である。 駆動対象の半導体スイッチが組み込まれた装置の回路構成例を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）
（構成）
図１は、本発明におけるスイッチング素子駆動回路（絶縁伝送回路）を示す回路図である。
図中、符号１は一定周期のパルス電圧（制御信号）Ｖ１を発生するパルス電圧源である。パルス電圧源１で発生したパルス電圧Ｖ１は、トランス（絶縁トランス）２の一次巻線に印加される。

トランス２の二次巻線の一端は、ダイオード３および抵抗４を介して駆動対象である半導体スイッチ（半導体スイッチング素子）７のゲート電極（制御端子）に接続されている。また、トランス２の二次巻線の他端は、半導体スイッチ７のソース電極（主端子）に接続されている。

ここで、半導体スイッチ７はＭＯＳＦＥＴである。なお、符号７ａは半導体スイッチ７のゲート・ソース間の寄生容量、符号７ｂは半導体スイッチ７のドレイン・ゲート間の寄生容量である。
ダイオード３と抵抗４との接続点と、半導体スイッチ７のソース電極との間には、ＰＮＰ型のトランジスタ（放電用スイッチ）６が接続されている。このトランジスタ６のベースは、抵抗５を介してトランス２の二次巻線の一端とダイオード３との接続点に接続されている。

この抵抗５及びトランジスタ６で放電回路を構成している。この放電回路は、トランジスタ６がオン（導通）した際に、抵抗４およびトランジスタ６の直列回路を介して半導体スイッチ７のゲート・ソース間を短絡し、寄生容量７ａに蓄積された電荷を放電する。
また、半導体スイッチ７のゲート電極とソース電極との間には、短絡スイッチ８が直接接続されている。この短絡スイッチ８は、ｐチャネル型のＭＯＳＦＥＴで構成する。この短絡スイッチ８のゲート電極とソース電極との間にはコンデンサ９が接続されている。また、短絡スイッチ８のゲート電極とコンデンサ９との接続点は、ダイオード１０を介して、トランス２の二次巻線の一端とダイオード３との接続点に接続されている。さらに、ダイオード１０には、抵抗１１が並列に接続されている。

短絡スイッチ８、コンデンサ９、ダイオード１０及び抵抗１１で短絡回路を構成している。この短絡回路は、短絡スイッチ８がオン（導通）した際に、当該短絡スイッチ８のみを介して、半導体スイッチ７のゲート・ソース間を短絡する。

（動作）
次に、本実施形態の動作について説明する。
半導体スイッチ７をオン（導通）する際には、パルス電圧源１から正電圧の制御信号をトランス２に印加する。すると、トランス２の一次巻線に黒点に向かう方向の電圧が印加され、トランス２の二次巻線にも黒点に向かう方向の電圧が誘起される。
二次巻線に誘起される電圧は、ダイオード３及び抵抗４を介して半導体スイッチ７のゲート電極に印加され、ゲート・ソース間の寄生容量７ａが充電される。また、トランス２の二次巻線に誘起される電圧により、ダイオード１０を介してコンデンサ９が急速に充電され、短絡スイッチ８はオフ状態となる。このとき、トランジスタ６は高抵抗状態を保持している。

そして、ゲート・ソース間の寄生容量７ａの充電電圧が、半導体スイッチ７のしきい値電圧を上回ると、半導体スイッチ７がオン状態となる。
その後、パルス電圧源１から負電圧の制御信号を印加すると、トランス２に蓄積された磁気エネルギーにより二次巻線に負電圧が誘起される。すると、抵抗５を介してトランジスタ６にベース電流が流れ、トランジスタ６がオンする。これにより、ゲート・ソース間の寄生容量７ａの電荷は、抵抗４→トランジスタ６の放電経路で放電される。そして、ゲート・ソース間の寄生容量７ａの電圧が半導体スイッチ７のしきい値電圧を下回った時点で、半導体スイッチ７がオフ状態となる。

このとき、コンデンサ９に充電された電荷は、抵抗１１を介して緩やかに放電されるので、短絡スイッチ８は依然オフ状態を維持する。
その後、ゲート・ソース間の寄生容量７ａの電圧がほぼ０Ｖとなるが、その後もトランス２の二次巻線が負電圧を発生しているため、コンデンサ９の放電は進む。そして、短絡スイッチ８のゲート電圧Ｖｇが短絡スイッチ８のしきい値電圧を上回ると、短絡スイッチ８がオン状態となる。これにより、半導体スイッチ７のゲート・ソース間が短絡状態となる。

このように、半導体スイッチ７をオンする際には、ダイオード１０を介してコンデンサ９に電荷を蓄積して、短絡スイッチ８をオフ状態とする。そしてその後、半導体スイッチ７をオフしてから一定時間後に、コンデンサ９に蓄積された電荷により短絡スイッチ８をオン状態とする。ここで、短絡スイッチ８をオンするタイミングは、抵抗１１の抵抗値によって調整可能となっている。

この半導体スイッチ７は、例えば図５に示すような装置（電力変換装置）に組み込まれる。
この回路では、互いに直列に接続された一対の半導体スイッチが、直流電源２０１に２組並列接続されている。ここで、半導体スイッチ２０２〜２０５が、それぞれ上述した半導体スイッチ７に対応している。

半導体スイッチ２０２は、その一端が半導体スイッチ２０４の一端に接続されて半導体スイッチ２０４に対して相補動作する。同様に、半導体スイッチ２０３は、その一端が半導体スイッチ２０５の一端に接続されて半導体スイッチ２０５に対して相補動作する。半導体スイッチ２０２及び２０３の他端は直流電源２０１のハイレベル端に、半導体スイッチ２０４及び２０５の他端は直流電源２０１のローレベル端に接続されている。

これら一対の半導体スイッチは、負荷（不図示）へ流入する電流を導通および遮断するように構成されている。この図５に示す回路は、半導体スイッチ２０２と２０４とが交互にオンすると共に、半導体スイッチ２０３と２０５とが交互にオンすることで、直流電圧をＵ−Ｖ間において交流電圧に変換するものである。
このように直列接続された２つの半導体スイッチ（例えば、半導体スイッチ２０２及び２０４）を交互にオン・オフさせる場合、当該半導体スイッチの駆動回路は、例えば図２に示すようになる。このスイッチング素子駆動回路は、図１に示すスイッチング素子駆動回路に、第２のトランス出力側回路を追加したものである。

第２のトランス出力側回路は、図１の第１のトランス出力側回路（ダイオード３、抵抗４、抵抗５、トランジスタ６、短絡スイッチ８、コンデンサ９、ダイオード１０、抵抗１１）と原理的に同一の構成を有する。
ここで、トランス２は、１つの一次巻線と、２つの二次巻線（第１の二次巻線、第２の二次巻線）とを有する。そして、第１のトランス出力側回路に対応する第１の二次巻線を半導体スイッチ２０２に接続し、第２のトランス出力側回路に対応する第２の二次巻線を半導体スイッチ２０４に接続する。

また、第１の二次巻線の極性を一次巻線と同一極性とし、第２の二次巻線の極性を一次巻線とは反対極性とする。
すなわち、第１のトランス出力側回路と第２のトランス出力側回路とは、原理的に同一の構成を有するが、その動作が逆となる。具体的には、半導体スイッチ２０２は、パルス電圧源１からの入力パルス電圧がハイレベルのときにターンオンし、ローレベルのときにターンオフする。一方、半導体スイッチ２０４は、パルス電圧源１からの入力パルス電圧がローレベルのときにターンオンし、ハイレベルのときにターンオフする。

図２において、パルス電圧源１が制御回路に対応し、第１及び第２のトランス出力側回路が駆動回路に対応し、トランス２が絶縁トランスに対応している。
なお、直列接続された２つの半導体スイッチを相補駆動する回路構成は、図２に示す構成に限定されない。例えば、図１に示すスイッチング素子駆動回路を２つ用意し、一方のスイッチング素子駆動回路を半導体スイッチ２０２用の回路、他方のスイッチング素子駆動回路を半導体スイッチ２０４用の回路としてもよい。このとき、２つのパルス電圧源１から互いに逆位相となるパルス電圧を発生すれば、半導体スイッチ２０２及び２０４を交互にオン・オフさせることができる。

ところで、図５の回路において、各半導体スイッチ２０２〜２０５のドレイン・ソース間には寄生容量が存在する。そのため、たとえば半導体スイッチ２０２がオフした後、対向アームである半導体スイッチ２０４がオンすると、直流電源２０１→半導体スイッチ２０２の寄生容量→半導体スイッチ２０４→直流電源２０１の経路で電流が流れ、半導体スイッチ２０２の電圧は急速に上昇する。半導体スイッチ２０２のドレイン・ソース間電圧が急上昇すると、半導体スイッチ２０２のドレイン・ゲート間の寄生容量７ｂから、半導体スイッチ２０２のゲート・ソース間の寄生容量７ａ側へ電流が流入する。

本実施形態では、半導体スイッチ７（半導体スイッチ２０２）がオフした後、短絡スイッチ８をオンして半導体スイッチ７のゲート・ソース間を短絡するようにしている。したがって、この状態で、対向アーム（半導体スイッチ２０４）がオンすると、半導体スイッチ７（半導体スイッチ２０２）のドレイン・ゲート間の寄生容量７ｂから流入する電流は、短絡スイッチ８によりバイパスされることになる。

ところが、本実施形態のように短絡スイッチ８を設けない従来方式では、対向アームがオンした場合、ドレイン・ゲート間の寄生容量７ｂを介してゲート・ソース間の寄生容量７ａが充電されることにより、半導体スイッチ２０２のオフ期間であるにもかかわらず、半導体スイッチ２０２が誤オンするおそれがある。
これに対して、本実施形態では、上述したようにドレイン・ゲート間の寄生容量７ｂから流入する電流は、短絡スイッチ８によりバイパスされるため、ゲート・ソース間の寄生容量７ａの電圧上昇を確実に防止することができる。したがって、従来方式のような誤オンを防止することができる。

ドレイン・ゲート間の寄生容量７ｂを介してゲート・ソース間の寄生容量７ａが充電されたとしても、放電回路のトランジスタ６がオンするため、通常は寄生容量７ａの電圧上昇は抑えられる。しかしながら、寄生容量７ａの放電経路上に抵抗４を設けている場合、寄生容量７ｂの電流が大きいと抵抗４の両端電圧が大きくなり、これにより寄生容量７ａの電圧が上昇し、半導体スイッチ７が誤オンするおそれがある。

これに対して、本実施形態では、短絡スイッチ８を半導体スイッチ７のゲート電極とソース電極との間に直接接続し、短絡スイッチ８のみを介して半導体スイッチ７のゲート・ソース間を短絡する。このように、抵抗４を介さずに半導体スイッチ７のゲートを短絡するので、寄生容量７ｂの電流が大きい場合であっても、寄生容量７ａの電圧上昇を防止することができる。

（効果）
このように、上記実施形態では、半導体スイッチがターンオフした後のオフ期間中、半導体スイッチ７のゲート・ソース間を短絡する短絡スイッチ８を設けるので、対向アームがオンした際の半導体スイッチ７のゲート・ソース間の電圧上昇を防止することができる。このとき、抵抗４を介さずに、短絡スイッチ８のみを介して半導体スイッチ７のゲート・ソース間を短絡するので、半導体スイッチ７のゲート・ソース間寄生容量７ａの放電経路上にある抵抗４の両端電圧が大きくなることに起因する半導体スイッチ７のゲート・ソース間の電圧上昇を確実に防止することができる。

そのため、オフ期間中における半導体スイッチの誤オンを防止することができる。したがって、直列接続された２つの半導体スイッチを相補駆動する場合に、２つの半導体スイッチが同時にオンしてしまうのを防止することができる。その結果、半導体スイッチの破損等の不具合を防止することができる。
また、半導体スイッチ７のゲート・ソース間を短絡する回路は、上述のように比較的簡易な構成で実現することができる。その結果、装置の大型化を抑制しコストを削減することができる。

さらに、短絡スイッチをＭＯＳＦＥＴで構成するので、オン時の電圧を低くすることができる。
短絡スイッチとしてはバイポーラジャンクション型のトランジスタを用いることも可能であるが、これはオンした際に０．６Ｖ〜１．２Ｖ程度の飽和電圧を持つ特性があり、その分の電圧上昇は避けられない。配線インダクタンス等も電圧を持つことを考慮すると、短絡スイッチの電圧は少しでも低い方が望ましい。ＭＯＳＦＥＴは、オン時に抵抗特性となるため、十分小さいオン抵抗のものを選ぶことでオン時の電圧を十分低くすることができる。
なお、短絡スイッチがオンするのは、半導体スイッチのターンオフ終了後であるため、短絡スイッチのオン抵抗値はスイッチング動作に影響を与えない。

（応用例）
なお、上記実施形態においては、抵抗１１に代えて、抵抗とツェナーダイオードとの直列回路や半導体による定電流素子等を用いることもできる。これらにより、短絡スイッチ８がオンするタイミングを自在に調整することができる。

また、上記実施形態においては、半導体スイッチ７としてＭＯＳＦＥＴを用いる場合について説明したが、これに代えて、ＩＧＢＴ等の半導体スイッチング素子を用いることもできる。

１…パルス電圧源、２…トランス、３…ダイオード、４…抵抗、５…抵抗、６…トランジスタ、７…半導体スイッチ、８…短絡スイッチ、９…コンデンサ、１０…ダイオード、１１…抵抗、２０１…直流電源、２０２〜２０５…半導体スイッチ

Claims (4)

1. 半導体スイッチング素子の制御端子と主端子との間に印加する電圧によって、当該半導体スイッチング素子の導通および遮断を制御するスイッチング素子駆動回路であって、
   前記半導体スイッチング素子を遮断する際に短絡状態となって、前記制御端子と前記主端子との間の寄生容量に蓄積された電荷を放電する放電回路と、
   前記放電によって前記半導体スイッチング素子が遮断した後の当該半導体スイッチング素子の遮断期間中に、前記制御端子と前記主端子との間を短絡する短絡回路と、を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記放電回路は、前記制御端子と前記主端子との間に抵抗を介して接続された放電用スイッチを有し、前記半導体スイッチング素子を遮断する際に前記放電用スイッチを導通状態とすることで、前記抵抗と前記放電用スイッチとの直列回路を介して前記制御端子と前記主端子との間を短絡し、
   前記短絡回路は、前記制御端子と前記主端子との間に直接接続された短絡スイッチを有し、前記半導体スイッチング素子が遮断してから一定時間後に前記短絡スイッチを導通状態とすることで、前記短絡スイッチのみを介して前記制御端子と前記主端子との間を短絡するように構成されていることを特徴とする請求項１に記載のスイッチング素子駆動回路。
3. 前記短絡スイッチは、ＭＯＳＦＥＴで構成されていることを特徴とする請求項２に記載のスイッチング素子駆動回路。
4. 上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を導通および遮断する１対の半導体スイッチング素子と、
   前記半導体スイッチング素子の導通および遮断を指示する制御信号を生成する制御回路と、
   前記制御信号に基づいて前記半導体スイッチング素子の制御端子を駆動する駆動回路と、
   前記制御回路と前記駆動回路とが絶縁されるように一次巻線と二次巻線とが互いに対向配置された絶縁トランスと、を備え、
   半導体スイッチング素子は、前記制御端子と主端子との間に電圧が印加されることで導通状態となるものであって、
   前記駆動回路は、
   前記半導体スイッチング素子を遮断する際に短絡状態となって、前記制御端子と前記主端子との間の寄生容量に蓄積された電荷を放電する放電回路と、
   前記放電によって前記半導体スイッチング素子が遮断した後の当該半導体スイッチング素子の遮断期間中に、前記制御端子と前記主端子との間を短絡する短絡回路と、を備えることを特徴とする電力変換装置。

Images