JP6647416B2 - 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機 - Google Patents

Description

本発明は、インターリーブ型の電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機に関する。

特許文献１に開示される力率改善回路は、電源装置の小型化及び高効率化を図るため、交流電圧が入力される一対の第１入力端子及び第２入力端子と、直流電圧が出力される一対の第１出力端子及び第２出力端子と、第２入力端子及び第１出力端子間に並列に接続された第１スイッチング素子及び第１ダイオードと、第２入力端子及び第２出力端子間に並列に接続された第２スイッチング素子及び第２ダイオードとを備える。また力率改善回路は、第１入力端子及び第１接続点間に接続された第１インダクタと、第１接続点及び第１出力端子間に並列に接続された第３スイッチング素子及び第３ダイオードと、第１接続点及び第２出力端子間に並列に接続された第４スイッチング素子及び第４ダイオードとを有する第１アーム回路を備える。また力率改善回路は、第１入力端子及び第２接続点間に接続された第２インダクタと、第２接続点及び第１出力端子間に並列に接続された第５スイッチング素子及び第５ダイオードと、第２接続点及び第２出力端子間に並列に接続された第６スイッチング素子及び第６ダイオードと、を有する第２アーム回路を備える。また力率改善回路は、第１出力端子及び第２出力端子間に接続された出力コンデンサを備える。

第３スイッチング素子は、第１スイッチング素子のオン状態の間、スイッチング駆動パルスによりオンオフ動作し、第４スイッチング素子は、第１スイッチング素子に対して相補的にオンオフ動作する第２スイッチング素子のオン状態の間、スイッチング駆動パルスによりオンオフ動作し、第５スイッチング素子は、第１スイッチング素子のオン状態から位相が１８０°ずれた第１スイッチング素子のオン状態の間、スイッチング駆動パルスによりオンオフ動作し、第６スイッチング素子は、第２スイッチング素子のオン状態から位相が１８０°ずれた第２スイッチング素子のオン状態の間、スイッチング駆動パルスによりオンオフ動作する。

特開２０１５−２３６０６号公報

しかしながら、特許文献１に開示される力率改善回路は、電流連続モードでインターリーブ動作させた場合、スイッチング周波数とインダクタのインダクタンス値とによっては、交流電源のゼロクロスに近い位相において、不連続の電流が流れ、インダクタに流れる電流が０［Ａ］になることがある。すなわち特許文献１に開示される力率改善回路は、電流連続モードで運転しても電流不連続モードになることがある。

特許文献１に開示される力率改善回路において、電流連続モードでインターリーブ動作させた状態で、スイッチング素子における損失低減のために同期整流が行われると、第１インダクタに電流が流れていない状態で第３スイッチング素子及び第６スイッチング素子がオンされたとき、出力コンデンサから放電された電流が、第３スイッチング素子、第１インダクタ、第２インダクタ及び第６スイッチング素子の経路で電流が流れる。従って特許文献１に開示される力率改善回路では、インダクタ及びスイッチング素子に電流が流れることによる導通損失が増加するだけでなく、出力コンデンサの電圧を特定の値に制御できず、力率改善制御ができず、装置が停止する場合があるという課題があった。

本発明は、上記に鑑みてなされたものであって、スイッチング素子の同期整流制御及びインターリーブ制御を組み合わせても制御が可能であり損失を低減できる電力変換装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明に係る電力変換装置は、交流電源から出力される交流電圧を整流する整流部と、整流部に接続されたリアクタと直列に接続された上アームスイッチング素子及び下アームスイッチング素子とを有するチョッパ回路を、複数並列に接続して構成され、整流部の出力電圧を昇圧する昇圧回路と、昇圧回路を同期整流させる制御部と、昇圧回路の出力電圧を平滑する平滑コンデンサと、平滑コンデンサで平滑された母線電圧を検出する母線電圧検出部と、交流電源の電圧を検出する電源電圧検出部と、を備えたインターリーブ型の電力変換装置であって、制御部は、不連続モード時に、上アームスイッチング素子に逆電流が流れるとき、上アームスイッチング素子をオンにさせる駆動パルスを生成する。制御部は、母線電圧検出部で検出された母線電圧と、電源電圧検出部で検出された電源電圧とに基づき、交流電源から出力される電流が正弦波状に制御され、かつ、母線電圧が特定の値となるように下アームスイッチング素子を駆動する第１の駆動パルスを算出すると共に、母線電圧検出部で検出された母線電圧と、電源電圧検出部で検出された電源電圧と、第１の駆動パルスとに基づき、上アームスイッチング素子を駆動する第２の駆動パルスを算出する。第１の駆動パルスのオン時間をＴｘａとし、第２の駆動パルスのオン時間をＴｘｂとし、交流電源の瞬時電圧の絶対値をＶｉｎとし、整流部を構成するダイオードの順方向降下電圧をＶｆとし、リアクタの抵抗をＲとし、上アームスイッチング素子及び下アームスイッチング素子のそれぞれのオン抵抗をＲｏｎとし、母線電圧検出部で検出された母線電圧をＶｏｕｔとし、リアクタに流れる電流をｉとしたとき、第２の駆動パルスは、Ｔｘｂ≦Ｔｘａ×｛（Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）／（Ｖｏｕｔ−Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）｝の関係を満たす。

本発明に係る電力変換装置は、スイッチング素子の同期整流制御及びインターリーブ制御を組み合わせても制御が可能であり損失を低減できるという効果を奏する。

本発明の実施の形態１に係る電力変換装置の構成図 図１に示す制御部の構成図 図１に示す第１のリアクタに流れる電流と、第１の駆動パルスと、第２の駆動パルスとの関係を示す第１のタイミングチャート 図１に示す第１のリアクタに流れる電流と、第１の駆動パルスと、第２の駆動パルスとの関係を示す第２のタイミングチャート 第２のＭＯＳＦＥＴのオン時間が長いときに流れる電流の経路を説明するための図 第１のＭＯＳＦＥＴがオンしており、かつ、第２のＭＯＳＦＥＴがオフしているときに流れる電流の経路を示す図 第１のＭＯＳＦＥＴがオフしており、かつ、第２のＭＯＳＦＥＴがオンしているときに流れる電流の経路を示す図 本発明の実施の形態１に係る電力変換装置が不連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスとの関係を示すタイミングチャート 本発明の実施の形態１に係る電力変換装置が連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスとの関係を示すタイミングチャート 図１に示す電力変換装置の変形例を示す図 図１０に示す制御部の構成図 本発明の実施の形態２に係る電力変換装置の構成図 図１２に示す制御部の構成図 図１２に示される駆動パルス補正部が備える第１の駆動パルス補正部のハードウェア構成例を示す図 本発明の実施の形態２に係る電力変換装置が不連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスと、第１の駆動パルス補正部から出力される第２の駆動パルスの関係を示すタイミングチャート 実施の形態３に係るモータ駆動制御装置の構成図 実施の形態４に係る空気調和機の構成図

以下に、本発明の実施の形態に係る電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機を図面に基づき詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は本発明の実施の形態１に係る電力変換装置の構成図である。実施の形態１に係る電力変換装置１００−１は、単相交流電源である交流電源１と不図示の負荷との間に接続されるインターリーブ型の電力変換装置である。負荷としては、送風機、圧縮機又は空気調和機に内蔵される３相モータを例示できる。

電力変換装置１００−１は、単相交流電源である交流電源１から出力される交流電圧を整流する単相整流部である整流部２と、整流部２の出力電圧を昇圧する昇圧回路３０と、平滑コンデンサ５と、電源電圧検出部６と、母線電流検出部７と、母線電圧検出部８と、制御部９とを備える。

整流部２としては、４つのダイオードを組み合わせて構成される全波整流回路を例示できる。整流部２は、ダイオード以外にも、金属酸化膜半導体電界効果型トランジスタであるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を組み合わせて構成したものでもよい。

平滑コンデンサ５は、インバータパワーモジュール４から出力される電圧を平滑する。電源電圧検出部６は、交流電源１から出力される一方の相の電圧値である電源電圧Ｖｉｎ１と、交流電源１から出力される他方の相の電圧値である電源電圧Ｖｉｎ２とを検出し、検出した電源電圧Ｖｉｎ１及び電源電圧Ｖｉｎ２を制御部９に出力する。母線電流検出部７は、整流部２から不図示の負荷へ流れる母線電流、又は不図示の負荷から整流部２に流れる母線電流の値である母線電流Ｉｄｃを検出し、検出した母線電流Ｉｄｃを制御部９に出力する。母線電流Ｉｄｃは、母線電流の値に対応する電圧を表す。

母線電圧検出部８は、平滑コンデンサ５の両端に印加される電圧の値である母線電圧Ｖｏを検出し、検出した母線電圧Ｖｏを制御部９に出力する。具体的には、母線電圧検出部８は、分圧抵抗８１及び分圧抵抗８２で構成される直列回路を有する。当該直列回路の一端は正側直流母線Ｐに接続される。当該直列回路の他端は負側直流母線Ｎに接続される。分圧抵抗８１及び分圧抵抗８２は、平滑コンデンサ５の充電電圧を分圧し、制御部９で検出可能な電圧範囲に制限する。

以下では、昇圧回路３０の構成を具体的に説明する。昇圧回路３０は、一端が整流部２の正側出力端子に接続されたリアクタ３と、インバータパワーモジュール４とを備える。リアクタ３は、並列接続された３つの第１のリアクタ３０１、第２のリアクタ３０２及び第３のリアクタ３０３を備える。

第１のリアクタ３０１の一端は整流部２に接続され、第１のリアクタ３０１の他端はインバータパワーモジュール４の第１の入力端子４１ａに接続される。第２のリアクタ３０２の一端は整流部２に接続され、第２のリアクタ３０２の他端はインバータパワーモジュール４の第２の入力端子４１ｂに接続される。第３のリアクタ３０３の一端は整流部２に接続され、第３のリアクタ３０３の他端はインバータパワーモジュール４の第３の入力端子４１ｃに接続される。

インバータパワーモジュール４は、整流部２で整流された電圧を直流電圧に変換する。変換された直流電圧は不図示の負荷に向けて出力される。インバータパワーモジュール４は、第１の直列回路４０１、第２の直列回路４０２及び第３の直列回路４０３が並列接続されたブリッジ回路である。第１の直列回路４０１は、直列接続された第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂを備える。第２の直列回路４０２は、直列接続された第３のＭＯＳＦＥＴ４０２ａ及び第４のＭＯＳＦＥＴ４０２ｂを備える。第３の直列回路４０３は、直列接続された第５のＭＯＳＦＥＴ４０３ａ及び第６のＭＯＳＦＥＴ４０３ｂを備える。

第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂのそれぞれのドレインは、インバータパワーモジュール４の正側出力端子４２ａに接続される。正側出力端子４２ａは正側直流母線Ｐに接続される。

第１のＭＯＳＦＥＴ４０１ａのソースは、インバータパワーモジュール４の負側出力端子４２ｂ１に接続される。第３のＭＯＳＦＥＴ４０２ａのソースは、インバータパワーモジュール４の負側出力端子４２ｂ２に接続される。第５のＭＯＳＦＥＴ４０３ａのソースは、インバータパワーモジュール４の負側出力端子４２ｂ３に接続される。負側出力端子４２ｂ１、負側出力端子４２ｂ２及び負側出力端子４２ｂ３は、負側直流母線Ｎに接続される。

第２のＭＯＳＦＥＴ４０１ｂのソースは、第１のＭＯＳＦＥＴ４０１ａのドレインに接続される。第４のＭＯＳＦＥＴ４０２ｂのソースは、第３のＭＯＳＦＥＴ４０２ａのドレインに接続される。第６のＭＯＳＦＥＴ４０３ｂのソースは、第５のＭＯＳＦＥＴ４０３ａのドレインに接続される。

第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂの接続点は、インバータパワーモジュール４の第１の入力端子４１ａに接続される。第３のＭＯＳＦＥＴ４０２ａ及び第４のＭＯＳＦＥＴ４０２ｂの接続点は、インバータパワーモジュール４の第２の入力端子４１ｂに接続される。第５のＭＯＳＦＥＴ４０３ａ及び第６のＭＯＳＦＥＴ４０３ｂの接続点は、インバータパワーモジュール４の第３の入力端子４１ｃに接続される。

第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂは、上アームスイッチング素子群を構成する。第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂは、正側出力端子４２ａを介して正側直流母線Ｐに接続される。

第１のＭＯＳＦＥＴ４０１ａ、第３のＭＯＳＦＥＴ４０２ａ及び第５のＭＯＳＦＥＴ４０３ａは、下アームスイッチング素子群を構成する。第１のＭＯＳＦＥＴ４０１ａは、負側出力端子４２ｂ１を介して負側直流母線Ｎに接続される。第３のＭＯＳＦＥＴ４０２ａは、負側出力端子４２ｂ２を介して負側直流母線Ｎに接続される。第５のＭＯＳＦＥＴ４０３ａは、負側出力端子４２ｂ３を介して負側直流母線Ｎに接続される。

第１のＭＯＳＦＥＴ４０１ａにはダイオードＤ１が逆並列接続される。ダイオードＤ１は第１のＭＯＳＦＥＴ４０１ａに形成される寄生ダイオードである。第２のＭＯＳＦＥＴ４０１ｂにはダイオードＤ２が逆並列接続される。ダイオードＤ２は第２のＭＯＳＦＥＴ４０１ｂに形成される寄生ダイオードである。第３のＭＯＳＦＥＴ４０２ａにはダイオードＤ３が逆並列接続される。ダイオードＤ３は第３のＭＯＳＦＥＴ４０２ａに形成される寄生ダイオードである。第４のＭＯＳＦＥＴ４０２ｂにはダイオードＤ４が逆並列接続される。ダイオードＤ４は第４のＭＯＳＦＥＴ４０２ｂに形成される寄生ダイオードである。第５のＭＯＳＦＥＴ４０３ａにはダイオードＤ５が逆並列接続される。ダイオードＤ５は第５のＭＯＳＦＥＴ４０３ａに形成される寄生ダイオードである。第６のＭＯＳＦＥＴ４０３ｂにはダイオードＤ６が逆並列接続される。ダイオードＤ６は第６のＭＯＳＦＥＴ４０３ｂに形成される寄生ダイオードである。

インバータパワーモジュール４の正側出力端子４２ａは、平滑コンデンサ５の正側端子と母線電圧検出部８の一端とに接続される。インバータパワーモジュール４の負側出力端子４２ｂ１、負側出力端子４２ｂ２及び負側出力端子４２ｂ３は、整流部２の負側出力端子と、平滑コンデンサ５の負側端子と、母線電圧検出部８の他端とに接続される。

第１のリアクタ３０１、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂは、第１のチョッパ回路３１を構成する。第２のリアクタ３０２、第３のＭＯＳＦＥＴ４０２ａ及び第４のＭＯＳＦＥＴ４０２ｂは、第２のチョッパ回路３２を構成する。第３のリアクタ３０３、第５のＭＯＳＦＥＴ４０３ａ及び第６のＭＯＳＦＥＴ４０３ｂは、第３のチョッパ回路３３を構成する。

第１のリアクタ３０１は、第１の入力端子４１ａを介して、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂの接続点に接続される。第２のリアクタ３０２は、第２の入力端子４１ｂを介して、第３のＭＯＳＦＥＴ４０２ａ及び第４のＭＯＳＦＥＴ４０２ｂの接続点に接続される。第３のリアクタ３０３は、第３の入力端子４１ｃを介して、第５のＭＯＳＦＥＴ４０３ａ及び第６のＭＯＳＦＥＴ４０３ｂの接続点に接続される。

以下では、第１のＭＯＳＦＥＴ４０１ａ、第２のＭＯＳＦＥＴ４０１ｂ、第３のＭＯＳＦＥＴ４０２ａ、第４のＭＯＳＦＥＴ４０２ｂ、第５のＭＯＳＦＥＴ４０３ａ及び第６のＭＯＳＦＥＴ４０３ｂを、単に第１から第６のＭＯＳＦＥＴと称する場合がある。なお第１から第６のＭＯＳＦＥＴは、それぞれがディスクリートの半導体パッケージで構成されたものでもよいが、電力変換装置１００−１では、第１から第６のＭＯＳＦＥＴが１つのモジュールに実装され、３相モータを制御するための６ｉｎ１のインバータパワーモジュール４が用いられる。

制御部９は、マイクロプロセッサにより実現される。制御部９は、電源電圧検出部６で検出された電源電圧Ｖｉｎ１と、電源電圧検出部６で検出された電源電圧Ｖｉｎ２と、母線電流検出部７で検出された母線電流Ｉｄｃと、母線電圧検出部８で検出された母線電圧Ｖｏとに基づき、駆動パルスＸａ、駆動パルスＹａ及び駆動パルスＺａを生成すると共に、駆動パルスＸｂ、駆動パルスＹｂ及び駆動パルスＺｂを生成する。

駆動パルスＸａは、第１のＭＯＳＦＥＴ４０１ａをオンオフ動作させる駆動パルスである。駆動パルスＹａは、第３のＭＯＳＦＥＴ４０２ａをオンオフ動作させる駆動パルスである。駆動パルスＺａは、第５のＭＯＳＦＥＴ４０３ａをオンオフ動作させる駆動パルスである。駆動パルスＸｂは、第２のＭＯＳＦＥＴ４０１ｂをオンオフ動作させる駆動パルスである。駆動パルスＹｂは、第４のＭＯＳＦＥＴ４０２ｂをオンオフ動作させる駆動パルスである。駆動パルスＺｂは、第６のＭＯＳＦＥＴ４０３ｂをオンオフ動作させる駆動パルスである。以下では、駆動パルスＸａ、駆動パルスＹａ及び駆動パルスＺａを単に第１の駆動パルスと称し、駆動パルスＸｂ、駆動パルスＹｂ及び駆動パルスＺｂを単に第２の駆動パルスと称する場合がある。

図２は図１に示す制御部の構成図である。制御部９は、減算部５０、オンデューティ演算部５１、比較部５２、電源位相演算部５３、減算部５４、ＰＩ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｉｎｔｅｇｒａｌ）演算部５５、電流指令値演算部５６、減算部５７、ＰＩ演算部５８、第１の駆動パルス生成部５９及び第２の駆動パルス生成部６０を備える。

比較部５２は、電源電圧検出部６で検出された電源電圧Ｖｉｎ１及び電源電圧Ｖｉｎ２を比較し、交流電源１の電圧のゼロクロス点を検出し、ゼロクロス点を示すゼロクロス信号Ｖｚｃを出力する。電源位相演算部５３は、ゼロクロス信号Ｖｚｃに基づき、半周期毎の電源位相θを演算する。減算部５４は、母線電圧検出部８の出力信号である母線電圧Ｖｏと、予め設定される母線電圧指令値Ｖｏ＊との偏差を求める。ＰＩ演算部５５は、母線電圧Ｖｏ及び母線電圧指令値Ｖｏ＊の偏差を無くすように比例積分制御を行い、制御結果を電流指令値演算部５６に出力する。

電流指令値演算部５６は、電源位相演算部５３で演算された電源位相θとＰＩ演算部５５の比例積分制御結果とに基づき、母線電流指令値Ｉｄｃ＊を演算する。母線電流指令値Ｉｄｃ＊は、比例積分制御結果を振幅とし、電源位相θを位相とした半波整流の電流指令値である。

減算部５７は、母線電流指令値Ｉｄｃ＊及び母線電流Ｉｄｃの偏差を求める。ＰＩ演算部５８は、母線電流指令値Ｉｄｃ＊及び母線電流Ｉｄｃの偏差を比例積分制御し、第１の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ａを演算する。第１の駆動パルス生成部５９は、第１の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ａと、１２０度ずつずれた３つの三角波のそれぞれとを、三角波比較することで、第１の駆動パルスＸａ，Ｙａ，Ｚａを生成する。

減算部５０は、電源電圧検出部６で検出された電源電圧Ｖｉｎ１及び電源電圧Ｖｉｎ２の偏差である電源電圧Ｖｉｎを求める。電源電圧Ｖｉｎは、交流電源１の瞬時電圧の絶対値である。オンデューティ演算部５１は、減算部５０で求められた偏差と、母線電圧Ｖｏと、第１の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ａとに基づき、第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂを演算する。第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂの演算方法の詳細は後述する。第２の駆動パルス生成部６０は、第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂと、１２０度ずつずれた３つの三角波のそれぞれとを、三角波比較することで、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂを生成する。

次に第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂの演算について説明する。

図３は図１に示す第１のリアクタに流れる電流と、第１の駆動パルスと、第２の駆動パルスとの関係を示す第１のタイミングチャートである。図４は図１に示す第１のリアクタに流れる電流と、第１の駆動パルスと、第２の駆動パルスとの関係を示す第２のタイミングチャートである。図５は第２のＭＯＳＦＥＴのオン時間が長いときに流れる電流の経路を説明するための図である。図３及び図４のそれぞれには、上から順に、第１のリアクタ３０１に流れる電流と、第２の駆動パルスＸｂと、第１の駆動パルスＸａとが示される。

Ｉｐｅａｋは、第１のリアクタ３０１に流れる電流のピーク値を表す。期間Ａは、第１のリアクタ３０１に電流が流れ出した時点から、第１のリアクタ３０１に流れる電流がピーク値Ｉｐｅａｋに達するまでの時間に等しい。期間Ｂは、第１のリアクタ３０１に流れる電流がピーク値Ｉｐｅａｋに達した時点から第１のリアクタ３０１に流れる電流が０［Ａ］になるまでの時間に等しい。Ｔｄは、第１のＭＯＳＦＥＴ４０１ａと第２のＭＯＳＦＥＴ４０１ｂとが短絡しないように設けられるデッドタイムを表す。Ｔｘａは、第１の駆動パルスのオン時間を表す。Ｔｘｂは、第２の駆動パルスのオン時間にデッドタイムＴｄを加えた時間に等しい。

図３及び図４の相違点は、図４に示すオン時間Ｔｘｂは、図３に示すオン時間Ｔｘｂよりも長く、かつ、期間Ｂよりも長いことである。

期間Ａでは、第１の駆動パルスＸａにより、オン時間Ｔｘａの間、第１のＭＯＳＦＥＴ４０１ａがオンする。これにより、第１のリアクタ３０１及び第１のＭＯＳＦＥＴ４０１ａには、ｄｉ／ｄｔ（Ａ）の傾きで電流が流れる。

期間Ｂでは、第２の駆動パルスＸｂにより、オン時間Ｔｘｂの間、第２のＭＯＳＦＥＴ４０１ｂがオンする。これにより、第１のリアクタ３０１及び第２のＭＯＳＦＥＴ４０１ｂには、ｄｉ／ｄｔ（Ｂ）の傾きで電流が流れる。このとき、第２のＭＯＳＦＥＴ４０１ｂはオフしていても、第１のリアクタ３０１及び第２のＭＯＳＦＥＴ４０１ｂに電流は流れるが、第２のＭＯＳＦＥＴ４０１ｂには逆電流が流れている。第２のＭＯＳＦＥＴ４０１ｂに逆電流が流れているときは、第２のＭＯＳＦＥＴ４０１ｂをオンした方が、第２のＭＯＳＦＥＴ４０１ｂでの導通損失を低減することができる。

ここで、第２のＭＯＳＦＥＴ４０１ｂのオン時間Ｔｘｂの時間が長すぎると、図４に示すように、第１のリアクタ３０１に流れる電流が０［Ａ］の状態で、他の相のＭＯＳＦＥＴ、例えば第３のＭＯＳＦＥＴ４０２ａがオンしたとき、第１のリアクタ３０１には、マイナス方向の電流、すなわち逆方向の電流が流れる。図５を参照して具体的に説明する。第１のリアクタ３０１に流れる電流が０［Ａ］の状態で、第３のＭＯＳＦＥＴ４０２ａがオンしたとき、平滑コンデンサ５の放電により、平滑コンデンサ５の正側端子、第２のＭＯＳＦＥＴ４０１ｂ、第１のリアクタ３０１、第２のリアクタ３０２、第３のＭＯＳＦＥＴ４０２ａ、平滑コンデンサ５の負側端子の経路で、点線で示す電流ｉが流れる。このとき、ＭＯＳＦＥＴ及びリアクタに電流が流れることによる導通損失が増加し、また交流電源１から出力される電流を正弦波状に制御することができないという問題が発生する。

従って、第２の駆動パルスＸｂは、リアクタに流れる電流が０［Ａ］に至る手前で、ＨｉｇｈからＬｏｗに変化させる必要がある。すなわち、第１のリアクタ３０１、第２のリアクタ３０２及び第３のリアクタ３０３のそれぞれに流れる電流が０［Ａ］に至る手前で、第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂをオフにする必要がある。そこで電力変換装置１００−１では、下記に示すように第２の駆動パルスＸｂが生成される。

図６は第１のＭＯＳＦＥＴがオンしており、かつ、第２のＭＯＳＦＥＴがオフしているときに流れる電流の経路を示す図である。図７は第１のＭＯＳＦＥＴがオフしており、かつ、第２のＭＯＳＦＥＴがオンしているときに流れる電流の経路を示す図である。図６及び図７には、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂを中心にした電力変換装置１００−１の等価回路が示される。

図６には、第１のＭＯＳＦＥＴ４０１ａがオンしており、かつ、第２のＭＯＳＦＥＴ４０１ｂがオフしているとき、すなわち図３及び図４に示す期間Ａのときに流れる電流の経路が示される。図７には、第１のＭＯＳＦＥＴ４０１ａがオフしており、かつ、第２のＭＯＳＦＥＴ４０１ｂがオンしているとき、すなわち図３及び図４に示す期間Ｂのときに流れる電流の経路が示される。

図６及び図７に示されるｉは、点線で示す経路に流れる電流を表す。図６に示されるｄｉ／ｄｔ（Ａ）は、図６において点線で示す経路に流れる電流ｉの傾きを表す。図７に示されるｄｉ／ｄｔ（Ｂ）は、図７において点線で示す経路に流れる電流ｉの傾きを表す。図６及び図７に示されるＶｆは、整流部２を構成するダイオードの順方向降下電圧を表す。図６及び図７に示されるＬは、第１のリアクタ３０１のインダクタンスを表す。図６及び図７に示されるＲは、第１のリアクタ３０１の抵抗を表す。図６及び図７に示されるＲｏｎは、各ＭＯＳＦＥＴのオン抵抗を表す。図６及び図７に示されるＶｉｎは、交流電源１の瞬時電圧の絶対値を表す。図７に示されるＶｏｕｔは、平滑コンデンサ５の両端電圧、すなわち母線電圧検出部８で検出された母線電圧を表す。

図６に示す等価回路に電流ｉが流れた場合、図３に示される電流のピーク値Ｉｐｅａｋは、オン時間Ｔｘａを用いて（１）式で演算される。

図６の等価回路より、電源電圧Ｖｉｎは（２）式で演算される。（２）式において、Ｖｆは整流部２を構成するダイオードの順方向降下電圧を表し、Ｌは第１のリアクタ３０１のインダクタンスを表し、Ｒは第１のリアクタ３０１の抵抗を表し、ｉは各リアクタに流れる電流を表し、Ｒｏｎは各ＭＯＳＦＥＴのオン抵抗を表す。なお、電流ｉは母線電流検出部７で検出された母線電流Ｉｄｃを３分の１の値に変換することにより求められる。

（２）式を変形することにより、電流の傾きｄｉ／ｄｔ（Ａ）は、（３）式で演算される。

図６に示す等価回路に流れる電流ｉのピーク値Ｉｐｅａｋは、上記（１）式に上記（３）式を代入することにより、（４）式で演算される。

一方、図７に示す等価回路に電流ｉが流れた場合、図３に示される電流のピーク値Ｉｐｅａｋは、オン時間Ｔｘｂを用いて（５）式で演算される。

図７の等価回路より、両端電圧Ｖｏｕｔと電源電圧Ｖｉｎとの差分の電圧は（６）式で演算される。（６）式において、Ｖｆ、Ｌ、Ｒ、ｉ及びＲｏｎは（２）式のＶｆ、Ｌ、Ｒ、ｉ及びＲｏｎと同様である。

（６）式を変形することにより、電流の傾きｄｉ／ｄｔ（Ｂ）は、（７）式で演算される。

図７に示す等価回路に流れる電流ｉのピーク値Ｉｐｅａｋは、上記（５）式に上記（７）式を代入することにより、（８）式で演算される。

上記（４）式及び上記（８）式より、オン時間Ｔｘａ及びオン時間Ｔｘｂの関係は、（９）式で演算される。但し、両端電圧Ｖｏｕｔ及び電源電圧Ｖｉｎは、Ｖｏｕｔ＞Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉの関係を有する。

すなわち、第２のＭＯＳＦＥＴ４０１ｂのオン時間が、第１のＭＯＳＦＥＴ４０１ａのオン時間×｛（Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）／（Ｖｏｕｔ−Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）｝以下になるようにすれば、第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂに逆電流が流れている間、第２のＭＯＳＦＥＴ４０１ｂがオンするように、動作させることができる。

但し、両端電圧Ｖｏｕｔ及び電源電圧Ｖｉｎが、Ｖｏｕｔ≦Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉの関係を有する場合、第２の駆動パルスＸｂが推定できないため、上記（９）式による同期整流は行われない。すなわち、第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂに逆電流が流れているときには、第２のＭＯＳＦＥＴ４０１ｂ、第４のＭＯＳＦＥＴ４０２ｂ及び第６のＭＯＳＦＥＴ４０３ｂがオンにされる制御が行われない。

なお、実施の形態１に係る電力変換装置１００−１は、演算が複雑になることを避けるため、影響の小さい部分を省略した（１０）式により、第２のＭＯＳＦＥＴ４０１ｂのオン時間Ｔｘｂを演算してもよい。但し、両端電圧Ｖｏｕｔ及び電源電圧Ｖｉｎは、Ｖｏｕｔ＞Ｖｉｎの関係を有する。

また、Ｖｏｕｔ≦Ｖｉｎとなる領域において、電力変換装置１００−１は、交流電源１から出力される電流を正弦波状に制御できず、平滑コンデンサ５の両端電圧を特定の値に制御できない。そのためＶｏｕｔ≦Ｖｉｎとなる領域において、電力変換装置１００−１は、上記（１０）式による同期整流を行わない。

また実施の形態１に係る電力変換装置１００−１は、上記（１０）式を用いて、第１のＭＯＳＦＥＴ４０１ａの駆動パルスＸａのオン時間Ｔｘａを演算しているが、オン時間Ｔｘａは、上記（９）式及び上記（１０）式の何れで演算されるものでもよい。

図８は本発明の実施の形態１に係る電力変換装置が不連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスとの関係を示すタイミングチャートである。

図８には上から順に、第１のリアクタ３０１に流れる電流と、第１のＭＯＳＦＥＴ４０１ａの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴ４０１ａに流れる電流と、第２のＭＯＳＦＥＴ４０１ｂに流れる電流と、第２のＭＯＳＦＥＴ４０１ｂの駆動パルスＸｂと、第１のＭＯＳＦＥＴ４０１ａの駆動パルスＸａとが示される。Ｔｓｗは、第１及び第２のＭＯＳＦＥＴ４０１ａ，４０１ｂを駆動する駆動パルスのスイッチング周期を表す。Ｔｘｂ，Ｔｘａ，Ｔｄは、それぞれ前述した駆動パルスＸｂのオン時間、駆動パルスＸａのオン時間及びデッドタイムである。

第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂの双方が同時にオンすると、アーム短絡、すなわち平滑コンデンサ５からパルス電流が流れる現象が発生してしまう。電力変換装置１００−１は、デッドタイムＴｄを設けることにより、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂが同時にオンしない区間を設けている。そのため、デッドタイムＴｄの期間中では、第２のＭＯＳＦＥＴ４０１ｂの寄生ダイオードのみに電流が流れる。

なお、不連続モードにおいては、駆動パルスＸｂがオフされた後、駆動パルスＸａがオンされるまでの間に、デッドタイムよりも長い一定時間が設けられ、第１のリアクタ３０１に流れる電流が０［Ａ］になる期間が発生している。

図９は本発明の実施の形態１に係る電力変換装置が連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスとの関係を示すタイミングチャートである。

図９には、図８と同様に上から順に、第１のリアクタ３０１に流れる電流と、第１のＭＯＳＦＥＴ４０１ａの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴ４０１ａに流れる電流と、第２のＭＯＳＦＥＴ４０１ｂに流れる電流と、第２のＭＯＳＦＥＴ４０１ｂの駆動パルスＸｂと、第１のＭＯＳＦＥＴ４０１ａの駆動パルスＸａとが示される。

連続モードでは、不連続モードと同様に、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂの双方が同時にオンすると、アーム短絡、すなわち平滑コンデンサ５からパルス電流が流れる現象が発生してしまう。電力変換装置１００−１は、デッドタイムＴｄを設けて、第１のＭＯＳＦＥＴ４０１ａ及び第２のＭＯＳＦＥＴ４０１ｂの双方が同時にオンしない区間を設けている。そのため、デッドタイムＴｄの期間では、第１のＭＯＳＦＥＴ４０１ａの寄生ダイオードのみに電流が流れる。

なお、連続モードにおいては、駆動パルスＸｂがオフされた時点から駆動パルスＸａがオンされるまでの間に、デッドタイムＴｄ以外の時間は設けられず、駆動パルスＸｂのオンオフと駆動パルスＸａのオンオフとが連続して実施されるため、第１のリアクタ３０１に流れる電流が０［Ａ］になる期間は発生しない。

但し、連続モードの領域では、第１のリアクタ３０１に流れる電流が０［Ａ］になる期間は発生しないため、（９）式又は（１０）式を用いて演算された駆動パルスＸｂは、次の第１の駆動パルスがオンするタイミング以降でも、オンされ続ける。このため、電力変換装置１００−１は、第２の駆動パルスと、第２の駆動パルスの次の第１の駆動パルスとの間に設定されたデッドタイムＴｄ、すなわち、次の第１の駆動パルスがオンするタイミングの前に設定されたデッドタイムＴｄの手前で、第２の駆動パルスを強制的にオフさせる。換言すると、電力変換装置１００−１は、次の第１の駆動パルスがオンするタイミングの前に設定されたデッドタイムＴｄの手前で、第２の駆動パルスのオンデューティの演算を制限する。これにより、不連続モードから連続モードへの移行又は、連続モードから不連続モードへの移行が円滑に行われる。

より具体的には、第１及び第２のＭＯＳＦＥＴ４０１ａ，４０１ｂを駆動する駆動パルスのスイッチング周期をＴｓｗ、第１及び第２のＭＯＳＦＥＴ４０１ａ，４０１ｂが短絡しないように設けられるデッドタイムをＴｄとしたとき、制御部９は、Ｔｘａ＋Ｔｘｂ＋Ｔｄ×２で求められる値が、Ｔｓｗ以上となった場合、第２の駆動パルスのオン時間Ｔｘｂを（１１）式で演算する。

すなわち図２に示すオンデューティ演算部５１は、不連続モードでは、第２の駆動パルス幅、すなわち第２のＭＯＳＦＥＴ４０１ｂのオン時間Ｔｘｂを、上記（９）式又は上記（１０）式で演算し、連続モードでは、第２のＭＯＳＦＥＴ４０１ｂのオン時間Ｔｘｂを、上記（１１）式で演算する。

なお、第１の駆動パルスＸａ，Ｙａ，Ｚａの演算方法については、第１のリアクタ３０１、第２のリアクタ３０２及び第３のリアクタ３０３を含む各チョッパ回路に流れる電流のリップルが１２０度ずつずれており、母線電圧が予め設定された電圧に制御され、交流電源１から出力される電流が正弦波状に制御されていれば、上記の例に限定されるものではない。このことを図１０を用いて具体的に説明する。

図１０は図１に示す電力変換装置の変形例を示す図である。図１に示す電力変換装置１００−１と図１０に示す電力変換装置１００−１Ａとの相違点は以下の通りである。
（１）電力変換装置１００−１Ａは、母線電流検出部７を備えず、制御部９の代わりに制御部９Ａを備える。
（２）制御部９Ａには母線電流Ｉｄｃが入力されず、制御部９Ａは、電源電圧検出部６で検出された電源電圧Ｖｉｎ１と、電源電圧検出部６で検出された電源電圧Ｖｉｎ２と、母線電圧検出部８で検出された母線電圧Ｖｏとに基づき、第１及び第２の駆動パルスを生成する。

図１１は図１０に示す制御部の構成図である。図２に示す制御部９と図１１に示す制御部９Ａとの相違点は、制御部９Ａは、減算部５７を備えず、ＰＩ演算部５８、第１の駆動パルス生成部５９の代わりに、ＰＩ演算部５８Ａ及び第１の駆動パルス生成部５９Ａを備えることである。なお、図１１では、図２に示される減算部５０、オンデューティ演算部５１及び第２の駆動パルス生成部６０の図示が省略されているが、制御部９Ａは、減算部５０、オンデューティ演算部５１及び第２の駆動パルス生成部６０を備える。

ＰＩ演算部５８Ａは、母線電流指令値Ｉｄｃ＊を比例積分制御し、第１の駆動パルスのオンデューティを演算する。第１の駆動パルス生成部５９Ａは、第１の駆動パルスのオンデューティと、１２０度ずつずれた３つの三角波のそれぞれとを、三角波比較することで、第１の駆動パルスＸａ，Ｙａ，Ｚａを生成する。

なお、実施の形態１に係る電力変換装置１００−１，１００−１Ａの昇圧回路３０は、３つのチョッパ回路で構成されているが、チョッパ回路の並列接続数は、３つに限定されず、２つでもよいし、４つ以上でもよい。

また実施の形態１に係る電力変換装置１００−１，１００−１Ａは、電源電圧検出部６で検出された電源電圧Ｖｉｎ１及び電源電圧Ｖｉｎ２に基づき、制御部９，９Ａが、交流電源１の瞬時電圧を演算すると共に、交流電源１の電圧のゼロクロス点を示すゼロクロス信号を生成するが、制御部９，９Ａの代わりに、電源電圧検出部６が、交流電源１の瞬時電圧を演算すると共にゼロクロス信号を生成し、制御部９，９Ａへ出力する構成としても良い。この場合、電力変換装置１００−１，１００−１Ａでは、電源電圧検出部６の代わりに、位相検出部である電圧ゼロクロス検出器が利用される。当該電圧ゼロクロス検出器は、交流電源１の電圧のゼロクロス点を検出し、検出したゼロクロス点を示すゼロクロス信号を制御部９，９Ａに出力する。

また実施の形態１に係る電力変換装置１００−１，１００−１Ａでは、単相交流電源である交流電源１が用いられ、単相整流部である整流部２が用いられているが、交流電源１は三相交流電源でもよく、整流部２は三相整流部でもよい。

以上に説明したように、実施の形態１に係る電力変換装置１００−１，１００−１Ａは、直列接続されたＭＯＳＦＥＴの組みが複数個並列に接続された昇圧回路３０を、同期整流動作及びインターリーブ動作させて、不連続モード時に、他相の下アームスイッチング素子がオンしたときにリアクタに逆電流が流れないようにできるため、同期整流制御及びインターリーブ制御を組み合わせても制御が可能であり損失を低減でき、高効率化を図れる。

実施の形態２．
図１２は本発明の実施の形態２に係る電力変換装置の構成図である。実施の形態１に係る電力変換装置１００−１と実施の形態２に係る電力変換装置１００−２との相違点は以下の通りである。
（１）電力変換装置１００−２は、母線電流検出部７の代わりに、第１のリアクタ電流検出部７０１、第２のリアクタ電流検出部７０２及び第３のリアクタ電流検出部７０３を備える。
（２）電力変換装置１００−２は、制御部９の代わりに制御部９Ｂを備えると共に、駆動パルス補正部１５を備える。

第１のリアクタ電流検出部７０１は、整流部２及び第１のリアクタ３０１に流れる電流を検出する。第１のリアクタ電流検出部７０１で検出された電流は、リアクタ電流ＬＩ１として制御部９Ｂ及び駆動パルス補正部１５に出力される。リアクタ電流ＬＩ１は、整流部２及び第１のリアクタ３０１に流れる電流の値に対応する電圧を表す。

第２のリアクタ電流検出部７０２は、整流部２及び第２のリアクタ３０２に流れる電流を検出する。第２のリアクタ電流検出部７０２で検出された電流は、リアクタ電流ＬＩ２として制御部９Ｂ及び駆動パルス補正部１５に出力される。リアクタ電流ＬＩ２は、整流部２及び第２のリアクタ３０２に流れる電流の値に対応する電圧を表す。

第３のリアクタ電流検出部７０３は、整流部２及び第３のリアクタ３０３に流れる電流を検出する。第３のリアクタ電流検出部７０３で検出された電流は、リアクタ電流ＬＩ３として制御部９Ｂ及び駆動パルス補正部１５に出力される。リアクタ電流ＬＩ３は、整流部２及び第３のリアクタ３０３に流れる電流の値に対応する電圧を表す。

駆動パルス補正部１５は、第１の駆動パルス補正部１５ａ、第２の駆動パルス補正部１５ｂ及び第３の駆動パルス補正部１５ｃを備える。第１の駆動パルス補正部１５ａはリアクタ電流ＬＩ１に基づき、制御部９Ｂで生成された第２の駆動パルスＸｂを補正し、補正後の第２の駆動パルスＸｂ’を出力する。補正後の第２の駆動パルスＸｂ’は、第２のＭＯＳＦＥＴ４０１ｂに入力される。第２の駆動パルス補正部１５ｂはリアクタ電流ＬＩ２に基づき、制御部９Ｂで生成された第２の駆動パルスＹｂを補正し、補正後の第２の駆動パルスＹｂ’を出力する。補正後の第２の駆動パルスＹｂ’は、第４のＭＯＳＦＥＴ４０２ｂに入力される。第３の駆動パルス補正部１５ｃはリアクタ電流ＬＩ３に基づき、制御部９Ｂで生成された第２の駆動パルスＺｂを補正し、補正後の第２の駆動パルスＺｂ’を出力する。補正後の第２の駆動パルスＺｂ’は、第６のＭＯＳＦＥＴ４０３ｂに入力される。以下ではリアクタ電流ＬＩ１、リアクタ電流ＬＩ２及びリアクタ電流ＬＩ３を単にリアクタ電流と称する場合がある。

図１３は図１２に示す制御部の構成図である。図２に示す制御部９と図１３に示す制御部９Ｂとの相違点は以下の通りである。
（１）制御部９Ｂは、減算部５０及びオンデューティ演算部５１を備えず、オンデューティ演算部５１及び第２の駆動パルス生成部６０の代わりに、オンデューティ演算部５１Ａ及び第２の駆動パルス生成部６０Ａを備える。

制御部９Ｂでは、母線電流Ｉｄｃの代わりに、リアクタ電流ＬＩ１、リアクタ電流ＬＩ２及びリアクタ電流ＬＩ３が用いられている。制御部９Ｂが備える加算器７０によりリアクタ電流ＬＩ１、リアクタ電流ＬＩ２及びリアクタ電流ＬＩ３が加算され、母線電流Ｉｄｃが求められる。オンデューティ演算部５１Ａは、第１の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ａに基づき、第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂを演算する。第２の駆動パルス生成部６０Ａは、第２の駆動パルスのオンデューティＯｎ−ｄｕｔｙ―ｂと、１２０度ずつずれた３つの三角波のそれぞれとを、三角波比較することで、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂを生成する。第２の駆動パルスＸｂ，Ｙｂ，Ｚｂは、デッドタイムが付加された第１の駆動パルスと相補関係にある信号である。すなわち、第１の駆動パルスがオンのとき第２の駆動パルスがオフし、第１の駆動パルスがオフのとき第２の駆動パルスがオンする。

次に図１２に示す駆動パルス補正部１５の動作について説明する。駆動パルス補正部１５は、リアクタ電流と第２の駆動パルスＸｂ，Ｙｂ，Ｚｂとを入力として、補正された第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’を出力する。駆動パルス補正部１５は、リアクタ電流が０［Ａ］よりも大きい場合、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂを補正することなく、第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’として出力する。すなわち、リアクタ電流が０［Ａ］よりも大きい場合、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂの電圧レベルがＨｉｇｈであるときには、Ｈｉｇｈレベルの第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’が出力され、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂの電圧レベルがＬｏｗであるときには、Ｌｏｗレベルの第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’が出力される。一方、リアクタ電流が０［Ａ］以下の場合、駆動パルス補正部１５は、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂの電圧レベルに関わらず、Ｌｏｗレベルの第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’を出力する。

実施の形態２では、リアクタ電流が０［Ａ］より大きい場合のみ、同期整流させることができる。しかしながら、駆動パルス補正部１５の動作の遅れ、又はＭＯＳＦＥＴの動作の遅れが発生したことにより、リアクタ電流が０［Ａ］以下であるにも関わらず、第２の駆動パルスＸｂ，Ｙｂ，ＺｂがＨｉｇｈになる虞がある場合には、駆動パルス補正部１５は、例えば、リアクタ電流が予め設定された正の値である設定値Ｍ［Ａ］よりも大きいときには、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂを補正することなく第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’として出力し、リアクタ電流が予め設定された正の値である設定値Ｍ［Ａ］以下のときには、第２の駆動パルスＸｂ，Ｙｂ，Ｚｂの電圧レベルに関わらず、Ｌｏｗレベルの第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’を出力するように構成してもよい。

なお、駆動パルス補正部１５は、汎用のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を組み合わせて構成しても、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）又はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成しても良いし、制御部９内の制御機能を実現するソフトウェアで構成しても良い。汎用のＩＣを組み合わせて構成するか、ＡＳＩＣ又はＦＰＧＡで構成した方が、制御部９のソフトウェアで構成するよりも応答が早く、第１のＭＯＳＦＥＴ４０１ａを同期整流可能な範囲が広がり、損失を改善できる。

図１４は図１２に示される駆動パルス補正部が備える第１の駆動パルス補正部のハードウェア構成例を示す図である。図１４には、第１の駆動パルス補正部の構成例が示される。なお図１２に示される第２の駆動パルス補正部１５ｂ及び第３の駆動パルス補正部１５ｃは、図１４に示される第１の駆動パルス補正部１５ａと同様に構成されているものとする。

第１の駆動パルス補正部１５ａは、プルダウン抵抗１６、基準電圧生成部１７、コンパレータ１８、ＡＮＤ回路１９及びプルアップ抵抗２０を備える。基準電圧生成部１７は、予め設定された０［Ａ］以上のリアクタ電流値、例えば１［Ａ］相当の電圧を生成するように構成される。コンパレータ１８は、第１のリアクタ電流検出部７０１で検出されたリアクタ電流ＬＩ１と基準電圧生成部１７の出力電圧とを比較する。

コンパレータ１８の出力電圧のレベルは、リアクタ電流ＬＩ１相当の電圧が、基準電圧生成部１７の出力電圧以上の場合にはＨｉｇｈであり、リアクタ電流ＬＩ１相当の電圧が、基準電圧生成部１７の出力電圧未満の場合にはＬｏｗである。コンパレータ１８の出力電圧のレベルはプルアップ抵抗２０に維持され、ＡＮＤ回路１９の一方の入力端子には、制御部９から出力された第２の駆動パルスＸｂが入力される。ＡＮＤ回路１９の他方の入力端子には、コンパレータ１８の出力電圧が入力される。

ＡＮＤ回路１９は、第２の駆動パルスＸｂの電圧レベルがＨｉｇｈであり、かつ、コンパレータ１８の出力電圧のレベルがＨｉｇｈである場合、第２の駆動パルスＸｂと同じレベルの第２の駆動パルスＸｂ’を出力する。ＡＮＤ回路１９は、第２の駆動パルスＸｂの電圧レベルがＨｉｇｈであり、かつ、コンパレータ１８の出力電圧のレベルがＬｏｗである場合、Ｌｏｗレベルの第２の駆動パルスＸｂ’を出力する。すなわち、第１の駆動パルス補正部１５ａでは、リアクタ電流ＬＩ１が予め設定された０［Ａ］以上の場合、第２の駆動パルスＸｂと同じレベルの第２の駆動パルスＸｂ’が得られ、リアクタ電流ＬＩ１が予め設定された０［Ａ］以下の場合、Ｌｏｗレベルの第２の駆動パルスＸｂ’が得られる。

図１５は本発明の実施の形態２に係る電力変換装置が不連続モードで動作する際の、第１のリアクタに流れる電流と、第１のＭＯＳＦＥＴの寄生ダイオードに流れる電流と、第１のＭＯＳＦＥＴに流れる電流と、第２のＭＯＳＦＥＴに流れる電流と、第２の駆動パルスと、第１の駆動パルスと、第１の駆動パルス補正部から出力される第２の駆動パルスの関係を示すタイミングチャートである。

図８に示されるタイミングチャートと図１５に示されるタイミングチャートとの相違点は以下の通りである。
（１）図１５には、図８に示される４つの電流の波形と、第２のＭＯＳＦＥＴ４０１ｂの駆動パルスＸｂと、第１のＭＯＳＦＥＴ４０１ａの駆動パルスＸａとに加えて、第１の駆動パルス補正部１５ａで補正された第２の駆動パルスＸｂ’が追加されている。
（２）図１５には、図８に示される第２の駆動パルスＸｂのオン時間Ｔｘｂの代わりに、第２の駆動パルスＸｂ’のオン時間Ｔｘｂが示される。
（３）図１５に示される第２の駆動パルスＸｂのオン時間は、駆動パルス補正部１５の動作の遅れ、又はＭＯＳＦＥＴの動作の遅れに伴い、図８に示される第２の駆動パルスＸｂのオン時間Ｔｘｂよりも長い。

実施の形態２に係る電力変換装置１００−２では、実施の形態１に係る電力変換装置１００−１，１００−１Ａと同様の効果を奏すると共に、駆動パルス補正部１５の動作の遅れ、又はＭＯＳＦＥＴの動作の遅れが発生した場合でも、Ｌｏｗレベルの第２の駆動パルスＸｂ’，Ｙｂ’，Ｚｂ’がＭＯＳＦＥＴに入力される。そのため、駆動パルス補正部１５の動作の遅れ、又はＭＯＳＦＥＴの動作の遅れに伴ってリアクタへ流れる逆電流が抑制される。従って、実施の形態２に係る電力変換装置１００−２では、実施の形態１と同様に同期整流制御及びインターリーブ制御を組み合わせても制御が可能であり損失を低減できると共に、より一層の高効率化を図れる。

なお実施の形態１に係る電力変換装置１００−１，１００−１Ａは、実施の形態２に係る電力変換装置１００−２に比べて電流検出部の数を減らすことができるため、電力変換装置１００−１，１００−１Ａの製造コストを低減できるという効果を奏する。

実施の形態３．
図１６は実施の形態３に係るモータ駆動制御装置の構成図である。実施の形態３に係るモータ駆動制御装置５００は、図１に示される電力変換装置１００−１と、電力変換装置１００−１の出力である直流電圧を交流電圧に変換するインバータ８００とを備える。インバータ８００から出力される交流電圧は、交流駆動されるモータ９００に印加される。実施の形態３に係るモータ駆動制御装置５００には、図１に示す電力変換装置１００−１の代わりに、図１０に示す電力変換装置１００−１Ａ又は図１２に示す電力変換装置１００−２を用いてもよい。実施の形態３に係るモータ駆動制御装置５００によれば、モータ駆動制御装置５００においても実施の形態１又は実施の形態２と同様の効果が得られる。

実施の形態４．
図１７は実施の形態４に係る空気調和機の構成図である。図１７に示される空気調和機６００は、室内機６１０と、室内機６１０に接続された室外機６２０とを備える。室外機６２０は、実施の形態３に係るモータ駆動制御装置５００と、モータ駆動制御装置５００により駆動されるモータを有する送風機６２１と、モータ駆動制御装置５００により駆動されるモータを有する圧縮機６２２とを備える。モータ駆動制御装置５００は、送風機６２１が有するモータ及び圧縮機６２２が有するモータの少なくとも一方の駆動制御を行う。実施の形態４によれば、空気調和機６００においても実施の形態１又は実施の形態２と同様の効果が得られる。

なおモータ駆動制御装置５００は、給湯器又は温水発生器に搭載される冷媒圧縮機を駆動する装置として用いてもよいし、室内機６１０に設けられた不図示の送風機を駆動する装置として用いてもよいし、扇風機を代表とする送風機に搭載して送風機のファンモータを駆動する装置として用いてもよいし、真空ポンプ又はエアーコンプレッサーに搭載してロータリー圧縮機を回転させるモータを駆動する装置として用いてもよい。

また実施の形態１，２では、インバータパワーモジュール４を構成する複数のスイッチング素子にＭＯＳＦＥＴが用いられているが、インバータパワーモジュール４を構成する複数のスイッチング素子の少なくとも１つは、シリコン系材料により形成されたＭＯＳＦＥＴに限定されず、寄生ダイオードが逆並列接続された炭化珪素、窒化ガリウム系材料、又はダイヤモンドといった、ワイドバンドギャップ半導体により形成されたＭＯＳＦＥＴを用いてもよい。ワイドバンドギャップ半導体により形成されたＭＯＳＦＥＴを用いた場合、より一層低損失のため効率が向上し、また耐電圧性が高いため許容電流密度も高まり、電力変換装置を小型化できる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２ 整流部、３ リアクタ、４ インバータパワーモジュール、５ 平滑コンデンサ、６ 電源電圧検出部、７ 母線電流検出部、８ 母線電圧検出部、９，９Ａ，９Ｂ 制御部、１５ 駆動パルス補正部、１５ａ 第１の駆動パルス補正部、１５ｂ 第２の駆動パルス補正部、１５ｃ 第３の駆動パルス補正部、１６ プルダウン抵抗、１７ 基準電圧生成部、１８ コンパレータ、１９ ＡＮＤ回路、２０ プルアップ抵抗、３０ 昇圧回路、３１ 第１のチョッパ回路、３２ 第２のチョッパ回路、３３ 第３のチョッパ回路、４１ａ 第１の入力端子、４１ｂ 第２の入力端子、４１ｃ 第３の入力端子、４２ａ 正側出力端子、４２ｂ１，４２ｂ２，４２ｂ３ 負側出力端子、５０，５４，５７ 減算部、５１，５１Ａ オンデューティ演算部、５２ 比較部、５３ 電源位相演算部、５５，５８，５８Ａ、５６ 電流指令値演算部、５９，５９Ａ 第１の駆動パルス生成部、６０，６０Ａ 第２の駆動パルス生成部、７０ 加算器、８１，８２ 分圧抵抗、１００−１，１００−１Ａ，１００−２ 電力変換装置、３０１ 第１のリアクタ、３０２ 第２のリアクタ、３０３ 第３のリアクタ、４０１ 第１の直列回路、４０１ａ 第１のＭＯＳＦＥＴ、４０１ｂ 第２のＭＯＳＦＥＴ、４０２ 第２の直列回路、４０２ａ 第３のＭＯＳＦＥＴ、４０２ｂ 第４のＭＯＳＦＥＴ、４０３ 第３の直列回路、４０３ａ 第５のＭＯＳＦＥＴ、４０３ｂ 第６のＭＯＳＦＥＴ、５００ モータ駆動制御装置、６００ 空気調和機、６１０ 室内機、６２０ 室外機、６２１ 送風機、６２２ 圧縮機、７０１ 第１のリアクタ電流検出部、７０２ 第２のリアクタ電流検出部、７０３ 第３のリアクタ電流検出部、８００ インバータ、９００ モータ。

Claims (10)

1. 交流電源から出力される交流電圧を整流する整流部と、
   前記整流部に接続されたリアクタと直列に接続された上アームスイッチング素子及び下アームスイッチング素子とを有するチョッパ回路を、複数並列に接続して構成され、前記整流部の出力電圧を昇圧する昇圧回路と、
   前記昇圧回路を同期整流させる制御部と、
   前記昇圧回路の出力電圧を平滑する平滑コンデンサと、
   前記平滑コンデンサで平滑された母線電圧を検出する母線電圧検出部と、
   前記交流電源の電圧を検出する電源電圧検出部と、
   を備えたインターリーブ型の電力変換装置であって、
   前記制御部は、不連続モード時に、前記上アームスイッチング素子に逆電流が流れるとき、前記上アームスイッチング素子をオンにさせる駆動パルスを生成し、
   前記制御部は、前記母線電圧検出部で検出された母線電圧と、前記電源電圧検出部で検出された電源電圧とに基づき、前記交流電源から出力される電流が正弦波状に制御され、かつ、前記母線電圧が特定の値となるように前記下アームスイッチング素子を駆動する第１の駆動パルスを算出すると共に、前記母線電圧検出部で検出された母線電圧と、前記電源電圧検出部で検出された電源電圧と、前記第１の駆動パルスとに基づき、前記上アームスイッチング素子を駆動する第２の駆動パルスを算出し、
   前記第１の駆動パルスのオン時間をＴｘａとし、
   前記第２の駆動パルスのオン時間をＴｘｂとし、
   前記交流電源の瞬時電圧の絶対値をＶｉｎとし、
   前記整流部を構成するダイオードの順方向降下電圧をＶｆとし、
   前記リアクタの抵抗をＲとし、
   前記上アームスイッチング素子及び下アームスイッチング素子のそれぞれのオン抵抗をＲｏｎとし、
   前記母線電圧検出部で検出された母線電圧をＶｏｕｔとし、
   前記リアクタに流れる電流をｉとしたとき、
   第２の駆動パルスは、Ｔｘｂ≦Ｔｘａ×｛（Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）／（Ｖｏｕｔ−Ｖｉｎ−２×Ｖｆ−Ｒ×ｉ−Ｒｏｎ×ｉ）｝の関係を満たす電力変換装置。
2. 交流電源から出力される交流電圧を整流する整流部と、
   前記整流部に接続されたリアクタと直列に接続された上アームスイッチング素子及び下アームスイッチング素子とを有するチョッパ回路を、複数並列に接続して構成され、前記整流部の出力電圧を昇圧する昇圧回路と、
   前記昇圧回路を同期整流させる制御部と、
   前記昇圧回路の出力電圧を平滑する平滑コンデンサと、
   前記平滑コンデンサで平滑された母線電圧を検出する母線電圧検出部と、
   前記交流電源の電圧を検出する電源電圧検出部と、
   を備え、
   前記制御部は、不連続モード時に、前記上アームスイッチング素子に逆電流が流れるとき、前記上アームスイッチング素子をオンにさせる駆動パルスを生成し、
   前記制御部は、前記母線電圧検出部で検出された母線電圧と、前記電源電圧検出部で検出された電源電圧とに基づき、前記交流電源から出力される電流が正弦波状に制御され、かつ、前記母線電圧が特定の値となるように前記下アームスイッチング素子を駆動する第１の駆動パルスを算出すると共に、前記母線電圧検出部で検出された母線電圧と、前記電源電圧検出部で検出された電源電圧と、前記第１の駆動パルスとに基づき、前記上アームスイッチング素子を駆動する第２の駆動パルスを算出し、
   前記第１の駆動パルスのオン時間をＴｘａとし、
   前記第２の駆動パルスのオン時間をＴｘｂとし、
   前記交流電源の瞬時電圧の絶対値をＶｉｎとし、
   前記母線電圧検出部で検出された母線電圧をＶｏｕｔとしたとき、
   前記第２の駆動パルスは、Ｔｘｂ≦Ｔｘａ×｛Ｖｉｎ／（Ｖｏｕｔ−Ｖｉｎ）｝の関係を満たす電力変換装置。
3. 前記上アームスイッチング素子及び下アームスイッチング素子を駆動するスイッチング周期をＴｓｗとし、
   前記上アームスイッチング素子及び下アームスイッチング素子が短絡しないように設けるデッドタイムをＴｄとした場合、
   Ｔｘａ＋Ｔｘｂ＋Ｔｄ×２で求められる値が、Ｔｓｗ以上となったとき、
   前記制御部は、ＴｘｂをＴｘｂ＝Ｔｓｗ−Ｔｘａ−Ｔｄ×２で演算する請求項１又は請求項２に記載の電力変換装置。
4. 交流電源から出力される交流電圧を整流する整流部と、
   前記整流部に接続されたリアクタと直列に接続された上アームスイッチング素子及び下アームスイッチング素子とを有するチョッパ回路を、複数並列に接続して構成され、前記整流部の出力電圧を昇圧する昇圧回路と、
   前記昇圧回路を同期整流させる制御部と、
   前記昇圧回路の出力電圧を平滑する平滑コンデンサと、
   を備えたインターリーブ型の電力変換装置であって、
   前記制御部は、不連続モード時に、前記上アームスイッチング素子に逆電流が流れるとき、前記上アームスイッチング素子をオンにさせる駆動パルスを生成し、
   複数の前記チョッパ回路を構成する前記リアクタに流れる電流を検出する電流検出部と、
   前記リアクタに流れる電流が設定値より大きい場合、前記制御部から出力され前記上アームスイッチング素子を駆動する第２の駆動パルスを、前記上アームスイッチング素子に出力し、前記リアクタに流れる電流が設定値以下の場合、前記制御部から出力され前記上アームスイッチング素子を駆動する第２の駆動パルスの電圧レベルをＬｏｗにして、前記上アームスイッチング素子に出力する駆動パルス補正部と、
   を備える電力変換装置。
5. 少なくとも前記上アームスイッチング素子及び下アームスイッチング素子の一方は、ワイドバンドギャップ半導体により形成された金属酸化膜半導体電界効果型トランジスタである請求項１から請求項４の何れか一項に記載の電力変換装置。
6. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである請求項５に記載の電力変換装置。
7. 請求項１から請求項６の何れか一項に記載の電力変換装置と、
   前記電力変換装置の出力である直流電圧を交流電圧に変換するインバータと
   を備えるモータ駆動制御装置。
8. 請求項７に記載のモータ駆動制御装置を備える送風機。
9. 請求項７に記載のモータ駆動制御装置を備える圧縮機。
10. 請求項８に記載の送風機及び請求項９に記載の圧縮機の少なくとも一方を備える空気調和機。

Images