JP2016171617A - Ac/dcコンバータ - Google Patents
Ac/dcコンバータ Download PDFInfo
- Publication number
- JP2016171617A JP2016171617A JP2015048211A JP2015048211A JP2016171617A JP 2016171617 A JP2016171617 A JP 2016171617A JP 2015048211 A JP2015048211 A JP 2015048211A JP 2015048211 A JP2015048211 A JP 2015048211A JP 2016171617 A JP2016171617 A JP 2016171617A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- voltage
- converter
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Abstract
【課題】 整流回路にダイオードを用いることなく力率改善を図るAC/DCコンバータを提供する。
【解決手段】 本発明のAC/DCコンバータ100は、交流電源に接続された整流回路110と、整流回路110に接続された力率改善回路120とを有する。整流回路110は、交流電源のN側入力に接続されたトランジスタQA1、L側入力に接続されたトランジスタQA2を含み、トランジスタQA1、QA2は、入力された交流電圧の極性に同期して交互にオンされる。力率改善回路120は、インダクタL1、L2、ダイオードD1、D2、トランジスタQB1、QB2、コンデンサCを含む。L側入力と基準電位との間に、インダクタL1とトランジスタQB1が直列に接続され、N側入力と基準電位との間に、インダクタL2とトランジスタQB2が直列に接続される。
【選択図】 図2
【解決手段】 本発明のAC/DCコンバータ100は、交流電源に接続された整流回路110と、整流回路110に接続された力率改善回路120とを有する。整流回路110は、交流電源のN側入力に接続されたトランジスタQA1、L側入力に接続されたトランジスタQA2を含み、トランジスタQA1、QA2は、入力された交流電圧の極性に同期して交互にオンされる。力率改善回路120は、インダクタL1、L2、ダイオードD1、D2、トランジスタQB1、QB2、コンデンサCを含む。L側入力と基準電位との間に、インダクタL1とトランジスタQB1が直列に接続され、N側入力と基準電位との間に、インダクタL2とトランジスタQB2が直列に接続される。
【選択図】 図2
Description
本発明は、交流入力を直流出力に変換するAC/DCコンバータに関し、特にその力率改善に関する。
図1(A)は、従来のAC/DCコンバータの構成を示す図である。同図に示すように、AC/DCコンバータは、入力される交流電圧を4つのダイオードD1、D2、D3、D4のブリッジとコンデンサC1を有するコンデンサインプット型の整流回路10と、インダクタL、MOSFETからなるトランジスタQB、ダイオードD5、および平滑コンデンサC2を含む昇圧型の力率改善回路20とを含む。力率改善回路20は、入力交流電流が入力交流電圧と同様の正弦波状になるようにトランジスタQBのスイッチング動作を制御し、力率改善を図る。
図1(B)は、さらに効率改善を図った従来のAC/DCコンバータの構成を示す図である。同図に示すように、図1(A)の整流回路10のローサイド側のダイオードD2、D4をトランジスタQA1、QA2に置換することでダイオードの電圧降下Vfによる損失を削減するものである。このようなダイオードD1、D3とトランジスタQA1、QA2を混合した混合ブリッジ方式は、例えば、特許文献1に記載されている。
また、特許文献2には、ダイオードブリッジからなる第1の整流回路と、混合ブリッジ方式の第2の整流回路とを有するAC/DCコンバータが開示されている。第2の整流回路は、2つの力率改善回路が並列接続となるように、2つのインダクタとこれに接続された2つのMOSトランジスタとを備えている。
図1(A)に示す従来のAC/DCコンバータは、ダイオードの電圧降下Vfによる電力損失が大きくなり、効率が悪化して発熱する問題がある。他方、図1(B)に示すAC/DCコンバータでは、整流回路のハイサイド側にダイオードが残っているため、このダイオードの電圧降下Vfによる電力損失が大きくなり、効率が悪化するという課題が依然として残っている。
本発明は、上記従来の課題を解決し、整流回路にダイオードを用いることなく力率改善を図るAC/DCコンバータを提供することを目的とする。
本発明に係るAC/DCコンバータは、入力される交流電圧を直流電圧に変換するものであって、入力される交流電源の一方の入力側と基準電位との間に接続された第1のトランジスタと、入力される交流電源の他方の入力側と基準電位との間に接続された第2のトランジスタとを含む整流回路と、前記整流回路に電気的に接続された力率改善回路とを有し、前記力率改善回路は、前記一方の入力側と基準電位との間に直列に接続された第1のインダクタおよび第3のトランジスタと、前記他方の入力側と基準電位との間に直列に接続された第2のインダクタおよび第4のトランジスタを含み、第1のトランジスタがオンするとき、第4のトランジスタがオンするように制御され、第2のトランジスタがオンするとき、第3のトランジスタがオンするように制御される。
好ましくは第1のトランジスタは、前記他方の入力側の電圧が基準電位よりも高いときにオンされ、第2のトランジスタは、前記一方の入力側の電圧が基準電位よりも高いときにオンされる。好ましくは前記力率改善回路はさらに、直流電圧を出力する電源ラインと第3のトランジスタとの間に直列に接続された第1のダイオードと、前記電源ラインと第4のトランジスタとの間に直列に接続された第2のダイオードとを含む。好ましくは前記力率改善回路はさらに、直流電圧を出力する電源ラインと第3のトランジスタとの間に直列に接続された第5のトランジスタと、前記電源ラインと第4のトランジスタとの間に直列に接続された第6のトランジスタとを含む。好ましくはAC/DCコンバータはさらに、前記整流回路および前記力率改善回路を制御する制御手段を含み、前記制御手段は、前記一方の入力側の電圧および前記他方の入力側の電圧を検出し、当該検出結果に基づき第1および第2の制御信号を第1および第2のトランジスタのゲートに出力し、かつ、第1および第2の制御信号と同期する第3および第4の制御信号を第3および第4のトランジスタのゲートに出力する。好ましくは前記第3の制御信号は、入力される交流電圧の周波数よりも高い周波数のパルス信号と第1の制御信号との論理積であり、前記第4の制御信号は、前記高い周波数のパルス信号と第2の制御信号の論理積である。好ましくは前記制御手段は、第5のトランジスタのゲートに出力する第5の制御信号および第6のトランジスタのゲートに出力する第6の制御信号を生成し、第5および第6の制御信号は、第3のトランジスタと第5のトランジスタが同時にオンしないように、かつ第4のトランジスタと第6のトランジスタが同時にオンしないようにタイミングが調整される。
本発明によれば、整流回路にはダイオードが用いられていないため、ダイオードの電圧降下に伴う電力損失をなくし、効率を改善し発熱を低減することができる。さらに力率改善回路は、第1のインダクタおよびこれに接続された第3のトランジスタと、第2のインダクタおよびこれに接続された第4のトランジスタとを含む2並列により構成されるため、力率改善回路に流れる電流を半分にし発熱を分散することができる。さらに、インターリーブPFC用ICにより構成されたブリッジレスPFCと比較して、電流検出と制御が簡単であり、汎用的なPFC用のICに外付けの回路を追加することにより構成を簡単にすることができ、それ故、部品の選択肢が広く、低コスト化を図り易くなる。
本発明の実施の形態について説明する。本発明の実施形態に係るAC/DCコンバータは、セミ同期整流用のFETのゲート信号と同期して動作する2組の力率改善回路(PFC)を有することにより、整流用のダイオードを使用することなく、力率改善の為の昇圧直流変換動作を可能とする。このようなAC/DCコンバータは、整流回路にダイオードを使用していないため、ダイオードの電圧降下Vfによる電力損失がなくなり、効率が改善され、発熱を低減することができる。また、力率改善回路(PFC)の主要部品に流れる電流が半分になり、発熱が分散される。さらに、インターリーブPFC用IC(集積回路)により構成されたブリッジレスPFC回路と比較して、電流検出と制御が簡単であり、汎用的なPFC用のICに外付けの回路を追加することでより簡単に構成することが可能となり、それ故、部品の選択肢が広く、低コスト化しやすい。
本発明のAC/DCコンバータは、交流電力を直流電力に変換する回路、交流電力を直流電力に変換するスイッチング電源を含むものである。さらに本発明のAC/DCコンバータは、DC/DCコンバータやインバータ回路に適用することが可能である。
図2は、本発明の第1の実施例に係るAC/DCコンバータの構成を示す図である。本実施例のAC/DCコンバータ100は、交流電源のL側入力およびN側入力に電気的に接続された整流回路110と、整流回路110に電気的に接続されたPFC回路120とを含んで構成される。整流回路110は、ハイサイド側のダイオードを含まず、ローサイド側に一対のトランジスタとしてQA1、QA2を含んで構成される。すなわち、トランジスタQA1は、N側入力と電源ラインLV2との間に接続され、トランジスタQA2は、L側入力と電源ラインLV2との間に接続される。トランジスタQA1、QA2は、例えば、MOSFET、IGBT、あるいはGAN HEMT等から構成される。第2の電源ラインLV2は、基準電位として、例えばGNDを供給する。トランジスタQA1、QA2のゲートには、ここには図示しない制御部からの制御信号が供給され、入力される交流電圧の半波の極性に同期して交互にスイッチングされる。つまり、トランジスタQA1は、L側入力の電圧がGNDに対して高い電位にあるときオンし、N側入力を第2の電源ラインLV2(GND)に接続し、このときトランジスタQA2はオフである。トランジスタQA2は、N側入力の電圧がGNDに対して高い電位にあるときオンし、L側入力を第2の電源ラインLV2(GND)に接続し、このときトランジスタQA1はオフである。
PFC回路120は、L側入力に接続された第1のインダクタL1、N側に接続された第2のインダクタL2、ダイオードD1、D2、トランジスタQB1、QB2、コンデンサCを含んで構成される。直流電圧を出力する電源ラインLV1と基準電位を供給する電源ラインLV2との間には、ダイオードD1とトランジスタQB1が直列に接続され、かつダイオードD2とトランジスタQB2が直列に接続される。ダイオードD1とトランジスタQB1との接続ノードN1とL側入力との間に第1のインダクタL1が接続され、ダイオードD2とトランジスタQB2の接続ノードN2とN側入力との間に第2のインダクタL2が接続される。トランジスタQB1、QB2は、例えば、MOSFET、IGBT、あるいはGAN HEMT等から構成され、そのゲートには、ここには図示しない制御部からの制御信号が供給される。力率改善回路120は、機能的に、第1のインダクタL1、ダイオードD1、トランジスタQB1からなる第1の力率改善回路と、第2のインダクタL2、ダイオードD2、トランジスタQB2からなる第2の力率改善回路とを含み、第1の力率改善回路および第2の力率改善回路は、入力される交流電圧の極性に応じて交互にインターリーブ動作される。
図3は、本実施例のAC/DCコンバータの制御部の好ましい構成例を示す図である。AC/DCコンバータの制御部は、図3に示すように、入力同期整流制御部130、2並列制御部140、およびPFC制御部150を含んで構成される。ここで留意すべきは、入力同期整流部130、2並列制御部140およびPFC制御部150は、既存の入手可能なICによって容易に実現されることである。
入力同期整流制御部130は、交流電源のL側入力およびN側入力の電圧を検出するための入力端子IA1、IA2を有する。入力端子IA1は、ノードN3に接続され、GNDを基準とするL側入力の電圧を検出する。入力端子IA2は、ノードN4に接続され、GNDを基準とするN側入力の電圧を検出する。さらに入力同期整流制御部130は、トランジスタQA1、QA2の動作を制御する第1および第2の制御信号を出力する出力端子OA1、OA2を有する。
出力端子OA1は、トランジスタQA1のゲートに第1の制御信号を出力し、入力端子IA1により検出された電圧(L側入力の電圧)がGNDに対して高い電位にあるとき、トランジスタQA1をオンさせ、N側入力をGNDに接続させる。また、出力端子OA1からの第1の制御信号は、同時に2並列制御部140の入力端子IB1にも供給される。このとき、出力端子OA2からの第2の制御信号は、トランジスタQB2をオフさせる。
他方、出力端子OA2は、入力端子IA2の電圧(N側入力の電圧)がGNDに対して高い電位にあるとき、トランジスタQA2をオンさせ、L側入力をGNDに接続させる。また、出力端子OA1から第2の制御信号は、同時に2並列制御部140の入力端子IB2にも供給される。また、入力同期整流制御部130のGND端子には、GNDに接続される。
2並列制御部140は、上記したように、入力同期整流制御部130の出力端子OA1、OA2から出力される第1および第2の制御信号を入力する入力端子IB1、IB2を有する。すなわち、入力端子IB1、IB2には、トランジスタQA1、QA2のオン/オフ動作に同期した信号が入力される。2並列制御部140はさらに、PFC制御部150の出力端子OC1に接続された入力端子IB3を有し、入力端子IB3には、入力される交流電圧の周波数よりも高い周波数のパルス信号が入力される。
さらに2並列制御部140は、トランジスタQB1、QB2を制御するための第3および第4の制御信号を出力する出力端子OB1、OB2を有する。2並列制御部140は、入力端子IB1に入力された第1の制御信号と入力端子IB3に入力されたパルス信号とのAND(論理積)となる第3の制御信号を出力端子OB1から出力し、かつ、入力端子IB2に入力された第2の制御信号と入力端子IB3に入力されたパルス信号とのAND(論理積)となる第4の制御信号を出力端子OB2から出力する。2並列制御回路140のGND端子もまたGNDに接続される。
PFC制御部150は、ノードN5に接続された入力端子IC1と、ノードN6に接続された入力端子IC2と、2並列制御部140の入力端子IB3に接続された出力端子OC1を有する。入力端子IC1は、入力電流を検出し、入力端子IC2は、出力電圧を検出し、これらの検出結果に基づき高い周波数のパルス信号を2並列制御部140の入力端子IB3に出力する。PFC制御部150のGND端子もまたGNDに接続される。なお、PFC制御部150は、汎用のPFCコントロールICを用いることができ、電流の連続モード制御(CCM)でも臨界モード制御(CRM)でも使用可能であり、また、マルチプライヤーの有、無(ワンコントロールタイプ)は問わない。
次に、本実施例のAC/DCコンバータの動作について説明する。図4は、図3に示す回路の各部の波形図である。時刻T1からT2の期間、交流電源のL側入力には、GNDに対して高い電位を有する正弦波状の電圧が表れる。このとき、入力同期整流制御部130の入力端子IA1には、図4(A)に示すような正弦波状の電圧が入力される。入力端子IA1を介して、このような電圧が検出されると、入力同期整流制御部130は、図4(C)に示すように、時刻T1からT2の期間、Hレベルとなる第1の制御信号を出力端子OA1からトランジスタQA1に出力する。これによりトランジスタQA1がオンし、N側入力がGNDに接続される。この間、第2の制御信号は、図4(D)に示すように、Lレベルであり、トランジスタQA2はオフである。
時刻T2からT3の期間、交流電圧の極性が反転する。すなわち、N側入力には、GNDに対して高い電位の正弦波状の電圧が表れ、これが入力端子IA2に入力される。これにより、入力同期整流制御部130は、図4(D)に示すように、時刻T2からT3の期間、Hレベルとなる第2の制御信号を出力端子OA2からトランジスタQA2に出力する。これにより、トランジスタQA2がオンし、L側入力がGNDに接続される。この間、第1の制御信号は、図4(C)に示すようにLレベルであり、トランジスタQA1はオフである。このように、入力同期整流制御部130は、交流電圧の入力電圧の極性に同期して、相補的な第1および第2の制御信号をトランジスタQA1、QA2のゲートに出力する。
PFC制御部150は、図4(E)に示すように、入力端子IC1により検出された入力電流および入力端子IC2により検出された出力電圧に基づき、入力される交流電圧の周波数よりも高い周波数のパルス信号を出力端子OC1から出力し、このパルス信号が2並列制御部140の入力端子IB3に入力される。2並列制御部140は、図4(F)に示すように、入力端子IB1に入力された第1の制御信号と入力端子IB3に入力されたパルス信号の論理積となる第3の制御信号を出力端子OB1から出力し、さらに図4(G)に示すように、入力端子IB2に入力された第2の制御信号と入力端子IB3に入力されたパルス信号の論理積となる第4の制御信号を出力端子OB2から出力する。トランジスタQB1は、第3の制御信号に基づきスイッチング動作を行い、トランジスタQB2は、第4の制御信号に基づきスイッチング動作を行う。
時刻T1からT2の期間、トランジスタQB1は、第3の制御信号がHレベルのときオンし、そのとき、トランジスタQB1のソース/ドレイン間電圧Vdsは、図4(H)に示すように、入力された交流電圧に応じた正弦波状となり、入力された交流電圧に同期してドレイン電流が流れる。但し、トランジスタQB1は、飽和領域で動作されるので、ドレイン電流はほぼ一定である。時刻T2からT3の期間、トランジスタQBは、第4の制御信号がHレベルのときオンし、そのとき、トランジスタQB2のソース/ドレイン間電圧Vdsは、図4(I)に示すように、入力された交流電圧に応じた正弦波状となり、入力された交流電圧に同期してドレイン電流が流れる。図4(J)は、AC/DCコンバータの電源ラインLV1から負荷に供給される直流電圧Voutである。
これらの動作により、N側入力に接続されているトランジスタQA1をオンしてGNDと接続するのと同期してL側入力のPFC回路のトランジスタQB1をスイッチング動作させ、L側入力に接続されているトランジスタQA2をオンしてGNDと接続するのと同期してN側入力のPFC回路のトランジスタQB2をスイッチング動作させることにより、交流の極性に応じて2セットのPFC回路が交互にスイッチング動作する。こうして、整流用のダイオードを使用することなく、力率改善のための昇圧直流変換動作をする回路を提供することができる。
次に、比較例として、図5にダイオードブリッジレスの整流回路を有するAC/DCコンバータの構成を示す。このAC/DCコンバータは、インターリーブPFC用IC(例えば、TI社製UCC28070等)により構成されたブリッジレスPFC回路である。同図に示すAC/DCコンバータは、高効率を目的とするため、整流回路30は、ダイオードブリッジレスの構成である。このような回路には、次のような欠点が有る。GND側の電流経路が単一では無いので、CT(カレントトランス)等が必要になり、それ故、電流検出制御が複雑になる。また、インターリーブ制御PFC用であり、かつ特定のICでしか回路を構成することができず、汎用性がない。さらに、電流経路内に2度コイルを通過するため、コイルの抵抗成分による電圧降下による損失が多く、また、コイル、FETに常に電流が流れ、熱分散が不完全になる。
これに対して本実施例のAC/DCコンバータでは、インターリーブPFC用ICにより構成されたブリッジレスPFC回路の欠点を下記のように解決することができる。すなわち、GND側の電流経路が単一で有るため、電流検出制御が従来の抵抗を使ったシンプルな回路となり、また汎用のPFC制御用のICで回路を構成することが可能となる。また、PFCの主要部品が完全に2つに並列化することができ、発熱を分散することができる。
次に、本発明の第2の実施例について説明する。第1の実施例では、PFC回路内にダイオードD1、D2を用いているが、AC100/240V系ではSiC(シリーコンカーバイト)系のトランジスタ素子を使用する等により低ロス化を図ることが可能である。また、AC24V系などの低電圧大電流に対応するためには、ダイオードD1、D2も同期整流化することによりさらに、高効率な整流およびPFC改善回路を構成することができる。以下に、その第2の実施例のAC/DCコンバータを図6に示す。
同図に示すように、第2の実施例に係るAC/DCコンバータ100Aは、PFC回路のダイオードD1、D2を、トランジスタQB3、QB4に置換している。それ以外の構成は、第1の実施例と同じであり、それらについては同一参照番号を付し、重複説明を省略する。
2並列制御部140はさらに、トランジスタQB3、QB4を制御するための第5および第6の制御信号を出力端子OB3、OB4から出力する。2並列制御部140は、入力端子IB1に入力された第1の制御信号と入力端子IB3に入力されたパルス信号との論理積である第5の制御信号を出力端子OB3から出力し、また入力端子IB3に入力された第2の制御信号と入力端子IB3に入力されたパルス信号との論理積である第6の制御信号を出力端子OB4から出力するが、好ましい態様では、トランジスタQB1とトランジスタQB3とが同時にオンすることを避け、トランジスタQB2とトランジスタQB4とが同時にオンすることを避けるようにする。
第1の実施例のダイオードD1、D2は、トランジスタQB1、QB2のターンオフ後に、インダクタL1、L2に蓄積されたエネルギー(電流)を負荷側に導通させる。従って、トランジスタQB3、QB4は、トランジスタQB1、QB2のターンオン後、次に、トランジスタQB1、QB2がオンするタイミングまでの間、オンされるように制御されれば、第1の実施例と同じシーケンスでの動作が可能になる。
図7は、第3ないし第6の制御信号と、入力端子IB3に入力されるパルス信号との関係を示すタイミングチャートである。出力端子OB1、OB2から出力される第3の制御信号および第4の制御信号がHレベルに立ち上がるタイミングを時間Tdaだけ遅延させ、出力端子OB3、OB4から出力される第5の制御信号および第6の制御信号がHレベルに立ち上がるタイミングを時間Tdbだけ遅延させる。遅延時間Tda、Tdbは、トランジスタQB1がオンする期間(第3の制御信号がHレベルの期間)、トランジスタQB3がオフするように(第5の制御信号がLレベル)、同様に、トランジスタQB2がオンする期間(第4の制御信号がHレベルの期間)、トランジスタQB4がオンするように(第6の制御信号がLレベル)、調整される。
図8は、第2の実施例によるAC/DCコンバータの各部の波形図である。出力端子OB3、OB4から出力される第5の制御信号および第6の制御信号は、出力端子OB1、OB2から出力される第3の制御信号および第4の制御信号と同期するが、遅延Tda、Tdbにより、一方がHレベルのとき他方がLレベルとなるようにタイミングが調整される。
このように第2の実施例によれば、第1の実施例のPFC回路120においてダイオードD1、D2で発生していた電圧降下Vfによる損出を削減してさらに高効率なAC/DCコンバータを構成することができる。なお、上記の制御信号の遅延方法は、一例であり、他の遅延方法により、第3の制御信号(第4の制御信号)と第5の制御信号(第6の制御信号)とのHレベルが重複しないようにしてもよい。
以上、本発明の好ましい態様について説明したが、本発明は、特定の実施形態に限定されるものではなく、本発明は、特許請求の範囲に基づき本発明の要旨を逸脱しない範囲で変形、変更が可能である。
100:AC/DCコンバータ
110:整流回路
120:PFC回路
130:入力同期整流制御部
140:2並列制御部
150:PFC制御部
110:整流回路
120:PFC回路
130:入力同期整流制御部
140:2並列制御部
150:PFC制御部
Claims (7)
- 入力される交流電圧を直流電圧に変換するAC/DCコンバータであって、
入力される交流電源の一方の入力側と基準電位との間に接続された第1のトランジスタと、入力される交流電源の他方の入力側と基準電位との間に接続された第2のトランジスタとを含む整流回路と、
前記整流回路に電気的に接続された力率改善回路とを有し、
前記力率改善回路は、前記一方の入力側と基準電位との間に直列に接続された第1のインダクタおよび第3のトランジスタと、前記他方の入力側と基準電位との間に直列に接続された第2のインダクタおよび第4のトランジスタを含み、
第1のトランジスタがオンするとき、第4のトランジスタがオンするように制御され、
第2のトランジスタがオンするとき、第3のトランジスタがオンするように制御される、AC/DCコンバータ。 - 第1のトランジスタは、前記他方の入力側の電圧が基準電位よりも高いときにオンされ、第2のトランジスタは、前記一方の入力側の電圧が基準電位よりも高いときにオンされる、請求項1に記載のAC/DCコンバータ。
- 前記力率改善回路はさらに、直流電圧を出力する電源ラインと第3のトランジスタとの間に直列に接続された第1のダイオードと、前記電源ラインと第4のトランジスタとの間に直列に接続された第2のダイオードとを含む、請求項1または2に記載のAC/DCコンバータ。
- 前記力率改善回路はさらに、直流電圧を出力する電源ラインと第3のトランジスタとの間に直列に接続された第5のトランジスタと、前記電源ラインと第4のトランジスタとの間に直列に接続された第6のトランジスタとを含む、請求項1または2に記載のAC/DCコンバータ。
- 変換回路はさらに、前記整流回路および前記力率改善回路を制御する制御手段を含み、前記制御手段は、前記一方の入力側の電圧および前記他方の入力側の電圧を検出し、当該検出結果に基づき第1および第2の制御信号を第1および第2のトランジスタのゲートに出力し、かつ、第1および第2の制御信号と同期する第3および第4の制御信号を第3および第4のトランジスタのゲートに出力する、請求項1ないし4いずれか1つに記載のAC/DCコンバータ。
- 前記第3の制御信号は、入力される交流電圧の周波数よりも高い周波数のパルス信号と第1の制御信号との論理積であり、前記第4の制御信号は、前記高い周波数のパルス信号と第2の制御信号の論理積である、請求項5に記載のAC/DCコンバータ。
- 前記制御手段は、第5のトランジスタのゲートに出力する第5の制御信号および第6のトランジスタのゲートに出力する第6の制御信号を生成し、第5および第6の制御信号は、第3のトランジスタと第5のトランジスタが同時にオンしないように、かつ第4のトランジスタと第6のトランジスタが同時にオンしないようにタイミングが調整される、請求項4に記載のAC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048211A JP2016171617A (ja) | 2015-03-11 | 2015-03-11 | Ac/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015048211A JP2016171617A (ja) | 2015-03-11 | 2015-03-11 | Ac/dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016171617A true JP2016171617A (ja) | 2016-09-23 |
Family
ID=56984316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015048211A Pending JP2016171617A (ja) | 2015-03-11 | 2015-03-11 | Ac/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016171617A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070012A1 (ja) * | 2016-10-13 | 2018-04-19 | 三菱電機株式会社 | 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機 |
JP2019126217A (ja) * | 2018-01-18 | 2019-07-25 | Tdk株式会社 | 電源装置 |
WO2023033491A1 (ko) * | 2021-08-31 | 2023-03-09 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
-
2015
- 2015-03-11 JP JP2015048211A patent/JP2016171617A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070012A1 (ja) * | 2016-10-13 | 2018-04-19 | 三菱電機株式会社 | 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機 |
JPWO2018070012A1 (ja) * | 2016-10-13 | 2019-04-25 | 三菱電機株式会社 | 電力変換装置、モータ駆動制御装置、送風機、圧縮機及び空気調和機 |
CN109804543A (zh) * | 2016-10-13 | 2019-05-24 | 三菱电机株式会社 | 电力变换装置、马达驱动控制装置、送风机、压缩机以及空气调节机 |
US10833598B2 (en) | 2016-10-13 | 2020-11-10 | Mitsubishi Electric Corporation | Power conversion device, motor drive control device, blower, compressor, and air conditioner |
CN109804543B (zh) * | 2016-10-13 | 2020-12-08 | 三菱电机株式会社 | 电力变换装置、马达驱动控制装置、送风机、压缩机以及空气调节机 |
JP2019126217A (ja) * | 2018-01-18 | 2019-07-25 | Tdk株式会社 | 電源装置 |
JP7010015B2 (ja) | 2018-01-18 | 2022-01-26 | Tdk株式会社 | 電源装置 |
WO2023033491A1 (ko) * | 2021-08-31 | 2023-03-09 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
US9431896B2 (en) | Apparatus and method for zero voltage switching in bridgeless totem pole power factor correction converter | |
US9742264B2 (en) | Boost inductor demagnetization detection for bridgeless boost PFC converter operating in boundary-conduction mode | |
JP5428480B2 (ja) | 電力変換装置 | |
KR101756546B1 (ko) | 공진형 dc/dc 변환기의 2차측 제어 | |
US9554431B2 (en) | LED driver | |
US20090040800A1 (en) | Three phase rectifier and rectification method | |
JP6062058B2 (ja) | 電力変換装置 | |
JP2019106839A (ja) | Dc/dcコンバータ | |
EP2144357A1 (en) | A switched dc-dc conversion system for isolating high frequency and a method thereof | |
JPWO2014119040A1 (ja) | 電力変換装置 | |
CN106059294B (zh) | 一种开关电源及变换方法 | |
JP6065753B2 (ja) | Dc/dcコンバータおよびバッテリ充放電装置 | |
JP2016171617A (ja) | Ac/dcコンバータ | |
Zhang et al. | Adaptive continuous current source drivers for 1-MHz boost PFC converters | |
Scherbaum et al. | An Isolated, bridgeless, quasi-resonant ZVS-switching, buck-boost single-stage AC-DC converter with power factor correction (PFC) | |
US20090129122A1 (en) | Power supply device for arc apparatus | |
JP6380637B1 (ja) | 絶縁型双方向dc/dc変換装置及び絶縁型双方向dc/dc変換回路の制御方法 | |
JP5303869B2 (ja) | Dc−dcコンバータ | |
TWI454038B (zh) | 三相電源轉換電路及其軟式切換電路 | |
JP6783738B2 (ja) | コンバータ | |
JP6422535B2 (ja) | 電力変換装置 | |
WO2018148932A1 (en) | Dc to dc converter | |
JP5418910B2 (ja) | Dc−dcコンバータ | |
KR20060023221A (ko) | 브릿지리스 역률개선회로 |