JP6168253B1 - 駆動装置およびスイッチ装置 - Google Patents

Abstract

【課題】近年、よりいっそうターンオフ損失を低減して欲しいとの要望が高まっている。【解決手段】正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路と、第１半導体素子のターンオフ期間中において、第２半導体素子にかかる電圧が基準電圧に変化したときに第１タイミング信号を発生する第１タイミング発生回路と、第１タイミング信号に応じて、ゲート駆動回路が第１半導体素子のゲートの電荷量の変動を緩和させる速度を下げる第１駆動条件変更回路と、を備える駆動装置が提供される。【選択図】図１

Description

本発明は、駆動装置およびスイッチ装置に関する。

従来、直列に接続された２つの半導体素子の各ゲートを駆動する駆動装置には、ターンオフ損失、サージ電圧などを低減しつつ半導体素子をターンオフするための様々な技術が提案されている。例えば、ターンオフさせる半導体素子の電圧が電源電圧Ｅｄに達した際に駆動条件を変更することで、ターンオフ損失の増加を抑え、サージ電圧を低減する駆動方法が開示されている（例えば、特許文献１〜３参照）。この方法では、ターンオフさせる半導体素子の電圧が電源電圧Ｅｄに達した際に、直列接続された他の半導体素子へ電流の転流が開始することを利用している。
特許文献１ 特許第５５１６７０５号明細書
特許文献２ 特開２０１５−２０４６５９号公報
特許文献３ 特許第４７４２８２８号明細書

しかしながら、半導体素子のスイッチング速度が速くなるにつれて、主回路配線インダクタンスの影響が大きくなり、ターンオフ中の半導体素子の電圧が電源電圧に達したタイミングでは、他方の半導体素子へ電流の転流が開始するわけではなくなってきている。すなわち、このタイミングで駆動条件を変更させても、上記ターンオフ損失とサージ電圧のトレードオフが改善されなくなってきている。

本発明の第１の態様においては、駆動装置を提供してよい。駆動装置は、正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路を備えてよい。駆動装置は、第１半導体素子のターンオフ期間中において、第２半導体素子にかかる電圧が減少して基準電圧以下に低下したときに第１タイミング信号を発生する第１タイミング発生回路を備えてよい。駆動装置は、第１タイミング信号に応じて、ゲート駆動回路が第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路を備えてよい。

駆動装置は、第２半導体素子にかかる電圧が基準電圧となったか否かを判定する第１判定回路を更に備えてよい。第１タイミング発生回路は、第２半導体素子にかかる電圧が基準電圧以下となったと判定されたことに応じて第１タイミング信号を発生してよい。

駆動装置は、第１判定回路および第１駆動条件変更回路の間に設けられた第１絶縁信号伝送器を更に備えてよい。

第１タイミング発生回路は、第１半導体素子をターンオフする制御信号を受け取って第１半導体素子のターンオフが開始してから第２半導体素子にかかる電圧が減少して基準電圧以下へと変化するまでの時間に達すると第１タイミング信号を発生するように予め調整されてよい。

第１タイミング発生回路は、予め定められたパルス幅の第１タイミング信号を発生してよい。第１駆動条件変更回路は、第１タイミング信号を受け取ってから第１タイミング信号が発生している間、ゲート駆動回路が第１半導体素子のゲートの電荷を変動させる速度を下げてよい。

第１タイミング発生回路は、第１半導体素子のターンオフが終了するよりも前に第１タイミング信号の発生を終了させてよい。基準電圧は０Ｖでよい。

駆動装置は、第１半導体素子のターンオフ期間において第２半導体素子にかかる電圧が基準電圧以下となったかを判定する判定回路を更に備えてよい。

本発明の第２の態様においては、スイッチ装置を提供してよい。スイッチ装置は、第１の態様の駆動装置を備えてよい。スイッチ装置は、駆動装置によってゲートが駆動される第１半導体素子および第２半導体素子を備えてよい。

第１半導体素子および第２半導体素子は、ワイドバンドギャップ半導体素子よい。

本発明の第３の態様においては、駆動装置を提供してよい。駆動装置は、正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路を備えてよい。駆動装置は、第１半導体素子のターンオフ期間中において、第１半導体素子にかかる電圧が基準電圧以上に達したときに第１タイミング信号を発生する第１タイミング発生回路を備えてよい。駆動装置は、第１タイミング信号に応じて、ゲート駆動回路が第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路を備えてよい。

第１タイミング発生回路は、第１半導体素子をターンオフする制御信号を受け取って第１半導体素子のターンオフが開始してから第１半導体素子にかかる電圧が基準電圧以上に変化するまでの時間に達すると第１タイミング信号を発生するように予め調整されてよい。

基準電圧は正側電源線および負側電源線間の電圧以上でよい。

本発明の第４の態様においては、駆動装置を提供してよい。駆動装置は、正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路を備えてよい。駆動装置は、第１半導体素子のターンオフ期間中において、第２半導体素子への転流が開始したときに第１タイミング信号を発生する第１タイミング発生回路を備えてよい。駆動装置は、第１タイミング信号に応じて、ゲート駆動回路が第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路を備えてよい。

第１タイミング発生回路は、第１半導体素子をターンオフする制御信号を受け取って第１半導体素子のターンオフが開始してから第２半導体素子への転流が開始するまでの時間に達すると第１タイミング信号を発生するように予め調整されてよい。

上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。

本実施形態に係るスイッチ装置を示す。 スイッチ装置の詳細を示す。 比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。 他の比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。 本実施形態に係るスイッチ装置によるターンオフ時の動作波形の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係るスイッチ装置１を示す。なお、図中、白抜きの矢印記号は電圧を示す。

スイッチ装置１は、一例としてモータ駆動用または電力供給用に用いられる電力変換装置の１相分を示したものであり、正側電源線１０１および負側電源線１０２と、電源出力端子１０５との接続を切り換えることで電源出力端子１０５から変換した電圧を出力する。

ここで、正側電源線１０１および負側電源線１０２の間には例えば６００〜８００Ｖの直流電圧Ｅｄが印加される。また、正側電源線１０１および負側電源線１０２には、それぞれ配線長に応じた配線インダクタンス１０１１、１０２１が存在しうる。

スイッチ装置１は、第１半導体素子１１および第２半導体素子１２と、駆動装置２とを備える。

第１半導体素子１１および第２半導体素子１２は、負側電源線１０２および正側電源線１０１の間に直列に順次接続されている。第１半導体素子１１および第２半導体素子１２の中点には電源出力端子１０５が接続されてよい。

第１半導体素子１１および第２半導体素子１２は、後述の駆動装置２によってオン／オフが切り換えられるスイッチ素子である。一例として、第１半導体素子１１および第２半導体素子１２は、電力変換装置における下アームおよび上アームを構成している。

第１半導体素子１１および第２半導体素子１２は、シリコンを基材としたシリコン半導体素子である。また、シリコン半導体素子に限らず、ワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子とは、シリコン半導体素子よりもバンドギャップが大きい半導体素子であり、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどを含む半導体素子である。ワイドバンドギャップ半導体素子は、シリコン半導体素子よりもスイッチング速度を向上させることが可能である。

また、本実施例では第１半導体素子１１および第２半導体素子１２はＭＯＳＦＥＴであり、正側電源線１０１の側がカソードである寄生ダイオードを有している（図１に図示）。なお、第１半導体素子１１および第２半導体素子１２はＩＧＢＴまたはバイポーラトランジスタなど、他構造の半導体素子を適用することもでき、必要に応じて各々の半導体素子にダイオード、ショットキーバリアダイオード等が逆並列に接続される。

駆動装置２は、入力信号に基づいて第１半導体素子１１および第２半導体素子１２を駆動する。例えば、駆動装置２は、第１半導体素子１１および第２半導体素子１２を交互にオン状態にする場合に、一方の素子をターンオフしてオフ状態に切り替えた後、他方の素子をターンオンする。ここで、第１半導体素子１１および第２半導体素子１２のうち、ターンオフする対象の素子をターンオフ対象素子１３と称し、オフ状態に維持されている素子を対向アーム素子１４と称する。駆動装置２は、ターンオフ期間（本実施形態では一例としてターンオフの実行開始から完了までの期間）にターンオフ対象素子１３のゲート電荷の変動速度を切り換える、すなわちターンオフ対象素子１３のゲート―ソース間電圧であるゲート電圧（Ｖｇｓ）の変動速度を切り替えることで、ターンオフ損失を低減するとともに、サージ電圧を抑制する。

駆動装置２は、ゲート駆動回路２００と、判定回路２１０と、第１タイミング発生回路２２１および第２タイミング発生回路２２２と、第１駆動条件変更回路２３１および第２駆動条件変更回路２３２とを備える。

ゲート駆動回路２００は、入力信号に基づいて第１半導体素子１１および第２半導体素子１２のゲートを駆動する。ゲート駆動回路２００は、第１半導体素子１１に対する制御信号を、第１駆動条件変更回路２３１を介して第１半導体素子１１のゲートに供給してよい。また、ゲート駆動回路２００は、第２半導体素子１２に対する制御信号を、第２駆動条件変更回路２３２を介して第２半導体素子１２のゲートに供給してよい。ターンオフ期間にターンオフ対象素子１３に対して出力される制御信号は、ターンオフ対象素子１３をターンオフさせるターンオフ信号である。例えば、ターンオフ信号は、オン状態のターンオフ対象素子１３のゲート入力容量Ｃｇｓ_（１３）を逆バイアス方向（−Ｖｇｓ）に充電することによりターンオフ対象素子をオン状態からオフ状態に切り替える。

ここで、第２半導体素子１２のターンオフ期間には、第２半導体素子１２のドレインソース間の電圧Ｖｄｓ_（１２）が正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄまで上昇することに伴い、第１半導体素子１１のドレインソース間の電圧Ｖｄｓ_（１１）が減少し、最終的にゼロになる。但し、このとき第１半導体素子１１の寄生容量からの放電は正側電源線１０１の配線インダクタンス１０１１によって妨げられるため、第２半導体素子１２の電圧Ｖｄｓ_（１２）が直流電圧Ｅｄに達しても、第１半導体素子１１の電圧Ｖｄｓ_（１１）がまだゼロにならない。同様に、第１半導体素子１１のターンオフ期間には、第１半導体素子１１のドレインソース間の電圧Ｖｄｓ_（１１）が直流電圧Ｅｄまで上昇することに伴い、第２半導体素子１２のドレインソース間の電圧Ｖｄｓ_（１２）が減少し、最終的にゼロになる。但し、このとき第２半導体素子１２の寄生容量からの放電は負側電源線１０２の配線インダクタンス１０２１によって妨げられるため、第１半導体素子１１の電圧Ｖｄｓ_（１１）が直流電圧Ｅｄに達しても、第２半導体素子１２の電圧Ｖｄｓ_（１２）がまだゼロにならない。そのため、本実施形態の駆動装置２には判定回路２１０が設けられている。

判定回路２１０は、ターンオフ期間において対向アーム素子１４にかかる電圧Ｖｄｓ_（１４）が基準電圧以下となったか否かを判定する。例えば、判定回路２１０は、第１半導体素子１１のターンオフ期間において第２半導体素子１２にかかる電圧Ｖｄｓ_（１４）が基準電圧以下となったか否かを判定してよい。これに加えて／代えて、判定回路２１０は、第２半導体素子１２のターンオフ期間において第１半導体素子１１にかかる電圧Ｖｄｓ_（１１）が基準電圧以下となったか否かを判定してよい。

ここで、基準電圧とは、ターンオフ対象素子１３のドレインソース間の電圧Ｖｄｓ_（１３）が正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄに達した時点で対向アーム素子１４にかかる電圧Ｖｄｓ_（１４）よりも小さい電圧であってよい。例えば、基準電圧は、対向アーム素子１４においてドレイン電流が寄生ダイオードまたは逆並列に接続されたダイオードに転流し始めるときのドレインソース電圧Ｖｄｓ_（１４）であってよい。本実施形態では一例として、基準電圧は０Ｖ、または誤差を除き０Ｖである。ターンオフ対象素子１３から見た場合は、基準電圧は直流電圧Ｅｄ以上の値となる。なお、本実施形態では、基準電圧を用いて判別、判断を行っているが、上記のように寄生ダイオードまたは逆並列接続されたダイオードの転流を用いて判別、判断を行ってもよい。

判定回路２１０は、第１半導体素子１１のターンオフ期間において第２半導体素子１２にかかる電圧Ｖｄｓ_（１２）が基準電圧以下となったか否かの判定結果を、第１タイミング発生回路２２１に供給してよい。また、判定回路２１０は、第２半導体素子１２のターンオフ期間において第１半導体素子１１にかかる電圧Ｖｄｓ_（１１）が基準電圧以下となったか否かの判定結果を、第２タイミング発生回路２２２に供給してよい。

第１タイミング発生回路２２１は、第１半導体素子１１のターンオフ期間中において、第２半導体素子１２にかかる電圧Ｖｄｓ_（１２）が基準電圧に低下したときに第１タイミング信号を発生する。例えば、第１タイミング発生回路２２１は、第２半導体素子１２にかかる電圧Ｖｄｓ_（１２）が基準電圧以下となったと判定回路２１０により判定されたことに応じて第１タイミング信号を発生してよい。第１タイミング発生回路２２１は、第１タイミング信号を第１駆動条件変更回路２３１に供給してよい。

第２タイミング発生回路２２２は、第２半導体素子１２のターンオフ期間中において、第１半導体素子１１にかかる電圧Ｖｄｓ_（１１）が減少して基準電圧以下へと変化するタイミングに合わせた第２タイミング信号を発生する。例えば、第２タイミング発生回路２２２は、第１半導体素子１１にかかる電圧Ｖｄｓ_（１１）が基準電圧以下となったと判定回路２１０により判定されたことに応じて第２タイミング信号を発生してよい。第２タイミング発生回路２２２は、第２タイミング信号を第２駆動条件変更回路２３２に供給してよい。

第１駆動条件変更回路２３１は、第１半導体素子１１のターンオフ期間中に第１タイミング信号に応じて、ゲート駆動回路２００による第１半導体素子１１のゲート電荷量の変動を緩和させる。例えば、第１駆動条件変更回路２３１は、第１タイミング信号を受信するまでは、ゲート駆動回路２００から供給されるターンオフ信号をそのまま第１半導体素子１１のゲートに供給してよい。また、第１駆動条件変更回路２３１は、第１タイミング信号を受信した後は、ゲート電圧の変動速度の絶対値、別言すれば第１半導体素子１１のゲートに対する電荷の注入速度を下げるようにターンオフ信号を補正して供給してよい。一例として、第１駆動条件変更回路２３１は、ターンオフ信号の電流を小さくしてもよいし、ターンオフ信号の電圧を小さくしてもよいし、ターンオフ信号を停止してもよい。ターンオフ信号の電流を小さくするには、例えば、ゲートに向かうターンオフ信号の内部経路を分岐させて分流すればよい。ターンオフ信号の電圧を小さくするには、例えば、ゲートに向かうターンオフ信号の内部経路を、抵抗値の小さい経路から大きい経路に切り換える等により、第１半導体素子１１のゲート抵抗を大きくすればよい。なお、第１駆動条件変更回路２３１は、予め設定したタイミングに応じてゲート駆動回路２００による第１半導体素子１１のゲート電荷変動速度を下げてもよい。予め設定したタイミングと第１タイミング信号を受信するタイミングは同じである。また、信号の遅れ時間等で第１タイミング信号を発生させてもよく、第１タイミング信号を発生させる時刻を演算して発生させてもよい。

第２駆動条件変更回路２３２は、第１駆動条件変更回路２３１と同様にして、第２半導体素子１２のターンオフ期間中に第２タイミング信号に応じて、ゲート駆動回路２００が第２半導体素子１２のゲートの電荷を変動させる速度を下げる。

以上のスイッチ装置１によれば、ターンオフ対象素子１３（一例として第１半導体素子１１）のターンオフ期間中において、対向アーム素子１４（一例として第２半導体素子１２）にかかる電圧Ｖｄｓ_（１４）が減少して基準電圧（一例として０Ｖ）以下へと変化するタイミングに合わせてタイミング信号が生じ、この信号に応じてターンオフ対象素子１３のゲート電荷変動速度が下げられる。つまり、対向アーム素子１４の電圧Ｖｄｓ_（１４）が基準電圧になるまではターンオフ対象素子１３のゲート電荷の変動速度を大きくし、基準電圧以下では変動速度を小さくする。従って、対向アーム素子１４にかかる電圧Ｖｄｓ_（１４）が基準電圧よりも大きい時点で電荷変動速度を小さくする場合と比較して、ターンオフ期間を短くしてターンオフ損失を低減することができる。また、対向アーム素子１４の電圧Ｖｄｓ_（１４）が基準電圧以下になるとゲート電荷の変動速度を下げるので、サージ電圧を低減することができる。

図２は、スイッチ装置１の詳細を示す。なお、図２では、図１に示した構成のうち、第１半導体素子１１のターンオフに関する構成のみを図示しているが、第２半導体素子１２のターンオフに関する構成の有無によらない。

駆動装置２は、図１で示した構成に加え、抵抗２１１，２１２と、絶縁信号伝送器２１５とをさらに備えてよい。

抵抗２１１，２１２は、対向アーム素子１４である第２半導体素子１２のドレインソース電圧Ｖｄｓ_（１２）を分圧する。抵抗２１１，２１２は第２半導体素子１２に対して並列に接続されており、抵抗２１１，２１２の間には判定回路２１０が接続されている。

判定回路２１０は、第１半導体素子１１のターンオフ期間において第２半導体素子１２にかかる電圧Ｖｄｓ_（１２）が基準電圧以下となったか否かを判定してよい。判定回路２１０は、判定結果を絶縁信号伝送器２１５に供給してよい。

絶縁信号伝送器２１５は、判定回路２１０および第１駆動条件変更回路２３１の間に設けられている。絶縁信号伝送器２１５は、判定回路２１０からの信号電圧を変換して第１タイミング発生回路２２１に供給してよい。

以上のスイッチ装置１によれば、第１半導体素子１１のターンオフ期間中において、第２半導体素子１２にかかる電圧Ｖｄｓ_（１２）が減少して基準電圧以下へと変化するタイミングに合わせてタイミング信号が生じ、この信号に応じて第１半導体素子１１のゲート電荷変動速度が下げられる。

図３は、本実施形態の比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。なお、このスイッチ装置では、ゲート駆動回路から出力されるターンオフ信号がそのままターンオフ対象素子１３のゲートに供給される。

まず、時点ｔ１において負のゲート電流Ｉｇ_（１３）を流し始める。これにより、ゲート駆動回路からターンオフ信号が出力されてターンオフ対象素子１３にゲート電荷の逆バイアス方向への注入が開始される。そして、時点ｔ１〜ｔ２の期間でターンオフ対象素子１３のゲート入力容量Ｃｇｓ_（１３）が逆バイアス方向に充電され、ゲートソース電圧Ｖｇｓ_（１３）が減少する。

続いて、ゲートソース電圧Ｖｇｓ_（１３）がミラー電圧まで減少すると（時点ｔ２）、ゲート電荷の大部分が帰還容量（ゲートドレイン容量）Ｃｇｄ_（１３）の充電に用いられ、ゲートソース電圧Ｖｇｓ_（１３）の変化がフラットとなり（いわゆるミラー期間）、ターンオフ対象素子１３のドレインソース電圧Ｖｄｓ_（１３）が増加する。

それに伴い、ドレインソース間電圧Ｖｄｓ_（１４）が低下し、対向アーム素子１４の寄生容量Ｃｄｓ_（１４）から放電電流が流れるため、ドレイン電流Ｉｄ_（１３）が減少し、その電流変化量に応じた電圧ＶＬが、正側電源線１０１の配線インダクタンス１０１１に印加される。

次に、時点ｔ３において対向アーム素子１４のドレインソース間電圧Ｖｄｓ_（１４）がゼロになると、電源出力端子１０５に流れる負荷電流ILが対向アーム素子１４の寄生ダイオードに転流し、同時にターンオフ対象素子１３ではミラー期間が終了して、ドレイン電流Ｉｄ_（１３）が急激に減少する（時点ｔ４でゼロになる）。これにより、正側電源線１０１の配線インダクタンス１０１１に印加される電圧ＶＬが瞬間的に増加して、ターンオフ対象素子１３のドレインソース間電圧Ｖｄｓ_（１３）はピーク電圧Ｖｐまで増加する。その後、時点ｔ４において直流電圧Ｅｄとなる。

そして、時点ｔ４以降の期間においてターンオフ対象素子１３のゲート入力容量Ｃｇｓ_（１３）への充電が終了して、ターンオフ対象素子１３のターンオフが完了する。図３では図示していないが、ターンオフ対象素子１３のターンオフが完了すると、対向アーム素子１４のターンオンが行われる。

図４は、本実施形態の他の比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。なお、このスイッチ装置では、ゲート駆動回路から出力されるターンオフ信号が後述の時点ｔ２１まではそのままターンオフ対象素子１３のゲートに供給される。また、時点ｔ２１の後にはターンオフ信号が補正されてターンオフ対象素子１３に供給される。

まず、時点ｔ１〜ｔ２の期間では、図３と同様の動作波形が得られるように動作が行われる。

次に、ターンオフ対象素子１３のドレインソース電圧Ｖｄｓ_（１３）が増加して、図中の時点ｔ２１において正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄに等しくなると（図中の破線枠を参照）、時点ｔ２１〜ｔ３５'の期間でターンオフ信号が補正され、ターンオフ対象素子１３のゲート電荷変動速度が下げられる。例えば、ゲート電流Ｉｇ_（１３）は、よりゼロに近い負の一定値に制御される。

ここで、時点ｔ２１においては、前述したように、対向アーム素子１４の寄生容量からの放電電流の影響で、正側電源線１０１の配線インダクタンス１０１１に電圧ＶＬが発生しているため、ドレインソース間電圧Ｖｄｓ_（１４）はゼロになっておらず、ターンオフ対象素子１３ではミラー期間が継続している。このタイミングでゲート電荷の変動速度を下げる（ゲート電流Igが負方向に小さくする）と、ゲート電荷の逆バイアス方向への注入量が減るため、ドレインソース間電圧Ｖｄｓ_（１３）の上昇速度ｄｖ／ｄｔが小さくなる。

次に、時点ｔ３'（但し、ｔ３'＞ｔ３）において、対向アーム素子１４のドレインソース間電圧Ｖｄｓ_（１４）がゼロになると、負荷電流ILが対向アーム素子１４の寄生ダイオードに転流し、同時にターンオフ対象素子１３ではミラー期間が終了して、ドレイン電流Ｉｄ_（１３）が急激に減少する（時点ｔ４'（但し、ｔ４'＞ｔ４）でゼロになる）。これにより、正側電源線１０１の配線インダクタンス１０１１に印加される電圧ＶＬが瞬間的に増加して、ターンオフ対象素子１３のドレインソース間電圧Ｖｄｓ_（１３）はピーク電圧Ｖｐ'まで増加する。ここで、図４の動作波形では時点ｔ２１〜ｔ３５'の期間でゲート電荷の変動速度を下げる分、ピーク電圧Ｖｐ'はピーク電圧Ｖｐよりも小さい。その後、時点ｔ４において直流電圧Ｅｄとなる。

そして、時点ｔ４以降の期間においてターンオフ対象素子１３のゲート入力容量Ｃｇｓ_（１３）への充電が終了して、ターンオフ対象素子１３のターンオフが完了する。

また、図４の動作波形において網掛け領域により概念的に示されるターンオフ損失Ｅｏｆｆ'は、図３のターンオフ損失Ｅｏｆｆよりも大きい。図４の動作波形では、図３の動作波形と比較して時点ｔ２１〜ｔ３'の期間でドレイン電流Ｉｄ_（１３）の低下速度が小さく、時点ｔ２〜ｔ４の期間よりも時点ｔ２〜ｔ４'の期間が長いためである。

図５は、本実施形態に係るスイッチ装置１によるターンオフ時の動作波形の一例を示す。なお、スイッチ装置１では、ゲート駆動回路から出力されるターンオフ信号が時点ｔ３のタイミングまではそのままターンオフ対象素子１３のゲートに供給される。また、時点ｔ３のタイミング後にはターンオフ信号が補正されてターンオフ対象素子１３に供給される。

まず、時点ｔ１〜ｔ３の期間では、図３と同様の動作波形が得られるように動作が行われる。

次に、時点ｔ３において対向アーム素子１４のドレインソース電圧Ｖｄｓ_（１４）がゼロになると（図中下側の破線枠を参照）、第１タイミング発生回路２２１は、予め定められたパルス幅の第１タイミング信号を発生する。これに応じて、第１駆動条件変更回路２３１は、第１タイミング信号を受け取ってから第１タイミング信号が発生している間、ターンオフ信号を補正して第１半導体素子１１のゲート電荷変動速度を下げる（図中上側の破線枠を参照）。例えば、ゲート電流Ｉｇ_（１３）は、よりゼロに近い負の一定値に制御される。なお、本実施形態では一例として第１タイミング信号が発生している期間は時点ｔ３〜ｔ３５''の期間であってよく、時点ｔ３５は、ターンオフ対象素子１３のターンオフが終了する後述の時点ｔ４''よりも前であってよい。

ここで、時点ｔ３においては、対向アーム素子１４ではドレインソース電圧Ｖｄｓ_（１４）はゼロになっており、ターンオフ対象素子１３ではミラー期間が終了している。そのため、ゲートソース電圧Ｖｇｓ_（１３）が再び減少し始めると共に、ドレイン電流Ｉｄ_（１３）が急激に減少して時点ｔ４''（但し、ｔ４''≧ｔ４）でゼロになる。

ドレインソース間電圧Ｖｄｓ_（１４）がゼロになると、負荷電流ILが対向アーム素子１４の寄生ダイオードに転流し、同時にターンオフ対象素子１３ではミラー期間が終了して、ドレイン電流Ｉｄ_（１３）が急激に減少する。これにより、正側電源線１０１の配線インダクタンス１０１１に印加される電圧ＶＬが瞬間的に増加して、ターンオフ対象素子１３のドレインソース間電圧Ｖｄｓ_（１３）はピーク電圧Ｖｐ''まで増加する。ここで、図５の動作波形では時点ｔ３〜ｔ３５'の期間でゲート電荷の変動速度を下げる分、ピーク電圧Ｖｐ'はピーク電圧Ｖｐよりも小さい。その後、ドレインソース間電圧Ｖｄｓ_（１３）は時点ｔ４において直流電圧Ｅｄとなる。

そして、時点ｔ４''以降の期間においてターンオフ対象素子１３のゲート入力容量Ｃｇｓ_（１３）への充電が終了して、ターンオフ対象素子１３のターンオフが完了する。

図５の動作波形では、図３の動作波形に対して、ターンオフ対象素子１３のオフ動作が開始する時点ｔ２から、ターンオフ対象素子１３のドレイン電流Ｉｄ_（１３）がゼロになる時点ｔ４のまで期間の長さが若干長くなるが、上述のようにサージ電圧ピーク値Ｖｐ''が小さくなる。したがって、図５の動作波形においてターンオフ損失Ｅｏｆｆ''は、図３のターンオフ損失Ｅｏｆｆと同程度の大きさとなる。

なお、上記の実施形態においては、第１タイミング発生回路２２１および第２タイミング発生回路２２２は対向アーム素子に係る電圧が基準電圧に低下したときにタイミング信号を発生することとして説明したが、対向アーム素子への転流が開始したときにタイミング信号を発生してもよい。例えば、第１タイミング発生回路２２１および第２タイミング発生回路２２２は、ドレイン電流が対向アーム素子の寄生ダイオードまたは逆並列に接続されたダイオードに転流し始めたときにタイミング信号を発生してよい。一例として、第１タイミング発生回路２２１および第２タイミング発生回路２２２は、寄生ダイオードに流れる電流量を電流センサで測定し、この測定結果により転流の開始が示されたときにタイミング信号を発生してよい。

また、第１タイミング信号を発生するのに用いられる基準電圧を、対向アーム素子１４においてドレイン電流Ｉｄ_（１４）が寄生ダイオードに転流し始めるときのドレインソース電圧Ｖｄｓ_（１４）として説明したが、他の電圧としてもよい。例えば、基準電圧は、ターンオフ対象素子１３のドレインソース電圧Ｖｄｓ_（１３）が正側電源線１０１および負側電源線１０２の間の直流電圧Ｅｄよりも高くなったときのドレインソース電圧Ｖｄｓ_（１４）であってもよい。基準電圧は、正側電源線１０１および負側電源線１０２の間の電圧以上であってよい。また、基準電圧は、これらのタイミングにおいて正側電源線１０１の配線インダクタンス１０１１にかかる電圧ＶＬ未満の電圧であってもよい。

また、第１タイミング発生回路２２１および第２タイミング発生回路２２２は判定回路２１０による判定結果等に基づいてタイミング信号を発生することとして説明したが、固定タイミングで発生してもよい。例えば、第１タイミング発生回路２２１および第２タイミング発生回路２２２の少なくとも一方は、ターンオフ信号を受け取ってターンオフ対象素子１３のターンオフが開始してから対向アーム素子１４にかかる電圧が減少して基準電圧以下へと変化するまでの時間、対向アーム素子への転流が開始するまでの時間、或いは、ターンオフ対象素子１３にかかる電圧が基準電圧以上に変化するまでの時間に達するとタイミング信号を発生するように予め調整されてよい。このような期間は、スイッチ装置１の出荷前に予め測定されて第１タイミング発生回路２２１および／または第２タイミング発生回路２２２に設定されてよい。この場合には、判定回路２１０を省略することができるためスイッチ装置１を簡略化することができる。

１ スイッチ装置、２ 駆動装置、１１ 第１半導体素子、１２ 第２半導体素子、１３ ターンオフ対象素子、１４ 対向アーム素子、１０１ 正側電源線、１０２ 負側電源線、１０５ 電源出力端子、２００ ゲート駆動回路、２１０ 判定回路、２１１ 抵抗、２１２ 抵抗、２１５ 絶縁信号伝送器、２２１ 第１タイミング発生回路、２２２ 第２タイミング発生回路、２３１ 第１駆動条件変更回路、２３２ 第２駆動条件変更回路、１０１１ 配線インダクタンス、１０２１ 配線インダクタンス

Claims (15)

1. 正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路と、
   前記第１半導体素子のターンオフ期間中において、前記第２半導体素子にかかる電圧が基準電圧に低下したときに第１タイミング信号を発生する第１タイミング発生回路と、
   前記第１タイミング信号に応じて、前記ゲート駆動回路が前記第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路と、
   を備える駆動装置。
2. 前記第２半導体素子にかかる電圧が基準電圧となったか否かを判定する第１判定回路を更に備え、
   前記第１タイミング発生回路は、前記第２半導体素子にかかる電圧が基準電圧以下となったと判定されたことに応じて前記第１タイミング信号を発生する請求項１に記載の駆動装置。
3. 前記第１判定回路および前記第１駆動条件変更回路の間に設けられた第１絶縁信号伝送器を更に備える請求項２に記載の駆動装置。
4. 前記第１タイミング発生回路は、前記第１半導体素子をターンオフする制御信号を受け取って前記第１半導体素子のターンオフが開始してから前記第２半導体素子にかかる電圧が減少して前記基準電圧以下へと変化するまでの時間に達すると前記第１タイミング信号を発生するように予め調整された請求項１に記載の駆動装置。
5. 前記第１タイミング発生回路は、予め定められたパルス幅の前記第１タイミング信号を発生し、
   前記第１駆動条件変更回路は、前記第１タイミング信号を受け取ってから前記第１タイミング信号が発生している間、前記ゲート駆動回路が前記第１半導体素子のゲートの電荷を変動させる速度を下げる請求項１から４のいずれか一項に記載の駆動装置。
6. 前記第１タイミング発生回路は、前記第１半導体素子のターンオフが終了するよりも前に前記第１タイミング信号の発生を終了させる請求項５に記載の駆動装置。
7. 前記基準電圧は０Ｖである請求項１から３のいずれか一項に記載の駆動装置。
8. 前記第１半導体素子のターンオフ期間において前記第２半導体素子にかかる電圧が基準電圧以下となったかを判定する判定回路を更に備える請求項７に記載の駆動装置。
9. 請求項１から８のいずれか一項に記載の駆動装置と、
   前記駆動装置によってゲートが駆動される前記第１半導体素子および前記第２半導体素子と、
   を備えるスイッチ装置。
10. 前記第１半導体素子および前記第２半導体素子は、ワイドバンドギャップ半導体素子である請求項９に記載のスイッチ装置。
11. 正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路と、
    前記第１半導体素子のターンオフ期間中において、前記第１半導体素子にかかる電圧が基準電圧以上に達したときに第１タイミング信号を発生する第１タイミング発生回路と、
    前記第１タイミング信号に応じて、前記ゲート駆動回路が前記第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路と、
    を備える駆動装置。
12. 前記第１タイミング発生回路は、前記第１半導体素子をターンオフする制御信号を受け取って前記第１半導体素子のターンオフが開始してから前記第１半導体素子にかかる電圧が基準電圧以上に変化するまでの時間に達すると前記第１タイミング信号を発生するように予め調整された請求項１１に記載の駆動装置。
13. 前記基準電圧は前記正側電源線および前記負側電源線間の電圧以上である請求項１１または１２に記載の駆動装置。
14. 正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路と、
    前記第１半導体素子のターンオフ期間中において、前記第２半導体素子への転流が開始したときに第１タイミング信号を発生する第１タイミング発生回路と、
    前記第１タイミング信号に応じて、前記ゲート駆動回路が前記第１半導体素子のゲートの電荷量の変動を緩和させる第１駆動条件変更回路と、
    を備える駆動装置。
15. 前記第１タイミング発生回路は、前記第１半導体素子をターンオフする制御信号を受け取って前記第１半導体素子のターンオフが開始してから前記第２半導体素子への転流が開始するまでの時間に達すると前記第１タイミング信号を発生するように予め調整された請求項１４に記載の駆動装置。

Images