JP2000252807A - スイッチング回路及びそのスイッチング方法 - Google Patents
スイッチング回路及びそのスイッチング方法Info
- Publication number
- JP2000252807A JP2000252807A JP11055778A JP5577899A JP2000252807A JP 2000252807 A JP2000252807 A JP 2000252807A JP 11055778 A JP11055778 A JP 11055778A JP 5577899 A JP5577899 A JP 5577899A JP 2000252807 A JP2000252807 A JP 2000252807A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- circuit
- switching
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】スイッチング損失を低減することのできるスイ
ッチング回路及びスイッチング方法を提供する。 【解決手段】ターンオン及びターンオフが繰り返される
トランジスタＱ１（Ｑ２）と、該トランジスタの出力側
に並列に設けられ、前記トランジスタのターンオフによ
って流れを阻止された電流で充電される第１コンデンサ
Ｃ２（Ｃ３）と、前記トランジスタのターンオン及びタ
ーンオフに同期して開閉するスイッチＳ１（Ｓ２）と、
該スイッチを介して前記第１コンデンサに直列に接続さ
れ、該スイッチが閉成されることにより前記第１コンデ
ンサに蓄積されている電荷を放電させる第２コンデンサ
Ｃ４と、前記スイッチが開放されている間に、前記第１
コンデンサに蓄積されている電荷が放電される極性にな
るように該第２コンデンサを充電する充電回路２１、と
を備えている。
ッチング回路及びスイッチング方法を提供する。 【解決手段】ターンオン及びターンオフが繰り返される
トランジスタＱ１（Ｑ２）と、該トランジスタの出力側
に並列に設けられ、前記トランジスタのターンオフによ
って流れを阻止された電流で充電される第１コンデンサ
Ｃ２（Ｃ３）と、前記トランジスタのターンオン及びタ
ーンオフに同期して開閉するスイッチＳ１（Ｓ２）と、
該スイッチを介して前記第１コンデンサに直列に接続さ
れ、該スイッチが閉成されることにより前記第１コンデ
ンサに蓄積されている電荷を放電させる第２コンデンサ
Ｃ４と、前記スイッチが開放されている間に、前記第１
コンデンサに蓄積されている電荷が放電される極性にな
るように該第２コンデンサを充電する充電回路２１、と
を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば電力変換装
置、電力制御装置等に用いられるスイッチング回路に関
し、特にターンオフ時の損失を軽減する技術に関する。
置、電力制御装置等に用いられるスイッチング回路に関
し、特にターンオフ時の損失を軽減する技術に関する。
【０００２】
【従来の技術】従来、電力変換や電力制御に使用される
半導体素子として、例えば整流ダイオード、パワートラ
ンジスタ、サイリスタ、トライアック、ＧＴＯ（Gate T
urn Off Thyristor）、パワーＭＯＳＦＥＴ、ＩＧＢＴ
（Insulated Gate Bipolar Transistor）、ＩＰＭ（Int
elligent Power Module）といったパワーデバイスが知
られている。以下、半導体素子としてパワートランジス
タ（以下、単に「トランジスタ」という）が用られた従
来のスイッチング回路を説明する。
半導体素子として、例えば整流ダイオード、パワートラ
ンジスタ、サイリスタ、トライアック、ＧＴＯ（Gate T
urn Off Thyristor）、パワーＭＯＳＦＥＴ、ＩＧＢＴ
（Insulated Gate Bipolar Transistor）、ＩＰＭ（Int
elligent Power Module）といったパワーデバイスが知
られている。以下、半導体素子としてパワートランジス
タ（以下、単に「トランジスタ」という）が用られた従
来のスイッチング回路を説明する。
【０００３】トランジスタが理想的なスイッチとして動
作する場合は、そのスイッチングに伴う電力の損失は生
じないが、実際のトランジスタでは、以下のような損失
が発生する。即ち、トランジスタがオフ状態では、僅か
な漏れ電流が流れることによりオフ損失が発生する。ま
た、オン状態では、トランジスタのコレクタ−エミッタ
間に飽和電圧（オン電圧）が現れ、このオン電圧とコレ
クタ電流の積で表されるオン損失が発生する。
作する場合は、そのスイッチングに伴う電力の損失は生
じないが、実際のトランジスタでは、以下のような損失
が発生する。即ち、トランジスタがオフ状態では、僅か
な漏れ電流が流れることによりオフ損失が発生する。ま
た、オン状態では、トランジスタのコレクタ−エミッタ
間に飽和電圧（オン電圧）が現れ、このオン電圧とコレ
クタ電流の積で表されるオン損失が発生する。
【０００４】更に、トランジスタがスイッチングすると
きにはスイッチング損失が発生する。このスイッチング
損失には、トランジスタがオフ状態からオン状態に遷移
するターンオン期間で発生するターンオン損失及びオン
状態からオフ状態に遷移するターンオフ期間で発生する
ターンオフ損失が含まれる。ターンオン損失はターンオ
ン期間の電圧と電流の時間積分で表され、ターンオフ損
失はターンオフ期間の電圧と電流の時間積分で表され
る。
きにはスイッチング損失が発生する。このスイッチング
損失には、トランジスタがオフ状態からオン状態に遷移
するターンオン期間で発生するターンオン損失及びオン
状態からオフ状態に遷移するターンオフ期間で発生する
ターンオフ損失が含まれる。ターンオン損失はターンオ
ン期間の電圧と電流の時間積分で表され、ターンオフ損
失はターンオフ期間の電圧と電流の時間積分で表され
る。
【０００５】ところで、従来の電力変換装置や電力制御
装置では、例えば図４に示すようなスイッチング回路が
使用されている。このスイッチング回路は、主回路とス
ナバ（Snubber）回路とから構成されている。
装置では、例えば図４に示すようなスイッチング回路が
使用されている。このスイッチング回路は、主回路とス
ナバ（Snubber）回路とから構成されている。
【０００６】主回路は、トランジスタＱ１０、このトラ
ンジスタＱ１０のコレクタとエミッタとの間に接続され
たフリーホイールダイオードＤ１１、トランジスタＱ２
０及びこのトランジスタＱ２０のコレクタとエミッタと
の間に接続されたフリーホイールダイオードＤ２１から
構成されている。トランジスタＱ１０のエミッタはトラ
ンジスタＱ２０のコレクタに接続され、この接続点が出
力端子となる。
ンジスタＱ１０のコレクタとエミッタとの間に接続され
たフリーホイールダイオードＤ１１、トランジスタＱ２
０及びこのトランジスタＱ２０のコレクタとエミッタと
の間に接続されたフリーホイールダイオードＤ２１から
構成されている。トランジスタＱ１０のエミッタはトラ
ンジスタＱ２０のコレクタに接続され、この接続点が出
力端子となる。
【０００７】また、トランジスタＱ１０のコレクタとト
ランジスタＱ２０のエミッタとの間に、コンデンサＣ３
０を介して電源電圧ＶPNが印加される。なお、図４で
は、主回路を駆動するためのドライブ回路は省略されて
いるが、トランジスタＱ１０及びＱ２０の各ベースにド
ライブ回路で生成された所定の信号が印加されることに
より、トランジスタＱ１０とＱ２０とが交互にオン／オ
フを繰り返すように制御される。
ランジスタＱ２０のエミッタとの間に、コンデンサＣ３
０を介して電源電圧ＶPNが印加される。なお、図４で
は、主回路を駆動するためのドライブ回路は省略されて
いるが、トランジスタＱ１０及びＱ２０の各ベースにド
ライブ回路で生成された所定の信号が印加されることに
より、トランジスタＱ１０とＱ２０とが交互にオン／オ
フを繰り返すように制御される。
【０００８】スナバ回路は、トランジスタＱ１０及びＱ
２０のスイッチングに伴って発生するサージ電圧を吸収
し、以てトランジスタＱ１０及びＱ２０が破壊されるの
を防止するために設けられている。
２０のスイッチングに伴って発生するサージ電圧を吸収
し、以てトランジスタＱ１０及びＱ２０が破壊されるの
を防止するために設けられている。
【０００９】このスナバ回路は、各トランジスタＱ１０
及びＱ２０にそれぞれ対応して設けられている。トラン
ジスタＱ１０に対応するスナバ回路は、抵抗Ｒ１０、コ
ンデンサＣ１０及びダイオードＤ１２から構成されてい
る。コンデンサＣ１０の一方の端子はトランジスタＱ１
０のコレクタに接続され、他方の端子はダイオードＤ１
２のアノードに接続されている。このダイオードＤ１２
のカソードはトランジスタＱ１０のエミッタに接続され
ている。また、上記ダイオードＤ１２のアノードは抵抗
Ｒ１０を介して電源の負極に接続されている。
及びＱ２０にそれぞれ対応して設けられている。トラン
ジスタＱ１０に対応するスナバ回路は、抵抗Ｒ１０、コ
ンデンサＣ１０及びダイオードＤ１２から構成されてい
る。コンデンサＣ１０の一方の端子はトランジスタＱ１
０のコレクタに接続され、他方の端子はダイオードＤ１
２のアノードに接続されている。このダイオードＤ１２
のカソードはトランジスタＱ１０のエミッタに接続され
ている。また、上記ダイオードＤ１２のアノードは抵抗
Ｒ１０を介して電源の負極に接続されている。
【００１０】同様に、トランジスタＱ２０に対応するス
ナバ回路は、抵抗Ｒ２０、コンデンサＣ２０及びダイオ
ードＤ２２から構成されている。ダイオードＤ２２のア
ノードはトランジスタＱ２０のコレクタに接続され、カ
ソードはコンデンサＣ２０の一方の端子に接続されてい
る。このコンデンサＣ２０の他方の端子はトランジスタ
Ｑ２０のエミッタに接続されている。また、上記ダイオ
ードＤ２２のカソードは抵抗Ｒ２０を介して電源の正極
に接続されている。
ナバ回路は、抵抗Ｒ２０、コンデンサＣ２０及びダイオ
ードＤ２２から構成されている。ダイオードＤ２２のア
ノードはトランジスタＱ２０のコレクタに接続され、カ
ソードはコンデンサＣ２０の一方の端子に接続されてい
る。このコンデンサＣ２０の他方の端子はトランジスタ
Ｑ２０のエミッタに接続されている。また、上記ダイオ
ードＤ２２のカソードは抵抗Ｒ２０を介して電源の正極
に接続されている。
【００１１】以上のように構成されるスイッチング回路
の動作を説明する。今、トランジスタＱ１０がターンオ
フする場合を考える。この場合、図５に示すように、コ
レクタ電流ＩCは、ターンオフ期間で所定値から０Ａま
で変化する。同時に、コレクタ−エミッタ間電圧Ｖ
CEは、０Ｖから電源電圧ＶPNまで変化する。この際、コ
レクタ−エミッタ間電圧ＶCEには、主回路の配線に寄生
するインダクタンスによってサージ電圧が発生する。
の動作を説明する。今、トランジスタＱ１０がターンオ
フする場合を考える。この場合、図５に示すように、コ
レクタ電流ＩCは、ターンオフ期間で所定値から０Ａま
で変化する。同時に、コレクタ−エミッタ間電圧Ｖ
CEは、０Ｖから電源電圧ＶPNまで変化する。この際、コ
レクタ−エミッタ間電圧ＶCEには、主回路の配線に寄生
するインダクタンスによってサージ電圧が発生する。
【００１２】一方、スナバ回路のコンデンサＣ１０は、
抵抗Ｒ１０を介して電源電圧ＶPNまで予め充電されてお
り、トランジスタＱ１０がオンしてもコンデンサＣ１０
の充電電圧を維持している。そして、トランジスタＱ１
０がオフすることによってサージ電圧が発生すると、コ
ンデンサＣ１０は、電源電圧ＶPNより高くなった部分
（図５の斜線部分）の電圧によって充電される。即ち、
サージ電圧はコンデンサＣ１０に吸収される。このコン
デンサＣ１０に充電された電荷は、その後、抵抗Ｒ１０
を介して放電されることにより熱に変換される。従っ
て、ターンオフ損失には、ターンオフ期間での電圧と電
流の時間積分で表される損失に加え、サージ電圧による
損失も加わることになるので、ターンオフ損失が大きい
という問題がある。
抵抗Ｒ１０を介して電源電圧ＶPNまで予め充電されてお
り、トランジスタＱ１０がオンしてもコンデンサＣ１０
の充電電圧を維持している。そして、トランジスタＱ１
０がオフすることによってサージ電圧が発生すると、コ
ンデンサＣ１０は、電源電圧ＶPNより高くなった部分
（図５の斜線部分）の電圧によって充電される。即ち、
サージ電圧はコンデンサＣ１０に吸収される。このコン
デンサＣ１０に充電された電荷は、その後、抵抗Ｒ１０
を介して放電されることにより熱に変換される。従っ
て、ターンオフ損失には、ターンオフ期間での電圧と電
流の時間積分で表される損失に加え、サージ電圧による
損失も加わることになるので、ターンオフ損失が大きい
という問題がある。
【００１３】
【発明が解決しようとする課題】本発明は、このような
問題を解消するためになされたものであり、スイッチン
グ損失を低減することのできるスイッチング回路及びス
イッチング方法を提供することを目的とする。
問題を解消するためになされたものであり、スイッチン
グ損失を低減することのできるスイッチング回路及びス
イッチング方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の第１の態様に係
るスイッチング回路は、上記目的を達成するために、タ
ーンオン及びターンオフが繰り返されるトランジスタ
と、該トランジスタの出力側に並列に設けられ、前記ト
ランジスタのターンオフによって流れを阻止された電流
で充電される第１コンデンサと、前記トランジスタがタ
ーンオンしている間に該第１コンデンサに蓄積されてい
る電荷を放電させる制御回路、とを備えている。
るスイッチング回路は、上記目的を達成するために、タ
ーンオン及びターンオフが繰り返されるトランジスタ
と、該トランジスタの出力側に並列に設けられ、前記ト
ランジスタのターンオフによって流れを阻止された電流
で充電される第１コンデンサと、前記トランジスタがタ
ーンオンしている間に該第１コンデンサに蓄積されてい
る電荷を放電させる制御回路、とを備えている。
【００１５】この第１態様に係るスイッチング回路によ
れば、トランジスタがターンオフする直前には第１コン
デンサは放電されて電荷がゼロ又はゼロ近傍の状態にさ
れている。そして、トランジスタがターンオフすると、
この第１コンデンサは該トランジスタのターンオフによ
って流れを阻止された電流で充電される。従って、第１
コンデンサは電荷がゼロ又はゼロ近傍の状態から充電が
開始されるのでサージ電圧をも吸収する。その結果、第
１コンデンサが電源電圧以上に充放電されることもない
ので、ターンオフ損失を低減できる。
れば、トランジスタがターンオフする直前には第１コン
デンサは放電されて電荷がゼロ又はゼロ近傍の状態にさ
れている。そして、トランジスタがターンオフすると、
この第１コンデンサは該トランジスタのターンオフによ
って流れを阻止された電流で充電される。従って、第１
コンデンサは電荷がゼロ又はゼロ近傍の状態から充電が
開始されるのでサージ電圧をも吸収する。その結果、第
１コンデンサが電源電圧以上に充放電されることもない
ので、ターンオフ損失を低減できる。
【００１６】この第１態様に係るスイッチング回路で
は、前記制御回路は、前記トランジスタのターンオン及
びターンオフに同期して開閉するスイッチと、該スイッ
チを介して前記第１コンデンサに直列に接続され、該ス
イッチが閉成されることにより前記第１コンデンサに蓄
積されている電荷を放電させる第２コンデンサと、前記
スイッチが開放されている間に、前記第１コンデンサに
蓄積されている電荷が放電される極性になるように該第
２コンデンサを充電する充電回路、とで構成できる。
は、前記制御回路は、前記トランジスタのターンオン及
びターンオフに同期して開閉するスイッチと、該スイッ
チを介して前記第１コンデンサに直列に接続され、該ス
イッチが閉成されることにより前記第１コンデンサに蓄
積されている電荷を放電させる第２コンデンサと、前記
スイッチが開放されている間に、前記第１コンデンサに
蓄積されている電荷が放電される極性になるように該第
２コンデンサを充電する充電回路、とで構成できる。
【００１７】この場合、第２コンデンサは、そこに蓄積
された電荷をトランジスタの次のターンオン期間で電源
に汲み上げるチャージポンプとして動作するので、従来
損失となっていたエネルギーが回収されることになる。
従って、電力変換効率が高められる。
された電荷をトランジスタの次のターンオン期間で電源
に汲み上げるチャージポンプとして動作するので、従来
損失となっていたエネルギーが回収されることになる。
従って、電力変換効率が高められる。
【００１８】また、本発明の第２の態様に係るスイッチ
ング方法は、上記と同様の目的で、ターンオン及びター
ンオフが繰り返されるトランジスタの出力側に並列に設
けられた第１コンデンサを有するスイッチ回路における
スイッチング方法であって、トランジスタのターンオフ
によって流れを阻止された電流で前記第１コンデンサを
充電する第１ステップと、前記トランジスタがターンオ
ンしている間に前記第１コンデンサに蓄積されている電
荷を放電させる第２ステップ、とを備えている。
ング方法は、上記と同様の目的で、ターンオン及びター
ンオフが繰り返されるトランジスタの出力側に並列に設
けられた第１コンデンサを有するスイッチ回路における
スイッチング方法であって、トランジスタのターンオフ
によって流れを阻止された電流で前記第１コンデンサを
充電する第１ステップと、前記トランジスタがターンオ
ンしている間に前記第１コンデンサに蓄積されている電
荷を放電させる第２ステップ、とを備えている。
【００１９】この場合、前記第２ステップは、前記トラ
ンジスタのターンオンに同期して前記第１コンデンサを
第２コンデンサに電気的に直列に接続することにより前
記第１コンデンサに蓄積されている電荷を放電させるス
テップと、前記トランジスタがターンオフしている間に
前記第２コンデンサを、前記第１コンデンサに蓄積され
ている電荷が放電される極性になるように充電するステ
ップ、とで構成できる。
ンジスタのターンオンに同期して前記第１コンデンサを
第２コンデンサに電気的に直列に接続することにより前
記第１コンデンサに蓄積されている電荷を放電させるス
テップと、前記トランジスタがターンオフしている間に
前記第２コンデンサを、前記第１コンデンサに蓄積され
ている電荷が放電される極性になるように充電するステ
ップ、とで構成できる。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態１を、
インバータ回路又はコンバータ回路の１相分で使用され
るスイッチング回路を例にとって、図面を参照しながら
詳細に説明する。
インバータ回路又はコンバータ回路の１相分で使用され
るスイッチング回路を例にとって、図面を参照しながら
詳細に説明する。
【００２１】図１は、本発明の実施の形態１に係るスイ
ッチング回路の構成を示す回路図である。このスイッチ
ング回路は、主回路１０及びスナバ回路２０から構成さ
れている。
ッチング回路の構成を示す回路図である。このスイッチ
ング回路は、主回路１０及びスナバ回路２０から構成さ
れている。
【００２２】主回路１０は、トランジスタＱ１、このト
ランジスタＱ１のコレクタとエミッタとの間に接続され
たフリーホイールダイオードＤ１、トランジスタＱ２、
このトランジスタＱ２のコレクタとエミッタとの間に接
続されたフリーホイールダイオードＤ２及びコンデンサ
Ｃ１から構成されている。トランジスタＱ１及びＱ２と
しては、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧ
ＢＴ等を用いることができる。
ランジスタＱ１のコレクタとエミッタとの間に接続され
たフリーホイールダイオードＤ１、トランジスタＱ２、
このトランジスタＱ２のコレクタとエミッタとの間に接
続されたフリーホイールダイオードＤ２及びコンデンサ
Ｃ１から構成されている。トランジスタＱ１及びＱ２と
しては、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧ
ＢＴ等を用いることができる。
【００２３】トランジスタＱ１のエミッタはトランジス
タＱ２のコレクタに接続され、この接続点に出力端子Ｏ
ＵＴが設けられている。また、トランジスタＱ１のコレ
クタとトランジスタＱ２のエミッタとの間には、コンデ
ンサＣ１を介して、電源電圧が印加されるようになって
いる。なお、図１では、主回路１０を駆動するためのド
ライブ回路は省略されているが、このドライブ回路で生
成された信号がトランジスタＱ１及びＱ２の各ベースに
印加されることにより、トランジスタＱ１とＱ２とが交
互にオン／オフを繰り返すように制御される。
タＱ２のコレクタに接続され、この接続点に出力端子Ｏ
ＵＴが設けられている。また、トランジスタＱ１のコレ
クタとトランジスタＱ２のエミッタとの間には、コンデ
ンサＣ１を介して、電源電圧が印加されるようになって
いる。なお、図１では、主回路１０を駆動するためのド
ライブ回路は省略されているが、このドライブ回路で生
成された信号がトランジスタＱ１及びＱ２の各ベースに
印加されることにより、トランジスタＱ１とＱ２とが交
互にオン／オフを繰り返すように制御される。
【００２４】スナバ回路２０は、トランジスタＱ１に対
応する第１スナバ回路、トランジスタＱ２に対応する第
２スナバ回路及びこれら第１及び第２スナバ回路を共通
に制御する充放電制御回路とから構成されている。
応する第１スナバ回路、トランジスタＱ２に対応する第
２スナバ回路及びこれら第１及び第２スナバ回路を共通
に制御する充放電制御回路とから構成されている。
【００２５】第１スナバ回路は、コンデンサＣ２、スイ
ッチＳ１、ダイオードＤ３から構成されている。そし
て、コンデンサＣ１の一方の端子はトランジスタＱ１の
コレクタに接続され、他方の端子はダイオードＤ３のア
ノードに接続されている。このダイオードＤ３のカソー
ドはトランジスタＱ１のエミッタに接続されている。ま
た、上記ダイオードＤ３のアノードとコンデンサＣ２の
接続点は、スイッチＳ１を介してコンデンサＣ４（後述
する）の一方の端子に接続されている。
ッチＳ１、ダイオードＤ３から構成されている。そし
て、コンデンサＣ１の一方の端子はトランジスタＱ１の
コレクタに接続され、他方の端子はダイオードＤ３のア
ノードに接続されている。このダイオードＤ３のカソー
ドはトランジスタＱ１のエミッタに接続されている。ま
た、上記ダイオードＤ３のアノードとコンデンサＣ２の
接続点は、スイッチＳ１を介してコンデンサＣ４（後述
する）の一方の端子に接続されている。
【００２６】上記スイッチＳ１としては、半導体スイッ
チを用いることができる。このスイッチＳ１は、トラン
ジスタＱ１に同期してオン／オフするように、図示しな
い制御回路によって制御される。
チを用いることができる。このスイッチＳ１は、トラン
ジスタＱ１に同期してオン／オフするように、図示しな
い制御回路によって制御される。
【００２７】同様に、第２スナバ回路は、コンデンサＣ
３、スイッチＳ２及びダイオードＤ４から構成されてい
る。そして、ダイオードＤ４のアノードはトランジスタ
Ｑ２のコレクタに接続され、カソードはコンデンサＣ３
の一方の端子に接続されている。このコンデンサＣ３の
他方の端子はトランジスタＱ２のエミッタに接続されて
いる。また、上記ダイオードＤ２２のカソードとコンデ
ンサＣ３の接続点は、スイッチＳ２を介してコンデンサ
Ｃ４の他方の端子に接続されている。
３、スイッチＳ２及びダイオードＤ４から構成されてい
る。そして、ダイオードＤ４のアノードはトランジスタ
Ｑ２のコレクタに接続され、カソードはコンデンサＣ３
の一方の端子に接続されている。このコンデンサＣ３の
他方の端子はトランジスタＱ２のエミッタに接続されて
いる。また、上記ダイオードＤ２２のカソードとコンデ
ンサＣ３の接続点は、スイッチＳ２を介してコンデンサ
Ｃ４の他方の端子に接続されている。
【００２８】上記スイッチＳ２としては、半導体スイッ
チを用いることができる。このスイッチＳ２は、トラン
ジスタＱ２に同期してオン／オフするように、図示しな
い制御回路によって制御される。
チを用いることができる。このスイッチＳ２は、トラン
ジスタＱ２に同期してオン／オフするように、図示しな
い制御回路によって制御される。
【００２９】また、充放電制御回路は、コンデンサＣ
４、ダイオードＤ５及びＤ６、並びに充電回路２１から
構成されている。そして、上記コンデンサＣ４の一方の
端子はダイオードＤ５を介してトランジスタＱ１のコレ
クタに接続されると共に充電回路２１の一方の端子に接
続されている。また、コンデンサＣ４の他方の端子は、
ダイオードＤ６を介してトランジスタＱ２のエミッタに
接続されると共に充電回路の他方の端子に接続されてい
る。
４、ダイオードＤ５及びＤ６、並びに充電回路２１から
構成されている。そして、上記コンデンサＣ４の一方の
端子はダイオードＤ５を介してトランジスタＱ１のコレ
クタに接続されると共に充電回路２１の一方の端子に接
続されている。また、コンデンサＣ４の他方の端子は、
ダイオードＤ６を介してトランジスタＱ２のエミッタに
接続されると共に充電回路の他方の端子に接続されてい
る。
【００３０】コンデンサＣ４の容量は、上記コンデンサ
Ｃ２及びＣ３の容量に比べて十分大きくなるように選択
するのが好ましい。また、充電回路２１は、コンデンサ
Ｃ４の充電電圧を主回路１０の電圧（コンデンサＣ１の
両端にかかっている電圧）に略等しくなるように充電す
る。この充電回路２１は、例えば電源電圧を変圧して所
望の電圧を得ることのできるするＤＣ−ＤＣコンバータ
で構成することができる。
Ｃ２及びＣ３の容量に比べて十分大きくなるように選択
するのが好ましい。また、充電回路２１は、コンデンサ
Ｃ４の充電電圧を主回路１０の電圧（コンデンサＣ１の
両端にかかっている電圧）に略等しくなるように充電す
る。この充電回路２１は、例えば電源電圧を変圧して所
望の電圧を得ることのできるするＤＣ−ＤＣコンバータ
で構成することができる。
【００３１】以上の構成において、本発明の実施の形態
１に係るスイッチング回路の動作を説明する。
１に係るスイッチング回路の動作を説明する。
【００３２】先ず、トランジスタＱ１がターンオフする
場合を考える。この場合、後述するターンオン動作によ
ってコンデンサＣ２は放電され、その電荷は略ゼロにな
っている。この状態でトランジスタＱ１がターンオフす
ると、これに同期してスイッチＳ１が開放される。この
時点では、コンデンサＣ２の電荷は略ゼロであるので、
トランジスタＱ１のコレクタ−エミッタ間電圧は低く抑
えられている。従って、トランジスタＱ１が飽和領域か
ら活性領域を通って遮断領域に移行するときは、該トラ
ンジスタＱ１には電流が殆ど流れず、代わりにコンデン
サＣ２への充電電流が流れる。
場合を考える。この場合、後述するターンオン動作によ
ってコンデンサＣ２は放電され、その電荷は略ゼロにな
っている。この状態でトランジスタＱ１がターンオフす
ると、これに同期してスイッチＳ１が開放される。この
時点では、コンデンサＣ２の電荷は略ゼロであるので、
トランジスタＱ１のコレクタ−エミッタ間電圧は低く抑
えられている。従って、トランジスタＱ１が飽和領域か
ら活性領域を通って遮断領域に移行するときは、該トラ
ンジスタＱ１には電流が殆ど流れず、代わりにコンデン
サＣ２への充電電流が流れる。
【００３３】これにより、コンデンサＣ２は、飽和電圧
から主回路電圧＋α（サージ電圧）まで上昇する電圧
（トランジスタＱ１のコレクタ−エミッタ間にかかる電
圧）を吸収して充電される。その結果、図２に示すよう
に、トランジスタＱ１のコレクタ−エミッタ間にかかる
電圧にサージ電圧によるオーバーシュートは発生しな
い。また、上記電圧上昇速度よりトランジスタＱ１がタ
ーンオフする速度が十分速いので、ＺＶＳ（Zero Volt
Switching）と呼ばれるソフトスイッチング動作が行わ
れることになる。その結果、図２に示すように、ターン
オフ損失が少なくなる。
から主回路電圧＋α（サージ電圧）まで上昇する電圧
（トランジスタＱ１のコレクタ−エミッタ間にかかる電
圧）を吸収して充電される。その結果、図２に示すよう
に、トランジスタＱ１のコレクタ−エミッタ間にかかる
電圧にサージ電圧によるオーバーシュートは発生しな
い。また、上記電圧上昇速度よりトランジスタＱ１がタ
ーンオフする速度が十分速いので、ＺＶＳ（Zero Volt
Switching）と呼ばれるソフトスイッチング動作が行わ
れることになる。その結果、図２に示すように、ターン
オフ損失が少なくなる。
【００３４】次に、トランジスタＱ１がターンオンする
場合を考える。スイッチＳ１は、トランジスタＱ１のタ
ーンオンに同期して閉じられる。その結果、コンデンサ
Ｃ２に蓄えられている電荷はコンデンサＣ４によって全
て汲み上げられてコンデンサＣ１又は負荷に移動する。
つまり、コンデンサＣ４はチャージポンプの働きをす
る。これにより、上述したＺＶＳ動作がより確実にされ
ると同時に、スイッチング損失の回収が行われる。
場合を考える。スイッチＳ１は、トランジスタＱ１のタ
ーンオンに同期して閉じられる。その結果、コンデンサ
Ｃ２に蓄えられている電荷はコンデンサＣ４によって全
て汲み上げられてコンデンサＣ１又は負荷に移動する。
つまり、コンデンサＣ４はチャージポンプの働きをす
る。これにより、上述したＺＶＳ動作がより確実にされ
ると同時に、スイッチング損失の回収が行われる。
【００３５】この実施の形態１に係るスイッチング回路
によれば、トランジスタがターンオフする際にサージ電
圧が発生することがないので、ターンオフ損失を低減す
ることができる。従って、このスイッチ回路を例えばイ
ンバータ装置に用いれば、変換効率を向上させることが
できる。また、このスイッチング回路では、ソフトスイ
ッチング動作が行われるのでノイズを低減させることが
できる。
によれば、トランジスタがターンオフする際にサージ電
圧が発生することがないので、ターンオフ損失を低減す
ることができる。従って、このスイッチ回路を例えばイ
ンバータ装置に用いれば、変換効率を向上させることが
できる。また、このスイッチング回路では、ソフトスイ
ッチング動作が行われるのでノイズを低減させることが
できる。
【００３６】次に、本発明の実施の形態２に係るスイッ
チング回路を、図３を参照しながら説明する。このスイ
ッチング回路は、上述した実施の形態１に係るスイッチ
ング回路のダイオードＤ５のアノードとコンデンサＣ４
との間に例えばフェライトコアで構成されたインダクタ
Ｌ１が挿入されると共に、充電回路２１からダイオード
Ｄ５のアノードに至る経路にダイオードＤ９が挿入され
て構成されている。
チング回路を、図３を参照しながら説明する。このスイ
ッチング回路は、上述した実施の形態１に係るスイッチ
ング回路のダイオードＤ５のアノードとコンデンサＣ４
との間に例えばフェライトコアで構成されたインダクタ
Ｌ１が挿入されると共に、充電回路２１からダイオード
Ｄ５のアノードに至る経路にダイオードＤ９が挿入され
て構成されている。
【００３７】また、スイッチＳ１及びＳ２として半導体
スイッチが使用されている。スイッチＳ１は、トランジ
スタＱ３、ダイオードＤ７及びアンプＡ３から構成され
ている。同様に、スイッチＳ２は、トランジスタＱ４、
ダイオードＤ８及びアンプＡ４から構成されている。ま
た、トランジスタＱ１のベースには図示しない制御回路
からの制御信号ＣＮＴ１がアンプＡ１を介して供給さ
れ、トランジスタＱ２のベースには図示しない制御回路
からの制御信号ＣＮＴ２がアンプＡ２を介して供給され
るように構成されている。この構成により、スイッチＳ
１はトランジスタＱ１に同期してオン／オフし、スイッ
チＳ２はトランジスタＱ２に同期してオン／オフする機
能が実現されている。
スイッチが使用されている。スイッチＳ１は、トランジ
スタＱ３、ダイオードＤ７及びアンプＡ３から構成され
ている。同様に、スイッチＳ２は、トランジスタＱ４、
ダイオードＤ８及びアンプＡ４から構成されている。ま
た、トランジスタＱ１のベースには図示しない制御回路
からの制御信号ＣＮＴ１がアンプＡ１を介して供給さ
れ、トランジスタＱ２のベースには図示しない制御回路
からの制御信号ＣＮＴ２がアンプＡ２を介して供給され
るように構成されている。この構成により、スイッチＳ
１はトランジスタＱ１に同期してオン／オフし、スイッ
チＳ２はトランジスタＱ２に同期してオン／オフする機
能が実現されている。
【００３８】この実施の形態２に係るスイッチング回路
によれば、スイッチＳ１がオンにされることによってコ
ンデンサＣ４に急激に流れ込む電流、つまりトランジス
タＱ４を流れる電流のスパイクがインダクタＬ１によっ
て緩和される。従って、スイッチＳ１（トランジスタＱ
２）で発生する損失を低減させることができる。スイッ
チＳ２についても同様である。
によれば、スイッチＳ１がオンにされることによってコ
ンデンサＣ４に急激に流れ込む電流、つまりトランジス
タＱ４を流れる電流のスパイクがインダクタＬ１によっ
て緩和される。従って、スイッチＳ１（トランジスタＱ
２）で発生する損失を低減させることができる。スイッ
チＳ２についても同様である。
【００３９】なお、以上説明した実施の形態１及び実施
の形態２では、トランジスタを用いたスイッチング回路
について説明したが、他の半導体素子、例えばサイリス
タ、トライアック、ＧＴＯ等を用いたスイッチング回路
にも適用できる。
の形態２では、トランジスタを用いたスイッチング回路
について説明したが、他の半導体素子、例えばサイリス
タ、トライアック、ＧＴＯ等を用いたスイッチング回路
にも適用できる。
【００４０】
【発明の効果】以上詳述したように、本発明によれば、
スイッチング損失を低減することのできるスイッチング
回路及びスイッチング方法を提供できる。
スイッチング損失を低減することのできるスイッチング
回路及びスイッチング方法を提供できる。
【図１】本発明の実施の形態１に係るスイッチング回路
の構成を示す回路図である。
の構成を示す回路図である。
【図２】図１に示したスイッチング回路の動作を説明す
るための波形図である。
るための波形図である。
【図３】本発明の実施の形態２に係るスイッチング回路
の構成を示す回路図である。
の構成を示す回路図である。
【図４】従来のスイッチング回路の構成を示す回路図で
ある。
ある。
【図５】図４に示したスイッチング回路の動作を説明す
るための波形図である。
るための波形図である。
１０ 主回路 ２０ スナバ回路 ２１ 充電回路 Ｃ１、Ｃ２、Ｃ３、Ｃ４ コンデンサ Ｓ１、Ｓ２ スイッチ Ｄ１、Ｄ２ フリーホイールダイオード Ｄ３、Ｄ４、Ｄ５、Ｄ６ ダイオード Ｑ１、Ｑ２ トランジスタ ＯＵＴ 出力端子
Claims (4)
- 【請求項１】ターンオン及びターンオフが繰り返される
トランジスタと、 該トランジスタの出力側に並列に設けられ、前記トラン
ジスタのターンオフによって流れを阻止された電流で充
電される第１コンデンサと、 前記トランジスタがターンオンしている間に該第１コン
デンサに蓄積されている電荷を放電させる制御回路、と
を備えたスイッチング回路。 - 【請求項２】前記制御回路は、 前記トランジスタのターンオン及びターンオフに同期し
て開閉するスイッチと、 該スイッチを介して前記第１コンデンサに直列に接続さ
れ、該スイッチが閉成されることにより前記第１コンデ
ンサに蓄積されている電荷を放電させる第２コンデンサ
と、 前記スイッチが開放されている間に、前記第１コンデン
サに蓄積されている電荷が放電される極性になるように
該第２コンデンサを充電する充電回路、とで構成される
請求項１に記載のスイッチング回路。 - 【請求項３】ターンオン及びターンオフが繰り返される
トランジスタの出力側に並列に設けられた第１コンデン
サを有するスイッチ回路におけるスイッチング方法であ
って、 トランジスタのターンオフによって流れを阻止された電
流で前記第１コンデンサを充電する第１ステップと、 前記トランジスタがターンオンしている間に前記第１コ
ンデンサに蓄積されている電荷を放電させる第２ステッ
プ、とを備えたスイッチング方法。 - 【請求項４】前記第２ステップは、 前記トランジスタのターンオンに同期して前記第１コン
デンサを第２コンデンサに電気的に直列に接続すること
により前記第１コンデンサに蓄積されている電荷を放電
させるステップと、 前記トランジスタがターンオフしている間に前記第２コ
ンデンサを、前記第１コンデンサに蓄積されている電荷
が放電される極性になるように充電するステップ、とを
備えた請求項３に記載のスイッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055778A JP2000252807A (ja) | 1999-03-03 | 1999-03-03 | スイッチング回路及びそのスイッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055778A JP2000252807A (ja) | 1999-03-03 | 1999-03-03 | スイッチング回路及びそのスイッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252807A true JP2000252807A (ja) | 2000-09-14 |
Family
ID=13008361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11055778A Withdrawn JP2000252807A (ja) | 1999-03-03 | 1999-03-03 | スイッチング回路及びそのスイッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252807A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514956B2 (en) | 2006-01-31 | 2009-04-07 | Nec System Technologies, Ltd. | Semiconductor device |
| JP6168253B1 (ja) * | 2017-05-01 | 2017-07-26 | 富士電機株式会社 | 駆動装置およびスイッチ装置 |
-
1999
- 1999-03-03 JP JP11055778A patent/JP2000252807A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514956B2 (en) | 2006-01-31 | 2009-04-07 | Nec System Technologies, Ltd. | Semiconductor device |
| JP6168253B1 (ja) * | 2017-05-01 | 2017-07-26 | 富士電機株式会社 | 駆動装置およびスイッチ装置 |
| JP2018191423A (ja) * | 2017-05-01 | 2018-11-29 | 富士電機株式会社 | 駆動装置およびスイッチ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| KR100936427B1 (ko) | 전력 변환 장치 | |
| US5847548A (en) | Current-sharing passive snubber for parallel-connected switches and high power boost converter employing the same | |
| EP1028518A2 (en) | Soft-switching cell for reducing switching losses in pulse-width-modulated converters | |
| US6643157B2 (en) | Resonant inverter circuit | |
| US20060007717A1 (en) | Switching power supply with direct conversion off AC power source | |
| JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
| EP2517356A2 (en) | Mosfet with gate pull-down | |
| JP2009011013A (ja) | 電力変換装置 | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| WO2001052395A1 (fr) | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant | |
| US20010038540A1 (en) | Switching circuit of power conversion apparatus | |
| JP2002199699A (ja) | 電力変換装置とその駆動方法 | |
| EP3872990A1 (en) | Semiconductor switching assembly and gate driver circuit | |
| JP6641782B2 (ja) | 電力変換装置 | |
| JP6803993B2 (ja) | 直流電圧変換器、および直流電圧変換器の作動方法 | |
| JP2000252807A (ja) | スイッチング回路及びそのスイッチング方法 | |
| US8242726B2 (en) | Method and circuit arrangement for the feedback of commutation energy in three-phase current drive systems with a current intermediate circuit converter | |
| JP7276006B2 (ja) | スナバ回路および電力変換装置 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP2800780B2 (ja) | ダイオード及びｉｇｂｔとの並列回路とそのモジュール及びそれを用いた電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH07245946A (ja) | 半導体スイッチ回路 | |
| JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |