JPH07264844A - 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 - Google Patents
直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式Info
- Publication number
- JPH07264844A JPH07264844A JP9283894A JP9283894A JPH07264844A JP H07264844 A JPH07264844 A JP H07264844A JP 9283894 A JP9283894 A JP 9283894A JP 9283894 A JP9283894 A JP 9283894A JP H07264844 A JPH07264844 A JP H07264844A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- chopper
- snubber circuit
- snubber
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 本発明は、並列接続された直流チョッパ回路
において、サージ電圧およびスイッチング損を発生しな
いスナバ回路、即ち、ロスレススナバ回路を提供するこ
とを目的としている。 【構成】 直流チョッパを並列接続し、各直流チョッパ
を構成している主スイッチ素子間にコンデンサを接続す
る。 【効果】 本発明によれば原理的にスイッチング損及び
スナバ損が発生しないため装置の高効率化を計ることが
できる。従って、スイッチング周波数の高周波数化が実
現でき、装置の小型・軽量化を計ることができる。
において、サージ電圧およびスイッチング損を発生しな
いスナバ回路、即ち、ロスレススナバ回路を提供するこ
とを目的としている。 【構成】 直流チョッパを並列接続し、各直流チョッパ
を構成している主スイッチ素子間にコンデンサを接続す
る。 【効果】 本発明によれば原理的にスイッチング損及び
スナバ損が発生しないため装置の高効率化を計ることが
できる。従って、スイッチング周波数の高周波数化が実
現でき、装置の小型・軽量化を計ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、直流チョッパを並列接
続して用いる場合に、直流チョッパで発生するサージ電
圧やスイッチング損を抑制するためのスナバ回路とその
駆動方式に関する。
続して用いる場合に、直流チョッパで発生するサージ電
圧やスイッチング損を抑制するためのスナバ回路とその
駆動方式に関する。
【０００２】
【従来の技術】従来の直流チョッパ回路においては、サ
ージ電圧やスイッチング損を抑制するために、抵抗及び
コンデンサ、あるいは抵抗、コンデンサ及びダイオード
を用いたスナバ回路が用いられている。
ージ電圧やスイッチング損を抑制するために、抵抗及び
コンデンサ、あるいは抵抗、コンデンサ及びダイオード
を用いたスナバ回路が用いられている。
【０００３】
【発明が解決しようとする課題】従来のスナバ回路で
は、サージ電圧やスイッチング損がある程度抑制される
反面、スナバ損が発生し、効率の低下をもたらすという
問題点があった。特に、直流チョッパの小型・軽量化を
はかるためスイッチング周波数を高くした場合にはスナ
バ損による効率の低下は著しい。
は、サージ電圧やスイッチング損がある程度抑制される
反面、スナバ損が発生し、効率の低下をもたらすという
問題点があった。特に、直流チョッパの小型・軽量化を
はかるためスイッチング周波数を高くした場合にはスナ
バ損による効率の低下は著しい。
【０００４】本発明は、並列接続された直流チョッパ回
路において、サージ電圧及びスイッチング損を発生しな
いスナバ回路、即ち、ロスレススナバ回路を提供するこ
とを目的としている。
路において、サージ電圧及びスイッチング損を発生しな
いスナバ回路、即ち、ロスレススナバ回路を提供するこ
とを目的としている。
【０００５】
【課題を解決するための手段】ここでは理解を容易にす
るため、主スイッチ素子にＭＯＳＦＥＴを用いた実施例
により説明を行う。
るため、主スイッチ素子にＭＯＳＦＥＴを用いた実施例
により説明を行う。
【０００６】図１は本発明によるスナバ回路を、２組の
昇圧型チョッパ回路を並列接続した回路に適用した実施
例である。
昇圧型チョッパ回路を並列接続した回路に適用した実施
例である。
【０００７】図２は本発明の動作原理を説明するための
波形図の例であり、図１の昇圧型チョッパ回路をサージ
電圧やスイッチング損が発生しないように動作させ、ロ
スレススナバ回路としての機能を実現するための主スイ
ッチ素子駆動用信号ｖＧ１及びｖＧ２の波形を示し、さ
らにスナバ用コンデンサ端子電圧ｖＤ１、ｖＤ２及びコ
ンデンサＣに流れる電流ｉＣの各波形を示している。
波形図の例であり、図１の昇圧型チョッパ回路をサージ
電圧やスイッチング損が発生しないように動作させ、ロ
スレススナバ回路としての機能を実現するための主スイ
ッチ素子駆動用信号ｖＧ１及びｖＧ２の波形を示し、さ
らにスナバ用コンデンサ端子電圧ｖＤ１、ｖＤ２及びコ
ンデンサＣに流れる電流ｉＣの各波形を示している。
【０００８】前記目的を達成するために、図１に示すよ
うに各昇圧型チョッパの主スイッチ素子Ｑ１、Ｑ２と直
列にダイオードＤ１、Ｄ２をそれぞれ接続し、ダイオー
ドのアノード間にスナバ用コンデンサＣを接続し、２つ
の主スイッチ素子Ｑ１、Ｑ２を図２に示す信号ｖＧ１、
ｖＧ２で交互にオン・オフする。
うに各昇圧型チョッパの主スイッチ素子Ｑ１、Ｑ２と直
列にダイオードＤ１、Ｄ２をそれぞれ接続し、ダイオー
ドのアノード間にスナバ用コンデンサＣを接続し、２つ
の主スイッチ素子Ｑ１、Ｑ２を図２に示す信号ｖＧ１、
ｖＧ２で交互にオン・オフする。
【０００９】この場合、スナバ用コンデンサＣの端子電
圧ｖＤ２あるいはｖＤ１が、インダクタＬ２あるいはＬ
１とスナバ用コンデンサＣとの共振によりゼロとなる時
点ｔ１、ｔ２あるいはｔ３、ｔ４で、主スイッチ素子Ｑ
２あるいはＱ１をオンすると同時に、オンしていた主ス
イッチ素子Ｑ１あるいはＱ２をオフにすれば、図１に示
す直列ダイオードＤ１、Ｄ２を省くことができる。この
場合の回路構成を図３に示し、時点ｔ１、ｔ３でスイッ
チングした場合の図２に対応する波形例を図４に示す。
圧ｖＤ２あるいはｖＤ１が、インダクタＬ２あるいはＬ
１とスナバ用コンデンサＣとの共振によりゼロとなる時
点ｔ１、ｔ２あるいはｔ３、ｔ４で、主スイッチ素子Ｑ
２あるいはＱ１をオンすると同時に、オンしていた主ス
イッチ素子Ｑ１あるいはＱ２をオフにすれば、図１に示
す直列ダイオードＤ１、Ｄ２を省くことができる。この
場合の回路構成を図３に示し、時点ｔ１、ｔ３でスイッ
チングした場合の図２に対応する波形例を図４に示す。
【００１０】
【作用】上記のようにスナバ用コンデンサＣを接続し、
主スイッチ素子を交互に駆動すれば、主スイッチ素子が
オン状態からオフ状態になると、オン期間に主スイッチ
素子に流れていた電流は、オフ状態からオン状態となる
主スイッチ素子のドレイン−ソース間の電圧がゼロとな
った後に、スナバ用コンデンサＣを通して転流し、オン
状態からオフ状態となる方のスナバ用コンデンサＣの端
子電圧がインダクタＬ１あるいはＬ２とコンデンサＣの
作用により徐々に立ち上がるためターンオフ及びターン
オン時のスイッチング損は発生せず、さらにスナバ用コ
ンデンサＣに蓄積されたエネルギーは電源に回生される
ため原理的にスナバ損も発生しない。
主スイッチ素子を交互に駆動すれば、主スイッチ素子が
オン状態からオフ状態になると、オン期間に主スイッチ
素子に流れていた電流は、オフ状態からオン状態となる
主スイッチ素子のドレイン−ソース間の電圧がゼロとな
った後に、スナバ用コンデンサＣを通して転流し、オン
状態からオフ状態となる方のスナバ用コンデンサＣの端
子電圧がインダクタＬ１あるいはＬ２とコンデンサＣの
作用により徐々に立ち上がるためターンオフ及びターン
オン時のスイッチング損は発生せず、さらにスナバ用コ
ンデンサＣに蓄積されたエネルギーは電源に回生される
ため原理的にスナバ損も発生しない。
【００１１】
【実施例】図５はｎ組の昇圧型チョッパを並列接続し、
ロスレススナバ回路を実現する場合の実施例であり、各
主スイッチ素子Ｑ１、Ｑ２、・・・、Ｑｎと直列にダイ
オードＤ１、Ｄ２、・・・、Ｄｎをそれぞれ接続し、そ
れらダイオードのアノード間にｎ−１個のスナバ用コン
デンサＣ１、Ｃ２、・・・、Ｃｎ−１を接続する。
ロスレススナバ回路を実現する場合の実施例であり、各
主スイッチ素子Ｑ１、Ｑ２、・・・、Ｑｎと直列にダイ
オードＤ１、Ｄ２、・・・、Ｄｎをそれぞれ接続し、そ
れらダイオードのアノード間にｎ−１個のスナバ用コン
デンサＣ１、Ｃ２、・・・、Ｃｎ−１を接続する。
【００１２】図６は、図５の各主スイッチ素子Ｑ１、Ｑ
２、・・・、Ｑｎを駆動するための信
号ｖＧ１、ｖＧ２、・・・、ｖＧｎであり、これら信号
を順次主スイッチ素子 Ｑ１、Ｑ２、・・・、Ｑｎの各
ゲートにそれぞれ印加することによりロスレススナバ回
路が機能する。
２、・・・、Ｑｎを駆動するための信
号ｖＧ１、ｖＧ２、・・・、ｖＧｎであり、これら信号
を順次主スイッチ素子 Ｑ１、Ｑ２、・・・、Ｑｎの各
ゲートにそれぞれ印加することによりロスレススナバ回
路が機能する。
【００１３】図７はｎ組の非絶縁型の昇降圧型チョッパ
を並列接続した場合のロスレススナバ回路の実施例であ
り、各主スイッチ素子のゲートに図６に示す駆動信号
ｖＧ１、ｖＧ２、・・・、ｖＧｎを順次印加する。
を並列接続した場合のロスレススナバ回路の実施例であ
り、各主スイッチ素子のゲートに図６に示す駆動信号
ｖＧ１、ｖＧ２、・・・、ｖＧｎを順次印加する。
【００１４】図８はｎ組の絶縁型の昇降圧型チョッパの
１次側を並列接続し、ロスレススナバ回路を実現する場
合の実施例であり、各主スイッチ素子のゲートに図６に
示す駆動信号ｖＧ１、ｖＧ２、・・・、ｖＧｎを順次印
加する。
１次側を並列接続し、ロスレススナバ回路を実現する場
合の実施例であり、各主スイッチ素子のゲートに図６に
示す駆動信号ｖＧ１、ｖＧ２、・・・、ｖＧｎを順次印
加する。
【００１５】図５、図７及び図８の例においても、前述
したようにスナバ用コンデンサＣ１Ｃ２、・・・、Ｃｎ
の端子電圧ｖＤ１、ｖＤ２、・・・、ｖＤｎの電圧がゼ
ロとなる時点で、各主スイッチ素子をスイッチングすれ
ば、図３の例のように直列ダイオ ードＤ１、Ｄ２、・
・・、Ｄｎを必要としない。
したようにスナバ用コンデンサＣ１Ｃ２、・・・、Ｃｎ
の端子電圧ｖＤ１、ｖＤ２、・・・、ｖＤｎの電圧がゼ
ロとなる時点で、各主スイッチ素子をスイッチングすれ
ば、図３の例のように直列ダイオ ードＤ１、Ｄ２、・
・・、Ｄｎを必要としない。
【００１６】図１、図３、図５、図７及び図８の実施例
において、半導体スイッチとしてＭＯＳＦＥＴの代わり
に、ＩＧＢＴやトランジスタなどの半導体スイッチ素子
を用いてもよい。
において、半導体スイッチとしてＭＯＳＦＥＴの代わり
に、ＩＧＢＴやトランジスタなどの半導体スイッチ素子
を用いてもよい。
【００１７】また、ＧＴＯやサイリスタなどの逆耐圧が
高い半導体スイッチでは図１、図５図７及び図８に示す
直列ダイオードＤ１、Ｄ２、・・・、Ｄｎを必要としな
い。
高い半導体スイッチでは図１、図５図７及び図８に示す
直列ダイオードＤ１、Ｄ２、・・・、Ｄｎを必要としな
い。
【００１８】
【発明の効果】以上説明したように、本発明によれば原
理的にスイッチング損及びスナバ損が発生しないため装
置の高効率化を計ることができる。
理的にスイッチング損及びスナバ損が発生しないため装
置の高効率化を計ることができる。
【００１９】このためスイッチング周波数の高周波数化
が実現でき、装置の小型・軽量化を計ることができる。
が実現でき、装置の小型・軽量化を計ることができる。
【図１】２組の昇圧型チョッパを並列接続した場合の本
発明による実施例である。
発明による実施例である。
【図２】図１の回路動作を説明するための各部の電圧及
び電流波形図である。
び電流波形図である。
【図３】直列ダイオードを用いない２組の昇圧型チョッ
パを並列接続した場合の本発明による実施例である。
パを並列接続した場合の本発明による実施例である。
【図４】図３の回路動作を説明するための各部の電圧及
び電流波形図である。
び電流波形図である。
【図５】ｎ組の昇圧型チョッパを並列接続した場合の本
発明による実施例である。
発明による実施例である。
【図６】ｎ組の直流チョッパを駆動するための信号波形
例である。
例である。
【図７】ｎ組の非絶縁型の昇降圧型チョッパを並列接続
した場合の本発明による実施例である。
した場合の本発明による実施例である。
【図８】ｎ組の絶縁型の昇降圧型チョッパを並列接続し
た場合の本発明による実施例である。
た場合の本発明による実施例である。
Ｃ１、Ｃ２、・・・、Ｃｎ：スナバ用コンデンサ Ｃ：出力コンデンサ Ｄ１、Ｄ２、・・・、Ｄｎ：直列ダイオード Ｄ１１、Ｄ１２、・・・、Ｄ１ｎ：ダイオード Ｑ１、Ｑ２、・・・、Ｑｎ：主スイッチ素子 Ｌ１、Ｌ２、・・・、Ｌｎ：インダクタ ＺＬ：負荷 ＥＤ：直流電源電圧 Ｖｏ：直流出力電圧ｖＤ１ 、ｖＤ２、・・・、ｖＤｎ：スナバ用コンデンサ
Ｃの端子電圧ｖＧ１ 、ｖＧ２、・・・、ｖＧｎ：主スイッチ素子
Ｑ１、Ｑ２、・・・、Ｑｎのゲート電圧 ｉＣ：スナバ用コンデンサＣに流れる電流 ｔ１、ｔ２、ｔ３、ｔ４：スナバ用コンデンサの端子電
圧がゼロとなる時間
Ｃの端子電圧ｖＧ１ 、ｖＧ２、・・・、ｖＧｎ：主スイッチ素子
Ｑ１、Ｑ２、・・・、Ｑｎのゲート電圧 ｉＣ：スナバ用コンデンサＣに流れる電流 ｔ１、ｔ２、ｔ３、ｔ４：スナバ用コンデンサの端子電
圧がゼロとなる時間
Claims (1)
- 【請求項１】 並列に接続された直流チョッパ間にコン
デンサを接続し、各直流チョッパを構成している主スイ
ッチ素子を順次駆動するロスレススナバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283894A JPH07264844A (ja) | 1994-03-23 | 1994-03-23 | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9283894A JPH07264844A (ja) | 1994-03-23 | 1994-03-23 | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264844A true JPH07264844A (ja) | 1995-10-13 |
Family
ID=14065580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9283894A Pending JPH07264844A (ja) | 1994-03-23 | 1994-03-23 | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264844A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000116126A (ja) * | 1998-10-05 | 2000-04-21 | Fuji Electric Co Ltd | Ａｃ／ｄｃコンバータ |
| JP2013128373A (ja) * | 2011-12-19 | 2013-06-27 | Denso Corp | 電力変換装置 |
| JP2014090656A (ja) * | 2012-10-30 | 2014-05-15 | Samsung Electro-Mechanics Co Ltd | 力率改善回路及び力率改善制御方法 |
| JP2019058043A (ja) * | 2017-09-22 | 2019-04-11 | Tdk株式会社 | ブリッジレス力率改善回路 |
| JP2020089079A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社ベルニクス | プッシュプル電圧共振型コンバータ回路 |
-
1994
- 1994-03-23 JP JP9283894A patent/JPH07264844A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000116126A (ja) * | 1998-10-05 | 2000-04-21 | Fuji Electric Co Ltd | Ａｃ／ｄｃコンバータ |
| JP2013128373A (ja) * | 2011-12-19 | 2013-06-27 | Denso Corp | 電力変換装置 |
| JP2014090656A (ja) * | 2012-10-30 | 2014-05-15 | Samsung Electro-Mechanics Co Ltd | 力率改善回路及び力率改善制御方法 |
| JP2019058043A (ja) * | 2017-09-22 | 2019-04-11 | Tdk株式会社 | ブリッジレス力率改善回路 |
| JP2020089079A (ja) * | 2018-11-26 | 2020-06-04 | 株式会社ベルニクス | プッシュプル電圧共振型コンバータ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4426115B2 (ja) | フローティングゲートを有する同期整流器のための一般的なセルフドライブ同期整流方式 | |
| KR100936427B1 (ko) | 전력 변환 장치 | |
| US7663898B2 (en) | Switching power supply with direct conversion off AC power source | |
| US5313382A (en) | Reduced voltage/zero current transition boost power converter | |
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| EP0712546A1 (en) | Pulse width modulated dc-to-dc boost converter | |
| JPH04299074A (ja) | 電力変換装置のスナバ回路 | |
| US20090001410A1 (en) | Driver Circuit and Electrical Power Conversion Device | |
| WO2001052395A1 (fr) | Procede et appareil permettant d'exciter des elements de commutation d'un dispositif de conversion de puissance commande par le courant | |
| JP4204534B2 (ja) | 電力変換装置 | |
| JP5382535B2 (ja) | ゲート駆動回路の電源装置 | |
| US7184279B2 (en) | Solid state switching circuit | |
| US8558525B1 (en) | Power supply circuit and reuse of gate charge | |
| CN114600365A (zh) | 例如用于在功率因数校正中使用的逆变器电路和方法 | |
| JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
| JP2005110384A (ja) | Ｄｃ−ｄｃコンバータ | |
| CN115694190A (zh) | 功率变换电路 | |
| US5302862A (en) | Efficient transformer-coupled gate driver circuit for power FET's | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| Villaca et al. | A soft switched direct frequency changer | |
| JP2018121475A (ja) | 電力変換装置 | |
| JP2018121472A (ja) | 電力変換装置 | |
| JP6370524B1 (ja) | ゲート駆動回路 | |
| CN216794868U (zh) | 自激式主动箝位电路 |