JPH10224197A

JPH10224197A - 高電圧スイッチング回路

Info

Publication number: JPH10224197A
Application number: JP9021532A
Authority: JP
Inventors: Akio Uenishi; 明夫上西
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-02-04
Filing date: 1997-02-04
Publication date: 1998-08-21

Abstract

(57)【要約】【課題】高電圧スイッチング回路に於いて、主トラン
ジスタのターンオンとターンオフの損失増加を防止して
高周波数化・小型化・低コスト化を実現する。【解決手段】ゲート駆動回路１の正駆動電源端子Ｎ６
にその陰極が接続されたダイオードＤＣ１と、ダイオー
ドＤＣ１の陽極及び主トランジスタＭＴｒのゲートに陰
極及び陽極がそれぞれ接続されたダイオードＤＣ２と、
ダイオードＤＣ２の陰極と主トランジスタＭＴｒのコレ
クタ間に接続されたキャパシタＣｒとを設ける。キャパ
シタＣｒの値をゲート・コレクタ間の寄生容量との関係
で適切に設定する。ターンオン時には、キャパシタＣｒ
の負帰還作用により、ターンオン損失を抑圧しつつフリ
ーホイルダイオードＦＷＤｉの逆電圧上昇率を減少させ
ることができ、ターンオフ時には負帰還作用を防止でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、スナバレス高電
圧インバータやチョッパなどに使用される高電圧スイッ
チング回路に関するものであり、特にスイッチング用主
トランジスタとフリーホイールダイオードのペアから成
る直列回路のスイッチング特性を改善する技術に関して
いる。

【０００２】

【従来の技術】図６は、従来検討されてきたブリッジ形
スイッチング回路の一例を示す図である。ここでは、簡
略化のために、主トランジスタとフリーホイールダイオ
ードの各１個が直列接続されたアームのみを示すが、実
際の応用では、主トランジスタとフリーホイールダイオ
ードの位置を上下逆にしたものを上記アームに並列接続
して使用される（図８参照）。

【０００３】この回路では、主トランジスタＭＴｒとし
てＩＧＢＴを用いており、当該主トランジスタＭＴｒの
主電極とフリーホイールダイオードＦＷＤｉとが図示の
極性で直列接続されて成るユニットが、主電源Ｖｃｃに
接続されている。また、記号Ｌｓ，Ｌ_Eは配線インダク
タンス成分を代表するものであり、主トランジスタＭＴ
ｒとフリーホイールダイオードＦＷＤｉの直列回路に直
列に挿入される。記号Ｌは誘導性負荷を代表するもので
あり、主トランジスタＭＴｒのコレクタ電極とフリーホ
イールダイオードＦＷＤｉの陽極との接続点に電流を流
すように配置される。さらに、主トランジスタＭＴｒの
ゲート電極は、ゲート抵抗Ｒｇを介してゲート駆動回路
１の出力端子Ｎ１に接続される。ゲート駆動回路１は、
駆動用トランジスタＴｒ１，Ｔｒ２や極性反転回路ｉｎ
ｖなどから構成されており、入力信号ｉｎに応答して、
その出力端子Ｎ１に正駆動電源＋Ｖｇｇ又は負駆動電源
−Ｖｅｅに対応する電圧を出力する。このような構造の
ブリッジ形スイッチング回路は、以下のように動作す
る。

【０００４】（１）まず入力信号ｉｎをｌｏｗレベルに
維持することで、ゲート駆動回路１は負駆動電源−Ｖｅ
ｅに対応する電圧を出力する。その結果、主トランジス
タＭＴｒのゲート電極はゲート抵抗Ｒｇを介して負バイ
アスされ、主トランジスタＭＴｒは、ゲート・エミッタ
電極間に主トランジスタＭＴｒのゲートしきい値電圧よ
りも十分に低い電圧が印加された状態となる。この状態
で主電源Ｖｃｃを所定の電圧（今回対象とするものでは
３０００Ｖ程度）に上げると、誘導負荷Ｌを介して、オ
フ状態の主トランジスタＭＴｒのコレクタ・エミッタ間
に高い電圧が印加される。この時、フリーホイールダイ
オードＦＷＤｉにはバイアスは印加されない。

【０００５】（２）次に、入力信号ｉｎをｈｉｇｈレベ
ルに切り替えると、ゲート駆動回路１は正駆動電源＋Ｖ
ｇｇに相当する電圧を出力する。その結果、ゲート抵抗
Ｒｇを介して主トランジスタＭＴｒのゲート電極に充電
電流が流れて、ゲート・エミッタ電極間に主トランジス
タＭＴｒのゲートしきい値電圧よりも高い電圧が印加さ
れるようになると、主トランジスタＭＴｒのコレクタ・
エミッタ間のインピーダンスが低下してコレクタ電圧Ｖ
ｃｅが低下し、誘導負荷Ｌを介して主電源Ｖｃｃから主
トランジスタＭＴｒのコレクタ電極に電流が流れるよう
になる。このコレクタ電流ｉ_Cは、時間の経過と共に増
加する。その結果、コレクタ電圧Ｖｃｅは数Ｖ程度まで
に低下し、主トランジスタＭＴｒはオン状態となる。こ
の時、フリーホイールダイオードＦＷＤｉは逆バイアス
状態になっている。

【０００６】（３）次に、所定の時間に入力信号ｉｎを
ｌｏｗレベルに切り替える。すると、ゲート駆動回路１
は負駆動電源−Ｖｅｅに相当する電圧を出力し、ゲート
抵抗Ｒｇを介して主トランジスタＭＴｒのゲート電極か
らゲート電流を引き抜くように動作する。その結果、ゲ
ート電圧が低下して主トランジスタＭＴｒがオン状態を
維持できなくなると、コレクタ電圧Ｖｃｅは上昇を始
め、当該電圧Ｖｃｅが主電源Ｖｃｃの電圧を越えると、
フリーホイールダイオードＦＷＤｉが順バイアス状態に
なる。そのため、誘導負荷Ｌから主トランジスタＭＴｒ
のコレクタ電極に流れていたコレクタ電流ｉ_Cは、順バ
イアスになったフリーホイールダイオードＦＷＤｉ内を
も順電流ｉ_Fとして流れるようになり、主トランジスタ
ＭＴｒのコレクタ電流ｉ_Cが流れなくなった後も、誘導
負荷ＬからフリーホイールダイオードＦＷＤｉ内に順電
流ｉ_Fが流れ続ける。

【０００７】（４）次に、この状態で入力信号ｉｎをｈ
ｉｇｈレベルに切り替えると、主トランジスタＭＴｒが
再度オン状態に移行するのであるが、最初のターンオン
の動作とは異なって今回は誘導負荷Ｌからフリーホイー
ルダイオードＦＷＤｉ内に順電流ｉ_Fが流れているの
で、主トランジスタＭＴｒのコレクタ電圧Ｖｃｅはわず
かしか低下しない（図７（ｂ）参照）。他方、コレクタ
電流ｉ_Cは主トランジスタＭＴｒのゲート電圧の上昇率
と相互コンダクタンスに依存すると共に、わずかな配線
インダクタンスＬ_E，Ｌｓにおける起電力の影響をも受
けながら、急速に上昇する（図７（ａ）参照）。

【０００８】この時、主トランジスタＭＴｒのターンオ
ン駆動速度がやや遅くコレクタ電流ｉ_Cの上昇率（ｄｉ_C
／ｄｔ）が低い場合、例えば図７で破線（添え字ｂを付
けた動作波形）で示す場合には、コレクタ電流ｉ_Cｂが
増加してフリーホイールダイオードＦＷＤｉの順電流ｉ
Ｆｂが減少し、その後、フリーホイールダイオードＦＷ
Ｄｉの電流ｉＦｂがその逆回復現象によって逆極性にな
ってしばらくすると、順バイアスの時にフリーホイール
ダイオードＦＷＤｉの内部に蓄積された過剰キャリアが
減少してインピーダンスが上昇し、フリーホイールダイ
オードＦＷＤｉに逆電圧ＶＡｋｂが印加されるようにな
る。これに伴って、主トランジスタＭＴｒのコレクタ電
圧Ｖｃｅｂも低下するようになる。そして、フリーホイ
ールダイオードＦＷＤｉの逆電圧ＶＡｋｂが主電源Ｖｃ
ｃの電圧に近くなると、フリーホイールダイオードＦＷ
Ｄｉの逆電流ｉＦｂは減少に転じ、フリーホイールダイ
オードＦＷＤｉの内部に蓄積された過剰キャリアをしば
らくの間掃き出した後、逆電流ｉＦｂが流れなくなる。
この場合、図７に例示する通り、フリーホイールダイオ
ードＦＷＤｉ内の逆電流ｉＦｂ（＜０）の減少は比較的
なだらかであり、これによって発生する配線インダクタ
Ｌｓの起電力は数百ボルト程度以下の低い値となる結
果、フリーホイールダイオードＦＷＤｉの逆回復時に印
加される逆電圧ＶＡｋｂは主電源Ｖｃｃより数百ボルト
程度高い程度となる。しかし、この場合には、図７
（ａ），（ｂ）の電流・電圧波形から理解されるよう
に、コレクタ電流の上昇率が低いと主トランジスタＭＴ
ｒのコレクタ電圧の低下が遅くなるので、この間で大き
なスイッチング損失が発生する。

【０００９】そこで、上記（４）で述べたような主トラ
ンジスタＭＴｒのターンオン損失を減らすことが必要と
なるわけであるが、この目的を達成するための解決手段
としては、数百ボルト程度の中電圧スイッチング回路で
一般的に行われているように主トランジスタＭＴｒのタ
ーンオン駆動を高速にしてコレクタ電流の上昇を速くす
ることが、先ず考えられる。

【００１０】しかし、そのように高速化すると、図７
（ａ），（ｂ）に実線（添え字ａを付けた波形）で示す
ような、新たな問題点が顕出する。すなわち、確かに、
フリーホイールダイオードＦＷＤｉの電流ｉＦａは前述
の場合よりも急速に減少して早い時点で逆極性となり、
逆電圧ＶＡｋａも先述の場合よりも早い時点で立ち上が
る。ところが、図中で示す時点からフリーホイールダ
イオードＦＷＤｉの逆電圧ＶＡｋａの上昇率が減少し、
逆電圧ＶＡｋａが立ち上がり出してから主電源電圧Ｖｃ
ｃに達するまでの時間が却って長くなるという事態が発
生する。その時点までは逆電流ｉＦａは増加し続けるの
で、逆電流ｉＦａのピーク値が前述の逆電流ｉＦｂのピ
ーク値よりも増加し、フリーホイールダイオードＦＷＤ
ｉのＮ−領域（ここでフリーホイールダイオードＦＷＤ
ｉは一般的なＰ＋Ｎ−Ｎ＋構造として説明する）の過剰
キャリアを全て掃き出してしまうようになる。そして、
逆電圧ＶＡｋａが主電源電圧Ｖｃｃに近づくと、逆電流
ｉＦａは減少に転じるが、この場合には既に上記Ｎ−領
域の過剰キャリアが消滅しているので、逆電流ｉＦａが
急速に減少し、図６の配線インダクタンスＬｓに１００
０Ｖを越えるような大きなスパイク電圧が発生し、フリ
ーホイールダイオードＦＷＤｉに高いサージ電圧が印加
されるようになる。

【００１１】そのため、従来の技術では、上述した主ト
ランジスタＭＴｒのターンオン駆動を高速化する技術を
採用することとはせず、このような高耐圧素子に対して
は電流密度を数＋Ａ／ｃｍ２程度と低くし、ライフタイ
ムをやや短くして逆電流を抑える設計をすると共に、主
トランジスタＭＴｒのターンオンをあまり速くしない様
にゲート抵抗Ｒｇを大きくしたり、図６に示す配線イン
ダクタンスＬ_Eを挿入する等の対策をしている。

【００１２】

【発明が解決しようとする課題】しかし、数千ボルト級
の高電圧インバータやチョッパ等に使用されるブリッジ
形高電圧スイッチング回路でも、近年、装置効率改善や
高周波化（例えば、２ＫＨｚ動作）の要求が強く、これ
に応えるために、ＩＧＢＴなどの高速な自己消弧素子を
用いた上述の高電圧スイッチング回路の特性を改善する
必要性が生じている。

【００１３】しかるに、上述した従来の技術では、ゲー
ト抵抗を大きくしたり、配線インピーダンスを挿入した
りする等の対策をしているため、その結果、フリーホ
イールダイオードのチップ面積の増大や、主トランジ
スタのターンオン損失を増大させてしまう。上述のは
パッケージの増大、従って装置の大型化・コストアップ
をもたらすし、上記も、電力損失増大により発熱が増
加するので、これを放熱するための放熱系を勢い大型化
させてしまい、同様に装置の大型化、コストアップとい
う問題点をもたらす。

【００１４】従って、高電圧スイッチング回路の高周波
化、小型化、低コスト化を実現するには、何よりも先
ず、主トランジスタのターンオン損失を減少させる必要
がある。即ち、スイッチング損失低減のためには、主ト
ランジスタを高速に駆動し、スナバレス化するなどし
て、主トランジスタに印加される電流・電圧の変化を速
くする必要がある。ところが、そのようにすると、図７
（ａ），（ｂ）で指摘した通り、ペアで使用されるフリ
ーホイールダイオードに印加される電流・電圧の変化が
速くなって、特に数ＫＶの高耐圧素子では逆回復特性が
悪化して逆電流が増大したり、高いスパイク電圧が発生
する。（従来は、この現象を回避するために、ターンオ
ン損失を増加させることとなるけれども、フリーホイー
ルダイオードの電流密度を下げたり、主トランジスタの
ターンオンをなまらせるという対策をしていた事は、記
述の通りである。）従って、このような現象の発生を防
止しつつ、主トランジスタを高速に駆動し且つターンオ
ン損失を減少させる必要がある。

【００１５】そこで、かかる懸案事項を克服するために
は、先ず、図７（ｂ）ので示す時点で逆電圧の上昇率
が急に減少する現象のメカニズムを検証しておく必要が
ある。かかる観点から、本願出願人はデバイスシミュレ
ーションを用いた解析を行い、その結果、上記現象が以
下のメカニズムにより生じていることが判明した。

【００１６】すなわち、順バイアス時にフリーホイール
ダイオード内部に蓄積された過剰キャリアが非常に立ち
上がりの早い逆電流で急速に引き抜かれると、フリーホ
イールダイオードの接合部近傍の過剰キャリアが掃き出
されて消滅し、逆電圧が立ち上がる時点での残留した蓄
積キャリアの密度が大きくなる。逆電流の大部分を構成
するホール電流がＮ−領域のドナーイオンの正の空間電
荷を助長するので、空亡領域の電荷密度が高まる結果、
接合部の電界が容易に高くなり、臨界電界に達するとイ
ンパクトイオン化による電子・ホールペア生成が盛んに
行われるようになる。このインパクトイオン化の発生が
始まるまでは、接合部の電界の増加と過剰キャリアの掃
き出しによる空亡領域の増加の効果とが積算されて逆電
圧の増加は速やかであるが、インパクトイオン化現象の
発生が始まると、接合部の電界はほぼ臨界電界にクラン
プされて一定になるので、それ以後の逆電圧の増加は、
専ら過剰キャリアの掃き出しによる空亡領域の増加の効
果のみとなって緩やかになる。また、インパクトイオン
化現象の発生によって供給された電子が逆電流の一部を
構成して過剰キャリアの掃き出しを遅らせるため、逆電
流が減少に転じるタイミングが遅くなり、逆電流が大き
くなる原因となっている。またゆるやかに上昇した逆電
圧が電源電圧に達する頃には蓄積キャリアの掃出し・消
滅が進んで空乏層がかなり広がり、接合部の高い電界が
緩和されてくる。インパクト発生による電子供給は停止
し、この間に大きくなってしまった逆電流が減少を始め
ると、配線インダクタンスでの起電力が発生して逆電圧
が増大するが、すでにＮ^-層の過剰キャリアが掃き出さ
れてしまい空乏層が充分に広がっているので、インパク
トが発生せずに急速に逆電流が減少するとともに、高い
スパイク電圧が発生する場合がある。

【００１７】このように、数千ボルトの高電圧、数ｋＨ
ｚの高周波動作のスイッチング回路においても、フリー
ホイールダイオードの接合部で生じるインパクトイオン
化現象の影響を考慮しなければならないわけである。

【００１８】しかも、フリーホイールダイオードには低
い順電圧降下と速い逆回復特性とが求められるので、低
濃度部の厚さを薄くしたｐ−ｉ−ｎ構造の素子が用いら
れるが、特に数千ボルト級の高い電圧で用いられるｐ−
ｉ−ｎ形フリーホイールダイオードでは、Ｎ−領域のド
ナーイオン密度が１ｅ１３ｃｍ−３程度と低いので、ホ
ール電流による空間電荷密度が容易にこのレベルを越
え、空乏領域の電荷の増加率が高くなるため、このイン
パクトイオン化現象は顕著になる。

【００１９】この発明は、かかるシミュレーション解析
の結果を踏まえて、上述した従来技術が直面している懸
案事項を克服しようとするものである。即ち、上記イン
パクトイオン化によるフリーホイールダイオードの逆回
復特性の悪化、逆電流の増大、高いスパイク電圧の発生
を防止しつつ、主トランジスタのターンオン損失を減少
させうる、高電圧・高周波数で動作可能なスイッチング
回路を実現して、装置の小型化・低コスト化要求に応え
ようとするものである。

【００２０】

【課題を解決するための手段】請求項１に記載の発明
は、高電圧スイッチング回路において、ｐｉｎ型のフリ
ーホイール用ダイオードと、少なくともその一方の端子
が前記ダイオードの一方の主電極に接続された誘導性負
荷と、前記ダイオードの前記主電極に接続された第１主
電極、第２主電極及び制御電極を有し、前記制御電極に
印加される信号に応じて前記第１主電極と前記第２主電
極間に流れる電流が制御されるスイッチング用主トラン
ジスタと、前記主トランジスタの前記制御電極と前記第
２主電極間に接続され、入力信号に応じて正駆動電源又
は負駆動電源に対応した出力信号をその出力端子より前
記制御電極に印加するゲート駆動手段と、少なくとも前
記ゲート駆動手段の前記出力端子と前記ダイオードの前
記主電極間に設けられ、前記主トランジスタのターンオ
ン時に生ずる前記ダイオードの逆電圧の立ち上り時の上
昇率のみを独立して減少させる様に前記主トランジスタ
の前記第１主電極と前記２主電極間の電圧の変化速度を
負帰還制御する制御手段とを備え、前記主トランジスタ
と前記ダイオードとはそれぞれの主耐圧が得られる極性
で直列に接続さていることを特徴とする。

【００２１】請求項２に記載の発明では、請求項１記載
の高電圧スイッチング回路において、前記制御手段は前
記主トランジスタの前記第１主電極と前記制御電極間に
設けられたキャパシタを備えており、前記キャパシタの
容量は前記主トランジスタの前記第１主電極と前記制御
電極間に生ずる帰還容量と同程度に設定されていること
を特徴とする。

【００２２】請求項３に記載の発明では、請求項２記載
の高電圧スイッチング回路において、前記制御手段は、
前記主トランジスタの前記第１主電極にその第１端子が
接続された前記キャパシタと、前記キャパシタの第２端
子にその陰極が接続され、その陽極が前記主トランジス
タの前記制御電極側に接続された制御用ダイオードとを
備えることを特徴とする。

【００２３】請求項４に記載の発明では、請求項３記載
の高電圧スイッチング回路において、前記制御用ダイオ
ードを第２制御用ダイオードと定義すると、前記第２制
御用ダイオードの前記陽極は前記主トランジスタの前記
制御電極に直接に接続されており、前記制御手段は、前
記ゲート駆動手段の前記正駆動電源にも接続されてお
り、前記ゲート駆動手段の前記正駆動電源にその陰極が
接続され、前記キャパシタの前記第２端子にその陽極が
接続された第１制御用ダイオードを更に備えることを特
徴とする。

【００２４】請求項５に記載の発明では、請求項３記載
の高電圧スイッチング回路において、前記制御用ダイオ
ードの前記陽極は前記主トランジスタの前記制御電極に
直接に接続されており、前記制御手段は、前記ゲート駆
動手段の前記正駆動電源にも接続されており、前記ゲー
ト駆動手段の前記正駆動電源にその第１端子が接続さ
れ、前記キャパシタの前記第２端子にその第２端子が接
続された抵抗器を更に備えることを特徴とする。

【００２５】請求項６に記載の発明では、請求項３記載
の高電圧スイッチング回路において、前記制御用ダイオ
ードを第２制御用ダイオードと定義すると、前記制御手
段は、前記ゲート駆動手段の前記正駆動電源にも接続さ
れており、前記ゲート駆動手段の前記正駆動電源にその
陰極が接続され、前記キャパシタの前記第２端子にその
陽極が接続された第１制御用ダイオードと、そのベース
端子が前記第２制御用ダイオードの陽極に接続され、そ
のエミッタ端子が前記主トランジスタの前記制御電極に
接続され、且つそのコレクタ端子が前記主トランジスタ
の前記第２主電極に接続された制御用トランジスタと、
前記制御用トランジスタの前記ベース・エミッタ端子間
に接続された抵抗器とを更に備えることを特徴とする。

【００２６】

【発明の実施の形態】

（実施の形態１）図１は、本発明の実施の形態１に係る
高電圧スイッチング回路の構成を模式的に示す図であ
る。ここでは、簡略化のために、主トランジスタＭＴｒ
とフリーホイールダイオードＦＷＤｉの各１個が直列接
続されたユニットのみを示すが、実際のインバータ等へ
の応用では、主トランジスタＭＴｒとフリーホイールダ
イオードＦＷＤｉの位置を上下逆にしたものを上記ユニ
ットに並列接続して使用される。

【００２７】そのようなインバータへの応用例の一例
は、既述した図８にあたる。同図８では、図示の便宜
上、「ゲート駆動手段」や「制御手段」にあたる部分を
示していない。例えば、図８中の破線で示した部分（Ｔ
ｒ２，ＦＷＤ１）が、図１以下の図面で後述する部分に
該当している。従って、図８の主トランジスタＴｒ１と
フリーホイールダイオードＦＷＤ２と誘導性負荷Ｌとの
組から成る部分に着目した場合には、主トランジスタＴ
ｒ２とフリーホイールダイオードＦＷＤ１と誘導性負荷
Ｌとの組に対して、主トランジスタの第１，第２主電
極、フリーホイールダイオードの一方の主電極、他方の
主電極の定義付けが、それぞれ相互に逆転することにな
る。

【００２８】上記両組に共通する接続の仕方を定義付け
るならば、次の通りである。即ち、（１）主トランジス
タとフリーホイールダイオードとは、それぞれの主耐圧
が得られる極性で、対応する主電極同士が直列に接続さ
れていること、（２）誘導性負荷の少なくとも一方の端
子が、トランジスタとフリーホイールダイオードの主電
極接続点に接続されていることである。

【００２９】以下では、本技術の本質部分を示すため
に、インバータへの実応用の際に必要となる部分だけを
取り出して説明することとする。

【００３０】図１中、図６と同一記号のものは同一のも
のを示す。

【００３１】図１に示す高電圧スイッチング回路が図６
に示す従来のものに比べて相違する点は、主トランジ
スタＭＴｒのコレクタＣ（ないしはノードＮ２）とゲー
トＧ（ないしはノードＮ４）の間にキャパシタＣｒを設
けている点、及び図６の配線インダクタンスＬ_Eを不
要とした点にある（ただし、実応用で配線の寄生インダ
クタンスが入ってもかまわない）。

【００３２】図１のスイッチング回路の構成を改めて詳
述すれば、次の通りである。先ず、主電源Ｖｃｃは数千
ボルト（典型的には３千ボルト程度）の直流電圧を供給
する。ｐｉｎ型のフリーホイール用ダイオード（以下、
単にダイオードとも称す）ＦＷＤｉの陰極及び誘導負荷
Ｌの第１端子は、共に配線インダクタンス成分Ｌｓを介
して主電源Ｖｃｃに接続されており（この構成を主電源
側に接続されていると称す）、ダイオードＦＷＤｉの陽
極及び誘導負荷Ｌの第２端子は、共に主トランジスタＭ
ＴｒのコレクタＣ（第１主電極に該当）に接続されてい
る。ここでは、スイッチング用主トランジスタＭＴｒと
してＩＧＢＴを用いるものとしており、従って、主トラ
ンジスタＭＴｒは、そのゲートＧ（制御電極に該当）に
印加される信号に応じて、そのコレクタＣとそのエミッ
タＥ（第２主電極に該当）間に流れ込むコレクタ電流ｉ
_Cを制御して、スイッチング動作を行う。主トランジス
タＭＴｒのエミッタＥは、ノードＮ３においてグランド
（ＧＮＤ）電位線に接続される。

【００３３】他方、ゲート駆動回路１は、駆動用トラン
ジスタＴｒ１，Ｔｒ２、極性反転回路ｉｎｖ、入力信号
ｉｎの入力端、正駆動電源＋Ｖｇｇの端子、負駆動電源
−Ｖｅｅの端子、グランドＧＮＤ端子を有しており、入
力信号ｉｎのレベルに応じて、正駆動電源＋Ｖｇｇ又は
負駆動電源−Ｖｅｅに対応した出力信号をその出力端子
たるノードＮ１より出力する。即ち、同回路１は、入力
信号ｉｎがｈｉｇｈレベルのときは、駆動用トランジス
タＴｒ１を介して正駆動電源＋Ｖｇｇに対応した（ベー
ス・エミッタ間電圧を差し引いた分）電圧をノードＮ１
より出力し、入力信号ｉｎがｌｏｗレベルのときは、同
様に駆動用トランジスタＴｒ２を介して負駆動電源−Ｖ
ｅｅに対応した電圧をノードＮ１に出力する。そして、
ノードＮ１の電圧は、ゲート抵抗Ｒｇによって電圧降下
された上で、主トランジスタＭＴｒのゲート（制御電
極）Ｇに印加される。従って、ゲート駆動回路１とゲー
ト抵抗Ｒｇとは、主トランジスタＭＴｒの制御電極Ｇと
第２主電極Ｅ間に接続され、入力信号ｉｎに応じて正駆
動電源又は負駆動電源に対応した出力信号を制御電極に
印加する「ゲート駆動手段」を構成していると言える。
この場合の当該手段の出力端子は、ノードＮ４である。

【００３４】更に、この実施の形態の核心部たるキャパ
シタＣｒが、ゲート駆動手段の出力端子たるノードＮ４
と、ダイオードＦＷＤｉの陽極と主トランジスタＭＴｒ
のコレクタＣとを接続するノードＮ２との間に、接続さ
れている。

【００３５】このキャパシタＣｒは、主トランジスタＭ
Ｔｒがターンオン・ターンオフする時にコレクタ電圧Ｖ
ｃｅが変化すると偏位電流を流してゲート電流の一部を
形成し、負帰還作用によってコレクタ電圧Ｖｃｅの変化
速度ｄＶｃｅ／ｄｔを遅くするように機能する。

【００３６】誘導負荷ＬからダイオードＦＷＤｉに順電
流ｉＦが流れてフリーホイール動作をしている時に主ト
ランジスタＭＴｒをターンオンさせてダイオードＦＷＤ
ｉが逆回復するときの動作波形を、図２（ａ），（ｂ）
に示す。ここで、破線で示した（添え字ｃ付きの）波形
が、図１の回路動作に対応する。以下、図２を参照しつ
つ、図１の回路において、従来技術で説明したように入
力信号ｉｎが（１）ｌｏｗ→（２）ｈｉｇｈ→（３）ｌ
ｏｗに変化した後に、次に（４）ｈｉｇｈへと切り替わ
るときの動作を説明する。

【００３７】すなわち、主トランジスタＭＴｒがオンし
てコレクタ電流ｉｃｃが増加するにしたがってダイオー
ドＦＷＤｉの順電流ｉＦｃが減少し、ダイオードＦＷＤ
ｉに流れる電流ｉＦｃの極性が反転して後、ダイオード
ＦＷＤｉの逆電圧ＶＡｋｃが立ち上がるまでは、本回路
の動作波形は従来の動作である実線（添字ａ付き）の波
形と変わらない。しかし、逆電圧ＶＡｋｃが立ち上がっ
てその時間変化率ｄＶＡｋｃ／ｄｔが大きくなってくる
と、キャパシタＣｒに流れる偏位電流が増大し、キャパ
シタＣｒはゲート抵抗Ｒｇから主トランジスタＭＴｒの
ゲートＧに供給されていたゲート電流の一部を吸い取る
ように動作するので、主トランジスタＭＴｒのゲート電
圧の上昇が抑えられる。その結果、高周波駆動であって
も、従来の場合（添字ａの場合）よりも主トランジスタ
ＭＴｒのターンオンが遅くなり、コレクタ電圧Ｖｃｅｃ
の低下速度ｄＶｃｅｃ／ｄｔが遅くなって直線的な下降
を示すようになる。これによって、ダイオードＦＷＤｉ
の逆電圧ＶＡｋｃの上昇率ｄＶＡｋｃ／ｄｔも従来の場
合（ｄＶＡｋａ／ｄｔ）よりも抑えられるので、当該ダ
イオードＦＷＤｉの内部の過剰キャリアが掃き出されて
いく過程での接合部の電界が低く抑えられる。従って、
図１の回路では、従来見られたインパクトイオン化現象
による逆電圧の上昇率ｄＶＡｋａ／ｄｔのなまり（図２
の参照）は減少もしくは無くなり（従って、上昇率ｄ
ＶＡｋ／ｄｔは下げられる）、逆電圧ＶＡｋｃは主電源
Ｖｃｃの電圧までスムーズに上昇する。しかも、逆電流
ｉＦｃの減少も従来の場合（ｉＦａ）よりも早い時点で
始まり、逆電流ｉＦｃのピーク値が小さくなる。従っ
て、掃き出されるキャリア量が減少するので、Ｎ−領域
の一部に過剰キャリアが残った状態で逆電圧ＶＡｋｃの
絶対値が主電源Ｖｃｃの電圧まで上がってしまうように
なると、逆電流ｉＦｃはテイル状となって徐々に減少
し、従来のような大きなスパイク電圧は発生しなくな
る。

【００３８】このように、キャパシタＣｒは、コレクタ
電圧Ｖｃｅの減少速度を直接検出して、これをより遅く
なるように制御するものであり、従って、主トランジス
タＭＴｒのターンオン時に生ずるダイオードＦＷＤｉの
逆電圧ＶＡｋの立上り時の上昇率のみを、コレクタ電流
ｉｃの上昇率とは独立に減少させるように、主トランジ
スタＭＴｒのコレクタ電圧Ｖｃｅの変化速度を負帰還制
御する「制御手段」として機能していると言える。

【００３９】しかしながら、キャパシタＣｒの容量を大
きく設定するほどに、逆電圧の上昇率ｄＶＡｋｃ／ｄｔ
が抑えられるため、その効果は大きくなって、ダイオー
ドＦＷＤｉの逆回復電流ピーク値が減少し、スパイク電
圧も減少することになるのであるが、他面、主トランジ
スタＭＴｒに高い電圧が印加されている期間が長くなる
ので、キャパシタＣｒの値が大きい程、ターンオン損失
が増加するという問題点が生じる。したがって、高周
波化に伴い生じうるインパクトイオン化現象の抑圧と
ターンオン損失の防止という両効果を達成するために
は、キャパシタＣｒの容量を適切な値にすることが実際
には重要となる。この場合、キャパシタＣｒの容量がよ
り小さければ良いということになるが、その際の目安と
しては、主トランジスタＭＴｒのコレクタＣとゲートＧ
間に生ずる寄生の帰還容量と同程度にキャパシタＣｒの
容量を設定しておくことが望ましい。この場合には、上
記効果に加えて、上記効果をも達成でき、従って、
高電圧高周波スイッチング回路の小型化・低コスト化要
求を満たすことが可能となる。

【００４０】今回、主電源電圧３０００Ｖ用のＩＧＢＴ
とｐｉｎ形フリーホイールダイオード素子の組み合わせ
（周波数２ＫＨｚ程度）について調べたところでは、負
荷電流１００Ａに対してキャパシタＣｒが２０ｐＦ程度
のわずかな容量でも、上記の両効果，が共に得られ
ることが確認されている。この程度の容量値は、パワー
モジュール等で用いられるセラミック絶縁基板では１．
５ｃｍ²程度の面積に相当するので、容易に実装するこ
とができる。

【００４１】尚、特開平６−２９１６３１号公報には、
ＩＧＢＴのエミッタ・コレクタ間電圧が一定の電圧（Ｖ
Ｃ１）以下になるのを検出してゲート抵抗の抵抗値を制
御し、以てゲート電圧の立上がり速度を遅くして、ター
ンオン時のｄＶ／ｄｔを制限する技術が開示されてはい
る。しかしながら、この先行技術では、ターンオン時に
上昇時ｄｖ／ｄｔを緩やかにしようとすると、コレクタ
電流の上昇率ｄｉ／ｄｔも同時に緩やかになって、図７
で既述したようにターンオン損失を増大させてしまうと
いう問題点を顕出させる。従って、この先行技術では図
１の回路の効果を達成しえないと言える。

【００４２】（実施の形態２）図１の回路を採用する
と、新たに次の問題点が生ずる可能性がある。即ち、主
トランジスタＭＴｒがターンオフする時にもコレクタ電
圧ＶｃｅがキャパシタＣｒの帰還作用でなまってしま
い、ターンオフ損失が増加してしまう可能性がある。た
だし、前記の素子の組み合わせでの評価でキャパシタＣ
ｒの容量を２０ｐＦ程度とした場合には、ターンオフ損
失の増加はほとんどなかったことが確認されている。こ
れは、キャパシタＣｒを付け無い場合の主トランジスタ
ＭＴｒがターンオフする時のコレクタ電圧Ｖｃｅの時間
変化率がターンオン時に比べて４０％程度と低くなって
いたためである。従って、今後の主トランジスタＭＴｒ
のターンオフ特性改善によっては、ターンオフ時のコレ
クタ電圧の時間変化率が大きくなれば、図１の回路のも
つそのような問題点が現実的な問題として浮上してくる
可能性がある。従って、そのような問題点を根本的に除
去しておくことが望ましい。かかる観点から創作された
のが、実施の形態２である。

【００４３】図３は、本発明による実施の形態２に係る
高電圧スイッチング回路を示す図である。同図中、図１
と同一部分は同一のものを示す。

【００４４】図３の回路では、キャパシタＣｒの第１
端子を主トランジスタＭＴｒのコレクタＣないしノード
Ｎ２に直接接続し、キャパシタＣｒの第２端子を第２制
御用ダイオード（単にダイオードとも称す）ＤＣ２の陰
極に接続すると共に、第１制御用ダイオード（単にダ
イオードとも称す）ＤＣ１の陽極をキャパシタＣｒとダ
イオードＤＣ２との接続点Ｎ５に接続し、ダイオードＤ
Ｃ１の陰極をゲート駆動回路１の正駆動電源＋Ｖｇｇの
電源線に接続している点が、図１で述べた実施の形態１
と異なる。従って、ここでは、キャパシタＣｒと両ダイ
オードＤＣ１，ＤＣ２とが実施の形態１で述べた「制御
手段」に該当する。しかも、ここでの制御手段は、後述
するように、実施の形態１の場合以上の機能を有する。
尚、ダイオードＤＣ２は、キャパシタＣｒとの直列系だ
けを見たときには、「制御用ダイオード」に該当してい
る。

【００４５】コレクタ電圧Ｖｃｅの変化によるキャパシ
タＣｒの偏位電流は、（ｉ）主トランジスタＭＴｒがタ
ーンオンする時にはダイオードＤＣ２を通して主トラン
ジスタＭＴｒのゲートＧから引き、（ｉｉ）主トランジ
スタＭＴｒがターンオフする時にはダイオードＤＣ１を
通して正駆動電源＋Ｖｇｇに流してクランプすると共
に、ダイオードＤＣ２を逆バイアスにして主トランジス
タＭＴｒのゲートＧには影響しないようにしている。こ
のように、ダイオードＤＣ２は、ターンオン時にはキャ
パシタＣｒに負帰還作用させるようにする一方、ターン
オン時にはキャパシタＣｒの負帰還作用を阻止して、タ
ーンオン時のみに負帰還の効果を限定付ける機能を有し
ている。

【００４６】以上の様に、この実施の形態では、実施の
形態１で述べた利点を有すると共に、ターンオフ時の主
トランジスタＭＴｒのターンオフ損失の増加を防ぐこと
が出来るという利点がある。

【００４７】（実施の形態３）本実施の形態３は実施の
形態１，２の改良に係わり、実施の形態２の特有の効果
を発揮させつつ、ターンオン時の実施の形態１の作用効
果をコレクタ電圧の大きな変化時のみに限定させようと
するものである。

【００４８】図４は、実施の形態３の高電圧スイッチン
グ回路を示す図であり、同図中、図１，図３と同一符号
のものは同一のものを示す。この回路では、実施の形態
２で説明したキャパシタＣｒと制御用ダイオードＤＣ２
の接続点Ｎ５と正駆動電源＋Ｖｇｇの出力ノードＮ６と
の間に、図３のダイオードＤＣ１を接続する代わりに、
制御用の抵抗器ＲＣ１の第２及び第１端子を接続した点
に特徴がある。

【００４９】図４の回路では、ダイオードＤＣ２は実施
の形態２と同じ作用をするので、主トランジスタＭＴｒ
がターンオフする時はキャパシタＣｒが動作に影響せず
図３と同様の効果が得られるが、ターンオンする時は、
主トランジスタＭＴｒのコレクタ電圧Ｖｃｅが低下して
キャパシタＣｒに流れる偏位電流が抵抗器ＲＣ１で電圧
降下を発生し、キャパシタＣｒの第２端子と抵抗器ＲＣ
１の第２端子との接続点Ｎ５の電圧を低下させ、当該接
続点の電圧が主トランジスタＭＴｒのゲート電圧よりも
低くなったときに負帰還がかかるようになる。

【００５０】したがって、図４の回路によれば、ターン
オン時の主トランジスタＭＴｒのコレクタ電圧の変化率
ｄＶｃｅ／ｄｔが大きい時（立上がり時より図７のの
時点前までが特に上昇率が大きい）にだけ、キャパシタ
Ｃｒによる負帰還作用が働く結果、コレクタ電圧の下降
速度ｄＶｃｅ／ｄｔが遅くなるので、ダイオードＦＷＤ
ｉの逆電圧ＶＡｋが立ち上がる初期の時点などに無駄な
遅れを生じず、より効果的にダイオードＦＷＤｉの逆回
復を行えるという新たな利点が得られる。

【００５１】（実施の形態４）図５は、本発明による実
施の形態４に係る高電圧スイッチング回路を示す図であ
る。図５の回路は、図３の回路を改良して、図３の回路
の機能に図４の回路の上述の機能を付加しようとするも
のである。

【００５２】そこで、図５の回路では、ダイオードＤＣ
２の陽極を図２のように主トランジスタＭＴｒのゲート
ないしノードＮ４に直接接続するようなことはせず、そ
の間（ノードＮ７とノードＮ８間）に制御用トランジス
タＴｒ３のベース・エミッタ間とベース抵抗器ＲＢとを
並列にして接続すると共に、制御用トランジスタＴｒ３
のコレクタをグランドＧＮＤ電位線上のノードＮ９に、
従って主トランジスタＭＴｒのエミッタＥに接続してい
る点が特徴である。このように、ダイオードＤＣ２の陽
極がノードＮ４に直接接続されていないので、当該陽極
は主トランジスタＭＴｒの「ゲート側」に接続されてい
ると言える。尚、図２，図３のように、ダイオードＤＣ
２の陽極が直接にノードＮ４に接続されているときも、
「ゲート側」に接続されているという概念に含めること
が可能である。

【００５３】この回路では、上記要素Ｃｒ，ＤＣ１，Ｄ
Ｃ２，Ｔｒ３，Ｒ３が「制御手段」を構成する。

【００５４】図５の回路では、制御用トランジスタＴｒ
３のベース・エミッタ間電圧がベース・エミッタ間のし
きい値電圧である約０．７Ｖを越えるまでは、ベース抵
抗Ｒ３を通してキャパシタＣｒの帰還作用が働くが、約
０．７Ｖを越えると、制御用トランジスタＴｒ３の増幅
作用でより強く帰還作用が働くので、実施の形態３と同
様な効果に加えて、キャパシタＣｒの容量を実施の形態
１〜３の場合よりもより小さなものとすることができる
利点がある。

【００５５】（各実施の形態の変形例）以上の各実施の
形態の説明では、Ｎ基板を用いたＮチャネル型ＩＧＢＴ
を主トランジスタＭＴｒとして用いる場合について説明
したが、この発明はこれに限られるものではない。これ
に代えて、極性を逆にしたＰチャネル型ＩＧＢＴやＳＩ
トランジスタなどを上記主トランジスタＭＴｒとして用
いる場合についても、同様にこの発明を適用できる。

【００５６】

【発明の効果】請求項１〜６に係る発明によれば、第１
主電極と第２主電極間の電圧の減少速度のみを独立して
負帰還制御する制御手段を設けたので、高電圧・高周波
数・スナバレス化の条件の下でも、ターンオン時のフリ
ーホイールダイオードの逆電圧上昇率を減少させること
ができ、従来、ターンオン時にインパクトイオン化現象
に起因して発生していたフリーホイールダイオードの逆
回復特性の悪化，逆電流のピーク値の増大、高スパイク
電流の発生を十分に防止することができる。

【００５７】請求項２に係る発明によれば、制御手段を
なすキャパシタの容量を適切化しているので、請求項１
の発明が奏する効果を発揮させつつ、主トランジスタに
印加される高電圧の期間をできる限り短くして、ターン
オン損失が増大するのを防止することが可能となる。こ
れにより、高耐圧・高周波（高速）化のスイッチング回
路の小型化，低コスト化を実現可としうる。しかも、上
記キャパシタの容量は、例えばセラミック絶縁基板自体
を利用することによって容易に実現可能であり、実用的
な技術であると言える。

【００５８】請求項３〜６の各発明によれば、制御用ダ
イオードを設けているので、キャパシタによる負帰還作
用を主トランジスタのターンオン時のみに限定すること
ができ、ターンオフ時のスイッチング損失の増大化を確
実に防止できるという効果がある。

【００５９】請求項４の発明によれば、第１，第２制御
用ダイオードを設けているので、ターンオフ時にキャパ
シタに生ずる偏位電流を第１制御用ダイオードを介して
正駆動電源側に流してクランプすることができるという
効果がある。

【００６０】請求項５の発明によれば、新たに抵抗器を
設けたので、ターンオン時のキャパシタによる負帰還作
用を、従来の技術においてフリーホイールダイオードの
逆電圧の大きな変化率がその立上がりより発生する期間
のみに制限することができ、より一層効果的にターンオ
ン時のフリーホイールダイオードの逆回復を行える効果
がある。

【００６１】請求項６の発明によれば、制御用トランジ
スタと抵抗器を設けたので、請求項３，４の発明の効果
（ターンオフ時の負帰還の防止）に加えて、請求項５の
上記効果（ターンオン時の負帰還の効率的な制限）をも
奏することができると共に、キャパシタの容量をより一
層小さくすることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施の形態１の高電圧スイッチング
回路を示す図である。

【図２】本発明におけるターンオン動作を示す波形図
である。

【図３】本発明の実施の形態２の高電圧スイッチング
回路を示す図である。

【図４】本発明の実施の形態３の高電圧スイッチング
回路を示す図である。

【図５】本発明の実施の形態４の高電圧スイッチング
回路を示す図である。

【図６】従来の高電圧スイッチング回路を示す図であ
る。

【図７】従来技術におけるターンオン動作を示す波形
図である。

【図８】従来技術、本発明に共通した、インバータへ
の応用例を示す図である。

【符号の説明】

１ゲート駆動回路、Ｖｃｃ主電源、Ｌ誘導負荷、
ＦＷＤｉフリーホイールダイオード、ＭＴｒ主トラ
ンジスタ、Ｃｒキャパシタ、Ｖｇｇ正駆動電源、−
Ｖｅｅ負駆動電源、Ｒｇゲート抵抗、ＤＣ１第１
制御用ダイオード、ＤＣ２第２制御用ダイオード、Ｒ
Ｃ１抵抗器、Ｔｒ３制御用トランジスタ。

Claims

【特許請求の範囲】

【請求項１】ｐｉｎ型のフリーホイール用ダイオード
と、少なくともその一方の端子が前記ダイオードの一方の主
電極に接続された誘導性負荷と、前記ダイオードの前記主電極に接続された第１主電極、
第２主電極及び制御電極を有し、前記制御電極に印加さ
れる信号に応じて前記第１主電極と前記第２主電極間に
流れる電流が制御されるスイッチング用主トランジスタ
と、前記主トランジスタの前記制御電極と前記第２主電極間
に接続され、入力信号に応じて正駆動電源又は負駆動電
源に対応した出力信号をその出力端子より前記制御電極
に印加するゲート駆動手段と、少なくとも前記ゲート駆動手段の前記出力端子と前記ダ
イオードの前記主電極間に設けられ、前記主トランジス
タのターンオン時に生ずる前記ダイオードの逆電圧の立
ち上り時の上昇率のみを独立して減少させる様に前記主
トランジスタの前記第１主電極と前記２主電極間の電圧
の変化速度を負帰還制御する制御手段とを備え、前記主トランジスタと前記ダイオードとはそれぞれの主
耐圧が得られる極性で直列に接続されている高電圧スイ
ッチング回路。
【請求項２】請求項１記載の高電圧スイッチング回路
において、前記制御手段は前記主トランジスタの前記第１主電極と
前記制御電極間に設けられたキャパシタを備えており、前記キャパシタの容量は前記主トランジスタの前記第１
主電極と前記制御電極間に生ずる帰還容量と同程度に設
定されていることを特徴とする、高電圧スイッチング回
路。
【請求項３】請求項２記載の高電圧スイッチング回路
において、前記制御手段は、前記主トランジスタの前記第１主電極にその第１端子が
接続された前記キャパシタと、前記キャパシタの第２端子にその陰極が接続され、その
陽極が前記主トランジスタの前記制御電極側に接続され
た制御用ダイオードとを備えることを特徴とする、高電
圧スイッチング回路。
【請求項４】請求項３記載の高電圧スイッチング回路
において、前記制御用ダイオードを第２制御用ダイオードと定義す
ると、前記第２制御用ダイオードの前記陽極は前記主トランジ
スタの前記制御電極に直接に接続されており、前記制御手段は、前記ゲート駆動手段の前記正駆動電源にも接続されてお
り、前記ゲート駆動手段の前記正駆動電源にその陰極が接続
され、前記キャパシタの前記第２端子にその陽極が接続
された第１制御用ダイオードを更に備えることを特徴と
する、高電圧スイッチング回路。
【請求項５】請求項３記載の高電圧スイッチング回路
において、前記制御用ダイオードの前記陽極は前記主トランジスタ
の前記制御電極に直接に接続されており、前記制御手段は、前記ゲート駆動手段の前記正駆動電源にも接続されてお
り、前記ゲート駆動手段の前記正駆動電源にその第１端子が
接続され、前記キャパシタの前記第２端子にその第２端
子が接続された抵抗器を更に備えることを特徴とする、
高電圧スイッチング回路。
【請求項６】請求項３記載の高電圧スイッチング回路
において、前記制御用ダイオードを第２制御用ダイオードと定義す
ると、前記制御手段は、前記ゲート駆動手段の前記正駆動電源にも接続されてお
り、前記ゲート駆動手段の前記正駆動電源にその陰極が接続
され、前記キャパシタの前記第２端子にその陽極が接続
された第１制御用ダイオードと、そのベース端子が前記第２制御用ダイオードの陽極に接
続され、そのエミッタ端子が前記主トランジスタの前記
制御電極に接続され、且つそのコレクタ端子が前記主ト
ランジスタの前記第２主電極に接続された制御用トラン
ジスタと、前記制御用トランジスタの前記ベース・エミッタ端子間
に接続された抵抗器とを更に備えることを特徴とする、
高電圧スイッチング回路。