JP5753483B2

JP5753483B2 - 半導体集積回路、および、ｄｃ−ｄｃコンバータ

Info

Publication number: JP5753483B2
Application number: JP2011263663A
Authority: JP
Inventors: 海陽一東
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-12-01
Filing date: 2011-12-01
Publication date: 2015-07-22
Anticipated expiration: 2031-12-01
Also published as: CN103138539B; US8797007B2; CN103138539A; US20130141060A1; JP2013118721A

Description

半導体集積回路、および、ＤＣ−ＤＣコンバータに関する。

従来、ＤＣ−ＤＣコンバータは、複数のスイッチ素子または整流素子をオン／オフし、スイッチングパルスのオン／オフ時間比を制御することにより、所望の電圧、電流を負荷に供給する。

このＤＣ−ＤＣコンバータの小型化や高速制御のため、スイッチング周波数を上げる改良が重ねられている。しかし、効率を上げるためのオン／オフ速度を必要以上に上げると、ＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）やグランドノイズを引き起こす。

特表平１０−１７３５００号米国特許７３３００６５号

スイッチング速度を高速化しつつ、グランドノイズを低減することが可能な半導体集積回路およびＤＣ−ＤＣコンバータを提供する。

実施形態に従ったＤＣ−ＤＣコンバータは、負荷の一端が接続される第１の出力端子と前記負荷の他端が接続される第２の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサを備える。ＤＣ−ＤＣコンバータは、バッテリの一端に一端が接続されるチョークコイルを備える。ＤＣ−ＤＣコンバータは、前記チョークコイルの他端が接続されるスイッチ端子、前記第１の出力端子に接続された第１の電位端子、および、前記第２の出力端子および前記バッテリの他端に接続された第２の電位端子を有する半導体集積回路を備える。

前記半導体集積回路は、前記第１の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第１の制御信号が入力される第１導電型の第１のＭＯＳトランジスタを有する。半導体集積回路は、前記スイッチ端子に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第２のＭＯＳトランジスタを有する。半導体集積回路は、前記第１の電位端子に一端が接続され、前記第２のＭＯＳトランジスタのゲートに他端が接続された第１導電型の第３のＭＯＳトランジスタを有する。半導体集積回路は、前記第３のＭＯＳトランジスタの他端に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第４のＭＯＳトランジスタを有する。半導体集積回路は、前記第４のＭＯＳトランジスタのゲートに一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第５のＭＯＳトランジスタを有する。半導体集積回路は、第２の制御信号が入力され、前記第３のＭＯＳトランジスタのゲートに出力が接続された第１のインバータを有する。半導体集積回路は、前記第２の制御信号が入力され、前記第４のＭＯＳトランジスタのゲートに出力が接続された第２のインバータを有する。半導体集積回路は、前記第１の制御信号および前記第２の制御信号により、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタの動作を制御するスイッチング制御回路を有する。半導体集積回路は、前記スイッチ端子と前記第２の電位端子との間に接続され、前記第５のＭＯＳトランジスタの動作を制御するゲート制御回路を有する。

図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す図である。図２は、図１に示す第２のＭＯＳトランジスタＭ２の静特性を示す図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係るＤＣ−ＤＣコンバータ１０００の構成の一例を示す図である。

図１に示すように、ＤＣ−ＤＣコンバータ１０００は、半導体集積回路１００と、チョークコイルＬと、平滑化コンデンサＣｏｕｔと、を備える。

平滑化コンデンサＣｏｕｔは、負荷Ｒｏｕｔの一端が接続される第１の出力端子Ｔｏｕｔ１と負荷Ｒｏｕｔの他端が接続される第２の出力端子Ｔｏｕｔ２との間に接続されている。この平滑化コンデンサＣｏｕｔは、負荷Ｒｏｕｔに供給する出力電圧を平滑化するようになっている。

チョークコイルＬは、バッテリＢの一端（正極）ＴＢ１に一端が接続され、スイッチ端子ＴＳＷに他端が接続されている。

半導体集積回路１００は、スイッチ端子ＴＳＷと、第１の電位端子Ｔ１と、第２の電位端子Ｔ２と、第１導電型の第１のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ１と、第２導電型の第２のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ２と、第１導電型の第３のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ３と、第２導電型の第４のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ４と、第２導電型の第５のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ５と、第１のインバータＩ１と、第２のインバータＩ２と、スイッチング制御回路ＳＷＣと、ゲート制御回路ＧＣと、を有する。

スイッチ端子ＴＳＷは、チョークコイルＬの他端が接続されている。

第１の電位端子Ｔ１は、第１の出力端子Ｔｏｕｔ１に接続されている。

なお、第１の出力端子Ｔｏｕｔ１と第１の電位端子Ｔ１との間の配線に第１の寄生インダクタが存在する。

第２の電位端子Ｔ２は、第２の出力端子Ｔｏｕｔ２およびバッテリＢの他端（負極）ＴＢ２に接続されている。

なお、第２の出力端子Ｔｏｕｔ２と第２の電位端子Ｔ２との間の配線に第２の寄生インダクタが存在する。

第１のＭＯＳトランジスタＭ１は、第１の電位端子Ｔ１に一端（ソース）が接続され、スイッチ端子ＴＳＷに他端（ドレイン）が接続され、ゲートに第１の制御信号Ｓ１が入力されるようになっている。

第２のＭＯＳトランジスタＭ２は、スイッチ端子ＴＳＷに一端（ドレイン）が接続され、第２の電位端子Ｔ２に他端（ソース）が接続されている。

第３のＭＯＳトランジスタＭ３は、第１の電位端子Ｔ１に一端（ソース）が接続され、第２のＭＯＳトランジスタＭ２のゲートに他端（ドレイン）が接続されている。

第４のＭＯＳトランジスタＭ４は、第３のＭＯＳトランジスタＭ３の他端（ドレイン）に一端（ドレイン）が接続され、第２の電位端子Ｔ２に他端（ソース）が接続されている。

第５のＭＯＳトランジスタＭ５は、第４のＭＯＳトランジスタＭ４のゲートに一端（ドレイン）が接続され、第２の電位端子Ｔ２に他端（ソース）が接続されている。

第１のインバータＩ１は、第２の制御信号Ｓ２が入力され、第３のＭＯＳトランジスタＭ３のゲートに出力が接続されている。

この第１のインバータＩ１は、例えば、図１に示すように、第１導電型の第６のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ６と、第２導電型の第７のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ７と、を有する。

第６のＭＯＳトランジスタＭ６は、第１の電位端子Ｔ１に一端（ソース）が接続され、第３のＭＯＳトランジスタＭ３のゲートに他端（ドレイン）が接続され、第２の制御信号Ｓ２がゲートに入力されるようになっている。

第７のＭＯＳトランジスタＭ７は、第６のＭＯＳトランジスタＭ６の他端（ドレイン）に一端（ドレイン）が接続され、第２の電位端子Ｔ２に他端（ソース）が接続され、第６のＭＯＳトランジスタＭ６のゲートにゲートが接続されている。

第２のインバータＩ２は、第２の制御信号Ｓ２が入力され、第４のＭＯＳトランジスタＭ４のゲートに出力が接続されている。

この第２のインバータＩ２は、例えば、図１に示すように、第１導電型の第８のＭＯＳトランジスタ（ｐＭＯＳトランジスタ）Ｍ８と、第２導電型の第９のＭＯＳトランジスタ（ｎＭＯＳトランジスタ）Ｍ９と、を有する。

第８のＭＯＳトランジスタＭ８は、第１の電位端子Ｔ１に一端（ソース）が接続され、第４のＭＯＳトランジスタＭ４のゲートに他端（ドレイン）が接続され、第６のＭＯＳトランジスタＭ６のゲートにゲートが接続されている。

第９のＭＯＳトランジスタＭ９は、第８のＭＯＳトランジスタＭ８の他端（ドレイン）に一端（ドレイン）が接続され、第２の電位端子Ｔ２に他端（ソース）が接続され、第８のＭＯＳトランジスタＭ８のゲートにゲートが接続されている。

また、スイッチング制御回路ＳＷＣは、第１の制御信号Ｓ１および第２の制御信号Ｓ２により、第１のＭＯＳトランジスタＭ１および第２のＭＯＳトランジスタＭ２の動作を制御するようになっている。

例えば、スイッチング制御回路ＳＷＣは、第１の制御信号Ｓ１および第２の制御信号Ｓ２により、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とが相補的にオン／オフするように制御する。

この場合、スイッチング制御回路ＳＷＣは、例えば、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２との間に貫通電流が流れないように、第２のＭＯＳトランジスタＭ２をオンからオフに制御した後、第１のＭＯＳトランジスタＭ１をオフからオンに制御する。

また、ゲート制御回路ＧＣは、スイッチ端子ＴＳＷと第２の電位端子Ｔ２との間に接続され、第５のＭＯＳトランジスタＭ５の動作を制御するようになっている。

このゲート制御回路ＧＣは、第２のＭＯＳトランジスタＭ２に流れる電流が制限されるように第２のＭＯＳトランジスタＭ２が制御された場合に、第５のＭＯＳトランジスタＭ５をオンするように制御する。

例えば、ゲート制御回路ＧＣは、第１のコンデンサＣ１と、第１の抵抗素子Ｒ１と、を有する。

第１のコンデンサＣ１は、スイッチ端子ＴＳＷに一端が接続され、第５のＭＯＳトランジスタＭ５のゲートに他端が接続されている。

第１の抵抗素子Ｒ１は、第１のコンデンサＣ１の他端と第２の電位端子Ｔ２との間に接続されている。

ここで、以上のような構成を有するＤＣ−ＤＣコンバータ１０００の動作の一例について説明する。ここでは、第１のＭＯＳトランジスタＭ１がオフし且つ第２のＭＯＳトランジスタＭ２がオンした状態から、第１のＭＯＳトランジスタＭ１がオンし且つ第２のＭＯＳトランジスタＭ２がオフした状態になる場合について説明する。また、図２は、図１に示す第２のＭＯＳトランジスタＭ２の静特性を示す図である。なお、図２において、ＰＶＤＤは、第１のＭＯＳトランジスタＭ１のソース電圧であり、Ｖｆは、第１のＭＯＳトランジスタＭ１の寄生ダイオードによる電圧降下を示す。

先ず、第１のＭＯＳトランジスタＭ１がオフし且つ第２のＭＯＳトランジスタＭ２がオンした状態では、第１の制御信号Ｓ１は、“Ｈｉｇｈ”レベルであり、且つ、第２の制御信号Ｓ２は、“Ｈｉｇｈ”レベルである。

そして、スイッチング制御回路ＳＷＣは、第２の制御信号Ｓ２を“Ｌｏｗ”レベルにする。これにより、第２のＭＯＳトランジスタＭ２のゲートに“Ｌｏｗ”レベルのゲート信号が印加される。これにより、第２のＭＯＳトランジスタＭ２がオンからオフに遷移し始めて、第２のＭＯＳトランジスタＭ２に流れる電流が制限される。

このとき、第２のＭＯＳトランジスタＭ２のゲート電圧が“Ｈｉｇｈ”レベルから、Ｉｄｓ＝コイル電流のときにピンチオフする電圧まで下がると、コイル電流は、第２のＭＯＳトランジスタＭ２を通る経路を流れきらなくなり、余剰となる電流はスイッチ端子ＴＳＷの電位を押し上げ、スイッチ端子ＴＳＷの電圧は“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに反転する。スイッチ端子ＴＳＷの電圧が“Ｈｉｇｈ”レベルに達した以降は、その余剰電流は第１のＭＯＳトランジスタＭ１のボディ・ダイオードを通ってＴ１に流れだす。そこからさらに第２のＭＯＳトランジスタＭ２のゲート電圧が下がりこの第２のＭＯＳトランジスタＭ２がオフになるにつれ、第２のＭＯＳトランジスタＭ２のドレイン電流はさらに０に向かって減少し、同時に第１のＭＯＳトランジスタＭ１、とくにそのボディ・ダイオードを流れる電流はコイル電流に向かって増加する。

第２の寄生インダクタＬＰ２に起電力を発生する電流のスリューレートdI/dtの絶対値は電圧反転後の第２のＭＯＳトランジスタＭ２のゲート電圧のスリューレートdＶ/dtにより大きくなり得る。

反転直後から、ゲート制御回路ＧＣは、第５のＭＯＳトランジスタＭ５のゲートにe^(-t/(CR))に比例した電圧を供給する。すなわち、ゲート制御回路ＧＣは、第２のＭＯＳトランジスタＭ２に流れる電流が制限されるように第２のＭＯＳトランジスタＭ２が制御された場合に、第５のＭＯＳトランジスタＭ５をオンするように制御する。

これにより、第２のインバータＩ２から第４のＭＯＳトランジスタＭ４のゲートに供給される電流は、第５のＭＯＳトランジスタＭ５により接地側に引き抜かれる。その結果、第４のＭＯＳトランジスタＭ４がオフからオンに切り替わる時間が長くなり、第２のＭＯＳトランジスタＭ２のゲート電荷の引き抜き速度は、遅くなる。これにより、スリューレートdI/dtと起電力は小さくなり（図２）、グランドノイズが低減される。

その後、スイッチング制御回路ＳＷＣは、第１の制御信号Ｓ１を“Ｈｉｇｈ”レベルにし且つ第２の制御信号Ｓ２を“Ｌｏｗ”レベルにして、貫通電流が流れないように、第１のＭＯＳトランジスタＭ１がオフし且つ第２のＭＯＳトランジスタＭ２がオフした状態にする。

そして、スイッチング制御回路ＳＷＣは、第１の制御信号Ｓ１を“Ｌｏｗ”レベルにし且つ第２の制御信号Ｓ２を“Ｌｏｗ”レベルにして、第１のＭＯＳトランジスタＭ１がオンし且つ第２のＭＯＳトランジスタＭ２がオフした状態にする。

以上の動作により、第１のＭＯＳトランジスタＭ１がオフし且つ第２のＭＯＳトランジスタＭ２がオンした状態から、第１のＭＯＳトランジスタＭ１がオンし且つ第２のＭＯＳトランジスタＭ２がオフした状態へのスイッチングが完了する。

以上のように、ＤＣ−ＤＣコンバータ１０００の動作により、スイッチング速度を高速化しても、第２のＭＯＳトランジスタＭ２がオンからオフに遷移する速度を低下させることにより、寄生インダクタによるスリューレートdI/dtと起電力を小さくして、グランドノイズが低減される。

すなわち、本実施形態に係るＤＣ−ＤＣコンバータ１０００によれば、スイッチング速度を高速化しつつ、グランドノイズを低減することができる。

なお、実施形態では、バッテリの正極にコイルＬが接続され、平滑化コンデンサＣｏｕｔは、負荷Ｒｏｕｔの一端が接続される第１の出力端子Ｔｏｕｔ１と負荷Ｒｏｕｔの他端が接続される第２の出力端子Ｔｏｕｔ２との間に接続され、第１導電型のＭＯＳトランジスタがｐＭＯＳトランジスタであり、第２導電型のＭＯＳトランジスタがｎＭＯＳトランジスタである場合について説明した。

しかし、回路の電流極性が逆になる場合、すなわち、平滑化コンデンサＣｏｕｔの正極（第１の出力端子Ｔｏｕｔ１）と負荷Ｒｏｕｔの一端がコイルＬに接続され、第１導電型のＭＯＳトランジスタがｎＭＯＳトランジスタでありそのソースがバッテリの負極に接続され、第２導電型のＭＯＳトランジスタがｐＭＯＳトランジスタでありそのソースがバッテリの正極に接続される場合も同様に説明される。

また、本実施形態に係るＤＣ−ＤＣコンバータは、昇降圧型コンバータにも適用可能である。

また、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００半導体集積回路
１０００ＤＣ−ＤＣコンバータ
Ｌチョークコイル
Ｃｏｕｔ平滑化コンデンサ
Ｂバッテリ
Ｒｏｕｔ負荷

Claims

負荷の一端が接続される第１の出力端子と前記負荷の他端が接続される第２の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサと、
バッテリの一端に一端が接続されるチョークコイルと、
前記チョークコイルの他端が接続されるスイッチ端子、前記第１の出力端子に接続された第１の電位端子、および、前記第２の出力端子および前記バッテリの他端に接続された第２の電位端子を有する半導体集積回路と、を備え、
前記半導体集積回路は、
前記第１の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第１の制御信号が入力される第１導電型の第１のＭＯＳトランジスタと、
前記スイッチ端子に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第２のＭＯＳトランジスタと、
前記第１の電位端子に一端が接続され、前記第２のＭＯＳトランジスタのゲートに他端が接続された第１導電型の第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの他端に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタのゲートに一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第５のＭＯＳトランジスタと、
第２の制御信号が入力され、前記第３のＭＯＳトランジスタのゲートに出力が接続された第１のインバータと、
前記第２の制御信号が入力され、前記第４のＭＯＳトランジスタのゲートに出力が接続された第２のインバータと、
前記第１の制御信号および前記第２の制御信号により、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタの動作を制御するスイッチング制御回路と、
前記スイッチ端子と前記第２の電位端子との間に接続され、前記第５のＭＯＳトランジスタの動作を制御するゲート制御回路と、を有し、
前記ゲート制御回路は、
前記スイッチ端子に一端が接続され、前記第５のＭＯＳトランジスタのゲートに他端が接続された第１のコンデンサと、
前記第１のコンデンサの他端に一端が接続され、前記第２の電位端子に他端が接続された第１の抵抗素子と、を有する
ことを特徴とするＤＣ−ＤＣコンバータ。
前記ゲート制御回路は、
前記第２のＭＯＳトランジスタに流れる電流が制限されるように前記第２のＭＯＳトランジスタが制御された場合に、前記第５のＭＯＳトランジスタをオンするように制御する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記スイッチング制御回路は、
前記第１の制御信号および前記第２の制御信号により、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとが相補的にオン／オフするように制御する
ことを特徴とする請求項１ないし２のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記スイッチング制御回路は、
前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとの間に貫通電流が流れないように、前記第２のＭＯＳトランジスタをオンからオフに制御した後、前記第１のＭＯＳトランジスタをオフからオンに制御する
ことを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
前記第１の出力端子と前記第１の電位端子との間の配線に第１の寄生インダクタが存在し、
前記第２の出力端子と前記第２の電位端子との間の配線に第２の寄生インダクタが存在する
ことを特徴とする請求項１ないし４のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記第１のインバータは、
前記第１の電位端子に一端が接続され、前記第３のＭＯＳトランジスタのゲートに他端が接続され、前記第２の制御信号がゲートに入力される第１導電型の第６のＭＯＳトランジスタと、
前記第６のＭＯＳトランジスタの他端に一端が接続され、前記第２の電位端子に他端が接続され、前記第６のＭＯＳトランジスタのゲートにゲートが接続された第２導電型の第７のＭＯＳトランジスタと、を有し、
前記第２のインバータは、
前記第１の電位端子に一端が接続され、前記第４のＭＯＳトランジスタのゲートに他端が接続され、前記第６のＭＯＳトランジスタのゲートにゲートが接続された第１導電型の第８のＭＯＳトランジスタと、
前記第８のＭＯＳトランジスタの他端に一端が接続され、前記第２の電位端子に他端が接続され、前記第８のＭＯＳトランジスタのゲートにゲートが接続された第２導電型の第９のＭＯＳトランジスタと、を有する
ことを特徴とする請求項１ないし５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
前記バッテリの一端は正極であり、
前記バッテリの他端は負極であり、
前記第１、第３のＭＯＳトランジスタは、ｐＭＯＳトランジスタであり、
前記第２、第４のＭＯＳトランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項１ないし６のいずれか一項に記載のＤＣ−ＤＣコンバータ。
負荷の一端が接続される第１の出力端子と前記負荷の他端が接続される第２の出力端子との間に接続され、出力電圧を平滑化する平滑化コンデンサと、バッテリの一端に一端が接続されるチョークコイルと、を備えたＤＣ−ＤＣコンバータに適用される半導体集積回路であって、
前記チョークコイルの他端が接続されるスイッチ端子と、
前記第１の出力端子に接続される第１の電位端子と、
前記第２の出力端子および前記バッテリの他端に接続される第２の電位端子と、
前記第１の電位端子に一端が接続され、前記スイッチ端子に他端が接続され、ゲートに第１の制御信号が入力される第１導電型の第１のＭＯＳトランジスタと、
前記スイッチ端子に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第２のＭＯＳトランジスタと、
前記第１の電位端子に一端が接続され、前記第２のＭＯＳトランジスタのゲートに他端が接続された第１導電型の第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの他端に一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタのゲートに一端が接続され、前記第２の電位端子に他端が接続された第２導電型の第５のＭＯＳトランジスタと、
第２の制御信号が入力され、前記第３のＭＯＳトランジスタのゲートに出力が接続された第１のインバータと、
前記第２の制御信号が入力され、前記第４のＭＯＳトランジスタのゲートに出力が接続された第２のインバータと、
前記第１の制御信号および前記第２の制御信号により、前記第１のＭＯＳトランジスタおよび前記第２のＭＯＳトランジスタの動作を制御するスイッチング制御回路と、
前記スイッチ端子と前記第２の電位端子との間に接続され、前記第５のＭＯＳトランジスタの動作を制御するゲート制御回路と、を有し、
前記ゲート制御回路は、
前記スイッチ端子に一端が接続され、前記第５のＭＯＳトランジスタのゲートに他端が接続された第１のコンデンサと、
前記第１のコンデンサの他端に一端が接続され、前記第２の電位端子に他端が接続された第１の抵抗素子と、を有する
ことを特徴とする半導体集積回路。