JP2013005416A - 出力バッファ回路 - Google Patents

Abstract

【課題】 著しい遅延の増大を招くことなく、出力バッファ回路の貫通電流を防止する。
【解決手段】 出力段駆動部１００は、出力信号ＶＯＵＴを立ち下げる場合、Ｐチャネルトランジスタ２０１をＯＦＦに遷移させ、そのドレイン電流が閾値電流Ｉｔｈ１を下回ったとき、Ｎチャネルトランジスタ２０２をＯＮに遷移させ、出力信号ＶＯＵＴを立ち上げる場合、Ｎチャネルトランジスタ２０２をＯＦＦに遷移させ、そのドレイン電流が閾値電流Ｉｔｈ２を下回ったとき、Ｐチャネルトランジスタ２０１をＯＮに遷移させる。閾値設定部１３０は、入力信号ＶＩＮに出力信号ＶＯＵＴを立ち下げる変化があったとき、Ｐチャネルトランジスタ２０１のドレイン電流に応じた値に閾値電流Ｉｔｈ１を設定し、閾値設定部１４０は、入力信号ＶＩＮに出力信号ＶＯＵＴを立ち上げる変化があったとき、Ｎチャネルトランジスタ２０２のドレイン電流に応じた値に閾値電流Ｉｔｈ２を設定する。
【選択図】図１

Description

この発明は、Ｄ級増幅器等に好適な出力バッファ回路に関する。

半導体集積回路の出力部に設けられる出力バッファ回路は、そこに接続される負荷を駆動することができるよう充分なサイズのトランジスタにより構成する必要がある。しかし、出力バッファ回路のトランジスタのサイズを大きくすると、出力信号のレベルが切り換わるときに電源および接地間に大きな貫通電流が流れる。この貫通電流は、負荷の駆動に寄与しない無駄な電流であるため、低減することが求められる。そこで、貫通電流の発生を防止することができる出力バッファ回路が各種提案されている。

図５はこの貫通電流を防止する機能を備えた出力バッファ回路の構成例を示す図である。この出力バッファ回路は、入力オーディオ信号に基づいてパルス幅変調されたパルス列である入力信号ＶＩＮに基づいて、スピーカおよびローパスフィルタからなる負荷３００を駆動する回路であり、出力段駆動部１００Ａと、出力段部２００とにより構成されている。

出力段部２００は、第１の出力用トランジスタであるＰチャネルＭＯＳＦＥＴ（Metal Oxide
Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという）２０１と、第２の出力用トランジスタであるＮチャネルトランジスタ２０２とにより構成されている。ここで、Ｐチャネルトランジスタ２０１のソースは高圧側電源ＶＤＤに接続され、Ｎチャネルトランジスタ２０２のソースは低圧側電源である接地線に接続されている。そして、Ｐチャネルトランジスタ２０１およびＮチャネルトランジスタ２０２の各ドレインは共通接続されている。このＰチャネルトランジスタ２０１およびＮチャネルトランジスタ２０２のドレイン同士の共通接続点が出力信号ＶＯＵＴを出力する出力端子となっており、この出力端子と接地線との間に負荷３００が介挿されている。

出力段駆動部１００Ａは、ＮＡＮＤゲート１１と、ローアクティブＡＮＤゲート１２と、電流判定部１３および１４とを有する。ＮＡＮＤゲート１１には、出力バッファ回路に対する入力信号ＶＩＮと電流判定部１４から出力される電流判定信号ＮＤとが与えられる。ＮＡＮＤゲート１１は、電流判定信号ＮＤまたは入力信号ＶＩＮの少なくとも一方がＬレベルであるときに高圧側電源ＶＤＤと同レベルであるＨレベルのゲート電圧ＶＧＰをＰチャネルトランジスタ２０１に対して出力し、電流判定信号ＮＤおよび入力信号ＶＩＮの両方がＨレベルになったときにＰチャネルトランジスタ２０１に対するゲート電圧ＶＧＰを立ち下げる。

ローアクティブＡＮＤゲート１２には、出力バッファ回路に対する入力信号ＶＩＮと電流判定部１３から出力される電流判定信号ＰＤとが与えられる。ローアクティブＡＮＤゲート１２は、電流判定信号ＰＤまたは入力信号ＶＩＮの少なくとも一方がＨレベルであるときは接地レベルと同レベルであるＬレベルのゲート電圧ＶＧＮをＮチャネルトランジスタ２０２に対して出力し、電流判定信号ＰＤおよび入力信号ＶＩＮの両方がＬレベルになったとき、Ｎチャネルトランジスタ２０２に対するゲート電圧ＶＧＮを立ち上げる。

電流判定部１３は、Ｐチャネルトランジスタ２０１に対するゲート電圧ＶＧＰに基づいてＰチャネルトランジスタ２０１のドレイン電流を検知し、Ｐチャネルトランジスタ２０１のドレイン電流が所定の閾値電流Ｉｔｈ１以上である場合には電流判定信号ＰＤを非アクティブレベル（Ｈレベル）とし、閾値電流Ｉｔｈ１を下回る場合には電流判定信号ＰＤをアクティブレベル（Ｌレベル）とする。電流判定部１４は、Ｎチャネルトランジスタ２０２に対するゲート電圧ＶＧＮに基づいてＮチャネルトランジスタ２０２のドレイン電流を検知し、Ｎチャネルトランジスタ２０２のドレイン電流が所定の閾値電流Ｉｔｈ２以上である場合には電流判定信号ＮＤを非アクティブレベル（Ｌレベル）とし、閾値電流Ｉｔｈ２を下回る場合には電流判定信号ＮＤをアクティブレベル（Ｈレベル）とする。

このような構成によれば、入力信号ＶＩＮが立ち下がるときには、ＮＡＮＤゲート１１によってＰチャネルトランジスタ２０１のゲート電圧ＶＧＰが立ち上げられ、Ｐチャネルトランジスタ２０１がＯＮからＯＦＦへと遷移する。そして、Ｐチャネルトランジスタ２０１のドレイン電流が閾値電流Ｉｔｈ１を下回り、電流判定信号ＰＤがアクティブレベル（Ｌレベル）になると、ローアクティブＡＮＤゲート１２によってＮチャネルトランジスタ２０２に対するゲート電圧ＶＧＮが立ち上げられ、Ｎチャネルトランジスタ２０２がＯＮとなる。このようにして出力信号ＶＯＵＴが立ち下がる。一方、入力信号ＶＩＮが立ち上がるときには、ローアクティブＡＮＤゲート１２によってＮチャネルトランジスタ２０２のゲート電圧ＶＧＮが立ち下げられ、Ｎチャネルトランジスタ２０２がＯＮからＯＦＦへと遷移する。そして、Ｎチャネルトランジスタ２０２のドレイン電流が閾値電流Ｉｔｈ２を下回り、電流判定信号ＮＤがアクティブレベル（Ｈレベル）になると、ＮＡＮＤゲート１１によってＰチャネルトランジスタ２０１に対するゲート電圧ＶＧＰが立ち下げられ、Ｐチャネルトランジスタ２０１がＯＮとなる。このようにして出力信号ＶＯＵＴが立ち上がる。

このように出力信号ＶＯＵＴの立ち下がり時にはＰチャネルトランジスタ２０１のドレイン電流が閾値電流Ｉｔｈ１を下回ってからＮチャネルトランジスタ２０２がＯＦＦからＯＮへと遷移し、出力信号ＶＯＵＴの立ち上がり時にはＮチャネルトランジスタ２０２のドレイン電流が閾値電流Ｉｔｈ２を下回ってからＰチャネルトランジスタ２０１がＯＦＦからＯＮへと遷移するので、過大な貫通電流が発生するのを防止することができる。
なお、この種の出力バッファ回路は例えば特許文献１に開示されている。

特開２００７−４３５９１号公報

ところで、上述した従来の出力バッファ回路では、上記閾値電流Ｉｔｈ１およびＩｔｈ２を固定していたため、次のような問題があった。まず、貫通電流を減らすためには、上記閾値電流Ｉｔｈ１およびＩｔｈ２を小さくすることが好ましい。しかし、閾値電流Ｉｔｈ１およびＩｔｈ２が小さいと、出力信号ＶＯＵＴを立ち下げるときには、Ｐチャネルトランジスタ２０１から負荷３００へ流れる電流が小さな閾値電流Ｉｔｈ１を下回るのを待たないと、Ｎチャネルトランジスタ２０２がＯＮに遷移せず、出力信号ＶＯＵＴを立ち上げるときには、負荷３００からＮチャネルトランジスタ２０２へ流れる電流が小さな閾値電流Ｉｔｈ２を下回るのを待たないと、Ｐチャネルトランジスタ２０１がＯＮに遷移しないので、入力信号ＶＩＮに対する出力信号ＶＯＵＴの遅延が大きくなる。このように閾値電流Ｉｔｈ１およびＩｔｈ２を小さくすると、貫通電流を小さく抑えることができるものの、出力バッファ回路が大きな負荷３００を駆動する場合に入力信号ＶＩＮに対する出力信号ＶＯＵＴの遅延が大きくなるという犠牲を払うこととなる。しかし、出力バッファ回路の負荷３００が大きい場合には、その負荷３００自体の消費電力が大きいので、入力信号ＶＩＮに対する出力信号ＶＯＵＴの遅延が大きくなるという犠牲を払ってまでして出力バッファ回路の貫通電流を減らす必要がない場合もある。そこで、出力バッファ回路が大きな負荷３００を駆動する場合を考慮して、閾値電流Ｉｔｈ１およびＩｔｈ２を大きくすることが考えられる。しかし、閾値電流Ｉｔｈ１およびＩｔｈ２を大きくした場合、出力バッファ回路の負荷３００が小さい場合にも、大きな貫通電流を出力バッファ回路に流すこととなり、この貫通電流により、負荷３００の消費電力に比較して大きな消費電力が発生する。

本発明は以上のような考えに従ってなされたものであり、上記閾値電流を負荷に適した値に調整し、著しい遅延の増大を招くことなく、貫通電流を防止することができる出力バッファ回路を提供することを目的としている。

この発明は、高圧側電源および低圧側電源間に直列に介挿された第１および第２の出力用トランジスタを具備し、前記第１および第２の出力用トランジスタの共通接続点から負荷を駆動する出力信号を発生する出力段部と、出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち下げるときには、前記第１の出力用トランジスタをＯＦＦに遷移させ、前記第１の出力用トランジスタに流れる電流が第１の閾値電流を下回ったときに前記第２の出力トランジスタをＯＮに遷移させ、前記出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち上げるときには、前記第２の出力用トランジスタをＯＦＦに遷移させ、前記第２の出力用トランジスタに流れる電流が第２の閾値電流を下回ったときに前記第１の出力トランジスタをＯＮに遷移させる出力段駆動部とを具備し、前記出力段駆動部は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第１の出力用トランジスタに流れている電流の大きさに応じた値に前記第１の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記第２の出力用トランジスタに流れている電流の大きさに応じた値に前記第２の閾値電流を設定する閾値制御手段を具備することを特徴とする出力バッファ回路を提供する。

かかる出力バッファ回路によれば、出力信号を立ち下げる入力信号の変化があったとき、その時点において第１の出力用トランジスタに流れている電流に応じた値に第１の閾値が設定され、出力信号を立ち上げる入力信号の変化があったとき、その時点において第２の出力用トランジスタに流れている電流に応じた値に第２の閾値が設定される。従って、第１および第２の閾値を負荷に適した値に調整することができ、著しい遅延の増大を招くことなく、負荷の大きさに見合った適切な電流値に貫通電流を低減することができる。

この発明の一実施形態による出力バッファ回路の構成を示す回路図である。 同出力バッファ回路において入力信号の立ち下がり時に出力段部から負荷に電流が流出している場合における各部の波形を示す波形図である。 出力信号のレベル変化時における同出力段部の動作を示す図である。 同出力バッファ回路において入力信号の立ち下がり時に負荷から出力段部に電流が流入している場合における各部の波形を示す波形図である。 従来の出力バッファ回路の構成例を示す回路図である。

以下、図面を参照し、この発明の一実施形態について説明する。
図１はこの発明の一実施形態による出力バッファ回路の構成を示す回路図である。なお、この図において、前掲図５に示された要素と対応する要素には共通の符号を付し、その説明を省略する。前掲図５のものと同様、本実施形態による出力バッファ回路は、入力オーディオ信号によりパルス幅変調されたパルス列である入力信号ＶＩＮに基づいて負荷３００を駆動する回路であり、出力段駆動部１００と、出力段部２００とにより構成されている。

出力段部２００の構成は、前掲図５のものと同様である。この出力段部２００に接続される負荷３００は、スピーカとローパスフィルタからなるものであり、インダクタンス成分を含む誘導性負荷である。出力段部２００の前段の出力段駆動部１００は、ＮＡＮＤゲート１１と、ローアクティブＡＮＤゲート１２と、電流判定部１１０および１２０と、閾値設定部１３０および１４０と、付加的閾値設定部１５０および１６０とを有する。

ＮＡＮＤゲート１１には、出力バッファ回路に対する入力信号ＶＩＮと電流判定部１２０から出力される電流判定信号ＮＤとが与えられる。ＮＡＮＤゲート１１は、電流判定信号ＮＤまたは入力信号ＶＩＮの少なくとも一方がＬレベルであるときに高圧側電源ＶＤＤと同レベルであるＨレベルのゲート電圧ＶＧＰをＰチャネルトランジスタ２０１に対して出力し、電流判定信号ＮＤおよび入力信号ＶＩＮの両方がＨレベルになったときにＰチャネルトランジスタ２０１に対するゲート電圧ＶＧＰを立ち下げる。

ローアクティブＡＮＤゲート１２には、出力バッファ回路に対する入力信号ＶＩＮと電流判定部１１０から出力される電流判定信号ＰＤとが与えられる。ローアクティブＡＮＤゲート１２は、電流判定信号ＰＤまたは入力信号ＶＩＮの少なくとも一方がＨレベルであるときは接地レベルと同レベルであるＬレベルのゲート電圧ＶＧＮをＮチャネルトランジスタ２０２に対して出力し、電流判定信号ＰＤおよび入力信号ＶＩＮの両方がＬレベルになったとき、Ｎチャネルトランジスタ２０２に対するゲート電圧ＶＧＮを立ち上げる。

次に電流判定部１１０、閾値設定部１３０および付加的閾値設定部１５０と、電流判定部１２０、閾値設定部１４０および付加的閾値設定部１６０の機能の概略について説明する。まず、電流判定部１１０は、Ｐチャネルトランジスタ２０１に流れるドレイン電流が予め設定された閾値電流Ｉｔｈ１よりも大きい場合に電流判定信号ＰＤを非アクティブレベル（Ｈレベル）とし、小さい場合にアクティブレベル（Ｌレベル）とする回路である。この電流判定部１１０の閾値電流Ｉｔｈ１は、閾値設定部１３０および付加的閾値設定部１５０により制御される。

ここで、閾値設定部１３０は、出力信号ＶＯＵＴを立ち下げる入力信号ＶＩＮの変化（この例では入力信号ＶＩＮの立ち下がり）が発生したとき、その時点においてＰチャネルトランジスタ２０１から負荷３００に流出している電流に比例した電流値に閾値電流Ｉｔｈ１を設定する回路である。

また、付加的閾値設定部１５０は、出力信号ＶＯＵＴを立ち下げる入力信号ＶＩＮの変化（この例では入力信号ＶＩＮの立ち下がり）が発生し、かつ、その時点において負荷３００からＰチャネルトランジスタ２０１に電流が流入している場合における閾値電流Ｉｔｈ１を適切な所定値に設定する回路である。

上述のように閾値設定部１３０は閾値電流Ｉｔｈ１を「入力信号ＶＩＮの立ち下がり時にＰチャネルトランジスタ２０１から負荷３００に流出している電流に比例した電流値」に設定するものであるから、入力信号ＶＩＮの立ち下がり時に負荷３００からＰチャネルトランジスタ２０１に電流が流入している場合には、この閾値設定部１３０により設定される閾値電流Ｉｔｈ１が０になる。これでは出力バッファ回路の動作が不安定になる。そこで、本実施形態では、入力信号ＶＩＮの立ち下がり時に負荷３００からＰチャネルトランジスタ２０１に電流が流入している場合の閾値電流Ｉｔｈ１を適切な所定値に設定するために付加的閾値設定部１５０が設けられている。

次に電流判定部１２０は、Ｎチャネルトランジスタ２０２に流れるドレイン電流が予め設定された閾値Ｉｔｈ２よりも大きい場合に電流判定信号ＮＤを非アクティブレベル（Ｌレベル）とし、小さい場合にアクティブレベル（Ｈレベル）とする回路である。この電流判定部１２０の閾値電流Ｉｔｈ２は、閾値設定部１４０および付加的閾値設定部１６０により制御される。

ここで、閾値設定部１４０は、出力信号ＶＯＵＴを立ち上げる入力信号ＶＩＮの変化（この例では入力信号ＶＩＮの立ち上がり）が発生したとき、その時点において負荷３００からＮチャネルトランジスタ２０２に流入している電流に比例した電流値に閾値電流Ｉｔｈ２を設定する回路である。

また、付加的閾値設定部１６０は、出力信号ＶＯＵＴを立ち上げる入力信号ＶＩＮの変化（この例では入力信号ＶＩＮの立ち上がり）が発生し、かつ、その時点においてＮチャネルトランジスタ２０２から負荷３００に電流が流出している場合に、閾値電流Ｉｔｈ２を適切な所定値に設定する回路である。

この付加的閾値設定部１６０が設けられている理由は付加的閾値設定部１５０と同様である。すなわち、入力信号ＶＩＮの立ち上がり時にＮチャネルトランジスタ２０２から負荷３００に電流が流出している状況では、閾値設定部１４０により設定される閾値電流Ｉｔｈ２が０になることから、この状況において閾値電流Ｉｔｈ２を適切な所定値に設定するための手段として、付加的閾値設定部１６０が設けられているのである。

次に電流判定部１１０、閾値設定部１３０および付加的閾値設定部１５０の各々の構成について説明する。まず、電流判定部１１０は、Ｐチャネルトランジスタ１１１と、Ｎチャネルトランジスタ１１２と、バッファ１１３とにより構成されている。Ｐチャネルトランジスタ１１１は、Ｐチャネルトランジスタ２０１に対するゲート電圧ＶＧＰと同じゲート電圧がゲートに与えられ、ソースが高圧側電源ＶＤＤに接続されている。このＰチャネルトランジスタ１１１は、Ｐチャネルトランジスタ２０１のｋ１倍（ｋ１は１より小さい比例定数）のトランジスタサイズを有している。このＰチャネルトランジスタ１１１のドレインには、Ｎチャネルトランジスタ１１２のドレインが接続されている。このＮチャネルトランジスタ１１２は、ソースが接地されており、ゲートには閾値設定部１３０が出力する閾値電圧Ｖｔｈ１が与えられる。従って、Ｎチャネルトランジスタ１１２は、閾値電圧Ｖｔｈ１に応じた電流値を持った定電流源として働く。そして、バッファ１１３は、Ｐチャネルトランジスタ１１１およびＮチャネルトランジスタ１１２のドレイン同士の接続点の電圧を２値化することにより電流判定信号ＰＤを出力する。

閾値設定部１３０は、Ｐチャネルトランジスタ１３１と、Ｎチャネルトランジスタ１３２および１３３と、キャパシタ１３４と、差動増幅器１３５とを有する。ここで、Ｐチャネルトランジスタ１３１は、ソースが高圧側電源ＶＤＤに接続され、ゲートが接地されている。このＰチャネルトランジスタ１３１も、電流判定部１１０のＰチャネルトランジスタ１１１と同様、Ｐチャネルトランジスタ２０１のｋ１倍のトランジスタサイズを有している。Ｎチャネルトランジスタ１３２は、ドレインがＰチャネルトランジスタ１３１のドレインと接続され、ソースが接地されている。電流判定部１１０のＮチャネルトランジスタ１１２は、このＮチャネルトランジスタ１３２のｋ２倍のトランジスタサイズを有している。ここで、ｋ２は１より小さい比例定数であり、例えば０．１である。そして、Ｎチャネルトランジスタ１３２のゲートは、電流判定部１１０のＮチャネルトランジスタ１１２のゲートと共通接続されており、このゲート同士の共通接続点と接地線との間にキャパシタ１３４が介挿されている。このキャパシタ１３４の充電電圧が上述した閾値電圧Ｖｔｈ１となる。Ｎチャネルトランジスタ１３３は、Ｎチャネルトランジスタ１３２および１１２のゲート同士の共通接続点と差動増幅器１３５の出力端子との間に介挿されており、入力信号ＶＩＮがゲートに与えられる。差動増幅器１３５は、正相入力端子（＋端子）にＰチャネルトランジスタ１３１とＮチャネルトランジスタ１３２のドレイン同士の共通接続点の電圧Ｖａが与えられ、逆相入力端子（−端子）に出力段部２００の出力信号ＶＯＵＴが与えられる。

付加的閾値設定部１５０は、コンパレータ１５１と、Ｎチャネルトランジスタ１５２と、キャパシタ１５３と、Ｎチャネルトランジスタ１５４と、定電流源１５５とにより構成されている。Ｎチャネルトランジスタ１５４は、ソースが接地されている。このＮチャネルトランジスタ１５４のドレインと電流判定部１１０のＰチャネルトランジスタ１１１のドレインとの間には定電流源１５５が介挿されている。コンパレータ１５１は、出力信号ＶＯＵＴの電圧値が高圧側電源ＶＤＤのレベルを上回っている場合にＨレベルの信号を、それ以外の場合にＬレベルの信号を出力する。Ｎチャネルトランジスタ１５２は、コンパレータ１５１の出力端子とＮチャネルトランジスタ１５４のゲートとの間に介挿されている。このＮチャネルトランジスタ１５２のゲートには入力信号ＶＩＮが与えられる。キャパシタ１５３は、Ｎチャネルトランジスタ１５４のゲートと接地線との間に介挿されている。
以上が電流判定部１１０、閾値設定部１３０および付加的閾値設定部１５０の構成である。

このような構成において、入力信号ＶＩＮがＨレベルである期間は、閾値設定部１３０のＮチャネルトランジスタ１３３および付加的閾値設定部１５０のＮチャネルトランジスタ１５２がＯＮとなる。このため、閾値設定部１３０における差動増幅器１３５の出力信号がＮチャネルトランジスタ１３３を介してＮチャネルトランジスタ１３２および１１２の各ゲートに供給され、付加的閾値設定部１５０におけるコンパレータ１５１の出力信号がＮチャネルトランジスタ１５２を介してＮチャネルトランジスタ１５４のゲートに供給される。

閾値設定部１３０の差動増幅器１３５は、電圧Ｖａが出力信号ＶＯＵＴの電圧値よりも低いと、閾値電圧Ｖｔｈ１を低下させることによりＮチャネルトランジスタ１３２のドレイン電流を減らして電圧Ｖａを上昇させ、逆に電圧Ｖａが出力信号ＶＯＵＴの電圧値よりも高いと、閾値電圧Ｖｔｈ１を上昇させることによりＮチャネルトランジスタ１３２のドレイン電流を増加させて電圧Ｖａを低下させる。このような差動増幅器１３５を介した負帰還制御が働く結果、Ｐチャネルトランジスタ２０１のｋ１倍のドレイン電流がＰチャネルトランジスタ１３１およびＮチャネルトランジスタ１３２に流れ、かつ、Ｐチャネルトランジスタ１３１のドレイン電圧Ｖａが出力信号ＶＯＵＴに一致するように、Ｎチャネルトランジスタ１３２のゲート電圧である閾値電圧Ｖｔｈ１が調整される。

電流判定部１１０のＮチャネルトランジスタ１１２のゲートには、このように調整される閾値電圧Ｖｔｈ１が与えられる。上述したように、このＮチャネルトランジスタ１１２は、Ｎチャネルトランジスタ１３２のｋ２倍のトランジスタサイズを有している。従って、Ｎチャネルトランジスタ１１２のドレイン電流の飽和電流値は、Ｎチャネルトランジスタ１３２のドレイン電流の飽和電流値のｋ２倍、すなわち、Ｐチャネルトランジスタ２０１のドレイン電流のｋ１×ｋ２倍の電流値となる。

入力信号ＶＩＮがＨレベルからＬレベルに変化すると、閾値設定部１３０のＮチャネルトランジスタ１３３および付加的閾値設定部１５０のＮチャネルトランジスタ１５２がＯＦＦとなる。この結果、閾値設定部１３０では、入力信号ＶＩＮの立ち下がり時における閾値電圧Ｖｔｈ１がキャパシタ１３４に保持される。これにより閾値設定部１３０のＮチャネルトランジスタ１３２は、入力信号ＶＩＮの立ち下がり時におけるＰチャネルトランジスタ２０１のドレイン電流のｋ１倍の電流値を持った定電流源として機能する。また、付加的閾値設定部１５０では、入力信号ＶＩＮの立ち下がり時におけるコンパレータ１５１の出力信号がキャパシタ１５３に保持される。

ここで、入力信号ＶＩＮのＨレベルからＬレベルへの立ち下がり時に、出力段部２００から負荷３００に電流が流出していると、出力信号ＶＯＵＴは電源ＶＤＤのレベルよりも低くなるため、コンパレータ１５１の出力信号はＬレベルとなり、キャパシタ１５３の保持電圧はＬレベルとなる。このため、Ｎチャネルトランジスタ１５４は、ＯＦＦとなり、電流判定部１１０のＰチャネルトランジスタ１１１のドレインには、定電流源としてＮチャネルトランジスタ１１２のみが接続された状態となる。

従って、Ｐチャネルトランジスタ１１１および２０１のゲート電圧ＶＧＰを変化させた場合において、Ｐチャネルトランジスタ１１１のドレイン電流がＮチャネルトランジスタ１１２の飽和電流値、すなわち、入力信号ＶＩＮの立ち下がり時におけるＰチャネルトランジスタ２０１のドレイン電流のｋ１×ｋ２倍より大きい領域では、Ｐチャネルトランジスタ１１１およびＮチャネルトランジスタ１１２の共通接続点の電圧はバッファ１１３の論理閾値より高くなり、電流判定信号ＰＤは非アクティブレベル（Ｈレベル）となる。また、Ｐチャネルトランジスタ１１１のドレイン電流が入力信号ＶＩＮの立ち下がり時におけるＰチャネルトランジスタ２０１のドレイン電流のｋ１×ｋ２倍より小さい領域では、電流判定信号ＰＤはアクティブレベル（Ｌレベル）となる。

ここで、Ｐチャネルトランジスタ１１１に流れるドレイン電流がＰチャネルトランジスタ２０１に流れるドレイン電流のｋ１倍であることを考慮すると、この電流判定部１１０の挙動を次のように言い換えることができる。すなわち、入力信号ＶＩＮの立ち下がり時に出力段部２００から負荷３００に電流が流出している場合、電流判定部１１０の閾値電流Ｉｔｈ１は入力信号ＶＩＮの立ち下がり時におけるＰチャネルトランジスタ２０１のドレイン電流のｋ１×ｋ２倍となり、Ｐチャネルトランジスタ２０１のドレイン電流がこの閾値電流Ｉｔｈ１より大きい領域では電流判定信号ＰＤは非アクティブレベル（Ｈレベル）となり、小さい領域ではアクティブレベル（Ｌレベル）となる。

これに対し、入力信号ＶＩＮの立ち下がり時に、負荷３００から出力段部２００に電流が流入していると、出力信号ＶＯＵＴは高圧側電源ＶＤＤのレベルよりも高くなるため、コンパレータ１５１の出力信号はＨレベルとなり、キャパシタ１５３の保持電圧はＨレベルとなる。このため、Ｎチャネルトランジスタ１５４はＯＮとなり、電流判定部１１０のＰチャネルトランジスタ１１１のドレインにＮチャネルトランジスタ１１２と定電流源１５５が接続された状態となる。

従って、電流判定部１１０の閾値電流Ｉｔｈ１は、Ｎチャネルトランジスタ１１２の飽和電流値と定電流源１５５の電流値との和に依存した電流値となる。ここで、入力信号ＶＩＮの立ち下がり時に負荷３００から出力段部２００に電流が流入し、出力信号ＶＯＵＴが高圧側電源ＶＤＤのレベルよりも高くなっているとすると、閾値設定部１３０では、Ｐチャネルトランジスタ１３１のドレイン電圧Ｖａが上限値である高圧側電源ＶＤＤのレベルに達し、Ｎチャネルトランジスタ１３２および１１２がＯＦＦの状態となる。従って、電流判定部１１０の閾値電流Ｉｔｈ１は定電流源１５５の電流値のみに依存した値となる。本実施形態では、この場合の閾値電流Ｉｔｈ１が適切な所定値となるように定電流源１５５の電流値が決定されている。

次に電流判定部１２０、閾値設定部１４０および付加的閾値設定部１６０の各々の構成について説明する。まず、電流判定部１２０は、Ｎチャネルトランジスタ１２１と、Ｐチャネルトランジスタ１２２と、バッファ１２３とにより構成されている。Ｎチャネルトランジスタ１２１は、Ｎチャネルトランジスタ２０２に対するゲート電圧ＶＧＮと同じゲート電圧がゲートに与えられ、ソースが接地されている。このＮチャネルトランジスタ１２１は、Ｎチャネルトランジスタ２０２のｋ３倍（ｋ３は１より小さい比例定数）のトランジスタサイズを有している。このＮチャネルトランジスタ１２１のドレインには、Ｐチャネルトランジスタ１２２のドレインが接続されている。このＰチャネルトランジスタ１２２は、ソースが高圧側電源ＶＤＤに接続されており、ゲートには閾値設定部１４０が出力する閾値電圧Ｖｔｈ２が与えられる。従って、Ｐチャネルトランジスタ１２２は、閾値電圧Ｖｔｈ２に応じた電流値を持った定電流源として働く。そして、バッファ１２３は、Ｎチャネルトランジスタ１２１およびＰチャネルトランジスタ１２２のドレイン同士の接続点の電圧を２値化することにより電流判定信号ＮＤを出力する。

閾値設定部１４０は、Ｎチャネルトランジスタ１４１と、Ｐチャネルトランジスタ１４２および１４３と、キャパシタ１４４と、差動増幅器１４５とを有する。ここで、Ｎチャネルトランジスタ１４１は、ソースが接地され、ゲートが高圧側電源ＶＤＤに接続されている。このＮチャネルトランジスタ１４１も、電流判定部１２０のＮチャネルトランジスタ１２１と同様、Ｎチャネルトランジスタ２０２のｋ３倍のトランジスタサイズを有している。Ｐチャネルトランジスタ１４２は、ドレインがＮチャネルトランジスタ１４１のドレインと接続され、ソースが高圧側電源ＶＤＤに接続されている。電流判定部１２０のＰチャネルトランジスタ１２２は、このＰチャネルトランジスタ１４２のｋ４倍のトランジスタサイズを有している。ここで、ｋ４は１より小さい比例定数であり、例えば０．１である。そして、Ｐチャネルトランジスタ１４２のゲートは、電流判定部１２０のＰチャネルトランジスタ１２２のゲートと共通接続されており、このゲート同士の共通接続点と高圧側電源ＶＤＤとの間にキャパシタ１４４が介挿されている。このキャパシタ１４４の充電電圧が上述した閾値電圧Ｖｔｈ２となる。Ｐチャネルトランジスタ１４３は、Ｐチャネルトランジスタ１４２および１２２のゲート同士の共通接続点と差動増幅器１４５の出力端子との間に介挿されており、入力信号ＶＩＮがゲートに与えられる。差動増幅器１４５は、正相入力端子（＋端子）にＮチャネルトランジスタ１４１とＰチャネルトランジスタ１４２のドレイン同士の共通接続点の電圧Ｖｂが与えられ、逆相入力端子（−端子）に出力段部２００の出力信号ＶＯＵＴが与えられる。

付加的閾値設定部１６０は、コンパレータ１６１と、Ｐチャネルトランジスタ１６２と、キャパシタ１６３と、Ｐチャネルトランジスタ１６４と、定電流源１６５とにより構成されている。Ｐチャネルトランジスタ１６４は、ソースが高圧側電源ＶＤＤに接続されている。このＰチャネルトランジスタ１６４のドレインと電流判定部１２０のＮチャネルトランジスタ１２１のドレインとの間には定電流源１６５が介挿されている。コンパレータ１６１は、出力信号ＶＯＵＴの電圧値が接地レベルを下回っている場合にＬレベルの信号を、それ以外の場合にＨレベルの信号を出力する。Ｐチャネルトランジスタ１６２は、コンパレータ１６１の出力端子とＰチャネルトランジスタ１６４のゲートとの間に介挿されている。このＰチャネルトランジスタ１６２のゲートには入力信号ＶＩＮが与えられる。キャパシタ１６３は、Ｐチャネルトランジスタ１６４のゲートと高圧側電源ＶＤＤとの間に介挿されている。
以上が電流判定部１２０、閾値設定部１４０および付加的閾値設定部１６０の構成である。

このような構成において、入力信号ＶＩＮがＬレベルである期間は、閾値設定部１４０のＰチャネルトランジスタ１４３および付加的閾値設定部１６０のＰチャネルトランジスタ１６２がＯＮとなる。このため、閾値設定部１４０における差動増幅器１４５の出力信号がＰチャネルトランジスタ１４３を介してＰチャネルトランジスタ１４２および１２２の各ゲートに供給され、付加的閾値設定部１６０におけるコンパレータ１６１の出力信号がＰチャネルトランジスタ１６２を介してＰチャネルトランジスタ１６４のゲートに供給される。

閾値設定部１４０では、差動増幅器１４５を介した負帰還制御が働く結果、Ｎチャネルトランジスタ２０２のｋ３倍のドレイン電流がＮチャネルトランジスタ１４１およびＰチャネルトランジスタ１４２に流れ、かつ、Ｎチャネルトランジスタ１４１のドレイン電圧Ｖｂが出力信号ＶＯＵＴに一致するように、Ｐチャネルトランジスタ１４２のゲート電圧である閾値電圧Ｖｔｈ２が調整される。

電流判定部１２０のＰチャネルトランジスタ１２２のゲートには、このように調整される閾値電圧Ｖｔｈ２が与えられる。上述したように、このＰチャネルトランジスタ１２２は、Ｐチャネルトランジスタ１４２のｋ４倍のトランジスタサイズを有している。従って、Ｐチャネルトランジスタ１２２のドレイン電流の飽和電流値は、Ｐチャネルトランジスタ１４２のドレイン電流の飽和電流値のｋ４倍、すなわち、Ｎチャネルトランジスタ２０２のドレイン電流のｋ３×ｋ４倍の電流値となる。

入力信号ＶＩＮがＬレベルからＨレベルに変化すると、閾値設定部１４０のＰチャネルトランジスタ１４３および付加的閾値設定部１６０のＰチャネルトランジスタ１６２がＯＦＦとなる。この結果、閾値設定部１４０では、入力信号ＶＩＮの立ち上がり時における閾値電圧Ｖｔｈ２がキャパシタ１４４に保持される。これにより閾値設定部１４０のＰチャネルトランジスタ１４２は、入力信号ＶＩＮの立ち上がり時におけるＮチャネルトランジスタ２０２のドレイン電流のｋ３倍の電流値を持った定電流源として機能する。また、付加的閾値設定部１６０では、入力信号ＶＩＮの立ち上がり時におけるコンパレータ１６１の出力信号がキャパシタ１６３に保持される。

ここで、入力信号ＶＩＮのＬレベルからＨレベルへの立ち上がり時に、負荷３００から出力段部２００に電流が流入していると、出力信号ＶＯＵＴは接地レベルよりも高くなるため、コンパレータ１６１の出力信号はＨレベルとなり、キャパシタ１６３の保持電圧はＨレベルとなる。このため、Ｐチャネルトランジスタ１６４は、ＯＦＦとなり、電流判定部１２０のＮチャネルトランジスタ１２１のドレインには、定電流源としてＰチャネルトランジスタ１２２のみが接続された状態となる。

従って、Ｎチャネルトランジスタ１２１および２０２のゲート電圧ＶＧＮを変化させた場合において、Ｎチャネルトランジスタ１２１のドレイン電流が入力信号ＶＩＮの立ち上がり時におけるＮチャネルトランジスタ２０２のドレイン電流のｋ３×ｋ４倍より大きい領域では、電流判定信号ＮＤは非アクティブレベル（Ｌレベル）となる。また、Ｎチャネルトランジスタ１２１のドレイン電流が入力信号ＶＩＮの立ち上がり時におけるＮチャネルトランジスタ２０２のドレイン電流のｋ３×ｋ４倍より小さい領域では、電流判定信号ＮＤはアクティブレベル（Ｈレベル）となる。

ここで、Ｎチャネルトランジスタ１２１に流れるドレイン電流がＮチャネルトランジスタ２０２に流れるドレイン電流のｋ３倍であることを考慮すると、電流判定部１２０の挙動を次のように言い換えることができる。すなわち、入力信号ＶＩＮの立ち上がり時に負荷３００から出力段部２００に電流が流入している場合、電流判定部１２０の閾値電流Ｉｔｈ２は入力信号ＶＩＮの立ち上がり時におけるＮチャネルトランジスタ２０２のドレイン電流のｋ３×ｋ４倍となり、Ｎチャネルトランジスタ２０２のドレイン電流がこの閾値電流Ｉｔｈ２より大きい領域では電流判定信号ＮＤは非アクティブレベル（Ｌレベル）となり、小さい領域ではアクティブレベル（Ｈレベル）となる。

これに対し、入力信号ＶＩＮの立ち上がり時に、出力段部２００から負荷３００に電流が流出していると、出力信号ＶＯＵＴは接地レベルよりも低くなるため、コンパレータ１６１の出力信号はＬレベルとなり、キャパシタ１６３の保持電圧はＬレベルとなる。このため、Ｐチャネルトランジスタ１６４はＯＮとなり、電流判定部１２０のＮチャネルトランジスタ１２１のドレインにＰチャネルトランジスタ１２２と定電流源１６５が接続された状態となる。

従って、電流判定部１２０の閾値電流Ｉｔｈ２は、Ｐチャネルトランジスタ１２２の飽和電流値と定電流源１６５の電流値との和に依存した電流値となる。ここで、入力信号ＶＩＮの立ち上がり時に出力段部２００から負荷３００に電流が流出し、出力信号ＶＯＵＴが接地レベルよりも低くなっていたとすると、閾値設定部１４０では、Ｎチャネルトランジスタ１４１のドレイン電圧Ｖｂが下限値である接地レベルに達し、Ｐチャネルトランジスタ１４２および１２２がＯＦＦの状態となる。従って、電流判定部１２０の閾値電流Ｉｔｈ２は定電流源１６５の電流値のみに依存した値となる。本実施形態では、この場合の閾値電流Ｉｔｈ２が適切な所定値となるように定電流源１６５の電流値が決定されている。
以上が本実施形態による出力バッファ回路の詳細である。

次に図２〜図４を参照し、本実施形態による出力バッファ回路の動作例について説明する。図２に示す例では、入力信号ＶＩＮの立ち下がり時、Ｐチャネルトランジスタ２０１から負荷３００に電流が流出しており、出力信号ＶＯＵＴが高圧側電源ＶＤＤのレベルよりも低下している。この入力信号ＶＩＮの立ち下がり時、Ｐチャネルトランジスタ２０１のゲート電圧ＶＧＰは０Ｖとなっており、Ｐチャネルトランジスタ２０１は非飽和領域において動作している。従って、Ｐチャネルトランジスタ２０１には、出力信号ＶＯＵＴの電源電圧ＶＤＤからの低下分ＶＤＤ−ＶＯＵＴ（すなわち、Ｐチャネルトランジスタ２０１のソース−ドレイン間電圧）に比例した電流ＩＤＰが流れている。図２には負荷３００が大きく、入力信号ＶＩＮの立ち下がり時において大きな電流値ＩＤＰ１のドレイン電流ＩＤＰがＰチャネルトランジスタ２０１から負荷３００に流出している場合の出力信号ＶＯＵＴの波形およびゲート電圧ＶＧＰ、ＶＧＮの各波形が実線で、負荷３００が小さく、小さな電流値ＩＤＰ２のドレイン電流ＩＤＰがＰチャネルトランジスタ２０１から負荷３００に流出している場合の出力信号ＶＯＵＴの波形およびゲート電圧ＶＧＰ、ＶＧＮの各波形が破線で例示されている。

入力信号ＶＩＮが立ち下がることにより、ＮＡＮＤゲート１１がＰチャネルトランジスタ２０１に対するゲート電圧ＶＧＰを立ち上げると、ゲート電圧ＶＧＰの上昇に従って、Ｐチャネルトランジスタ２０１のＯＮ抵抗が高くなり、ドレイン電流ＩＤＰが減少してゆく。このため、出力信号ＶＯＵＴが低下してゆく。そして、ＩＤＰ＜Ｉｔｈ１になると、電流判定信号ＰＤがアクティブレベル（Ｌレベル）となるため、ローアクティブＡＮＤゲート１２がＮチャネルトランジスタ２０２に対するゲート電圧ＶＧＮを立ち上げる。この結果、Ｎチャネルトランジスタ２０２は、ＯＦＦからＯＮへと遷移する。

このようにＰチャネルトランジスタ２０１のＯＮからＯＦＦへの遷移とＮチャネルトランジスタ２０２のＯＦＦからＯＮへの遷移が並行して行われる間、出力信号ＶＯＵＴは接地レベルに向けて低下する。この出力信号ＶＯＵＴが低下する間、図３に示すように、Ｐチャネルトランジスタ２０１のゲートとドレインとの間に介在する寄生容量２１１を介してＮＡＮＤゲート１１の出力端子から負荷３００側へと電流が流れ、Ｎチャネルトランジスタ２０２のゲートとドレインとの間に介在する寄生容量２１２を介してローアクティブＡＮＤゲート１２の出力端子から負荷３００側へと電流が流れる。このように出力信号ＶＯＵＴが低下する間は、Ｐチャネルトランジスタ２０１のドレインからゲートへの負帰還およびＮチャネルトランジスタ２０２のドレインからゲートへの負帰還が働くため、ゲート電圧ＶＧＰおよびＶＧＮの上昇の勾配は緩やかになる。

そして、出力信号ＶＯＵＴが接地レベルに達した以降は、ゲート電圧ＶＧＰおよびＶＧＮはそれまでよりも高い勾配で上昇し、高圧側電源ＶＤＤのレベルに到達する。これによりＰチャネルトランジスタ２０１がＯＦＦ、Ｎチャネルトランジスタ２０２がＯＮの状態となる。

図２に示すように、負荷３００が大きく、入力信号ＶＩＮの立ち下がり時において大きな電流値ＩＤＰ１のドレイン電流ＩＤＰがＰチャネルトランジスタ２０１から負荷３００に流出している場合には、この大きな電流値ＩＤＰ１に対応した閾値電流Ｉｔｈ１＝ｋ１・ｋ２・ＩＤＰ１が設定される。従って、ゲート電圧ＶＧＰが立ち上がってＰチャネルトランジスタ２０１のドレイン電流ＩＤＰが減少する過程において、ドレイン電流ＩＤＰがこの大きな閾値電流Ｉｔｈ１＝ｋ１・ｋ２・ＩＤＰ１を下回ったときに、ゲート電圧ＶＧＮを立ち上げてＮチャネルトランジスタ２０２をＯＦＦからＯＮに遷移させる動作が開始される。一方、負荷３００が小さく、入力信号ＶＩＮの立ち下がり時において小さな電流値ＩＤＰ２のドレイン電流ＩＤＰがＰチャネルトランジスタ２０１から負荷３００に流出している場合には、この小さな電流値ＩＤＰ２に対応した閾値電流Ｉｔｈ１＝ｋ１・ｋ２・ＩＤＰ２が設定される。従って、ゲート電圧ＶＧＰが立ち上がってＰチャネルトランジスタ２０１のドレイン電流ＩＤＰが減少する過程において、ドレイン電流ＩＤＰがこの小さな閾値電流Ｉｔｈ１＝ｋ１・ｋ２・ＩＤＰ２を下回ったときに、ゲート電圧ＶＧＮを立ち上げてＮチャネルトランジスタ２０２をＯＦＦからＯＮに遷移させる動作が開始される。

図４に示す動作例では、入力信号ＶＩＮの立ち下がり時、負荷３００からＰチャネルトランジスタ２０１に電流が流入しており、出力信号ＶＯＵＴが電源ＶＤＤのレベルよりも高くなっている。この場合、上述したように、定電流源１５５の電流値により定まる値に電流判定部１１０の閾値電流Ｉｔｈ１が設定される。この点を除けば、各部の動作は前掲図２に示す動作と同様である。

図示は省略したが、入力信号ＶＩＮが立ち上がって出力信号ＶＯＵＴが立ち上がる場合の動作も基本的に以上説明した動作と同様である。入力信号ＶＩＮの立ち上がり時において、負荷３００からＮチャネルトランジスタ２０２にドレイン電流ＩＤＮが流れ込んでいる場合には、このドレイン電流ＩＤＮにより定まる電流値ｋ３・ｋ４・ＩＤＮに閾値電流Ｉｔｈ２が設定される。そして、入力信号ＶＩＮが立ち上がり、ローアクティブＡＮＤゲート１２がＮチャネルトランジスタ２０２に対するゲート電圧ＶＧＮを低下させる過程では、Ｎチャネルトランジスタ２０２のドレイン電流がこの閾値電流Ｉｔｈ２＝ｋ３・ｋ４・ＩＤＮを下回ったときに、Ｐチャネルトランジスタ２０１をＯＦＦからＯＮに遷移させる動作が開始される。また、入力信号ＶＩＮの立ち上がり時、Ｎチャネルトランジスタ２０２から負荷３００に電流が流出し、出力信号ＶＯＵＴが接地レベルよりも低くなっている場合は、定電流源１６５の電流値により定まる値に電流判定部１２０の閾値電流Ｉｔｈ２が設定される。
以上が本実施形態の動作である。

以上のように、本実施形態によれば、負荷３００が大きく、出力段部２００から負荷３００に大きな電流が供給される状況では、閾値電流Ｉｔｈ１およびＩｔｈ２が大きな値とされ、入力信号ＶＩＮの変化から出力信号ＶＯＵＴの変化までの遅延の増大を防止することができる。ここで、出力バッファ回路が例えばＤ級増幅器に用いられている場合には、負荷３００の駆動波形に発生する歪を低減することができる。また、負荷３００が小さく、出力段部２００から負荷３００に供給される電流が小さい状況では、閾値電流Ｉｔｈ１およびＩｔｈ２が小さな値とされ、貫通電流が小さな電流値に制限される。このように本実施形態によれば、著しい遅延の増大を招くことなく、負荷３００の大きさに見合った適切な電流値に貫通電流を低減することができる。

以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。

（１）上記実施形態では、入力信号ＶＩＮの立ち下がり時において、出力段部２００から負荷３００に電流ＩＤＰが流入していた場合に、電流判定部１１０の閾値電流Ｉｔｈ１をその電流値ＩＤＰに比例した値ｋ１・ｋ２・ＩＤＰに設定した。しかし、電流判定部１１０の閾値電流Ｉｔｈ１を必ずしも電流値ＩＤＰに比例した値とする必要はない。例えば電流判定部１１０のＮチャネルトランジスタ１１２に定電流源を並列接続し、電流判定部１１０の閾値電流Ｉｔｈ１をｋ１・ｋ２・ＩＤＰ＋αに設定してもよい。電流判定部１２０の閾値電流Ｉｔｈ２についても同様である。この態様は、入力信号ＶＩＮの立ち上がり時または立ち下がり時に負荷３００に供給される電流が非常に小さい場合に、閾値電流Ｉｔｈ１およびＩｔｈ２が極端に小さくなるのを防止することができるという利点がある。

（２）上記実施形態では、出力バッファ回路を電界効果トランジスタにより構成したが、出力バッファ回路をバイポーラトランジスタにより構成してもよい。

１００…出力段駆動部、２００…出力段部、３００…負荷、２０１…Ｐチャネルトランジスタ、２０２…Ｎチャネルトランジスタ、１１…ＮＡＮＤゲート、１２…ローアクティブＡＮＤゲート、１１０，１２０…電流判定部、１３０，１４０…閾値設定部、１５０，１６０…付加的閾値設定部。

Claims (3)

1. 高圧側電源および低圧側電源間に直列に介挿された第１および第２の出力用トランジスタを具備し、前記第１および第２の出力用トランジスタの共通接続点から負荷を駆動する出力信号を発生する出力段部と、
   出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち下げるときには、前記第１の出力用トランジスタをＯＦＦに遷移させ、前記第１の出力用トランジスタに流れる電流が第１の閾値電流を下回ったときに前記第２の出力トランジスタをＯＮに遷移させ、前記出力バッファ回路への入力信号の変化に応じて前記出力段部の出力信号を立ち上げるときには、前記第２の出力用トランジスタをＯＦＦに遷移させ、前記第２の出力用トランジスタに流れる電流が第２の閾値電流を下回ったときに前記第１の出力トランジスタをＯＮに遷移させる出力段駆動部とを具備し、
   前記出力段駆動部は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第１の出力用トランジスタに流れている電流の大きさに応じた値に前記第１の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記第２の出力用トランジスタに流れている電流の大きさに応じた値に前記第２の閾値電流を設定する閾値制御手段を具備することを特徴とする出力バッファ回路。
2. 前記閾値制御手段は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったとき、前記第１の出力用トランジスタから前記負荷に電流が流出している場合には、その電流の大きさに応じた値に前記第１の閾値電流を設定し、前記負荷から前記第１の出力用トランジスタに電流が流入している場合には、所定の電流値に前記第１の閾値電流を設定し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったとき、前記負荷から前記第２の出力用トランジスタに電流が流入している場合には、その電流の大きさに応じた値に前記第２の閾値電流を設定し、前記第２の出力用トランジスタから前記負荷に電流が流出している場合には、所定の電流値に前記第２の閾値電流を設定することを特徴とする請求項１に記載の出力バッファ回路。
3. 前記閾値設定手段は、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち下げる変化があったときの前記出力段部の出力信号に基づいて、前記第１の出力用トランジスタに流れている電流の大きさを検知し、前記出力バッファ回路への入力信号に前記出力段部の出力信号を立ち上げる変化があったときの前記出力段部の出力信号に基づいて、前記第２の出力用トランジスタに流れている電流の大きさを検知することを特徴とする請求項１または２に記載の出力バッファ回路。

Images