JP4807577B2 - トランジスタの駆動回路 - Google Patents
トランジスタの駆動回路 Download PDFInfo
- Publication number
- JP4807577B2 JP4807577B2 JP2006204769A JP2006204769A JP4807577B2 JP 4807577 B2 JP4807577 B2 JP 4807577B2 JP 2006204769 A JP2006204769 A JP 2006204769A JP 2006204769 A JP2006204769 A JP 2006204769A JP 4807577 B2 JP4807577 B2 JP 4807577B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- resistor
- current
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
まず、トランジスタがターンオンする過渡期に関して説明する。駆動電圧Vinがローからハイになると、トランジスタのゲート電極に向けて正のゲート電流Igが流れ、ゲート電極に電荷が蓄積される。ゲート電極に電荷が蓄積されると、トランジスタのゲート・ソース間電圧Vgsが上昇する。ゲート・ソース間電圧Vgsが上昇すると、トランジスタのドレインからソースに向けてドレイン電流Idが流れ始め、ドレイン・ソース間電圧Vdsが減少する。これらの過程を経て、トランジスタはオフからオンに移行する。
次に、トランジスタがターンオフする過渡期T100に関して説明する。駆動電圧Vinがハイからローになると、ゲート電極に蓄積していた電荷が放電し、ゲート電極から駆動回路に向けて負のゲート電流Igが流れ、ゲート・ソース間電圧Vgsが減少する。ゲート・ソース間電圧Vgsが減少すると、ドレイン電流Idも減少し、ドレイン・ソース間電圧Vdsが上昇する。これらの過程を経て、トランジスタはオンからオフに移行する。
このサージ電圧の増大を抑えるためには、ドレイン電流Idを緩やかに変動させれば良い。例えば、トランジスタのゲート抵抗を大きくすれば、ゲート電極に蓄積していた電荷が放電する速度が減少し、負のゲート電流Igが緩やかに流れる。この結果、ドレイン電流Idも緩やかに減少し、サージ電圧の増大を抑えることができる。しかし、トランジスタのドレイン電流Idが緩やかに減少すると、トランジスタがターンオフするのに要する時間が増大し、ターンオフ損失が増大してしまう。即ち、この種のトランジスタには、ターンオフの過渡期T100において、サージ電圧とターンオフ損失の間にトレードオフ関係が存在する。
特許文献1の駆動回路は、ゲート電極に接続している2つの抵抗体を備えている。この駆動回路によると、ターンオフの過渡期の序盤では、ゲート電極からの負のゲート電流が2つの抵抗体を介して流れる。一方、ターンオフの過渡期の終盤では、ゲート電極からの負のゲート電流が、一方の抵抗体が遮断されることによって他方の抵抗体のみを介して流れる。
本発明は、トランジスタが動作している状態を観測しながら、トランジスタのゲート抵抗の抵抗値を調整する技術を提供することを目的としている。なお、上記では、ターンオフする過渡期を中心に本発明の課題を説明してきたが、ターンオンする過渡期においても、トランジスタが動作している状態を観測しながらゲート抵抗の抵抗値を調整したい局面が多く存在する。本発明は、ターンオフとターンオンのいずれの過渡期においても有用な結果が得られる技術を提供する。
即ち、本発明は、トランジスタを駆動する回路に具現化することができる。本発明の駆動回路は、トランジスタのゲート電極に蓄積していた電荷が放電されるときのゲート電流の電流値に基づいて、そのトランジスタのゲート抵抗の抵抗値を調整する調整回路と、固定抵抗体とダイオードを介して前記トランジスタのゲート電極に電気的に接続している駆動電圧生成回路とを備えていることを特徴としている。調整回路は、ゲート電流の電流値の絶対値が大きいときにゲート抵抗の抵抗値を小さくし、ゲート電流の電流値の絶対値が小さいときにゲート抵抗の抵抗値を大きくする。ダイオードは、アノードが駆動電圧生成回路側に接続しており、カソードがトランジスタのゲート電極側に接続している。
駆動電圧生成回路からのオン電圧信号は、固定抵抗体でゲート電流に変換され、トランジスタのゲート電極に電荷を供給する。これにより、本発明の駆動回路は、トランジスタをオン状態に移行する。さらに、トランジスタがオフに移行するときに、トランジスタのゲート電極に蓄積していた電荷は、ダイオードによって固定抵抗体に流れる経路が遮断され、調整回路に向けて負のゲート電流として流れることができる。調整回路は、その負のゲート電流に基づいて、トランジスタのゲート抵抗の抵抗値を調整することができる。
この調整回路が設けられていると、トランジスタがターンオフする過渡期において、ゲート電流の電流値の絶対値が大きくなる序盤では、ゲート抵抗を小さくして電荷を素早く放電することができる。一方、ゲート電流の電流値の絶対値が小さくなる終盤では、ゲート抵抗を大きくして電荷をゆっくりと放電することができる。したがって、本発明の駆動回路は、ターンオフの過渡期の序盤において、トランジスタを流れるドレイン電流を急峻に変動させ、ターンオフに要する時間を短縮することができる。さらに、本発明の駆動回路は、ターンオフの過渡期の終盤において、トランジスタを流れるドレイン電流を緩慢に変動させ、サージ電圧の増大を抑えることができる。本発明の駆動回路によると、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
上記の調整回路では、ゲート電流の所定の電流値が閾値として設定されている。上記の調整回路では、その閾値に基づいてゲート抵抗の抵抗値を調整する。したがって、上記の調整回路を有する駆動回路は、ターンオフの過渡期の序盤と終盤を正確に区別してトランジスタを駆動させることができる。
上記の駆動回路によると、トランジスタがターンオフする過渡期において、ゲート電流の電流値の絶対値が大きくなる序盤では、抵抗体の両端に発生する電圧差によって調整用トランジスタがオンし、ゲート電流が調整用トランジスタを介して流れる。調整用トランジスタのオン抵抗は小さいので、トランジスタのゲート電極に蓄積していた電荷を素早く放電することができる。一方、ゲート電流の電流値の絶対値が小さくなる終盤では、抵抗体の両端に発生する電圧差が小さくなり調整用トランジスタがオフし、ゲート電流が抵抗体を介して流れる。抵抗体の抵抗値は大きいので、トランジスタのゲート電極に蓄積していた電荷をゆっくりと放電することができる。この結果、本発明の駆動回路によると、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
(第1形態) 本発明の駆動回路は、電界効果型のトランジスタを駆動する。
(第2形態) 調整用トランジスタは、p型のMOSFETである。この場合、p-MOSFETのソース電極とゲート電極の間には、p-MOSFETのオン抵抗よりも抵抗値が大きい抵抗体が設けられている。さらに、p-MOSFETのソース電極はトランジスタのゲート電極に接続しており、p-MOSFETのドレイン電極は接地しており、p-MOSFETのゲート電極は駆動電圧生成回路に接続している。
(第3形態) 調整用トランジスタは、n型のMOSFETである。この場合、n-MOSFETのソース電極とゲート電極の間には、n-MOSFETのオン抵抗よりも抵抗値が大きい抵抗体が設けられている。さらに、n-MOSFETのゲート電極とドレイン電極はトランジスタのゲート電極に接続しており、n-MOSFETのソース電極は駆動電圧生成回路に接続している。
まず、トランジスタ30がターンオンする過渡期に関して説明する。駆動電圧Vinがローからハイになると、駆動電圧Vinは、第3抵抗体Rg3で正のゲート電流Ig(+)に変換される。正のゲート電流Ig(+)は、第2ダイオードD22が逆方向に設けられているので、ダイオードD20を介してトランジスタ30のゲート電極Gに供給される。トランジスタ30のゲート電極Gに正のゲート電流Ig(+)が供給されると、ゲート電極Gに電荷が蓄積される。ゲート電極Gに電荷が蓄積されると、トランジスタ30のゲート・ソース間電圧Vgsが上昇する。ゲート・ソース間電圧Vgsが上昇すると、トランジスタ30のドレイン電極DからソースSに向けてドレイン電流Idが流れ始め、ドレイン・ソース間電圧Vdsが減少する。これらの過程を経て、トランジスタ30はオフからオンに移行する。
なお、負のゲート電流Ig(-)の電流値の絶対値が所定の閾値を超えるまでは、スイッチ手段SWが開放しており、ゲート抵抗の抵抗値は高く、電荷はゆっくりと放電する。しかし、この期間は極めて短く、ターンオフに要する時間を実質的に長期化するものではない。
駆動回路10によると、トランジスタ30がターンオフする過渡期T10において、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
例えば、トランジスタ30のドレイン電圧を観測して、ゲート抵抗を調整することも考えられる。しかし、トランジスタ30のドレイン電圧を観測する場合、電圧供給源50の直流電圧Vddが変動することによって、トランジスタ30のドレイン電圧も変動してしまう。このため、トランジスタがターンオフする過渡期の終盤のタイミングを性格に把握できない。
一方、本実施例の駆動回路10のようにゲート電流Igを観測する場合は、電圧供給源50の直流電圧Vddが変動したとしても、ゲート電流Igはその影響を受けないので、トランジスタがターンオフする過渡期の終盤のタイミングを性格に把握することができる。
図3に、図1のゲート電流検出手段22とスイッチ手段SWと第1抵抗体Rg1が、p型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)24で実現されている例を示す。p-MOSFET24の閾値電圧とスイッチ動作が、図1のゲート電流検出手段22とスイッチ手段SWに等価である。p-MOSFET24のオン抵抗が、第1抵抗体Rg1と等価である。
一方、負のゲート電流Ig(-)の電流値の絶対値が小さくなる終盤では、第2抵抗体Rg2の両端に発生する電圧差が小さくなりp-MOSFET24がオフする。p-MOSFET24がオフすると、負のゲート電流Ig(-)は、第2抵抗体Rg2、第3抵抗体Rg3及び駆動電圧生成回路12を介してグランドGNDに流れる。第2抵抗体Rg2の抵抗値は大きいので、トランジスタ30のゲート電極Gに蓄積していた電荷は、ゆっくりと放電することができる。この結果、サージ電圧の増大を抑えることができる。
図4に示すように、未対策の場合は、電荷の放電する速度が大きく、大きなサージ電圧が発生している。一方、「pMOSあり」及び「pMOSなし」の場合は、電荷の放電する速度が小さく抑えられ、サージ電圧の増大が抑制されている。しかし、「pMOSなし」の場合は、ターンオフに要する時間が長くなっており、ターンオフ損失が増大してしまう。
「pMOSなし」の場合は、「未対策」の場合に比してサージ電圧が抑制されているものの、ターンオフに要する時間が長くなっており、ターンオフ損失が増大している。「pMOSなし」の結果は、トレードオフ曲線から大きく改善されていると評価できない。
一方、「pMOSあり」の場合は、「未対策」の場合に比してターンオフ損失をほとんど増大させることなく、サージ電圧を顕著に低減している。「pMOSあり」の結果は、トレードオフ曲線から大きく改善されていると評価できる。
第2抵抗体Rg2の抵抗値を大きくするほど、過渡期の終盤において電荷の放電する速度が抑えられ、サージ電圧の増大を抑制することができる。
第2抵抗体の抵抗値を大きくするほど、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
p-MOSFET24の閾値電圧Vthの絶対値が小さいほど、p-MOSFET24を介した電荷の放電が長く確保されるので、ターンオフに要する時間が短くなっている。さらに、ターンオフの過渡期の終盤では、第2抵抗Rg2を介した電荷の放電が行われるので、サージ電圧のサージ電圧の増大を抑制することができる。
p-MOSFET24の閾値電圧Vthを調整する場合はいずれも、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
一方、負のゲート電流Ig(-)の電流値の絶対値が小さくなる終盤では、第2抵抗体Rg2の両端に発生する電圧差が小さくなりn-MOSFET26がオフする。n-MOSFET26がオフすると、負のゲート電流Ig(-)は、第2抵抗体Rg2を通過して、さらに第2のダイオードD22、第3抵抗体Rg3及び駆動電圧生成回路12を介してグランドGNDに流れる。第2抵抗体Rg2の抵抗値は大きいので、トランジスタ30のゲート電極Gに蓄積していた電荷は、ゆっくりと放電することができる。この結果、サージ電圧の増大を抑えることができる。
第2抵抗体Rg2の抵抗値を大きくするほど、過渡期の終盤において電荷の放電する速度が抑えられ、サージ電圧の増大を抑制することができる。
第2抵抗体の抵抗値を大きくするほど、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
n-MOSFET26の閾値電圧Vthが小さいほど、n-MOSFET26を介した電荷の放電が長く確保されるので、ターンオフに要する時間が短くなっている。さらに、ターンオフの過渡期の終盤では、第2抵抗Rg2を介した電荷の放電が行われるので、サージ電圧のサージ電圧の増大を抑制することができる。
n-MOSFET26の閾値電圧Vthを調整する場合はいずれも、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:駆動電圧生成回路
20:調整回路
22:ゲート電流検出手段
24:n-MOSFET
26:p-MOSFET
30:トランジスタ
40:負荷
50:電圧供給源
D20、D22:ダイオード
Rg1、Rg2、Rg3:抵抗体
SW:スイッチ手段
Claims (6)
- トランジスタを駆動する回路であり、
前記トランジスタのゲート電極に蓄積していた電荷が放電されるときのゲート電流の電流値に基づいて、前記トランジスタのゲート抵抗の抵抗値を調整する調整回路と、
固定抵抗体とダイオードを介して前記トランジスタのゲート電極に電気的に接続している駆動電圧生成回路と、を備えており、
前記調整回路は、前記ゲート電流の電流値の絶対値が大きいときに前記ゲート抵抗の抵抗値を小さくし、前記ゲート電流の電流値の絶対値が小さいときに前記ゲート抵抗の抵抗値を大きくしており、
前記ダイオードは、アノードが前記駆動電圧生成回路側に接続しており、カソードが前記トランジスタのゲート電極側に接続している駆動回路。 - 前記調整回路は、設定されたゲート電流の閾値に基づいて、前記トランジスタのゲート抵抗の抵抗値を調整することを特徴とする請求項1の駆動回路。
- 前記ダイオードと前記調整回路は、前記トランジスタと同一の半導体基板内に形成されていることを特徴とする請求項1又は2の駆動回路。
- 前記調整回路は、調整用トランジスタと、その調整用トランジスタのオン抵抗よりも抵抗値が大きい抵抗体を有しており、
前記抵抗体は、前記調整用トランジスタのゲート電極と入力電極の間に設けられているとともに、その一端が前記トランジスタのゲート電極に接続しており、
前記調整用トランジスタは、前記抵抗体の両端に発生する電圧差によってオン・オフし、
前記ゲート電流は、電流値の絶対値が大きいときに前記調整用トランジスタがオンすることによって前記調整用トランジスタを通過し、電流値の絶対値が小さいときに前記調整用トランジスタがオフすることによって前記抵抗体を通過することを特徴とする請求項1〜3のいずれか一項に記載の駆動回路。 - 前記調整用トランジスタが、p型の電界効果型のトランジスタであり、
前記調整用トランジスタのソース電極が、前記抵抗体の一端と前記トランジスタのゲート電極の間に接続しており、
前記調整用トランジスタのドレイン電極が、接地電位に固定されていることを特徴とする請求項4の駆動回路。 - 前記調整用トランジスタが、n型の電界効果型のトランジスタであり、
前記調整用トランジスタのゲート電極及びドレイン電極が、前記抵抗体の一端と前記トランジスタのゲート電極の間に接続していることを特徴とする請求項4の駆動回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204769A JP4807577B2 (ja) | 2006-07-27 | 2006-07-27 | トランジスタの駆動回路 |
DE102007063687A DE102007063687B4 (de) | 2006-03-22 | 2007-03-22 | Schaltkreis mit einem Transistor |
US11/723,967 US7671636B2 (en) | 2006-03-22 | 2007-03-22 | Switching circuit and driving circuit for transistor |
DE102007013824A DE102007013824B4 (de) | 2006-03-22 | 2007-03-22 | Schaltkreis mit einem Transistor |
DE102007063721.9A DE102007063721B4 (de) | 2006-03-22 | 2007-03-22 | Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors |
US12/654,323 US7982508B2 (en) | 2006-03-22 | 2009-12-17 | Switching circuit and driving circuit for transistor |
US13/105,021 US8179169B2 (en) | 2006-03-22 | 2011-05-11 | Driving circuit with variable resistor for transistor |
US13/433,624 US8519748B2 (en) | 2006-03-22 | 2012-03-29 | Driving circuit for driving transistor based on control current |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204769A JP4807577B2 (ja) | 2006-07-27 | 2006-07-27 | トランジスタの駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008035068A JP2008035068A (ja) | 2008-02-14 |
JP4807577B2 true JP4807577B2 (ja) | 2011-11-02 |
Family
ID=39124061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204769A Expired - Fee Related JP4807577B2 (ja) | 2006-03-22 | 2006-07-27 | トランジスタの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807577B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100967781B1 (ko) | 2008-04-10 | 2010-07-05 | 엘에스산전 주식회사 | 인버터에서 스위칭 소자의 구동회로 |
KR101533298B1 (ko) * | 2008-09-23 | 2015-07-09 | 엘지이노텍 주식회사 | 전원 공급 장치 |
JP6451429B2 (ja) * | 2015-03-16 | 2019-01-16 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP7068993B2 (ja) * | 2018-11-21 | 2022-05-17 | 三菱電機株式会社 | シミュレーション回路、および、シミュレーション方法 |
US11558054B1 (en) * | 2021-11-15 | 2023-01-17 | Kabushiki Kaisha Toshiba | Active gate driving signal optimization |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235722A (ja) * | 1992-02-19 | 1993-09-10 | Energy Support Corp | スイッチング素子駆動回路 |
JPH05336732A (ja) * | 1992-06-02 | 1993-12-17 | Toshiba Corp | Igbtゲート回路 |
JP3664061B2 (ja) * | 1999-12-28 | 2005-06-22 | 日産自動車株式会社 | 電流制御型半導体素子用駆動回路 |
JP2001274665A (ja) * | 2000-03-27 | 2001-10-05 | Nissan Motor Co Ltd | 電圧駆動型素子の駆動方法および駆動回路 |
JP4223379B2 (ja) * | 2003-12-10 | 2009-02-12 | 三菱電機株式会社 | スイッチングデバイスの制御装置およびモーターの駆動回路の制御装置 |
-
2006
- 2006-07-27 JP JP2006204769A patent/JP4807577B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008035068A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106357251B (zh) | 半导体开关装置 | |
US8390341B2 (en) | Output circuit | |
US9444444B2 (en) | Anti-ringing technique for switching power stage | |
CN107302351B (zh) | 驱动装置和感性负载驱动装置 | |
CN109417386B (zh) | 驱动电路以及使用该驱动电路的功率模块 | |
JP5545308B2 (ja) | 駆動回路 | |
JP2011211836A (ja) | スイッチングデバイス駆動装置および半導体装置 | |
US9584115B2 (en) | Duty cycle-controlled load switch | |
JP2010130822A (ja) | 半導体装置 | |
JP2018088801A (ja) | 構成可能なクランプ回路 | |
JP5827609B2 (ja) | 駆動回路 | |
US10666137B2 (en) | Method and circuitry for sensing and controlling a current | |
JP4807577B2 (ja) | トランジスタの駆動回路 | |
CN110958003A (zh) | 自适应栅极驱动器 | |
JP7518247B2 (ja) | 出力トランジスタの駆動回路、半導体装置、自動車 | |
CN110943722A (zh) | 驱动电路 | |
US8971071B2 (en) | Driver circuit and inverter circuit | |
US20230387912A1 (en) | Driving circuit for switching element and switching circuit | |
US8446207B2 (en) | Load driving circuit | |
CN111614249A (zh) | 二极管电路 | |
US10110207B2 (en) | Semiconductor device and control method thereof | |
CN114204926A (zh) | 半导体装置 | |
US8033721B2 (en) | Temperature sensor circuit | |
JP4830829B2 (ja) | 絶縁ゲートトランジスタの駆動回路 | |
US20130120886A1 (en) | Driving circuits with power mos breakdown protection and driving methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4807577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |