CN107659303A - 输入输出电路 - Google Patents

输入输出电路 Download PDF

Info

Publication number
CN107659303A
CN107659303A CN201710771433.0A CN201710771433A CN107659303A CN 107659303 A CN107659303 A CN 107659303A CN 201710771433 A CN201710771433 A CN 201710771433A CN 107659303 A CN107659303 A CN 107659303A
Authority
CN
China
Prior art keywords
voltage
switch element
electrically connected
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710771433.0A
Other languages
English (en)
Inventor
卢文才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Priority to CN201710771433.0A priority Critical patent/CN107659303A/zh
Priority to TW106135650A priority patent/TWI646778B/zh
Publication of CN107659303A publication Critical patent/CN107659303A/zh
Priority to US16/027,436 priority patent/US10305469B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种输入输出电路，其包括第一开关元件、控制电压提供电路和浮接电压提供电路。其中，第一开关元件包括控制端、第一通路端、第二通路端和衬底端，第一通路端电连接至第一电压源以接收第一电压源所提供的第一电压，而第二通路端电连接至第二电压源以接收第二电压源所提供的第二电压。控制电压提供电路电连接至第一开关元件的控制端，以提供控制电压至第一开关元件的控制端。浮接电压提供电路电连接至第一开关元件的衬底端，以提供第一电压和第二电压中的最大者至所述第一开关的衬底端，从而避免在第一电压源或者第二电压源与所述第一开关元件的衬底端之间产生漏电流。

Description

输入输出电路
技术领域
本发明涉及信号传输电路，特别是涉及一种输入输出电路。
背景技术
输入输出电路作为信号传输的桥梁，其广泛地应用在各类电子装置中。现有的输入输出电路中常采用pMOS或者nMOS晶体管作为开关元件以在其导通时输出对应的电压。请参阅图1，其绘示为现有技术中常见的一种的输入输出电路。如图1所示，现有的输入输出电路10包括开关元件11、第一电压源AVDD、第二电压源PAD和电阻12。其中，开关元件11为MOS晶体管，其一个源/漏极连接至第一电压源AVDD，而另一个源/漏极通过电阻12而连接至第二电压源PAD，其栅极接收栅极控制信号以决定是否导通开关元件11。
在图1所示的输入输出电路10中，由于第一电压源AVDD和第二电压源PAD是在低电压(0V)和高电压(3.3V)之间切换，因此，开关元件11常采用pMOS晶体管，从而避免产生由于nMOS晶体管在其源/漏极的电压为高电压3.3V时无法进行开启的情形。
开关元件11通常还具有衬底端FLOAT，其一般是与开关元件11的一个源/漏极电连接在一起。但是，由于第一电压源AVDD和第二电压源PAD是在低电压0V和高电压3.3V之间进行切换，因此，当开关元件11的衬底端FLOAT是与第一电压源AVDD电连接的源/漏极电连接在一起的时候，当第一电压源AVDD为低电压0V，而第二电压源PAD为高电压3.3V时，开关元件11的衬底端FLOAT上的电压Vfloat也为0V，此时，第二电压源PAD与开关元件11的衬底端FLOAT之间会产生漏电流。同样地，当开关元件11的衬底端FLOAT是与第二电压源PAD电连接的源/漏极电连接在一起的时候，当第二电压源PAD为低电压0V，而第一电压源AVDD为高电压3.3V时，开关元件11的衬底端FLOAT上的电压VFLOAT也是0V，此时，第一电压源AVDD与开关元件11的衬底端FLOAT之间也会产生漏电流，而漏电流的产生会极大地损害电子器件，造成整个电路的失效。
有鉴于此，有必要提供一种新的输入输出电路，以防止从第一电压源AVDD或者第二电压源PAD至开关元件11的衬底端FLOAT之间产生漏电流。
发明内容
本发明主要解决的技术问题是提供一种新颖的输入输出电路，其可以有效地克服现有技术中输入输出电路中易于从电压源至开关元件的衬底端之间产生漏电流的问题。
为解决上述技术问题，本发明采用的一个技术方案是：一种输入输出(input/output,IO)电路，其包括第一开关元件、控制电压提供电路和浮接电压提供电路。其中，所述第一开关元件包括控制端、第一通路端、第二通路端和衬底端，其中，所述第一通路端电连接至第一电压源以接收所述第一电压源所提供的第一电压，而第二通路端电连接至第二电压源以接收所述第二电压源所提供的第二电压。所述控制电压提供电路电连接至所述第一开关元件的控制端，以提供控制电压至所述第一开关元件的控制端，从而控制所述第一开关元件是否导通。所述浮接电压提供电路电连接至所述第一开关元件的衬底端，以提供所述第一电压和所述第二电压中的最大者至所述第一开关的衬底端，从而避免在所述第一电压源或者所述第二电压源与所述第一开关元件的衬底端之间产生漏电流。
本发明的有益效果是：区别于现有技术的情况，本发明的输入输出电路通过浮接电压提供电路而为开关元件的衬底端提供浮接电压，而浮接电压总是为第一电压源所提供的第一电压和第二电压源所提供的第二电压中的最大者，因此，可以有效地保证开关元件的衬底端总是能够与第一电压源和第二电压源中提供最大电压者短接在一起，因此，尽管第一电压源所提供的第一电压和第二电压源所提供的第二电压均需要在高电压3.3V和低电压0V之间进行切换，但是，本发明也可以有效地避免从第一电压源或者第二电压源至开关元件的衬底端之间产生漏电流。
附图说明
图1是现有技术中常见的一种的输入输出电路；
图2是本发明一实施例所示的输入输出电路的示意图；
图3是本发明另一实施例所示的输入输出电路的示意图；
图4是图3所示的浮接电压提供电路的具体示意图；
图5是本发明又一实施例所示的输入输出电路的示意图；
图6是图5所示的浮接电压提供电路的具体示意图；
图7是图6所示的第二辅助电压提供电路的具体示意图；
图8是图5所示的第一辅助电压提供电路的具体示意图。
具体实施方式
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
针对背景技术中提到的缺陷，本发明提供一种新颖的输入输出电路。下面将结合附图和实施方式对本发明作进一步的详细描述。
请参阅图2，其绘示为本发明一实施例所示的输入输出电路的示意图。如图2所示，本发明实施例所示的输入输出电路100包括：开关元件M1、第一电压源AVDD、第二电压源PAD、控制电压提供电路110和浮接电压提供电路120。
其中，开关元件M1可以采用MOS晶体管，例如pMOS晶体管，来实现，其包括控制端(栅极)、第一通路端(一个源/漏极)、第二通路端(另一个源/漏极)和衬底端FLOAT。开关元件M1的第一通路端电连接至第一电压源AVDD以接收第一电压源所提供的第一电压VAVDD，其第二通路端可以通过电阻R1而连接至第二电压源PAD以接收第二电压源PAD所提供的第二电压VPAD。
此外，控制电压提供电路110电连接至开关元件M1的控制端，以提供控制电压至开关元件M1的控制端，从而控制开关元件M1是否导通。
浮接电压提供电路120电连接开关元件M1的衬底端FLOAT，以提供浮接电压VFLOAT至开关元件M1的衬底端FLOAT，其中，浮接电压VFLOAT为第一电压VAVDD和第二电压VPAD中的最大者，从而避免在第一电压源AVDD或者第二电压源PAD与开关元件M1的衬底端FLOAT之间产生漏电流。
其中，第一电压源AVDD所提供的第一电压VAVDD、第二电压源PAD所提供的第二电压VPAD均是在高电压(3.3V)和低电压(0V)之间进行切换。
因此，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD是为低电压0V时，开关元件M1根据其控制端所接收的控制电压而决定其是否导通。当控制电压提供电路110提供的控制电压是高电压3.3V时，开关元件M1截止；而当控制电压提供电路110提供的控制电压是低电压0V时，开关元件M1导通，此时，电流从第一电压源AVDD流经导通的开关元件M1和电阻R1至第二电压源PAD。在此时，由于开关元件M1的衬底端FLOAT接收的浮接电压VFLOAT是第一电压VAVDD和第二电压VPAD中的最大者，即第一电压VAVDD(高电压3.3V)，也就是说，提供高电压3.3V的第一电压源AVDD与开关元件M1的衬底端FLOAT是短接在一起的，因此，第一电压源AVDD与开关元件M1的衬底端FLOAT之间是不会产生漏电流的。
同样地，当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD是为高电压3.3V时，开关元件M1根据其控制端所接收的控制电压而决定其是否导通。当控制电压提供电路110提供的控制电压是高电压3.3V时，开关元件M1截止；而当控制电压提供电路110提供的控制电压是低电压0V时，开关元件M1导通，此时，电流从第二电压源PAD流经电阻R1和导通的开关元件M1至第一电压源AVDD。在此时，由于开关元件M1的衬底端FLOAT接收的浮接电压VFLOAT是第一电压VAVDD和第二电压VPAD中的最大者，即第二电压VPAD(高电压3.3V)，也就是说，提供高电压3.3V的第二电压源PAD与开关元件M1的衬底端FLOAT是短接在一起的，因此，第二电压源PAD与开关元件M1的衬底端FLOAT之间也是不会产生漏电流的。
当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD也为高电压3.3V时，开关元件M1根据其控制端所接收的控制电压而决定其是否导通。在此时，由于开关元件M1的衬底端FLOAT接收的浮接电压VFLOAT是第一电压VAVDD和第二电压VPAD中的最大者，即也是高电压3.3V，也就是说可以认定第一电压源AVDD、第二电压源PAD与开关元件M1的衬底端FLOAT是短接在一起的，因此，无论是第一电压源AVDD，还是第二电压源PAD，其与开关元件M1的衬底端FLOAT之间是不会产生漏电流的。
也就是说，在本发明中，开关元件M1的衬底端FLOAT并非是单纯地与开关元件M1的一个源/漏极电连接在一起以接收第一电压源AVDD或者第二电压源PAD所提供的电压信号，而是通过浮接电压提供电路120而接收第一电压源AVDD所提供的第一电压VAVDD和第二电压源PAD所提供的第二电压VPAD中的最大者，从而保证开关元件M1的衬底端FLOAT总是能够与第一电压源AVDD和第二电压源PAD中提供最大电压者短接在一起，因此，尽管第一电压源AVDD所提供的第一电压VAVDD和第二电压源PAD所提供的第二电压VPAD均需要在高电压3.3V和低电压0V之间进行切换，但是，本发明也可以有效地避免从第一电压源AVDD或者第二电压源PAD至开关元件M1的衬底端之间产生漏电流。
请一并参阅图3-4，其中，图3绘示为本发明另一实施例所示的输入输出电路的示意图，而图4绘示为图3所示的浮接电压提供电路的示意图。如图3所示，本实施例所示的输入输出电路200与图1所示的输入输出电路100相似，其也包括开关元件M1、第一电压源AVDD、第二电压源PAD、控制电压提供电路210和浮接电压提供电路220。在本实施例中，开关元件M1是第一类型的器件，而控制电压提供电路210和浮接电压提供电路220中的元件均为第一类型的器件，其中，第一类型的器件为能够承受较高电压差的器件，例如，能够承受3.3V电压差的器件。
具体地，请参阅图4，本实施例的浮接电压提供电路220包括开关元件M2～M4。本领域技术人员可以理解的是，以下所介绍的开关元件均分别包括控制端、第一通路端和第二通路端，其中开关元件可以采用晶体管而实现，而开关元件的控制端是指晶体管的栅极，开关元件的第一通路端是指晶体管的一个源/漏极，而开关元件的第二通路端是指晶体管的另一个源/漏极。在本实施例中，开关元件M2～M4可分别采用pMOS晶体管而实现。
开关元件M2的控制端电连接至第一电压源AVDD以接收第一电压VAVDD，而其第一通路端电连接至第二电压源PAD以接收第二电压VPAD。开关元件M3的控制端也电连接至第一电压源AVDD以接收第一电压VAVDD，而其第一通路端与开关元件M2的第二通路端电连接在一起，此连接处可定义为节点A。开关元件M4的控制端电连接至节点A，其第一通路端电连接至第一电压源AVDD以接收第一电压VAVDD，且开关元件M4的第二通路端与开关元件M3的第二通路端电连接在一起，此连接处可定义为节点B，以作为浮接电压提供电路220的第一输出端从而输出浮接电压VFLOAT至图3所示的开关元件M1的衬底端。此外，节点A可作为浮接电压提供电路220的第二输出端以输出节点A处的电压VSWPG。
请继续参阅图3，本实施例的控制电压提供电路210包括开关元件M5～M7和缓冲器211，其中，开关元件M5可以采用nMOS晶体管，而开关元件M6和M7可以采用pMOS晶体管。
开关元件M5的控制端电连接至第一电压源AVDD以接收第一电压VAVDD，而开关元件M5的第一通路端与开关元件M6的第一通路端电连接在一起，此连接处可定义为节点C，且开关元件M5的第二通路端与开关元件M6的第二通路端电连接在一起，此连接处可定义为节点D。且开关元件M6的控制端电连接至浮接电压提供电路220的第二输出端，以接收节点A处的电压VSWPG。
缓冲器211的输入端用于接收控制电压RT_PD，而其输出端电连接至节点C处。
开关元件M7的控制端电连接至第一电压源AVDD以接收第一电压VAVDD，其第一通路端电连接至节点D，而其第二通路端电连接至开关元件M6的控制端。
以下将具体地介绍本实施例的输入输出电路的工作原理。
请一并参阅图3-4，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V时，此时无论第二电压源PAD所提供的第二电压VPAD为低电压0V还是高电压3.3V，图4所示的浮接电压提供电路220中的开关元件M2和M3均截止，而开关元件M4导通。由于开关元件M4导通，因此，第一电压VAVDD沿着导通的开关元件M4而传递至节点B处，也就是说，浮接电压提供电路220所输出的浮接电压VFLOAT是处于高电压3.3V的第一电压VAVDD。
此外，由于开关元件M2和M3截止，则浮接电压提供电路220中的节点A处无法被充电，因此节点A处的电压VSWPG较低。此时，如图3所示，控制电压提供电路210中的开关元件M5的控制端接收处于高电压3.3V的第一电压VAVDD，因此，其导通；而开关元件M6的控制端接收处于较低电压的节点A处的电压VSWPG，因此，其也导通。因此，在此时，由于开关元件M5和M6均导通，因此，控制电压RT_PD经过缓冲器211、导通的开关元件M5和M6而传递至开关元件M1的控制端，以控制开关元件M1是否导通，其中，在本实施例中，控制电压RT_PD可以在高电压3.3V和低电压0V之间进行切换。
在此时，由于开关元件M1的衬底端FLOAT接收的浮接电压提供电路220所输出的浮接电压VFLOAT等于处于高电压3.3V的第一电压VAVDD，也就是说，提供高电压3.3V的第一电压源AVDD与开关元件M1的衬底端FLOAT短接在一起，因此，第一电压源AVDD与开关元件M1的衬底端不会形成漏电流。
同样地，当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD为高电压3.3V时，图4中浮接电压提供电路220中的开关元件M2和M3导通，而开关元件M4截止。由于开关元件M2和M3导通，因此，第二电压VPAD沿着导通的开关元件M2和M3而传递至节点B处，浮接电压提供电路220所输出的浮接电压VFLOAT是处于高电压3.3V的第二电压VPAD。
此外，由于开关元件M2导通，则浮接电压提供电路220中的节点A处的电压VSWPG也为高电压3.3V。此时，如图3所示，控制电压提供电路210中的开关元件M5的控制端接收处于低电压0V的第一电压VAVDD，因此，其截止；而开关元件M6的控制端接收处于高电压3.3V的节点A处的电压VSWPG，因此，其截止。
而开关元件M7由于其控制端接收处于低电压0V的第一电压VAVDD，而其第二通路端接收处于高电压3.3V的节点A处的电压VSWPG，因此其导通。此时，控制电压RT_PD无法传递至开关元件M1的控制端，但是，由于开关元件M7是导通的，因此，开关元件M7的第二通路端所接收的高电压3.3V的节点A处的电压VSWPG通过导通的开关元件M7而传递至开关元件M1的控制端，以使开关元件M1截止。
在此时，由于开关元件M1的衬底端FLOAT接收的浮接电压提供电路220所输出的浮接电压VFLOAT等于处于高电压3.3V的第二电压VPAD，因此，尽管第二电压源PAD所提供的第二电压VPAD处于高电压3.3V，但是，由于第二电压源PAD与开关元件M1的衬底端FLOAT相当于短接在一起，因此，第二电压源PAD与开关元件M1的衬底端之间不会形成漏电流。因此，在本实施例中，浮接电压提供电路220所输出的浮接电压VFLOAT为第一电压源AVDD所提供的第一电压VAVDD和第二电压源PAD所提供的第二电压VPAD中的最大者，即，高电压3.3V，因此，其可以有效地避免从第一电压源AVDD或者第二电压源PAD至开关元件M1的衬底端之间产生漏电流。
此外，在本实施例中，由于开关元件M1、控制电压提供电路210和浮接电压提供电路220中的元件，在工作过程中，这些元件的任意两端需要承受3.3V的电压差，因此，上述这些元件需要采用能够耐高压的第一类型的器件，即能够承受3.3V电压差的器件，以使本实施例的输入输出电路200能够进行正常地工作。
举例来说，开关元件M1的第一通路端所接收的第一电压源AVDD所提供的第一电压VAVDD是在高电压3.3V与低电压0V之间切换的，其控制端所接收的控制电压RT_PD也是在高电压3.3V与低电压0V之间切换的，而其第二通路端所接收的第二电压源PAD所提供的第二电压VPAD也是在高电压3.3V与低电压0V之间切换的，因此，开关元件M1需要承受3.3V的电压差，其需要使用能够耐高压的第一类型的器件来实现。
同样地，对于浮接电压提供电路220中的开关元件M2来说，当第一电压VAVDD为高电压3.3V，第二电压VPAD为低电压0V时，则开关元件M2的控制端接收的是处于高电压3.3V的第一电压VAVDD，而其第一通路端接收的是处于低电压0V的第二电压VPAD，因此，开关元件M2导通，且开关元件M2的控制端与第一通路端之间需要承受3.3V电压差，则开关元件M1也是需要使用能够耐高压的第一类型的器件来实现。
同样的道理，本实施例的输入输出电路200中的其它元件也都需要采用能够耐高压的第一类型器件，以承受3.3V的电压差，其工作过程不再一一赘述。
请参阅图5，其绘示为本发明又一实施例所示的输入输出电路的示意图。如图5所示，本实施例所示的输入输出电路300与图1所示的输入输出电路100相似，其也包括开关元件M1、第一电压源AVDD、第二电压源PAD、控制电压提供电路310和浮接电压提供电路320。在本实施例中，输入输出电路300中的元件均为第二类型的器件，其并不需要承受较高的电压差，其只需要承受较低的电压差即可，例如，能够承受1.8V的电压差。
在本实施例中，输入输出电路300可进一步包括保护电路330，其设置在开关元件M1的第二通路端与第二电压源PAD之间，以避免开关元件M1承受超过1.8V的电压差。
其中，保护电路330可包括第一辅助电压提供电路331和开关元件M8，第一辅助电压提供电路331用于提供第一辅助电压PAD_V1P65，而开关元件M8由于与开关元件M1类似，也是设置在第一电压源AVDD、开关元件M1和第二电压源PAD所组成的回路中，因此，开关元件M8的衬底端FLOAT也需要考虑，避免从第一电压源AVDD或者第二电压源PAD至开关元件M8的衬底端之间出现漏电流。具体地，开关元件M8的控制端电连接至第一辅助电压提供电路331以接收第一辅助电压PAD_V1P65，从而根据第一辅助电压PAD_V1P65而决定开关元件M8是否导通，其第一通路端电连接至开关元件M1的第二通路端，而其第二通路端通过电阻R1而电连接至第二电压源PAD以接收第二电压VPAD。此外，开关元件M8的衬底端与开关元件M1类似，其也需要电连接至浮接电压提供电路320以接收第一电压VAVDD和第二电压VPAD的最大者，从而避免在第一电压源AVDD或者第二电压源PAD与开关元件M8的衬底端FLOAT之间产生漏电流。
请一并参阅图6，其绘示为浮接电压提供电路320的具体示意图。如图6所示，浮接电压提供电路320包括开关元件M9～M13和第二辅助电压提供电路321，其中，在本实施例中，开关元件M9～M13可均分别采用pMOS晶体管而实现。
具体地，开关元件M9的第一通路端电连接至第二电压源PAD以接收第二电压VPAD，而开关元件M10的第一通路端电连接至第一电压源AVDD以接收第一电压VAVDD。且开关元件M9和开关元件M10的控制端电连接在一起并均电连接至第二辅助电压提供电路321以接收第二辅助电压提供电路321所提供的第二辅助电压V1P65。开关元件M11的第一通路端电连接至开关元件M9的第二通路端。开关元件M12的第一通路端电连接至开关元件M9的第二通路端与开关元件M11的第一通路端之间的连接处，而其控制端与第二通路端电连接在一起，且此连接处定义为节点E。开关元件M13的控制端电连接至节点E，其第一通路端电连接至开关元件M10的第二通路端，而开关元件M11的控制端电连接至开关元件M10的第二通路端与开关元件M13的第一通路端之间的连接处，且开关元件M11的第二通路端与开关元件M13的第二通路端电连接在一起，且此连接处定义为节点F。其中，节点F作为浮接电压提供电路320的输出端，以输出浮接电压VFLOAT至开关元件M1和M8的衬底端FLOAT，且浮接电压VFLOAT为第一电压VAVDD和第二电压VPAD中的最大者。
请一并参阅图7，其绘示为图6所示的第二辅助电压提供电路321的具体示意图。如图7所示，第二辅助电压提供电路321包括开关元件M14～M17，其中，在本实施例中，开关元件M14，M15，M17可分别为pMOS晶体管，而开关元件M16为nMOS晶体管。
具体地，开关元件M14的第一通路端用于接收第一衍生电压VPAD/2，其中，第一衍生电压VPAD/2来源于第二电压源PAD所提供的第二电压VPAD，其可以是对第二电压VPAD进行处理(例如，除法处理)而得到。在本实施例中，第一衍生电压VPAD/2为所述第二电压VPAD的二分之一。
开关元件M15的第一通路端电连接至开关元件M14的第二通路端，且开关元件M14的控制端与开关元件15的控制端可电连接在一起并分别用于接收第二衍生电压VAVDD/2，其中，第二衍生电压VAVDD/2来源于第一电压源AVDD所提供的第一电压VAVDD，其可以是对第一电压VAVDD进行处理(例如，除法处理)而得到。在本实施例中，第二衍生电压VAVDD/2为第一电压VAVDD的二分之一。
开关元件M16的控制端用于接收第二衍生电压VAVDD/2，而其第一通路端用于接收第三衍生电压VAVDD/4。同样地，第三衍生电压VAVDD/4也来源于第一电压源AVDD所提供的第一电压VAVDD，其可以是对第一电压VAVDD进行处理(例如，除法处理)而得到。在本实施例中，第二衍生电压VAVDD/2为第一电压VAVDD的四分之一。
开关元件M17的控制端与开关元件M16的第二通路端电连接在一起，此连接处定义为节点G，且节点G进一步电连接至开关元件14的第二通路端与开关元件M15的第一通路端之间的连接处。开关元件M17的第一通路端也用于接收第二衍生电压VAVDD/2。此外，开关元件M15的第二通路端与开关元件M17的第二通路端电连接在一起，且作为第二辅助电压提供电路的输出端，以输出第二辅助电压V1P65。
请一并参阅图8，其绘示为图5所示的第一辅助电压提供电路331的具体示意图。如图8所示，第一辅助电压提供电路331包括开关元件M18～M23和缓冲开关组3311。其中，在本实施例中，开关元件M18、M19、M21、M22和M23为pMOS晶体管，而开关元件M20为nMOS晶体管。
具体地，开关元件M18的控制端电连接至第二辅助电压提供电路321以接收第二辅助电压V1P65，其第一通路端用于接收第四衍生电压VBAVDD20，其中，第四衍生电压VBAVDD20也是来源于第一电压源AVDD所提供的第一电压VAVDD且对第一电压VAVDD进行处理(例如，除法处理)而得到的，且当第一电压VAVDD处于高电压3.3V时，第四衍生电压VBAVDD20的电压值应当小于第一电压VAVDD而大于第二辅助电压V1P65。在本实施例中，当第一电压VAVDD处于高电压3.3V时，来源于第一电压VAVDD的第四衍生电压VBAVDD20的电压值可以设定为2.0V。
开关元件M19的控制端也用于接收第四衍生电压，其第一通路端电连接至第二辅助电压提供电路321以接收第二辅助电压V1P65，且开关元件M18的第二通路端和开关元件M19的第二通路端电连接在一起，且此连接处定义为节点H。开关元件M20的控制端电连接至节点H，第一通路端电连接至第二辅助电压提供电路321以接收第二辅助电压V1P65。开关元件M21的第一通路端电连接至第二电压源PAD以接收第二电压VPAD。开关元件M22的第一通路端点连接至第一电压源AVDD以接收第一电压VAVDD，且开关元件M21与开关元件M22的控制端电连接在一起且一并电连接至第二辅助电压提供电路321以接收第二辅助电压V1P65。开关元件M23的控制端与开关元件M22的第一通路端电连接在一起且一并电连接至第一电压源AVDD以接收第一电压VAVDD，其第一通路端与开关元件M21的控制端、开关元件M22的控制端电连接在一起且一并电连接至第二辅助电压提供电路321以接收第二辅助电压V1P65，而开关元件M22的第二通路端与开关元件M23的第二通路端电连接在一起，且此连接处定义为节点I。
缓冲开关组3311是由至少一个缓冲开关所组成，在本实施例中，缓冲开关组3311可以包括多个缓冲开关，例如图8所示的缓冲开关BM1～BMn，其中，每个缓冲开关BM1～BMn的控制端电连接在一起以作为缓冲开关组3311的控制端，其电连接至节点I处；缓冲开关BM1～BMn串联在一起，且第一个缓冲开关BM1的第一通路端作为缓冲开关组3311的第一通路端，且电连接至开关元件M21的第二通路端，而最后一个缓冲开关BMn的第二通路端作为缓冲开关组3311的第二通路端，其于开关元件M20的第二通路端电连接在一起，且此连接处定义为节点J，其中，节点J作为第一辅助电压提供电路331的输出端，以输出第一辅助电压PAD_V1P65。在本实施例中，缓冲开关组3311中的缓冲开关BM1～BMn可分别采用pMOS晶体管而实现。
此外，请参阅图5，在本实施例中，控制电压提供电路310可以为一个电压转换器，其接收控制电压RT18，其中，控制电压RT18在高电压1.8V与低电压0V之间切换。而控制电压提供电路310可以根据浮接电压提供电路320所提供的浮接电压VFLOAT和第二辅助电压提供电路321所提供的第二辅助电压V1P65而将控制电压RT18转换成在高电压3.3V与低电压1.65V之间进行切换的控制电压RT33。
以下将具体地介绍本实施例的输入输出电路300的工作原理。
请先参阅图7所示的第二辅助电压提供电路321，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD为低电压0V时，此时，第一衍生电压VPAD/2为0V，第二衍生电压VAVDD/2为1.65V，而第三衍生电压VAVDD/4为0.825V，因此，开关元件M14和M15截止，而开关元件M16和M17导通，此时，第二衍生电压VAVDD/2经过导通的开关元件M17而传输至第二辅助电压提供电路321的输出端，也就是说，在此时，第二辅助电压提供电路321的输出端所输出的第二辅助电压V1P65为第二衍生电压VAVDD/2，即1.65V。
当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD为高电压3.3V时，此时，第一衍生电压VPAD/2为1.65V，第二衍生电压VAVDD/2为0V，而第三衍生电压VAVDD/4为0V，因此，开关元件M14和M15导通，而开关元件M16和M17截止，此时，第一衍生电压VPAD/2沿着导通的开关元件M14和M15而传输至第二辅助电压提供电路321的输出端，也就是说，在此时，第二辅助电压提供电路321的输出端所输出的第二辅助电压V1P65为第一衍生电压VPAD/2，也为1.65V。
而当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD为高电压3.3V时，此时，第一衍生电压VPAD/2为1.65V，第二衍生电压VAVDD/2为1.65V，而第三衍生电压VAVDD/4为0.825V，因此，开关元件M14和M15截止，而开关元件M16和M17导通，此时，第二衍生电压VAVDD/2经过导通的开关元件M17而传输至第二辅助电压提供电路321的输出端，也就是说，在此时，第二辅助电压提供电路321的输出端所输出的第二辅助电压V1P65为第二衍生电压VAVDD/2，即1.65V。
也就是说，在上述三种情形下，第二辅助电压提供电路321所提供的第二辅助电压V1P65均为1.65V，即第一电压VAVDD或者第二电压VPAD处于高电压状态时的一半。
请一并参阅图6，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD也为高电压3.3V时，如上所述，第二辅助电压V1P65为1.65V(即第一电压VAVDD的一半)，因此，开关元件M10导通，而开关元件M9也导通。此时，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10而传递至开关元件M11的控制端上，而处于高电压3.3V的第二电压VPAD经过导通的开关元件M9而传递至开关元件M11的第一通路端，因此，开关元件M11的控制端和第一通路端上的电压都是3.3V，则开关元件M11截止。
由于开关元件M12的控制端与第二通路端是连接在一起，因此，开关元件M12起到一个电压传递的功能，用于将其第一通路端上的电压传递至第二通路端，且由于开关元件M12是存在一定阻抗的，因此当第二通路端上的电压升高到一定水平时，开关元件M12截止以阻止其第二通路端上的电压继续爬升。在本实施例中，开关元件M12的电压转移百分比可设定为95％。由于开关元件M12的第一通路端通过导通的开关元件M9而接收处于高电压3.3V的第二电压VPAD，经过开关元件M12的电压转移，节点E处的电压会达到3.3V*95％＝3.135V。
此时，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10还传递至开关元件M13的第一通路端，而开关元件M13的控制端接收到的是节点E处的电压3.135V，因此，开关元件M3导通。
因此，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10和M13而传递至浮接电压提供电路320的输出端，以使浮接电压提供电路320所提供的浮接电压VFLOAT为处于高电压3.3V的第一电压VAVDD。
当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD为低电压0V时，如上所述，第二辅助电压V1P65为1.65V(即第一电压VAVDD的一半)，因此，开关元件M10导通，而开关元件M9截止。此时，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10而传递至开关元件M11的控制端上，因此，开关元件M11也是截止的。
由于开关元件M9是截止的，开关元件M11也是截止的，因此，开关元件M9的第二通路端与开关元件M11的第一通路端之间的连接处并不会被充电，此处的电压水平较低，因此，此处的电压在经过开关元件M12的传递后，传递至节点E处的电压水平也是比较低的。
此时，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10还传递至开关元件M13的第一通路端，而开关元件M13的控制端所接收的节点E处的电压值较低，因此，开关元件M13导通。
因此，处于高电压3.3V的第一电压VAVDD经过导通的开关元件M10和M13而传递至浮接电压提供电路320的输出端，以使浮接电压提供电路320所提供的浮接电压VFLOAT为处于高电压3.3V的第一电压VAVDD。
当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD为高电压3.3V时，如上所述，第二辅助电压V1P65为1.65V(即第二电压VPAD的一半)，因此，开关元件M10截止，而开关元件M9导通。此时，处于高电压3.3V的第二电压VPAD经过导通的开关元件M9而传递至开关元件M11的第一通路端上，由于开关元件M10截止且第一电压VAVDD处于低电压0V，因此，传递至开关元件M11的控制端上的电压较低，开关元件M11导通。
由于开关元件M9是导通的，因此，开关元件M9的第二通路端上的电压为处于高电压3.3V的第二电压VPAD，即开关元件M12的第一通路端上的电压为处于高电压3.3V的第二电压VPAD，此时，通过开关元件M12的电压传递，节点E处的电压较高，节点E处的电压会达到3.3V*95％＝3.135V。
此时，由于开关元件M10截止且第一电压VAVDD处于低电压0V，因此，开关元件M10的第二通路端上的电压较低，即开关元件M13的第一通路端上的电压较低，而开关元件M13的控制端上的电压为节点E处的3.135V电压，因此开关元件M13截止。
因此，在此时，处于高电压3.3V的第二电压VPAD经过导通的开关元件M9和M11而传递至浮接电压提供电路320的输出端，以使浮接电压提供电路320所提供的浮接电压VFLOAT为处于高电压3.3V的第二电压VPAD。
也就是说，在上述三种情形下，浮接电压提供电路320所提供的浮接电压VFLOAT为第一电压VAVDD和第二电压VPAD之中的最大者，其都是3.3V的高电压。
请继续参阅图8，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V时，此时无论第二电压源PAD所提供的第二电压VPAD是高电压3.3V，还是低电压0V时，第四衍生电压VBAVDD20均是2.0V，由于第四衍生电压VBAVDD20大于第二辅助电压V1P65(1.65V)，因此，开关元件M18导通，而开关元件M19截止。开关元件M20的控制端接收第四衍生电压VBAVDD20(2.0V)，开关元件M20导通。
此时，开关元件M22导通，因此，节点I处的电压为处于高电压3.3V的第一电压VAVDD，则缓冲开关组331中的缓冲开关BM1～BM2均截止。
第二辅助电压V1P65经过导通的开关元件M20而传递至节点J处，因此，第一辅助电压电路331的输出端所输出的第一辅助电压PAD_V1P65为1.65V，即第二辅助电压V1P65的电压值。
而当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD也为高电压3.3V时，第四衍生电压VBAVDD20为0V，因此，开关元件M18截止，而开关元件M19导通。开关元件M20的控制端接收第二辅助电压V1P65，而开关元件M20的第一通路端接收的也是第二辅助电压V1P65，因此，开关元件M20截止。
此时，开关元件M21导通，开关元件M22截止，开关元件M23导通。因此，第二辅助电压V1P65经过导通的开关元件M23而传递至节点I处。此时，由于开关元件M21导通，则处于高电压3.3V的第二电压VPAD经过导通的开关元件M21而传递至缓冲开关组3311的第一通路端，因此缓冲开关组3311中的缓冲开关BM1～BMn均导通，处于高电压3.3V的第二电压VPAD经过导通的开关元件M21和缓冲开关组3311中的缓冲开关BM1～BMn而传递至节点J处，因此，第一辅助电压电路331的输出端所输出的第一辅助电压PAD_V1P65为3.3V，即处于高电压3.3V的第二电压VPAD。
请一并参阅图5，当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD也为低电压0V时，此时，第一辅助电压PAD_V1P65为1.65V。
开关元件M1的控制端接收的控制电压RT33在1.65V与3.3V之间进行切换，即开关元件M1是否导通由控制电压RT33而决定，当控制电压RT33为1.65V时，开关元件M1导通，同时，开关元件M8也导通。而当控制电压RT33为3.3V时，开关元件M1截止，同时，开关元件M8也截止。此时，开关元件M1和M8的衬底端所接收的浮接电压VFLOAT也为3.3V，因此，不会从第一电压源AVDD至开关元件M1和M8的衬底端之间产生漏电流。
当第一电压源AVDD所提供的第一电压VAVDD为高电压3.3V，而第二电压源PAD所提供的第二电压VPAD也为高电压3.3V时，此时，第一辅助电压PAD_V1P65还是为1.65V，因此，开关元件M8导通。而开关元件M1是否导通则由控制电压RT33而决定。此时，开关元件M1和M8的衬底端所接收的浮接电压VFLOAT也为3.3V，因此，也不会从第一电压源AVDD或者第二电压源PAD至开关元件M1和M8的衬底端之间产生漏电流。
而当第一电压源AVDD所提供的第一电压VAVDD为低电压0V，而第二电压源PAD所提供的第二电压VPAD为高电压3.3V时，此时，第一辅助电压PAD_V1P65为3.3V(即第一电压VPAD的电压值)。
由于第一电压VAVDD为低电压0V，因此，无论控制电压RT33为何，开关元件M1总是截止的。此外，由于第一辅助电压PAD_V1P65为3.3V，因此，开关元件M8也是截止的。请注意，由于开关元件M1是第二类型器件，其仅仅能够承受1.8V电压差，由于此时第一电压VAVDD为低电压0V，而第二电压VPAD为高电压3.3V，因此，截止的开关元件M8可以避免处于高电压3.3V的第二电压VPAD传递至开关元件M1的第二通路端，即可以避免使开关元件M1的两个通路端之间承受较高的电压差(3.3V的电压差)。同时，开关元件M1和M8的衬底端所接收的浮接电压VFLOAT也为3.3V，因此，也不会从第二电压源PAD至开关元件M1和M8的衬底端之间产生漏电流。
在本实施例中，除了开关元件M1，其它的元件在工作过程中也并不需要承受较高的电压差，其只需要承受大概1.65V的电压差即可，因此，上述这些元件可以采用第二类型的器件，即能够承受1.8V电压差的器件，即可进行正常地工作。
举例来说，对于开关元件M1来说，当第一电压VAVDD为高电压3.3V时，由于控制电压RT33是在1.65V与3.3V之间进行切换以控制开关元件M1是否导通，因此，开关元件M1只需要承受大概1.65V的电压即可。而当第一电压VAVDD为低电压0V，第二电压VPAD为高电压3.3V时，由于保护电路330中的开关元件M8截止，其可以有效地避免处于高电压3.3V的第二电压VPAD传递至开关元件M1的第二通路端，因此，其也可以避免开关元件M1承受较大的电压差。
对于浮接电压提供电路320中的开关元件M9或者M10来说，由于第二辅助电压V1P65在上述三种情况下均为1.65V，因此，无论第一电压VAVDD或者第二电压VPAD为高电压3.3V，还是低电压0V，其均只需要承受1.65V左右的电压差，而不需要承受3.3V的高电压差。
同样地道理，本实施例的输入输出电路300中的其它元件也只需要采用第二类型的器件即可，其并不需要承受较高的电压差，只需要承受大概1.8V的电压差即可。
众所周知，输入输出电路是作为核心电路和外围电路之间信号传输的桥梁，而目前核心电路大多已经采用耐压不高的核心器件而组成，本实施例的输入输出电路300中器件采用耐压不高的第二类型器件来组成，因此，本实施例的输入输出电路300相对于上一实施例中的输入输出电路200来说，其能够更加地匹配核心电路。
综上所述，本发明的输入输出电路通过浮接电压提供电路而为开关元件M1的衬底端FLOAT提供浮接电压，而浮接电压总是为第一电压源AVDD所提供的第一电压VAVDD和第二电压源PAD所提供的第二电压VPAD中的最大者，因此，可以有效地保证开关元件M1的衬底端FLOAT总是能够与第一电压源AVDD和第二电压源PAD中提供最大电压者短接在一起，因此，尽管第一电压源AVDD所提供的第一电压VAVDD和第二电压源PAD所提供的第二电压VPAD均需要在高电压3.3V和低电压0V之间进行切换，但是，本发明也可以有效地避免从第一电压源AVDD或者第二电压源PAD至开关元件M1的衬底端之间产生漏电流。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (19)

1.一种输入输出(input/output,IO)电路，其特征在于，包括：
第一开关元件，其包括控制端、第一通路端、第二通路端和衬底端，其中，所述第一通路端电连接至第一电压源以接收所述第一电压源所提供的第一电压，而第二通路端电连接至第二电压源以接收所述第二电压源所提供的第二电压；
控制电压提供电路，电连接至所述第一开关元件的控制端，以提供控制电压至所述第一开关元件的控制端，从而控制所述第一开关元件是否导通；
浮接电压提供电路，电连接至所述第一开关元件的衬底端，以提供所述第一电压和所述第二电压中的最大者至所述第一开关的衬底端，从而避免在所述第一电压源或者所述第二电压源与所述第一开关元件的衬底端之间产生漏电流。
2.根据权利要求1所述的输入输出电路，其特征在于，所述第一开关元件为pMOS晶体管。
3.根据权利要求1所述的输入输出电路，其特征在于，所述第一开关元件为第一类型的器件，且所述控制电压提供电路和所述浮接电压提供电路中的元件均为第一类型的器件，其中，所述第一类型的器件为能够承受3.3V电压差的器件。
4.根据权利要求3所述的输入输出电路，其特征在于，所述浮接电压提供电路包括：
第二开关元件，其控制端电连接至所述第一电压源以接收所述第一电压，其第一通路端电连接至所述第二电压源以接收所述第二电压；
第三开关元件，其控制端电连接至所述第一电压源以接收所述第一电压，其第一通路端与所述第二开关元件的第二通路端电连接在一起，且此连接处定义为第一节点；
第四开关元件，其控制端电连接至所述第一节点，其第一通路端电连接至所述第一电压源以接收所述第一电压，而其第二通路端与所述第三开关元件的第二通路端电连接在一起，且此连接处定义为第二节点；
其中，所述第二节点作为所述浮接电压提供电路的第一输出端，以输出浮接电压至所述第一开关元件的衬底端，且所述浮接电压为所述第一电压和所述第二电压中的最大者。
5.根据权利要求4所述的输入输出电路，其特征在于，所述第二开关元件、所述第三开关元件和所述第四开关元件分别为pMOS晶体管。
6.根据权利要求5所述的输入输出电路，其特征在于，所述控制电压提供电路包括：
第五开关元件，其控制端电连接至所述第一电压源以接收所述第一电压；
第六开关元件，其控制端电连接至所述浮接电压提供电路的第二输出端，其中，所述浮接电压提供电路的所述第一节点作为所述浮接电压提供电路的第二输出端以输出所述第一节点处的电压，所述第五开关元件的第一通路端与所述第六开关元件的第二通路端连接在一起，且此连接处定义为第三节点；所述第五开关元件的第二通路端与所述第六开关元件的第二通路端连接在一起，且此连接处定义为第四节点；
缓冲器，其输入端用于接收所述控制电压，而其输出端电连接至所述第三节点；
第七开关元件，其控制端电连接至所述第一电压源以接收所述第一电压，其第一通路端电连接至所述第四节点，而其第二通路端电连接至所述第六开关元件的控制端。
7.根据权利要求6所述的输入输出电路，其特征在于，所述第五开关元件为nMOS晶体管，而所述第六开关元件和所述第七开关元件分别为pMOS晶体管。
8.根据权利要求1所述的输入输出电路，其特征在于，所述第一开关元件为第二类型的器件，且所述控制电压提供电路和所述浮接电压提供电路中的元件均为第二类型的器件，其中，所述第二类型的器件为能够承受1.8V电压差的器件。
9.根据权利要求8所述的输入输出电路，其特征在于，进一步包括：
保护电路，设置在所述第一开关元件的所述第二通路端与所述第二电压源之间，以避免使所述第一开关元件承受超过1.8V的电压差。
10.根据权利要求9所述的输入输出电路，其特征在于，所述保护电路包括：
第一辅助电压提供电路，用于提供第一辅助电压；
第八开关元件，其包括控制端、第一通路端、第二通路端和衬底端，其中，所述控制端电连接至所述第一辅助电压提供电路以接收所述第一辅助电压并根据所述第一辅助电压而决定所述第八开关元件是否导通，所述第一通路端电连接至所述第一开关元件的第二通路端，所述第二通路端通过电阻而电连接至所述第二电压源以接收所述第二电压；
其中，所述第八开关元件的衬底端电连接至所述浮接电压提供电路以接收所述第一电压和所述第二电压中的最大者，从而避免在所述第一电压源或者所述第二电压源与所述第八开关元件的衬底端之间产生漏电流。
11.根据权利要求10所述的输入输出电路，其特征在于，所述第八开关元件为pMOS晶体管。
12.根据权利要求11所述的输入输出电路，其特征在于，所述浮接电压提供电路包括：
第九开关元件，其第一通路端电连接至所述第二电压源以接收所述第二电压；
第十开关元件，其第一通路端电连接至所述第一电压源以接收所述第一电压；
第二辅助电压提供电路，用于提供第二辅助电压，其中，所述第九开关元件和所述第十开关元件的控制端均电连接至所述第二辅助电压提供电路以接收所述第二辅助电压；
第十一开关元件，其第一通路端电连接至所述第九开关元件的第二通路端；
第十二开关元件，其第一通路端电连接至所述第九开关元件的第二通路端与所述第十一开关元件的第一通路端之间的连接处，而其控制端与第二通路端电连接在一起，且此连接处定义为第五节点；
第十三开关元件，其控制端电连接至所述第五节点，其第一通路端电连接至所述第十开关元件的第二通路端，其中，所述第十一开关元件的控制端电连接至所述第十开关元件的第二通路端与所述第十三开关元件的第一通路端之间的连接处，而所述第十一开关元件的第二通路端与所述第十三开关元件的第二通路端电连接在一起，且所述连接处定义为第六节点；
其中，所述第六节点作为所述浮接电压提供电路的输出端，以输出浮接电压至所述第一开关元件和所述第八开关元件的衬底端，且所述浮接电压为所述第一电压和所述第二电压中的最大者。
13.根据权利要求12所述的输入输出电路，其特征在于，所述第九开关元件、所述第十开关元件、所述第十一开关元件、所述第十二开关元件和所述第十三开关元件分别为pMOS晶体管。
14.根据权利要求13所述的输入输出电路，其特征在于，所述第二辅助电压提供电路包括：
第十四开关元件，其第一通路端用于接收第一衍生电压，其中，所述第一衍生电压为所述第二电压源所提供的所述第二电压的二分之一；
第十五开关元件，其第一通路端电连接至所述第十四开关元件的第二通路端，其中，所述第十四开关元件和所述第十五开关元件的控制端电连接在一起并用于接收第二衍生电压，且所述第二衍生电压为所述第一电压源所提供的所述第一电压的二分之一；
第十六开关元件，其控制端用于接收所述第二衍生电压，其第一通路端用于接收第三衍生电压，其中，所述第三衍生电压为所述第一电压源所提供的所述第一电压的四分之一；
第十七开关元件，其控制端与所述第十六开关元件的第二通路端电连接在一起，此连接处定义为第七节点，其中，所述第七节点进一步电连接至所述第十四开关元件的第二通路端与所述第十五开关元件的第一通路端之间的连接处，所述第十七开关元件的第一通路端用于接收所述第二衍生电压；
其中，所述第十五开关元件的第二通路端与所述第十七开关元件的第二通路端电连接在一起，且作为所述第二辅助电压提供电路的输出端，以输出所述第二辅助电压。
15.根据权利要求14所述的输入输出电路，其特征在于，所述第十四开关元件、所述第十五开关元件和所述第十七开关元件分别为pMOS晶体管，而所述第十六开关元件为nMOS晶体管。
16.根据权利要求15所述的输入输出电路，其特征在于，所述第一辅助电压提供电路包括：
第十八开关元件，其控制端电连接至所述第二辅助电压提供电路以接收所述第二辅助电压，其第一通路端用于接收第四衍生电压，其中，所述第四衍生电压来源于所述第一电压源所提供的所述第一电压且对所述第一电压进行处理而得到，当所述第一电压处于高电压状态时，所述第四衍生电压小于所述第一电压且大于所述第二辅助电压；
第十九开关元件，其控制端用于接收所述第四衍生电压，其第一通路端电连接至所述第二辅助电压提供电路以接收所述第二辅助电压，其中，所述第十八开关元件的第二通路端和所述第十九开关元件的第二通路端电连接在一起，且此连接处定义为第八节点；
第二十开关元件，其控制端电连接至所述第八节点，其第一通路端电连接至所述第二辅助电压提供电路以接收所述第二辅助电压；
第二十一开关元件，其第一通路端电连接至所述第二电压源以接收所述第二电压；
第二十二开关元件，其第一通路端电连接至所述第一电压源以接收所述第一电压，其中，所述第二十一开关元件的控制端和所述第二十二开关元件的控制端电连接在一起且一并电连接至所述第二辅助电压提供电路以接收所述第二辅助电压；
第二十三开关元件，其控制端与所述第二十二开关元件的第一通路端电连接在一起且一并电连接至所述第一电压源以接收所述第一电压，其第一通路端与所述二十一开关元件的控制端、所述第二十二开关元件的控制端电连接在一起且一并电连接至所述第二辅助电压提供电路以接收所述第二辅助电压，而所述第二十二开关元件的第二通路端与所述第二十三开关元件的第二通路端电连接在一起，且此连接处定义为第九节点；
缓冲开关组，由至少一个缓冲开关所组成，且所述缓冲开关组包括控制端、第一通路端和第二通路端，其中，所述缓冲开关组的控制端电连接至所述第九节点，其第一通路端电连接至所述第二十一开关元件的第二通路端，而其第二通路端与所述第二十开关元件的第二通路端电连接在一起，且此连接处定义为第十节点；
其中，所述第十节点作为所述第一辅助电压提供电路的输出端，以输出所述第一辅助电压。
17.根据权利要求16所述的输入输出电路，其特征在于，所述第十八开关元件、所述第十九开关元件、所述第二十一开关元件、所述第二十二开关元件和所述第二十三开关元件分别为pMOS晶体管，而所述第二十开关元件为nMOS晶体管。
18.根据权利要求16所述的输入输出电路，其特征在于，所述缓冲开关组包括多个缓冲开关，其中，每个所述缓冲开关的控制端电连接在一起以作为所述缓冲开关组的控制端，且所述多个缓冲开关串联在一起，其中，第一个缓冲开关的第一通路端作为所述缓冲开关组的第一通路端，而最后一个缓冲开关的第二通路端作为所述缓冲开关组的第二通路端。
19.根据权利要求16所述的输入输出电路，其特征在于，所述缓冲开关组中的所述至少一个缓冲开关分别为pMOS晶体管。
CN201710771433.0A 2017-08-31 2017-08-31 输入输出电路 Pending CN107659303A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710771433.0A CN107659303A (zh) 2017-08-31 2017-08-31 输入输出电路
TW106135650A TWI646778B (zh) 2017-08-31 2017-10-18 輸入輸出電路
US16/027,436 US10305469B2 (en) 2017-08-31 2018-07-05 Input/output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710771433.0A CN107659303A (zh) 2017-08-31 2017-08-31 输入输出电路

Publications (1)

Publication Number Publication Date
CN107659303A true CN107659303A (zh) 2018-02-02

Family

ID=61129025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710771433.0A Pending CN107659303A (zh) 2017-08-31 2017-08-31 输入输出电路

Country Status (3)

Country Link
US (1) US10305469B2 (zh)
CN (1) CN107659303A (zh)
TW (1) TWI646778B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664816B (zh) * 2018-10-12 2019-07-01 瑞昱半導體股份有限公司 開關電路以及運用此開關電路的多工器
TWI774083B (zh) * 2020-10-13 2022-08-11 瑞昱半導體股份有限公司 開關電路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
CN1181850A (zh) * 1996-03-13 1998-05-13 冲电气工业株式会社 输出电路
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
US20050231864A1 (en) * 2001-01-09 2005-10-20 Broadcom Corporation Pursuant Sub-micron high input voltage tolerant input output (I/O) circuit which accommodates large power supply variations
KR100643041B1 (ko) * 1999-11-19 2006-11-10 인터실 코포레이션 역구동가능한 모스 출력 드라이버
CN101212219A (zh) * 2006-12-30 2008-07-02 百利通电子(上海)有限公司 N阱电位切换电路
US20110235454A1 (en) * 2010-03-23 2011-09-29 Shao-Chang Huang High-voltage selecting circuit which can generate an output voltage without a voltage drop
CN102655409A (zh) * 2011-03-02 2012-09-05 创意电子股份有限公司 二级式后端驱动器
CN104111690A (zh) * 2014-07-04 2014-10-22 西安电子科技大学 一种功率开关衬底选择的最高电压跟踪电路
US9553585B1 (en) * 2015-08-03 2017-01-24 SK Hynix Inc. Level shifter and parallel-to-serial converter including the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
US6265926B1 (en) * 1998-05-27 2001-07-24 Altera Corporation Programmable PCI overvoltage input clamp
JP3239867B2 (ja) * 1998-12-17 2001-12-17 日本電気株式会社 半導体装置
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
KR100519788B1 (ko) * 2002-12-12 2005-10-10 삼성전자주식회사 입력 버퍼
US6861874B1 (en) * 2003-10-07 2005-03-01 Faraday Technology Corp. Input/output buffer
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US20090002028A1 (en) * 2007-06-28 2009-01-01 Amazing Microelectronic Corporation Mixed-voltage i/o buffer to limit hot-carrier degradation
US9048836B2 (en) * 2013-08-01 2015-06-02 RF Mirco Devices, Inc. Body bias switching for an RF switch
CN110212757B (zh) * 2014-08-29 2020-10-09 意法半导体研发(深圳)有限公司 功率转换电路和功率转换方法
JP6369272B2 (ja) * 2014-10-03 2018-08-08 株式会社ソシオネクスト 電源制御回路と半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
CN1181850A (zh) * 1996-03-13 1998-05-13 冲电气工业株式会社 输出电路
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
KR100643041B1 (ko) * 1999-11-19 2006-11-10 인터실 코포레이션 역구동가능한 모스 출력 드라이버
US20050231864A1 (en) * 2001-01-09 2005-10-20 Broadcom Corporation Pursuant Sub-micron high input voltage tolerant input output (I/O) circuit which accommodates large power supply variations
CN101212219A (zh) * 2006-12-30 2008-07-02 百利通电子(上海)有限公司 N阱电位切换电路
US20110235454A1 (en) * 2010-03-23 2011-09-29 Shao-Chang Huang High-voltage selecting circuit which can generate an output voltage without a voltage drop
CN102655409A (zh) * 2011-03-02 2012-09-05 创意电子股份有限公司 二级式后端驱动器
CN104111690A (zh) * 2014-07-04 2014-10-22 西安电子科技大学 一种功率开关衬底选择的最高电压跟踪电路
US9553585B1 (en) * 2015-08-03 2017-01-24 SK Hynix Inc. Level shifter and parallel-to-serial converter including the same

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
MAXIM INTEGRATED: "MAX8795ATFT-LCD DC-DC Converter with Operational Amplifiers", 《HTTPS://WWW.MAXIMINTEGRATED.COM/EN/PRODUCTS/POWER/POWER-MANAGEMENT-ICS/HIGH-PERFORMANCE-PMICS/MAX8795A.HTML》 *
SHOUCAI YUAN: "Passtransistorwithdualthresholdvoltagedominologicdesignusing", 《MICROELECTRONICSJOURNAL》 *
ZHIYU LIU: "Leakage Biased pMOS Sleep Switch", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *
付军辉: "一种高转换速率衬底电位选择电路的设计", 《中国集成电路》 *

Also Published As

Publication number Publication date
US20190068183A1 (en) 2019-02-28
TW201914219A (zh) 2019-04-01
US10305469B2 (en) 2019-05-28
TWI646778B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN105549673B (zh) 双模切换式ldo电路
CN107947784A (zh) 一种高性能输出驱动电路
CN103916113B (zh) 一种用于驱动功率晶体管的驱动电路
CN107835006A (zh) 低功耗上电复位掉电复位电路
CN104137418B (zh) 开关电路
CN110289848A (zh) 电压电平转换电路
CN101013890A (zh) 数字信号电平转换电路
CN101556825B (zh) 一种集成电路
CN109327218A (zh) 一种电平移位电路和集成电路芯片
CN101562449B (zh) 一种基于mos电流模逻辑的高速电流开关驱动器
CN107786190A (zh) 一种带漏电流消除技术的低导通电阻平坦度模拟开关
CN107659303A (zh) 输入输出电路
CN105425887B (zh) 一种带上电复位的可校正低功耗电压基准源
CN209072341U (zh) 基于dmos管的跨电压域的电平转移电路及芯片
CN108123708B (zh) 一种用于io电路的上拉电路
CN101184354B (zh) 一种三基色led快速恒流驱动电路
CN104917359B (zh) 一种上开关管驱动电路及应用其的同步boost电路
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN107835011A (zh) 一种高可靠性三态输出电路
CN105897252A (zh) 应用于显示装置的位准移位器电路
CN109672439A (zh) 耐压电平转换电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN100553143C (zh) N阱电位切换电路
CN104242909B (zh) 一种电平转换电路
CN208384971U (zh) 一种用于点阵液晶驱动芯片的电压切换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20191223

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Applicant after: MediaTek.Inc

Address before: Taiwan Hsinchu County Tai Yuan Street China jhubei City, No. 26 4 floor 1

Applicant before: MStar Semiconductor Co., Ltd.

TA01 Transfer of patent application right
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220429

AD01 Patent right deemed abandoned