TWI646778B - 輸入輸出電路 - Google Patents

輸入輸出電路 Download PDF

Info

Publication number
TWI646778B
TWI646778B TW106135650A TW106135650A TWI646778B TW I646778 B TWI646778 B TW I646778B TW 106135650 A TW106135650 A TW 106135650A TW 106135650 A TW106135650 A TW 106135650A TW I646778 B TWI646778 B TW I646778B
Authority
TW
Taiwan
Prior art keywords
voltage
switching element
electrically connected
path end
supply circuit
Prior art date
Application number
TW106135650A
Other languages
English (en)
Other versions
TW201914219A (zh
Inventor
盧文才
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Application granted granted Critical
Publication of TWI646778B publication Critical patent/TWI646778B/zh
Publication of TW201914219A publication Critical patent/TW201914219A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本發明揭露了一種輸入輸出電路，其包括第一開關元件、控制電壓提供電路和浮接電壓提供電路。其中，第一開關元件包括控制端、第一通路端、第二通路端和基極端。第一通路端電性連接至第一電壓源以接收第一電壓，而第二通路端電性連接至第二電壓源以接收第二電壓。控制電壓提供電路電性連接至第一開關元件的控制端，以提供控制電壓至第一開關元件的控制端。浮接電壓提供電路電性連接至第一開關元件的基極端，以提供第一電壓和第二電壓中的最大者至第一開關的基極端，從而避免在第一電壓源或第二電壓源與第一開關元件的基極端之間產生漏電流。

Description

輸入輸出電路
本發明係關於信號傳輸電路。更詳細地說，是關於一種輸入輸出電路。
輸入輸出電路作為信號傳輸的橋樑，其廣泛地應用在各類電子裝置中。現有的輸入輸出電路中常採用pMOS或者nMOS電晶體作為開關元件以在其導通時輸出對應的電壓。請參閱圖1，其繪示為現有技術中常見的一種的輸入輸出電路。如圖1所示，現有的輸入輸出電路10包括開關元件11、第一電壓源AVDD、第二電壓源PAD和電阻12。其中，開關元件11為MOS電晶體，其一個源/汲極連接至第一電壓源AVDD，而另一個源/汲極通過電阻12而連接至第二電壓源PAD，其閘極接收閘極控制信號以決定是否導通開關元件11。
在圖1所示的輸入輸出電路10中，由於第一電壓源AVDD和第二電壓源PAD是在低電壓（0V）和高電壓（3.3V）之間切換，因此，開關元件11常採用pMOS電晶體，從而避免產生由於nMOS電晶體在其源/汲極的電壓為高電壓3.3V時無法進行開啟的情形。
開關元件11通常還具有基極端FLOAT，其一般是與開關元件11的一個源/汲極電性連接在一起。但是，由於第一電壓源AVDD和第二電壓源PAD是在低電壓0V和高電壓3.3V之間進行切換，因此，當開關元件11的基極端FLOAT是與第一電壓源AVDD電性連接的源/汲極電性連接在一起的時候，當第一電壓源AVDD為低電壓0V，而第二電壓源PAD為高電壓3.3V時，開關元件11的基極端FLOAT上的電壓V FLOAT也為0V，此時，第二電壓源PAD與開關元件11的基極端FLOAT之間會產生漏電流。同樣地，當開關元件11的基極端FLOAT是與第二電壓源PAD電性連接的源/汲極電性連接在一起的時候，當第二電壓源PAD為低電壓0V，而第一電壓源AVDD為高電壓3.3V時，開關元件11的基極端FLOAT上的電壓V FLOAT也是0V，此時，第一電壓源AVDD與開關元件11的基極端FLOAT之間也會產生漏電流，而漏電流的產生會極大地損害電子器件，造成整個電路的失效。
有鑒於此，有必要提供一種新的輸入輸出電路，以防止從第一電壓源AVDD或者第二電壓源PAD至開關元件11的基極端FLOAT之間產生漏電流。
本發明主要解決的技術問題是提供一種新穎的輸入輸出電路，其可以有效地克服現有技術中輸入輸出電路中易於從電壓源至開關元件的基極端之間產生漏電流的問題。
為解決上述技術問題，本發明採用的一個技術方案是：一種輸入輸出（input/output, IO）電路，其包括第一開關元件、控制電壓提供電路和浮接電壓提供電路。其中，所述第一開關元件包括控制端、第一通路端、第二通路端和基極端，其中，所述第一通路端電性連接至第一電壓源以接收所述第一電壓源所提供的第一電壓，而第二通路端電性連接至第二電壓源以接收所述第二電壓源所提供的第二電壓。所述控制電壓提供電路電性連接至所述第一開關元件的控制端，以提供控制電壓至所述第一開關元件的控制端，從而控制所述第一開關元件是否導通。所述浮接電壓提供電路電性連接至所述第一開關元件的基極端，以提供所述第一電壓和所述第二電壓中的最大者至所述第一開關的基極端，從而避免在所述第一電壓源或者所述第二電壓源與所述第一開關元件的基極端之間產生漏電流。
本發明的有益效果是：區別於現有技術的情況，本發明的輸入輸出電路透過浮接電壓提供電路而為開關元件的基極端提供浮接電壓，而浮接電壓總是為第一電壓源所提供的第一電壓和第二電壓源所提供的第二電壓中的最大者，因此，可以有效地保證開關元件的基極端總是能夠與第一電壓源和第二電壓源中提供最大電壓者短接在一起，因此，儘管第一電壓源所提供的第一電壓和第二電壓源所提供的第二電壓均需要在高電壓3.3V和低電壓0V之間進行切換，但是，本發明也可以有效地避免從第一電壓源或者第二電壓源至開關元件的基極端之間產生漏電流。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
在以下描述中闡述了具體的細節以便充分理解本發明。但是本發明能夠以多種不同於在此描述的其他方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施方式的限制。
針對背景技術中提到的缺陷，本發明提供一種新穎的輸入輸出電路。下面將結合附圖和實施方式對本發明作進一步的詳細描述。
請參閱圖2，其繪示為本發明一實施例所示的輸入輸出電路的示意圖。如圖2所示，本發明實施例所示的輸入輸出電路100包括：開關元件M1、第一電壓源AVDD、第二電壓源PAD、控制電壓提供電路110和浮接電壓提供電路120。
其中，開關元件M1可以採用MOS電晶體，例如pMOS電晶體，來實現，其包括控制端（閘極）、第一通路端（一個源/汲極）、第二通路端（另一個源/汲極）和基極端FLOAT。開關元件M1的第一通路端電性連接至第一電壓源AVDD以接收第一電壓源所提供的第一電壓V AVDD，其第二通路端可以通過電阻R1而連接至第二電壓源PAD以接收第二電壓源PAD所提供的第二電壓V PAD。
此外，控制電壓提供電路110電性連接至開關元件M1的控制端，以提供控制電壓至開關元件M1的控制端，從而控制開關元件M1是否導通。
浮接電壓提供電路120電性連接開關元件M1的基極端FLOAT，以提供浮接電壓V FLOAT至開關元件M1的基極端FLOAT，其中，浮接電壓V FLOAT為第一電壓V AVDD和第二電壓V PAD中的最大者，從而避免在第一電壓源AVDD或者第二電壓源PAD與開關元件M1的基極端FLOAT之間產生漏電流。
其中，第一電壓源AVDD所提供的第一電壓V AVDD、第二電壓源PAD所提供的第二電壓V PAD均是在高電壓（3.3V）和低電壓（0V）之間進行切換。
因此，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD是為低電壓0V時，開關元件M1根據其控制端所接收的控制電壓而決定其是否導通。當控制電壓提供電路110提供的控制電壓是高電壓3.3V時，開關元件M1截止；而當控制電壓提供電路110提供的控制電壓是低電壓0V時，開關元件M1導通，此時，電流從第一電壓源AVDD流經導通的開關元件M1和電阻R1至第二電壓源PAD。在此時，由於開關元件M1的基極端FLOAT接收的浮接電壓V FLOAT是第一電壓V AVDD和第二電壓V PAD中的最大者，即第一電壓V AVDD（高電壓3.3V），也就是說，提供高電壓3.3V的第一電壓源AVDD與開關元件M1的基極端FLOAT是短接在一起的，因此，第一電壓源AVDD與開關元件M1的基極端FLOAT之間是不會產生漏電流的。
同樣地，當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD是為高電壓3.3V時，開關元件M1根據其控制端所接收的控制電壓而決定其是否導通。當控制電壓提供電路110提供的控制電壓是高電壓3.3V時，開關元件M1截止；而當控制電壓提供電路110提供的控制電壓是低電壓0V時，開關元件M1導通，此時，電流從第二電壓源PAD流經電阻R1和導通的開關元件M1至第一電壓源AVDD。在此時，由於開關元件M1的基極端FLOAT接收的浮接電壓V FLOAT是第一電壓V AVDD和第二電壓V PAD中的最大者，即第二電壓V PAD（高電壓3.3V），也就是說，提供高電壓3.3V的第二電壓源PAD與開關元件M1的基極端FLOAT是短接在一起的，因此，第二電壓源PAD與開關元件M1的基極端FLOAT之間也是不會產生漏電流的。
當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD也為高電壓3.3V時，開關元件M1根據其控制端所接收的控制電壓而決定其是否導通。在此時，由於開關元件M1的基極端FLOAT接收的浮接電壓V FLOAT是第一電壓V AVDD和第二電壓V PAD中的最大者，即也是高電壓3.3V，也就是說可以認定第一電壓源AVDD、第二電壓源PAD與開關元件M1的基極端FLOAT是短接在一起的，因此，無論是第一電壓源AVDD，還是第二電壓源PAD，其與開關元件M1的基極端FLOAT之間是不會產生漏電流的。
也就是說，在本發明中，開關元件M1的基極端FLOAT並非是單純地與開關元件M1的一個源/汲極電性連接在一起以接收第一電壓源AVDD或者第二電壓源PAD所提供的電壓信號，而是通過浮接電壓提供電路120而接收第一電壓源AVDD所提供的第一電壓V AVDD和第二電壓源PAD所提供的第二電壓V PAD中的最大者，從而保證開關元件M1的基極端FLOAT總是能夠與第一電壓源AVDD和第二電壓源PAD中提供最大電壓者短接在一起，因此，儘管第一電壓源AVDD所提供的第一電壓V AVDD和第二電壓源PAD所提供的第二電壓V PAD均需要在高電壓3.3V和低電壓0V之間進行切換，但是，本發明也可以有效地避免從第一電壓源AVDD或者第二電壓源PAD至開關元件M1的基極端之間產生漏電流。
請一併參閱圖3-4，其中，圖3繪示為本發明另一實施例所示的輸入輸出電路的示意圖，而圖4繪示為圖3所示的浮接電壓提供電路的示意圖。如圖3所示，本實施例所示的輸入輸出電路200與圖1所示的輸入輸出電路100相似，其也包括開關元件M1、第一電壓源AVDD、第二電壓源PAD、控制電壓提供電路210和浮接電壓提供電路220。在本實施例中，開關元件M1是第一類型的器件，而控制電壓提供電路210和浮接電壓提供電路220中的元件均為第一類型的器件，其中，第一類型的器件為能夠承受較高電壓差的器件，例如，能夠承受3.3V電壓差的器件。
具體地，請參閱圖4，本實施例的浮接電壓提供電路220包括開關元件M2~M4。本領域技術人員可以理解的是，以下所介紹的開關元件均分別包括控制端、第一通路端和第二通路端，其中開關元件可以採用電晶體而實現，而開關元件的控制端是指電晶體的閘極，開關元件的第一通路端是指電晶體的一個源/汲極，而開關元件的第二通路端是指電晶體的另一個源/汲極。在本實施例中，開關元件M2~M4可分別採用pMOS電晶體而實現。
開關元件M2的控制端電性連接至第一電壓源AVDD以接收第一電壓V AVDD，而其第一通路端電性連接至第二電壓源PAD以接收第二電壓V PAD。開關元件M3的控制端也電性連接至第一電壓源AVDD以接收第一電壓V AVDD，而其第一通路端與開關元件M2的第二通路端電性連接在一起，此連接處可定義為節點A。開關元件M4的控制端電性連接至節點A，其第一通路端電性連接至第一電壓源AVDD以接收第一電壓V AVDD，且開關元件M4的第二通路端與開關元件M3的第二通路端電性連接在一起，此連接處可定義為節點B，以作為浮接電壓提供電路220的第一輸出端從而輸出浮接電壓V FLOAT至圖3所示的開關元件M1的基極端。此外，節點A可作為浮接電壓提供電路220的第二輸出端以輸出節點A處的電壓V SWPG。
請繼續參閱圖3，本實施例的控制電壓提供電路210包括開關元件M5~M7和緩衝器211，其中，開關元件M5可以採用nMOS電晶體，而開關元件M6和M7可以採用pMOS電晶體。
開關元件M5的控制端電性連接至第一電壓源AVDD以接收第一電壓V AVDD，而開關元件M5的第一通路端與開關元件M6的第一通路端電性連接在一起，此連接處可定義為節點C，且開關元件M5的第二通路端與開關元件M6的第二通路端電性連接在一起，此連接處可定義為節點D。且開關元件M6的控制端電性連接至浮接電壓提供電路220的第二輸出端，以接收節點A處的電壓V SWPG。
緩衝器211的輸入端用於接收控制電壓RT_PD，而其輸出端電性連接至節點C處。
開關元件M7的控制端電性連接至第一電壓源AVDD以接收第一電壓V AVDD，其第一通路端電性連接至節點D，而其第二通路端電性連接至開關元件M6的控制端。
以下將具體地介紹本實施例的輸入輸出電路的工作原理。
請一併參閱圖3-4，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V時，此時無論第二電壓源PAD所提供的第二電壓V PAD為低電壓0V還是高電壓3.3V，圖4所示的浮接電壓提供電路220中的開關元件M2和M3均截止，而開關元件M4導通。由於開關元件M4導通，因此，第一電壓V AVDD沿著導通的開關元件M4而傳遞至節點B處，也就是說，浮接電壓提供電路220所輸出的浮接電壓V FLOAT是處於高電壓3.3V的第一電壓V AVDD。
此外，由於開關元件M2和M3截止，則浮接電壓提供電路220中的節點A處無法被充電，因此節點A處的電壓V SWPG較低。此時，如圖3所示，控制電壓提供電路210中的開關元件M5的控制端接收處於高電壓3.3V的第一電壓V AVDD，因此，其導通；而開關元件M6的控制端接收處於較低電壓的節點A處的電壓V SWPG，因此，其也導通。因此，在此時，由於開關元件M5和M6均導通，因此，控制電壓RT_PD經過緩衝器211、導通的開關元件M5和M6而傳遞至開關元件M1的控制端，以控制開關元件M1是否導通，其中，在本實施例中，控制電壓RT_PD可以在高電壓3.3V和低電壓0V之間進行切換。
在此時，由於開關元件M1的基極端FLOAT接收的浮接電壓提供電路220所輸出的浮接電壓V FLOAT等於處於高電壓3.3V的第一電壓V AVDD，也就是說，提供高電壓3.3V的第一電壓源AVDD與開關元件M1的基極端FLOAT短接在一起，因此，第一電壓源AVDD與開關元件M1的基極端不會形成漏電流。
同樣地，當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD為高電壓3.3V時，圖4中浮接電壓提供電路220中的開關元件M2和M3導通，而開關元件M4截止。由於開關元件M2和M3導通，因此，第二電壓V PAD沿著導通的開關元件M2和M3而傳遞至節點B處，浮接電壓提供電路220所輸出的浮接電壓V FLOAT是處於高電壓3.3V的第二電壓V PAD。
此外，由於開關元件M2導通，則浮接電壓提供電路220中的節點A處的電壓V SWPG也為高電壓3.3V。此時，如圖3所示，控制電壓提供電路210中的開關元件M5的控制端接收處於低電壓0V的第一電壓V AVDD，因此，其截止；而開關元件M6的控制端接收處於高電壓3.3V的節點A處的電壓V SWPG，因此，其截止。
而開關元件M7由於其控制端接收處於低電壓0V的第一電壓V AVDD，而其第二通路端接收處於高電壓3.3V的節點A處的電壓V SWPG，因此其導通。此時，控制電壓RT_PD無法傳遞至開關元件M1的控制端，但是，由於開關元件M7是導通的，因此，開關元件M7的第二通路端所接收的高電壓3.3V的節點A處的電壓V SWPG通過導通的開關元件M7而傳遞至開關元件M1的控制端，以使開關元件M1截止。
在此時，由於開關元件M1的基極端FLOAT接收的浮接電壓提供電路220所輸出的浮接電壓V FLOAT等於處於高電壓3.3V的第二電壓V PAD，因此，儘管第二電壓源PAD所提供的第二電壓V PAD處於高電壓3.3V，但是，由於第二電壓源PAD與開關元件M1的基極端FLOAT相當於短接在一起，因此，第二電壓源PAD與開關元件M1的基極端之間不會形成漏電流。因此，在本實施例中，浮接電壓提供電路220所輸出的浮接電壓V FLOAT為第一電壓源AVDD所提供的第一電壓V AVDD和第二電壓源PAD所提供的第二電壓V PAD中的最大者，即，高電壓3.3V，因此，其可以有效地避免從第一電壓源AVDD或者第二電壓源PAD至開關元件M1的基極端之間產生漏電流。
此外，在本實施例中，由於開關元件M1、控制電壓提供電路210和浮接電壓提供電路220中的元件，在工作過程中，這些元件的任意兩端需要承受3.3V的電壓差，因此，上述這些元件需要採用能夠耐高壓的第一類型的器件，即能夠承受3.3V電壓差的器件，以使本實施例的輸入輸出電路200能夠進行正常地工作。
舉例來說，開關元件M1的第一通路端所接收的第一電壓源AVDD 所提供的第一電壓V AVDD是在高電壓3.3V與低電壓0V之間切換的，其控制端所接收的控制電壓RT_PD也是在高電壓3.3V與低電壓0V之間切換的，而其第二通路端所接收的第二電壓源PAD所提供的第二電壓V PAD也是在高電壓3.3V與低電壓0V之間切換的，因此，開關元件M1需要承受3.3V的電壓差，其需要使用能夠耐高壓的第一類型的器件來實現。
同樣地，對於浮接電壓提供電路220中的開關元件M2來說，當第一電壓V AVDD為高電壓3.3V，第二電壓V PAD為低電壓0V時，則開關元件M2的控制端接收的是處於高電壓3.3V的第一電壓V AVDD，而其第一通路端接收的是處於低電壓0V的第二電壓V PAD，因此，開關元件M2導通，且開關元件M2的控制端與第一通路端之間需要承受3.3V電壓差，則開關元件M1也是需要使用能夠耐高壓的第一類型的器件來實現。
同樣的道理，本實施例的輸入輸出電路200中的其他元件也都需要採用能夠耐高壓的第一類型器件，以承受3.3V的電壓差，其工作過程不再一一贅述。
請參閱圖5，其繪示為本發明又一實施例所示的輸入輸出電路的示意圖。如圖5所示，本實施例所示的輸入輸出電路300與圖1所示的輸入輸出電路100相似，其也包括開關元件M1、第一電壓源AVDD、第二電壓源PAD、控制電壓提供電路310和浮接電壓提供電路320。在本實施例中，輸入輸出電路300中的元件均為第二類型的器件，其並不需要承受較高的電壓差，其只需要承受較低的電壓差即可，例如，能夠承受1.8V的電壓差。
在本實施例中，輸入輸出電路300可進一步包括保護電路330，其設置在開關元件M1的第二通路端與第二電壓源PAD之間，以避免開關元件M1承受超過1.8V的電壓差。
其中，保護電路330可包括第一輔助電壓提供電路331和開關元件M8，第一輔助電壓提供電路331用於提供第一輔助電壓PAD_V1P65，而開關元件M8由於與開關元件M1類似，也是設置在第一電壓源AVDD、開關元件M1和第二電壓源PAD所組成的迴路中，因此，開關元件M8的基極端FLOAT也需要考慮，避免從第一電壓源AVDD或者第二電壓源PAD至開關元件M8的基極端之間出現漏電流。具體地，開關元件M8的控制端電性連接至第一輔助電壓提供電路331以接收第一輔助電壓PAD_V1P65，從而根據第一輔助電壓PAD_V1P65而決定開關元件M8是否導通，其第一通路端電性連接至開關元件M1的第二通路端，而其第二通路端通過電阻R1而電性連接至第二電壓源PAD以接收第二電壓V PAD。此外，開關元件M8的基極端與開關元件M1類似，其也需要電性連接至浮接電壓提供電路320以接收第一電壓V AVDD和第二電壓V PAD的最大者，從而避免在第一電壓源AVDD或者第二電壓源PAD與開關元件M8的基極端FLOAT之間產生漏電流。
請一併參閱圖6，其繪示為浮接電壓提供電路320的具體示意圖。如圖6所示，浮接電壓提供電路320包括開關元件M9~M13和第二輔助電壓提供電路321，其中，在本實施例中，開關元件M9~M13可均分別採用pMOS電晶體而實現。
具體地，開關元件M9的第一通路端電性連接至第二電壓源PAD以接收第二電壓V PAD，而開關元件M10的第一通路端電性連接至第一電壓源AVDD以接收第一電壓V AVDD。且開關元件M9和開關元件M10的控制端電性連接在一起並均電性連接至第二輔助電壓提供電路321以接收第二輔助電壓提供電路321所提供的第二輔助電壓V1P65。開關元件M11的第一通路端電性連接至開關元件M9的第二通路端。開關元件M12的第一通路端電性連接至開關元件M9的第二通路端與開關元件M11的第一通路端之間的連接處，而其控制端與第二通路端電性連接在一起，且此連接處定義為節點E。開關元件M13的控制端電性連接至節點E，其第一通路端電性連接至開關元件M10的第二通路端，而開關元件M11的控制端電性連接至開關元件M10的第二通路端與開關元件M13的第一通路端之間的連接處，且開關元件M11的第二通路端與開關元件M13的第二通路端電性連接在一起，且此連接處定義為節點F。其中，節點F作為浮接電壓提供電路320的輸出端，以輸出浮接電壓V FLOAT至開關元件M1和M8的基極端FLOAT，且浮接電壓V FLOAT為第一電壓V AVDD和第二電壓V PAD中的最大者。
請一併參閱圖7，其繪示為圖6所示的第二輔助電壓提供電路321的具體示意圖。如圖7所示，第二輔助電壓提供電路321包括開關元件M14~M17，其中，在本實施例中，開關元件M14，M15，M17可分別為pMOS電晶體，而開關元件M16為nMOS電晶體。
具體地，開關元件M14的第一通路端用於接收第一衍生電壓V PAD/2，其中，第一衍生電壓V PAD/2來源於第二電壓源PAD所提供的第二電壓V PAD，其可以是對第二電壓V PAD進行處理（例如，除法處理）而得到。在本實施例中，第一衍生電壓V PAD/2為所述第二電壓V PAD的二分之一。
開關元件M15的第一通路端電性連接至開關元件M14的第二通路端，且開關元件M14的控制端與開關元件15的控制端可電性連接在一起並分別用於接收第二衍生電壓V AVDD/2，其中，第二衍生電壓V AVDD/2來源於第一電壓源AVDD所提供的第一電壓V AVDD，其可以是對第一電壓V AVDD進行處理（例如，除法處理）而得到。在本實施例中，第二衍生電壓V AVDD/2為第一電壓V AVDD的二分之一。
開關元件M16的控制端用於接收第二衍生電壓V AVDD/2，而其第一通路端用於接收第三衍生電壓V AVDD/4。同樣地，第三衍生電壓V AVDD/4也來源於第一電壓源AVDD所提供的第一電壓V AVDD，其可以是對第一電壓V AVDD進行處理（例如，除法處理）而得到。在本實施例中，第二衍生電壓V AVDD/2為第一電壓V AVDD的四分之一。
開關元件M17的控制端與開關元件M16的第二通路端電性連接在一起，此連接處定義為節點G，且節點G進一步電性連接至開關元件14的第二通路端與開關元件M15的第一通路端之間的連接處。開關元件M17的第一通路端也用於接收第二衍生電壓V AVDD/2。此外，開關元件M15的第二通路端與開關元件M17的第二通路端電性連接在一起，且作為第二輔助電壓提供電路321的輸出端，以輸出第二輔助電壓V1P65。
請一併參閱圖8，其繪示為圖5所示的第一輔助電壓提供電路331的具體示意圖。如圖8所示，第一輔助電壓提供電路331包括開關元件M18~M23和緩衝開關組3311。其中，在本實施例中，開關元件M18、M19、M21、M22和M23為pMOS電晶體，而開關元件M20為nMOS電晶體。
具體地，開關元件M18的控制端電性連接至第二輔助電壓提供電路321以接收第二輔助電壓V1P65，其第一通路端用於接收第四衍生電壓VBAVDD20，其中，第四衍生電壓VBAVDD20也是來源於第一電壓源AVDD所提供的第一電壓V AVDD且對第一電壓V AVDD進行處理（例如，除法處理）而得到的，且當第一電壓V AVDD處於高電壓3.3V時，第四衍生電壓VBAVDD20的電壓值應當小於第一電壓V AVDD而大於第二輔助電壓V1P65。在本實施例中，當第一電壓V AVDD處於高電壓3.3V時，來源於第一電壓V AVDD的第四衍生電壓VBAVDD20的電壓值可以設定為2.0V。
開關元件M19的控制端也用於接收第四衍生電壓，其第一通路端電性連接至第二輔助電壓提供電路321以接收第二輔助電壓V1P65，且開關元件M18的第二通路端和開關元件M19的第二通路端電性連接在一起，且此連接處定義為節點H。開關元件M20的控制端電性連接至節點H，第一通路端電性連接至第二輔助電壓提供電路321以接收第二輔助電壓V1P65。開關元件M21的第一通路端電性連接至第二電壓源PAD以接收第二電壓V PAD。開關元件M22的第一通路端點連接至第一電壓源AVDD以接收第一電壓V AVDD，且開關元件M21與開關元件M22的控制端電性連接在一起且一併電性連接至第二輔助電壓提供電路321以接收第二輔助電壓V1P65。開關元件M23的控制端與開關元件M22的第一通路端電性連接在一起且一併電性連接至第一電壓源AVDD以接收第一電壓V AVDD，其第一通路端與開關元件M21的控制端、開關元件M22的控制端電性連接在一起且一併電性連接至第二輔助電壓提供電路321以接收第二輔助電壓V1P65，而開關元件M22的第二通路端與開關元件M23的第二通路端電性連接在一起，且此連接處定義為節點I。
緩衝開關組3311是由至少一個緩衝開關所組成，在本實施例中，緩衝開關組3311可以包括多個緩衝開關，例如圖8所示的緩衝開關BM1~BMn，其中，每個緩衝開關BM1~BMn的控制端電性連接在一起以作為緩衝開關組3311的控制端，其電性連接至節點I處；緩衝開關BM1~BMn串聯在一起，且第一個緩衝開關BM1的第一通路端作為緩衝開關組3311的第一通路端，且電性連接至開關元件M21的第二通路端，而最後一個緩衝開關BMn的第二通路端作為緩衝開關組3311的第二通路端，其於開關元件M20的第二通路端電性連接在一起，且此連接處定義為節點J，其中，節點J作為第一輔助電壓提供電路331的輸出端，以輸出第一輔助電壓PAD_V1P65。在本實施例中，緩衝開關組3311中的緩衝開關BM1~BMn可分別採用pMOS電晶體而實現。
此外，請參閱圖5，在本實施例中，控制電壓提供電路310可以為一個電壓轉換器，其接收控制電壓RT18，其中，控制電壓RT18在高電壓1.8V與低電壓0V之間切換。而控制電壓提供電路310可以根據浮接電壓提供電路320所提供的浮接電壓V FLOAT和第二輔助電壓提供電路321所提供的第二輔助電壓V1P65而將控制電壓RT18轉換成在高電壓3.3V與低電壓1.65V之間進行切換的控制電壓RT33。
以下將具體地介紹本實施例的輸入輸出電路300的工作原理。
請先參閱圖7所示的第二輔助電壓提供電路321，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD為低電壓0V時，此時，第一衍生電壓V PAD/2為0V，第二衍生電壓V AVDD/2為1.65V，而第三衍生電壓V AVDD/4為0.825V，因此，開關元件M14和M15截止，而開關元件M16和M17導通，此時，第二衍生電壓V AVDD/2經過導通的開關元件M17而傳輸至第二輔助電壓提供電路321的輸出端，也就是說，在此時，第二輔助電壓提供電路321的輸出端所輸出的第二輔助電壓V1P65為第二衍生電壓V AVDD/2，即1.65V。
當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD為高電壓3.3V時，此時，第一衍生電壓V PAD/2為1.65V，第二衍生電壓V AVDD/2為0V，而第三衍生電壓V AVDD/4為0V，因此，開關元件M14和M15導通，而開關元件M16和M17截止，此時，第一衍生電壓V PAD/2沿著導通的開關元件M14和M15而傳輸至第二輔助電壓提供電路321的輸出端，也就是說，在此時，第二輔助電壓提供電路321的輸出端所輸出的第二輔助電壓V1P65為第一衍生電壓V PAD/2，也為1.65V。
而當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD為高電壓3.3V時，此時，第一衍生電壓V PAD/2為1.65V，第二衍生電壓V AVDD/2為1.65V，而第三衍生電壓V AVDD/4為0.825V，因此，開關元件M14和M15截止，而開關元件M16和M17導通，此時，第二衍生電壓V AVDD/2經過導通的開關元件M17而傳輸至第二輔助電壓提供電路321的輸出端，也就是說，在此時，第二輔助電壓提供電路321的輸出端所輸出的第二輔助電壓V1P65為第二衍生電壓V AVDD/2，即1.65V。
也就是說，在上述三種情形下，第二輔助電壓提供電路321所提供的第二輔助電壓V1P65均為1.65V，即第一電壓V AVDD或者第二電壓V PAD處於高電壓狀態時的一半。
請一併參閱圖6，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD也為高電壓3.3V時，如上所述，第二輔助電壓V1P65為1.65V（即第一電壓V AVDD的一半），因此，開關元件M10導通，而開關元件M9也導通。此時，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10而傳遞至開關元件M11的控制端上，而處於高電壓3.3V的第二電壓V PAD經過導通的開關元件M9而傳遞至開關元件M11的第一通路端，因此，開關元件M11的控制端和第一通路端上的電壓都是3.3V，則開關元件M11截止。
由於開關元件M12的控制端與第二通路端是連接在一起，因此，開關元件M12達到一個電壓傳遞的功能，用於將其第一通路端上的電壓傳遞至第二通路端，且由於開關元件M12是存在一定阻抗的，因此當第二通路端上的電壓升高到一定準位時，開關元件M12截止以阻止其第二通路端上的電壓繼續爬升。在本實施例中，開關元件M12的電壓轉移百分比可設定為95%。由於開關元件M12的第一通路端通過導通的開關元件M9而接收處於高電壓3.3V的第二電壓V PAD，經過開關元件M12的電壓轉移，節點E處的電壓會達到3.3V×95%=3.135V。
此時，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10還傳遞至開關元件M13的第一通路端，而開關元件M13的控制端接收到的是節點E處的電壓3.135V，因此，開關元件M3導通。
因此，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10和M13而傳遞至浮接電壓提供電路320的輸出端，以使浮接電壓提供電路320所提供的浮接電壓V FLOAT為處於高電壓3.3V的第一電壓V AVDD。
當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD為低電壓0V時，如上所述，第二輔助電壓V1P65為1.65V（即第一電壓V AVDD的一半），因此，開關元件M10導通，而開關元件M9截止。此時，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10而傳遞至開關元件M11的控制端上，因此，開關元件M11也是截止的。
由於開關元件M9是截止的，開關元件M11也是截止的，因此，開關元件M9的第二通路端與開關元件M11的第一通路端之間的連接處並不會被充電，此處的電壓準位較低，因此，此處的電壓在經過開關元件M12的傳遞後，傳遞至節點E處的電壓準位也是比較低的。
此時，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10還傳遞至開關元件M13的第一通路端，而開關元件M13的控制端所接收的節點E處的電壓值較低，因此，開關元件M13導通。
因此，處於高電壓3.3V的第一電壓V AVDD經過導通的開關元件M10和M13而傳遞至浮接電壓提供電路320的輸出端，以使浮接電壓提供電路320所提供的浮接電壓V FLOAT為處於高電壓3.3V的第一電壓V AVDD。
當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD為高電壓3.3V時，如上所述，第二輔助電壓V1P65為1.65V（即第二電壓V PAD的一半），因此，開關元件M10截止，而開關元件M9導通。此時，處於高電壓3.3V的第二電壓V PAD經過導通的開關元件M9而傳遞至開關元件M11的第一通路端上，由於開關元件M10截止且第一電壓V AVDD處於低電壓0V，因此，傳遞至開關元件M11的控制端上的電壓較低，開關元件M11導通。
由於開關元件M9是導通的，因此，開關元件M9的第二通路端上的電壓為處於高電壓3.3V的第二電壓V PAD，即開關元件M12的第一通路端上的電壓為處於高電壓3.3V的第二電壓V PAD，此時，通過開關元件M12的電壓傳遞，節點E處的電壓較高，節點E處的電壓會達到3.3V×95%=3.135V。
此時，由於開關元件M10截止且第一電壓V AVDD處於低電壓0V，因此，開關元件M10的第二通路端上的電壓較低，即開關元件M13的第一通路端上的電壓較低，而開關元件M13的控制端上的電壓為節點E處的3.135V電壓，因此開關元件M13截止。
因此，在此時，處於高電壓3.3V的第二電壓V PAD經過導通的開關元件M9和M11而傳遞至浮接電壓提供電路320的輸出端，以使浮接電壓提供電路320所提供的浮接電壓V FLOAT為處於高電壓3.3V的第二電壓V PAD。
也就是說，在上述三種情形下，浮接電壓提供電路320所提供的浮接電壓V FLOAT為第一電壓V AVDD和第二電壓V PAD之中的最大者，其都是3.3V的高電壓。
請繼續參閱圖8，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V時，此時無論第二電壓源PAD所提供的第二電壓V PAD是高電壓3.3V，還是低電壓0V時，第四衍生電壓VBAVDD20均是2.0V，由於第四衍生電壓VBAVDD20大於第二輔助電壓V1P65（1.65V），因此，開關元件M18導通，而開關元件M19截止。開關元件M20的控制端接收第四衍生電壓VBAVDD20（2.0V），開關元件M20導通。
此時，開關元件M22導通，因此，節點I處的電壓為處於高電壓3.3V的第一電壓V AVDD，則緩衝開關組331中的緩衝開關BM1~BM2均截止。
第二輔助電壓V1P65經過導通的開關元件M20而傳遞至節點J處，因此，第一輔助電壓電路331的輸出端所輸出的第一輔助電壓PAD_V1P65為1.65V，即第二輔助電壓V1P65的電壓值。
而當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD也為高電壓3.3V時，第四衍生電壓VBAVDD20為0V，因此，開關元件M18截止，而開關元件M19導通。開關元件M20的控制端接收第二輔助電壓V1P65，而開關元件M20的第一通路端接收的也是第二輔助電壓V1P65，因此，開關元件M20截止。
此時，開關元件M21導通，開關元件M22截止，開關元件M23導通。因此，第二輔助電壓V1P65經過導通的開關元件M23而傳遞至節點I處。此時，由於開關元件M21導通，則處於高電壓3.3V的第二電壓V PAD經過導通的開關元件M21而傳遞至緩衝開關組3311的第一通路端，因此緩衝開關組3311中的緩衝開關BM1~BMn均導通，處於高電壓3.3V的第二電壓V PAD經過導通的開關元件M21和緩衝開關組3311中的緩衝開關BM1~BMn而傳遞至節點J處，因此，第一輔助電壓電路331的輸出端所輸出的第一輔助電壓PAD_V1P65為3.3V，即處於高電壓3.3V的第二電壓V PAD。
請一併參閱圖5，當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD也為低電壓0V時，此時，第一輔助電壓PAD_V1P65為1.65V。
開關元件M1的控制端接收的控制電壓RT33在1.65V與3.3V之間進行切換，即開關元件M1是否導通由控制電壓RT33而決定，當控制電壓RT33為1.65V時，開關元件M1導通，同時，開關元件M8也導通。而當控制電壓RT33為3.3V時，開關元件M1截止，同時，開關元件M8也截止。此時，開關元件M1和M8的基極端所接收的浮接電壓V FLOAT也為3.3V，因此，不會從第一電壓源AVDD至開關元件M1和M8的基極端之間產生漏電流。
當第一電壓源AVDD所提供的第一電壓V AVDD為高電壓3.3V，而第二電壓源PAD所提供的第二電壓V PAD也為高電壓3.3V時，此時，第一輔助電壓PAD_V1P65還是為1.65V，因此，開關元件M8導通。而開關元件M1是否導通則由控制電壓RT33而決定。此時，開關元件M1和M8的基極端所接收的浮接電壓V FLOAT也為3.3V，因此，也不會從第一電壓源AVDD或者第二電壓源PAD至開關元件M1和M8的基極端之間產生漏電流。
而當第一電壓源AVDD所提供的第一電壓V AVDD為低電壓0V，而第二電壓源PAD所提供的第二電壓V PAD為高電壓3.3V時，此時，第一輔助電壓PAD_V1P65為3.3V（即第二電壓V PAD的電壓值）。
由於第一電壓V AVDD為低電壓0V，因此，無論控制電壓RT33為何，開關元件M1總是截止的。此外，由於第一輔助電壓PAD_V1P65為3.3V，因此，開關元件M8也是截止的。請注意，由於開關元件M1是第二類型器件，其僅僅能夠承受1.8V電壓差，由於此時第一電壓V AVDD為低電壓0V，而第二電壓V PAD為高電壓3.3V，因此，截止的開關元件M8可以避免處於高電壓3.3V的第二電壓V PAD傳遞至開關元件M1的第二通路端，即可以避免使開關元件M1的兩個通路端之間承受較高的電壓差（3.3V的電壓差）。同時，開關元件M1和M8的基極端所接收的浮接電壓V FLOAT也為3.3V，因此，也不會從第二電壓源PAD至開關元件M1和M8的基極端之間產生漏電流。
在本實施例中，除了開關元件M1，其他的元件在工作過程中也並不需要承受較高的電壓差，其只需要承受大概1.65V的電壓差即可，因此，上述這些元件可以採用第二類型的器件，即能夠承受1.8V電壓差的器件，即可進行正常地工作。
舉例來說，對於開關元件M1來說，當第一電壓V AVDD為高電壓3.3V時，由於控制電壓RT33是在1.65V與3.3V之間進行切換以控制開關元件M1是否導通，因此，開關元件M1只需要承受大概1.65V的電壓即可。而當第一電壓V AVDD為低電壓0V，第二電壓V PAD為高電壓3.3V時，由於保護電路330中的開關元件M8截止，其可以有效地避免處於高電壓3.3V的第二電壓V PAD傳遞至開關元件M1的第二通路端，因此，其也可以避免開關元件M1承受較大的電壓差。
對於浮接電壓提供電路320中的開關元件M9或者M10來說，由於第二輔助電壓V1P65在上述三種情況下均為1.65V，因此，無論第一電壓V AVDD或者第二電壓V PAD為高電壓3.3V，還是低電壓0V，其均只需要承受1.65V左右的電壓差，而不需要承受3.3V的高電壓差。
同樣地道理，本實施例的輸入輸出電路300中的其他元件也只需要採用第二類型的器件即可，其並不需要承受較高的電壓差，只需要承受大概1.8V的電壓差即可。
眾所周知，輸入輸出電路是作為核心電路和週邊電路之間信號傳輸的橋樑，而目前核心電路大多已經採用耐壓不高的核心器件而組成，本實施例的輸入輸出電路300中器件採用耐壓不高的第二類型器件來組成，因此，本實施例的輸入輸出電路300相對於上一實施例中的輸入輸出電路200來說，其能夠更加地匹配核心電路。
綜上所述，本發明的輸入輸出電路通過浮接電壓提供電路而為開關元件M1的基極端FLOAT提供浮接電壓，而浮接電壓總是為第一電壓源AVDD所提供的第一電壓V AVDD和第二電壓源PAD所提供的第二電壓V PAD中的最大者，因此，可以有效地保證開關元件M1的基極端FLOAT總是能夠與第一電壓源AVDD和第二電壓源PAD中提供最大電壓者短接在一起，因此，儘管第一電壓源AVDD所提供的第一電壓V AVDD和第二電壓源PAD所提供的第二電壓V PAD均需要在高電壓3.3V和低電壓0V之間進行切換，但是，本發明也可以有效地避免從第一電壓源AVDD或者第二電壓源PAD至開關元件M1的基極端之間產生漏電流。
以上所述僅為本發明的實施方式，並非因此限制本發明的專利範圍，凡是利用本發明說明書及附圖內容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發明的專利保護範圍內。
10‧‧‧輸入輸出電路
11‧‧‧開關元件
12‧‧‧電阻
100‧‧‧輸入輸出電路
110‧‧‧控制電壓提供電路
120‧‧‧浮接電壓提供電路
200‧‧‧輸入輸出電路
210‧‧‧控制電壓提供電路
211‧‧‧緩衝器
220‧‧‧浮接電壓提供電路
300‧‧‧輸入輸出電路
310‧‧‧控制電壓提供電路
320‧‧‧浮接電壓提供電路
321‧‧‧第二輔助電壓提供電路
330‧‧‧保護電路
331‧‧‧第一輔助電壓提供電路
3311‧‧‧緩衝開關組
A~J‧‧‧節點
AVDD‧‧‧第一電壓源
BM1~BMn‧‧‧緩衝開關
FLOAT‧‧‧基極端
M1~M23‧‧‧開關元件
PAD‧‧‧第二電壓源
PAD_V1P65‧‧‧第一輔助電壓
R1‧‧‧電阻
RT18‧‧‧控制電壓
RT33‧‧‧控制電壓
RT_PD‧‧‧控制電壓
VAVDD‧‧‧第一電壓
VFLOAT‧‧‧浮接電壓
VPAD‧‧‧第二電壓
VSWPG‧‧‧電壓
V1P65‧‧‧第二輔助電壓
VPAD/2‧‧‧第一衍生電壓
VAVDD/2‧‧‧第二衍生電壓
VAVDD/4‧‧‧第三衍生電壓
VBAVDD20‧‧‧第四衍生電壓
［圖1］顯示現有技術中常見的一種的輸入輸出電路； ［圖2］顯示本發明一實施例所示的輸入輸出電路的示意圖； ［圖3］顯示本發明另一實施例所示的輸入輸出電路的示意圖； ［圖4］是圖3所示的浮接電壓提供電路的具體示意圖； ［圖5］顯示本發明又一實施例所示的輸入輸出電路的示意圖； ［圖6］是圖5所示的浮接電壓提供電路的具體示意圖； ［圖7］是圖6所示的第二輔助電壓提供電路的具體示意圖；以及 ［圖8］是圖5所示的第一輔助電壓提供電路的具體示意圖。

Claims (19)

  1. 一種輸入輸出（input/output；IO）電路，其特徵在於，包括： 一第一開關元件，其包括一控制端、一第一通路端、一第二通路端和一基極端，其中，該第一通路端電性連接至一第一電壓源以接收該第一電壓源所提供的一第一電壓，而該第二通路端電性連接至一第二電壓源以接收該第二電壓源所提供的一第二電壓； 一控制電壓提供電路，電性連接至該第一開關元件的該控制端，以提供一控制電壓至該第一開關元件的該控制端，從而控制該第一開關元件是否導通；以及 一浮接電壓提供電路，電性連接至該第一開關元件的該基極端，以提供該第一電壓和該第二電壓中的最大者至該第一開關元件的該基極端，從而避免在該第一電壓源或者該第二電壓源與該第一開關元件的該基極端之間產生一漏電流。
  2. 如申請專利範圍第1項之輸入輸出電路，其中該第一開關元件為pMOS電晶體。
  3. 如申請專利範圍第1項之輸入輸出電路，其中該第一開關元件為一第一類型的器件，且該控制電壓提供電路和該浮接電壓提供電路中的元件均為該第一類型的器件，其中，該第一類型的器件為能夠承受3.3V電壓差的器件。
  4. 如申請專利範圍第3項之輸入輸出電路，其中該浮接電壓提供電路包括： 一第二開關元件，其該控制端電性連接至該第一電壓源以接收該第一電壓，其該第一通路端電性連接至該第二電壓源以接收該第二電壓； 一第三開關元件，其該控制端電性連接至該第一電壓源以接收該第一電壓，其該第一通路端與該第二開關元件的該第二通路端電性連接在一起，且此連接處定義為一第一節點；以及 一第四開關元件，其該控制端電性連接至該第一節點，其該第一通路端電性連接至該第一電壓源以接收該第一電壓，而其該第二通路端與該第三開關元件的該第二通路端電性連接在一起，且此連接處定義為一第二節點； 其中，該第二節點作為該浮接電壓提供電路的一第一輸出端，以輸出一浮接電壓至該第一開關元件的該基極端，且該浮接電壓為該第一電壓和該第二電壓中的最大者。
  5. 如申請專利範圍第4項之輸入輸出電路，其中該第二開關元件、該第三開關元件和該第四開關元件分別為pMOS電晶體。
  6. 如申請專利範圍第5項之輸入輸出電路，其中該控制電壓提供電路包括： 一第五開關元件，其該控制端電性連接至該第一電壓源以接收該第一電壓； 一第六開關元件，其該控制端電性連接至該浮接電壓提供電路的一第二輸出端，其中，該浮接電壓提供電路的該第一節點作為該浮接電壓提供電路的該第二輸出端以輸出該第一節點處的電壓，該第五開關元件的該第一通路端與該第六開關元件的該第二通路端連接在一起，且此連接處定義為一第三節點；該第五開關元件的該第二通路端與該第六開關元件的該第二通路端連接在一起，且此連接處定義為一第四節點； 一緩衝器，其一輸入端用於接收該控制電壓，而其一輸出端電性連接至該第三節點；以及 一第七開關元件，其該控制端電性連接至該第一電壓源以接收該第一電壓，其該第一通路端電性連接至該第四節點，而其該第二通路端電性連接至該第六開關元件的該控制端。
  7. 如申請專利範圍第6項之輸入輸出電路，其中該第五開關元件為nMOS電晶體，而該第六開關元件和該第七開關元件分別為pMOS電晶體。
  8. 如申請專利範圍第1項之輸入輸出電路，其中該第一開關元件為一第二類型的器件，且該控制電壓提供電路和該浮接電壓提供電路中的元件均為該第二類型的器件，其中，該第二類型的器件為能夠承受1.8V電壓差的器件。
  9. 如申請專利範圍第8項之輸入輸出電路，其中該輸入輸出電路進一步包括： 一保護電路，設置在該第一開關元件的該第二通路端與該第二電壓源之間，以避免使該第一開關元件承受超過1.8V的電壓差。
  10. 如申請專利範圍第9項之輸入輸出電路，其中該保護電路包括： 一第一輔助電壓提供電路，用於提供一第一輔助電壓；以及 一第八開關元件，其包括該控制端、該第一通路端、該第二通路端和該基極端，其中，該控制端電性連接至該第一輔助電壓提供電路以接收該第一輔助電壓並根據該第一輔助電壓而決定該第八開關元件是否導通，該第一通路端電性連接至該第一開關元件的該第二通路端，該第二通路端通過一電阻而電性連接至該第二電壓源以接收該第二電壓； 其中，該第八開關元件的該基極端電性連接至該浮接電壓提供電路以接收該第一電壓和該第二電壓中的最大者，從而避免在該第一電壓源或者該第二電壓源與該第八開關元件的該基極端之間產生該漏電流。
  11. 如申請專利範圍第10項之輸入輸出電路，其中該第八開關元件為pMOS電晶體。
  12. 如申請專利範圍第11項之輸入輸出電路，其中該浮接電壓提供電路包括： 一第九開關元件，其該第一通路端電性連接至該第二電壓源以接收該第二電壓； 一第十開關元件，其該第一通路端電性連接至該第一電壓源以接收該第一電壓； 一第二輔助電壓提供電路，用於提供一第二輔助電壓，其中，該第九開關元件和該第十開關元件的該控制端均電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓； 一第十一開關元件，其該第一通路端電性連接至該第九開關元件的該第二通路端； 一第十二開關元件，其該第一通路端電性連接至該第九開關元件的該第二通路端與該第十一開關元件的該第一通路端之間的連接處，而其該控制端與第二通路端電性連接在一起，且此連接處定義為一第五節點；以及 一第十三開關元件，其該控制端電性連接至該第五節點，其該第一通路端電性連接至該第十開關元件的該第二通路端，其中，該第十一開關元件的該控制端電性連接至該第十開關元件的該第二通路端與該第十三開關元件的該第一通路端之間的連接處，而該第十一開關元件的該第二通路端與該第十三開關元件的該第二通路端電性連接在一起，且該連接處定義為一第六節點； 其中，該第六節點作為該浮接電壓提供電路的一輸出端，以輸出該浮接電壓至該第一開關元件和該第八開關元件的該基極端，且該浮接電壓為該第一電壓和該第二電壓中的最大者。
  13. 如申請專利範圍第12項之輸入輸出電路，其中該第九開關元件、該第十開關元件、該第十一開關元件、該第十二開關元件和該第十三開關元件分別為pMOS電晶體。
  14. 如申請專利範圍第13項之輸入輸出電路，其中該第二輔助電壓提供電路包括： 一第十四開關元件，其該第一通路端用於接收一第一衍生電壓，其中，該第一衍生電壓為該第二電壓源所提供的該第二電壓的二分之一； 一第十五開關元件，其該第一通路端電性連接至該第十四開關元件的該第二通路端，其中，該第十四開關元件和該第十五開關元件的該控制端電性連接在一起並用於接收一第二衍生電壓，且該第二衍生電壓為該第一電壓源所提供的該第一電壓的二分之一； 一第十六開關元件，其該控制端用於接收該第二衍生電壓，其該第一通路端用於接收一第三衍生電壓，其中，該第三衍生電壓為該第一電壓源所提供的該第一電壓的四分之一；以及 一第十七開關元件，其該控制端與該第十六開關元件的該第二通路端電性連接在一起，此連接處定義為一第七節點，其中，該第七節點進一步電性連接至該第十四開關元件的該第二通路端與該第十五開關元件的該第一通路端之間的連接處，該第十七開關元件的該第一通路端用於接收該第二衍生電壓； 其中，該第十五開關元件的第二通路端與該第十七開關元件的該第二通路端電性連接在一起，且作為該第二輔助電壓提供電路的一輸出端，以輸出該第二輔助電壓。
  15. 如申請專利範圍第14項之輸入輸出電路，其中該第十四開關元件、該第十五開關元件和該第十七開關元件分別為pMOS電晶體，而該第十六開關元件為nMOS電晶體。
  16. 如申請專利範圍第15項之輸入輸出電路，其中該第一輔助電壓提供電路包括： 一第十八開關元件，其該控制端電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓，其該第一通路端用於接收一第四衍生電壓，其中，該第四衍生電壓來源於該第一電壓源所提供的該第一電壓且對該第一電壓進行處理而得到，當該第一電壓處於高電壓狀態時，該第四衍生電壓小於該第一電壓且大於該第二輔助電壓； 一第十九開關元件，其該控制端用於接收該第四衍生電壓，其第一通路端電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓，其中，該第十八開關元件的該第二通路端和該第十九開關元件的該第二通路端電性連接在一起，且此連接處定義為一第八節點； 一第二十開關元件，其該控制端電性連接至該第八節點，其該第一通路端電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓； 一第二十一開關元件，其該第一通路端電性連接至該第二電壓源以接收該第二電壓； 一第二十二開關元件，其該第一通路端電性連接至該第一電壓源以接收該第一電壓，其中，該第二十一開關元件的該控制端和該第二十二開關元件的該控制端電性連接在一起且一併電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓； 一第二十三開關元件，其該控制端與該第二十二開關元件的該第一通路端電性連接在一起且一併電性連接至該第一電壓源以接收該第一電壓，其第一通路端與該二十一開關元件的控制端、該第二十二開關元件的控制端電性連接在一起且一併電性連接至該第二輔助電壓提供電路以接收該第二輔助電壓，而該第二十二開關元件的第二通路端與該第二十三開關元件的第二通路端電性連接在一起，且此連接處定義為第九節點；以及 一緩衝開關組，由至少一個緩衝開關所組成，且該緩衝開關組包括該控制端、該第一通路端和該第二通路端，其中，該緩衝開關組的該控制端電性連接至該第九節點，其該第一通路端電性連接至該第二十一開關元件的該第二通路端，而其該第二通路端與該第二十開關元件的該第二通路端電性連接在一起，且此連接處定義為一第十節點； 其中，該第十節點作為該第一輔助電壓提供電路的一輸出端，以輸出該第一輔助電壓。
  17. 如申請專利範圍第16項之輸入輸出電路，其中該第十八開關元件、該第十九開關元件、該第二十一開關元件、該第二十二開關元件和該第二十三開關元件分別為pMOS電晶體，而該第二十開關元件為nMOS電晶體。
  18. 如申請專利範圍第16項之輸入輸出電路，其中該緩衝開關組包括多個緩衝開關，其中，每個該等緩衝開關的該控制端電性連接在一起以作為該緩衝開關組的該控制端，且該等緩衝開關串聯在一起，其中，第一個該等緩衝開關的該第一通路端作為該緩衝開關組的該第一通路端，而最後一個該等緩衝開關的該第二通路端作為該緩衝開關組的該第二通路端。
  19. 如申請專利範圍第16項之輸入輸出電路，其中該緩衝開關組中的該至少一個該緩衝開關分別為pMOS電晶體。
TW106135650A 2017-08-31 2017-10-18 輸入輸出電路 TWI646778B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201710771433.0 2017-08-31
CN201710771433.0A CN107659303A (zh) 2017-08-31 2017-08-31 输入输出电路

Publications (2)

Publication Number Publication Date
TWI646778B true TWI646778B (zh) 2019-01-01
TW201914219A TW201914219A (zh) 2019-04-01

Family

ID=61129025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135650A TWI646778B (zh) 2017-08-31 2017-10-18 輸入輸出電路

Country Status (3)

Country Link
US (1) US10305469B2 (zh)
CN (1) CN107659303A (zh)
TW (1) TWI646778B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664816B (zh) * 2018-10-12 2019-07-01 瑞昱半導體股份有限公司 開關電路以及運用此開關電路的多工器
TWI774083B (zh) * 2020-10-13 2022-08-11 瑞昱半導體股份有限公司 開關電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205802A1 (en) * 2006-03-06 2007-09-06 Srinivas Perisetty Adjustable transistor body bias generation circuitry with latch-up prevention
US9461545B2 (en) * 2014-08-29 2016-10-04 STMicroelectronics (Shenzhen) R&D Co. Ltd Boost converter with circuit for body switching of the rectification transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5160855A (en) * 1991-06-28 1992-11-03 Digital Equipment Corporation Floating-well CMOS output driver
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
JP3340906B2 (ja) * 1996-03-13 2002-11-05 株式会社 沖マイクロデザイン 出力回路
US5844425A (en) * 1996-07-19 1998-12-01 Quality Semiconductor, Inc. CMOS tristate output buffer with having overvoltage protection and increased stability against bus voltage variations
US6265926B1 (en) * 1998-05-27 2001-07-24 Altera Corporation Programmable PCI overvoltage input clamp
JP3239867B2 (ja) * 1998-12-17 2001-12-17 日本電気株式会社 半導体装置
US6362665B1 (en) * 1999-11-19 2002-03-26 Intersil Americas Inc. Backwards drivable MOS output driver
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
WO2002071612A2 (en) * 2001-01-09 2002-09-12 Broadcom Corporation Sub-micron high input voltage tolerant input output (i/o) circuit which accommodates large power supply variations
KR100519788B1 (ko) * 2002-12-12 2005-10-10 삼성전자주식회사 입력 버퍼
US6861874B1 (en) * 2003-10-07 2005-03-01 Faraday Technology Corp. Input/output buffer
CN100553143C (zh) * 2006-12-30 2009-10-21 百利通电子(上海)有限公司 N阱电位切换电路
US20090002028A1 (en) * 2007-06-28 2009-01-01 Amazing Microelectronic Corporation Mixed-voltage i/o buffer to limit hot-carrier degradation
US8120984B2 (en) * 2010-03-23 2012-02-21 Ememory Technology Inc. High-voltage selecting circuit which can generate an output voltage without a voltage drop
TWI463600B (zh) * 2011-03-02 2014-12-01 Global Unichip Corp 二級式後端驅動器
US9048836B2 (en) * 2013-08-01 2015-06-02 RF Mirco Devices, Inc. Body bias switching for an RF switch
CN104111690B (zh) * 2014-07-04 2016-01-06 西安电子科技大学 一种功率开关衬底选择的最高电压跟踪电路
JP6369272B2 (ja) * 2014-10-03 2018-08-08 株式会社ソシオネクスト 電源制御回路と半導体装置
KR20170016543A (ko) * 2015-08-03 2017-02-14 에스케이하이닉스 주식회사 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070205802A1 (en) * 2006-03-06 2007-09-06 Srinivas Perisetty Adjustable transistor body bias generation circuitry with latch-up prevention
US9461545B2 (en) * 2014-08-29 2016-10-04 STMicroelectronics (Shenzhen) R&D Co. Ltd Boost converter with circuit for body switching of the rectification transistor

Also Published As

Publication number Publication date
US20190068183A1 (en) 2019-02-28
TW201914219A (zh) 2019-04-01
CN107659303A (zh) 2018-02-02
US10305469B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US7755871B2 (en) Power-rail ESD protection circuit with ultra low gate leakage
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
US7430100B2 (en) Buffer circuit with enhanced overvoltage protection
US10707863B2 (en) Power-on reset circuit
EP1190487A1 (en) High voltage protection circuit on standard cmos process
TWI646778B (zh) 輸入輸出電路
TWI415388B (zh) 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路
CN115865076A (zh) 电平转换电路
US8330491B2 (en) Electronic device with a high voltage tolerant unit
US6211709B1 (en) Pulse generating apparatus
JP2018046169A (ja) トリミング装置
JP2748865B2 (ja) 出力回路
TWI641219B (zh) 電源啟動控制電路以及輸入／出控制電路
JP7186680B2 (ja) 半導体装置
US11070206B2 (en) Logic circuit
TWI630403B (zh) 核心電源偵測電路以及輸入／輸出控制系統
JP4404589B2 (ja) ヒューズ回路
US9287874B2 (en) Level-shifting device
CN110729285B (zh) 静电放电保护电路
TWI634407B (zh) 上電控制電路及控制電路
JPS59191935A (ja) 半導体集積回路装置
TWI641227B (zh) Duty cycle adjustment device
JP3617889B2 (ja) パワーオンリセット回路
TW202331448A (zh) 軟啟動放電電路
TWI393235B (zh) 調整電路