KR20170016543A - 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로 - Google Patents

레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로 Download PDF

Info

Publication number
KR20170016543A
KR20170016543A KR1020150109459A KR20150109459A KR20170016543A KR 20170016543 A KR20170016543 A KR 20170016543A KR 1020150109459 A KR1020150109459 A KR 1020150109459A KR 20150109459 A KR20150109459 A KR 20150109459A KR 20170016543 A KR20170016543 A KR 20170016543A
Authority
KR
South Korea
Prior art keywords
level
output terminal
clock
pmos transistor
shifter circuit
Prior art date
Application number
KR1020150109459A
Other languages
English (en)
Inventor
송택상
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150109459A priority Critical patent/KR20170016543A/ko
Priority to US15/001,904 priority patent/US9553585B1/en
Priority to US15/378,847 priority patent/US9843325B2/en
Publication of KR20170016543A publication Critical patent/KR20170016543A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

레벨 쉬프터 회로는, 정입력 단자와 부입력 단자로 제1스윙 폭으로 스윙하는 신호들을 입력받고, 정출력 단자와 부출력 단자로 상기 제1스윙 폭보다 큰 제2스윙 폭으로 스윙하는 신호들을 생성하는 레벨 쉬프팅부; 클럭이 제1레벨인 경우에 상기 정출력 단자를 미리 설정된 레벨로 프리차지하는 제1프리차지부; 및 상기 클럭이 제1레벨인 경우에 상기 부출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제2프리차지부를 포함할 수 있다.

Description

레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로 {LEVEL SHIFTER CIRCUIT AND PARALLEL TO SERIAL CONVERTER CIRCUIT INCLUDING THE SAME}
본 특허 문헌은 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로에 관한 것이다.
하나의 집적 회로에는 다양한 기능을 가지는 여러 회로들이 집적될 수 있다. 다양한 회로들은 서로 다른 레벨의 전원 전압을 사용할 수도 있는데, 이런 경우에 회로들 사이에 전송되는 신호들의 전압 레벨을 변경해주는 인터페이스 회로가 필요하다. 이러한 인터페이스 회로를 레벨 쉬프터 회로라고 한다.
도 1은 종래의 레벨 쉬프터 회로의 구성도이다.
도 1을 참조하면, 종래의 레벨 쉬프터 회로는 0~VDD1(저전원전압)의 레벨로 스윙하는 신호를 정입력 단자(IN)와 부입력 단자(INB)로 입력 받아, 0~VDD2(고전원전압, VDD1보다 높은 레벨임)으로 스윙하는 신호들을 생성해 정출력 단자(OUT)와 부출력 단자(OUTB)로 출력할 수 있다.
종래의 레벨 쉬프터 회로에서는 입력 단자들(IN, INB)의 신호가 천이할 때 오류가 발생할 수 있다. 예를 들어, 정입력 단자(IN)의 신호가 0->VDD1으로 천이하는 경우에, 이미 턴온되어 있던 PMOS 트랜지스터(101)와 NMOS 트랜지스터(103) 간의 파이팅(fighting)이 일어난다. NMOS 트랜지스터(103)가 충분히 턴온되는 경우에, 부출력 단자(OUTB)의 전압 레벨이 낮아지고 이에 의해 PMOS 트랜지스터(102)가 턴온되어 정출력 단자(OUT)의 전압 레벨이 높아져 PMOS 트랜지스터(101)가 오프되면서 PMOS 트랜지스터(101)와 NMOS 트랜지스터(103) 간의 파이팅이 종료될 수 있다. 그런데, VDD1과 VDD2의 전압 레벨 차이가 큰 경우에 NMOS 트랜지스터(103)가 충분히 턴온되기 어려워 계속해서 파이팅 현상 오랫동안 지속되는 오류가 발생할 수 있다.
본 발명의 실시예들은, 레벨 쉬프터 회로의 동작 안정성을 개선할 수 있으며, 레벨 쉬프팅 동작과 병-직렬 변환 동작을 동시에 수행하는 병-직렬 변환 회로를 제공할 수 있다.
본 발명의 일실시예에 따른 레벨 쉬프터 회로는, 정입력 단자와 부입력 단자로 제1스윙 폭으로 스윙하는 신호들을 입력받고, 정출력 단자와 부출력 단자로 상기 제1스윙 폭보다 큰 제2스윙 폭으로 스윙하는 신호들을 생성하는 레벨 쉬프팅부; 클럭이 제1레벨인 경우에 상기 정출력 단자를 미리 설정된 레벨로 프리차지하는 제1프리차지부; 및 상기 클럭이 제1레벨인 경우에 상기 부출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제2프리차지부를 포함할 수 있다.
상기 레벨 쉬프팅부는 상기 클럭이 제2레벨인 경우에 동작할 수 있다. 상기 클럭은 상기 제1스윙 폭으로 스윙할 수 있다.
상기 제1프리차지부는, 상기 정출력 단자의 신호를 반전하기 위한 제1인버터; 상기 클럭이 제2레벨인 경우에 상기 제1인버터의 출력을 제1노드로 전달하기 위한 제1PMOS 트랜지스터; 상기 클럭이 제1레벨인 경우에 상기 제1노드를 접지전압 레벨로 구동하기 위한 제1NMOS 트랜지스터; 상기 클럭이 제1레벨인 경우에 상기 미리 설정된 레벨의 전압을 공급하는 제2PMOS 트랜지스터; 및 상기 제1노드의 제어에 따라 상기 제2PMOS 트랜지스터로부터 공급되는 상기 미리 설정된 레벨의 전압을 상기 정출력 단자로 전달하는 제3PMOS 트랜지스터를 포함할 수 있다.
상기 제2프리차지부는. 상기 부출력 단자의 신호를 반전하기 위한 제2인버터; 상기 클럭이 제2레벨인 경우에 상기 제2인버터의 출력을 제2노드로 전달하기 위한 제4PMOS 트랜지스터; 상기 클럭이 제1레벨인 경우에 상기 제2노드를 접지전압 레벨로 구동하기 위한 제2NMOS 트랜지스터; 상기 클럭이 제1레벨인 경우에 상기 미리 설정된 레벨의 전압을 공급하는 제5PMOS 트랜지스터; 및 상기 제2노드의 제어에 따라 상기 제5PMOS 트랜지스터로부터 공급되는 상기 미리 설정된 레벨의 전압을 상기 부출력 단자로 전달하는 제6PMOS 트랜지스터를 포함할 수 있다.
상기 레벨 쉬프팅부는, 상기 클럭에 응답해 공통 소스 노드로부터 전류를 싱킹하는 제3NMOS 트랜지스터; 상기 정입력 단자의 전압 레벨에 응답해 상기 부출력 단자의 전류를 상기 공통 소스 노드로 싱킹하는 제4NMOS 트랜지스터; 상기 부입력 단자의 전압 레벨에 응답해 상기 정출력 단자의 전류를 상기 공통 소스 노드로 싱킹하는 제5NMOS 트랜지스터; 상기 부출력 단자의 전압 레벨에 응답해 상기 정출력 단자를 고전원전압 레벨로 구동하는 제7PMOS 트랜지스터; 및 상기 정출력 단자의 전압 레벨에 응답해 상기 부출력 단자를 상기 고전원전압 레벨로 구동하는 제8PMOS 트랜지스터를 포함할 수 있다.
상기 레벨 쉬프터 회로는, 상기 클럭이 제2레벨인 경우에 상기 정출력 단자와 상기 부출력 단자의 신호를 상기 레벨 쉬프터 회로의 최종 출력으로 제공하기 위한 전달부를 더 포함할 수 있다.
본 발명의 일실시예에 따른 병-직렬 변환 회로는, 클럭이 제1레벨인 경우에 활성화되어, 제1스윙 폭으로 스윙하는 제1입력 신호의 레벨을 쉬프팅해 상기 제1스윙 폭보다 큰 제2스윙 폭으로 스윙하는 제1출력 신호를 출력 라인으로 전달하는 제1레벨 쉬프터 회로; 및 상기 클럭이 제2레벨인 경우에 활성화되어, 제1스윙 폭으로 스윙하는 제2입력 신호의 레벨을 쉬프팅해 제2스윙 폭으로 스윙하는 제2출력 신호를 상기 출력 라인으로 전달하는 제2레벨 쉬프터 회로를 포함할 수 있다.
상기 제1레벨 쉬프터 회로는, 제1정입력 단자와 제1부입력 단자로 상기 제1입력 신호와 반전된 제1입력 신호를 입력받고, 제1정출력 단자와 제1부출력 단자로 상기 제2스윙 폭으로 스윙하는 신호들을 생성하는 제1레벨 쉬프팅부; 상기 클럭이 제2레벨인 경우에 상기 제1정출력 단자를 미리 설정된 레벨로 프리차지하는 제1프리차지부; 상기 클럭이 제2레벨인 경우에 상기 제1부출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제2프리차지부; 및 상기 클럭이 제1레벨인 경우에 상기 제1정출력 단자와 상기 제1부출력 단자의 신호를 상기 출력 라인으로 전달하는 제1전달부를 포함할 수 있다.
상기 제2레벨 쉬프터 회로는, 제2정입력 단자와 제2부입력 단자로 상기 제2입력 신호와 반전된 제2입력 신호를 입력받고, 제2정출력 단자와 제2부출력 단자로 상기 제2스윙 폭으로 스윙하는 신호들을 생성하는 제2레벨 쉬프팅부; 상기 클럭이 제1레벨인 경우에 상기 제2정출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제3프리차지부; 상기 클럭이 제1레벨인 경우에 상기 제2정출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제4프리차지부; 및 상기 클럭이 제2레벨인 경우에 상기 제2정출력 단자와 상기 제2부출력 단자의 신호를 상기 출력 라인으로 전달하는 제2전달부를 포함할 수 있다.
상기 제1레벨 쉬프팅부는 상기 클럭이 제1레벨인 경우에 동작하고, 상기 제2레벨 쉬프팅부는 상기 클럭이 제2레벨인 경우에 동작할 수 있다. 상기 클럭은 상기 제1스윙 폭으로 스윙할 수 있다.
본 발명의 실시예들에 따르면, 레벨 쉬프터 회로의 동작 안정성을 개선할 수 있으며, 레벨 쉬프팅 동작과 병-직렬 변환 동작을 동시에 수행하는 병-직렬 변환 회로를 제공할 수 있다.
도 1은 종래의 레벨 쉬프터 회로의 구성도.
도 2는 본 발명의 일실시예에 따른 레벨 쉬프터 회로의 구성도.
도 3은 본 발명의 일실시예에 따른 병-직렬 변환 회로의 구성도.
도 4는 도 3의 병-직렬 변환 회로의 동작을 도시한 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 본 발명의 일실시예에 따른 레벨 쉬프터 회로의 구성도이다.
도 2를 참조하면, 레벨 쉬프터 회로는, 레벨 쉬프팅부(210), 제1프리차지부(220), 제2프리차지부(230) 및 전달부(240)를 포함할 수 있다.
레벨 쉬프팅부(210)는 정입력 단자(IN)와 부입력 단자(INB)로 입력되는 신호들의 레벨을 쉬프트해 정출력 단자(OUT)와 부출력 단자(OUTB)로 출력할 수 있다. 정입력 단자(IN)와 부입력 단자(INB)로 입력되는 신호들은 0~VDD1(저전원전압)의 레벨로 스윙하고, 정출력 단자(OUT)와 부출력 단자(OUTB)로 출력되는 신호들은 0~VDD2 (VDD2 > VDD1)의 레벨로 스윙할 수 있다. 즉, 레벨 쉬프팅부(210)는 스윙폭이 작은 신호들을 입력받아 스윙폭이 큰 신호들을 생성할 수 있다. 레벨 쉬프팅부(210)는 클럭(CLK)이 '하이'레벨인 경우에 활성화되어 동작할 수 있다. 여기서, 클럭(CLK)은 0~VDD1의 레벨로 스윙할 수 있다.
레벨 쉬프팅부(210)는 클럭(CLK)에 응답해 공통 소스 노드(CS)로부터 전류를 싱킹하는 NMOS 트랜지스터(215), 정입력 단자(IN)의 전압 레벨에 응답해 부출력 단자(OUTB)의 전류를 공통 소스 노드(CS)로 싱킹하는 NMOS 트랜지스터(213), 부입력 단자(INB)의 전압 레벨에 응답해 정출력 단자(OUT)의 전류를 공통 노드(CS)로 싱킹하는 NMOS 트랜지스터(214), 부출력 단자(OUTB)의 전압 레벨에 응답해 정출력 단자(OUT)를 고전원전압(VDD2) 레벨로 구동하는 PMOS 트랜지스터(212), 및 정출력 단자(OUT)의 전압 레벨에 응답해 부출력 단자(OUTB)를 고전원전압(VDD2) 레벨로 구동하는 PMOS 트랜지스터(211)를 포함할 수 있다.
제1프리차지부(220)는 클럭(CLK)이 '로우' 레벨인 경우에 정출력 단자(OUT)를 미리 설정된 레벨로 프리차지할 수 있다. 여기서, 미리 설정된 레벨은 고전원전압(VDD2)의 레벨일 수 있다. 제1프리차지부(220)에 의해 클럭(CLK)이 '로우'인 구간에서, 즉 레벨 쉬프팅부(210)가 비활성화된 구간에서, 정출력 단자(OUT)가 고전원전압(VDD2)의 레벨로 프리차지되므로 레벨 쉬프팅부(210)의 동작시에 PMOS 트랜지스터(211)와 NMOS트랜지스터(213) 간의 파이팅 현상을 방지할 수 있다.
제1프리차지부(220)는 정출력 단자(OUT)의 신호를 반전하기 위한 인버터(223), 클럭(CLK)이 '하이'인 경우에(반전 클럭(CLKB)은 '로우'인 경우에) 인버터(233)의 출력을 제1노드(PRE_R)를 로 전달하기 위한 PMOS 트랜지스터(224), 클럭(CLK)이 '로우'인 경우에(반전 클럭(CLKB)은 '하이'인 경우에) 제1노드(PRE_R)를 접저전압 레벨로 구동하기 위한 NMOS 트랜지스터(225), 클럭(CLK)이 '로우' 레벨인 경우에 고전원 전압(VDD2)을 공급하기 위한 PMOS 트랜지스터(221), 및 제1노드(PRE_R)의 제어에 따라 PMOS 트랜지스터(221)로부터 공급되는 고전원 전압(VDD2)을 정출력 단자(OUT)로 전달하는 PMOS 트랜지스터(222)를 포함할 수 있다. 클럭(CLK)이 '로우'레벨인 경우에 PMOS 트랜지스터(221)와 NMOS 트랜지스터(225)가 턴온되고, 턴온된 NMOS 트랜지스터(225)에 의해 PMOS 트랜지스터(222)가 턴온되고, 정출력 단자(OUT)가 고전원 전압(VDD2) 레벨로 프리차지될 수 있다. 클럭(CLK)이 '하이'레벨인 경우에 PMOS 트랜지스터(221)가 오프되지만 클럭(CLK)은 저전원 전압(VDD1) 레벨까지만 올라가기에 PMOS 트랜지스터(221)가 완전하게 오프되지 않을 수 있다. 그러나, 클럭(CLK)이 '하이'이고 정출력 단자(OUT)가 '로우'인 경우에, 즉 정출력 단자(OUT)가 프리차지되지 않아야 하는 구간에서, 정출력 단자(OUT)의 전압 레벨이 인버터(221)와 PMOS 트랜지스터(224)를 통해 제1노드(PRE_R)에 영향을 주고 제1노드(PRE_R)에 의해 PMOS 트랜지스터(222)가 완전하게 오프될 수 있다. 따라서, PMOS 트랜지스터(221)의 불완전한 오프로 인한 누설 전류의 발생을 막을 수 있다.
제2프리차지부(230)는 클럭(CLK)이 '로우' 레벨인 경우에 부출력 단자(OUTB)를 미리 설정된 레벨로 프리차지할 수 있다. 여기서, 미리 설정된 레벨은 고전원전압(VDD2)의 레벨일 수 있다. 제2프리차지부(230)에 의해 클럭(CLK)이 '로우'인 구간에서, 즉 레벨 쉬프팅부(210)가 비활성화된 구간에서, 부출력 단자(OUTB)가 고전원전압(VDD2)의 레벨로 프리차지되므로 레벨 쉬프팅부(210)의 동작시에 PMOS 트랜지스터(212)와 NMOS트랜지스터(214) 간의 파이팅 현상을 방지할 수 있다.
제2프리차지부(230)는 부출력 단자(OUTB)의 신호를 반전하기 위한 인버터(233), 클럭(CLK)이 '하이'인 경우에(반전 클럭(CLKB)은 '로우'인 경우에) 인버터(233)의 출력을 제2노드(PRE_L)를 로 전달하기 위한 PMOS 트랜지스터(234), 클럭(CLK)이 '로우'인 경우에(반전 클럭(CLKB)은 '하이'인 경우에) 제2노드(PRE_L)를 접저전압 레벨로 구동하기 위한 NMOS 트랜지스터(235), 클럭(CLK)이 '로우' 레벨인 경우에 고전원 전압(VDD2)을 공급하기 위한 PMOS 트랜지스터(231), 및 제2노드(PRE_L)의 제어에 따라 PMOS 트랜지스터(231)로부터 공급되는 고전원 전압(VDD2)을 부출력 단자(OUT)로 전달하는 PMOS 트랜지스터(232)를 포함할 수 있다. 클럭(CLK)이 '로우'레벨인 경우에 PMOS 트랜지스터(231)와 NMOS 트랜지스터(235)가 턴온되고, 턴온된 NMOS 트랜지스터(235)에 의해 PMOS 트랜지스터(232)가 턴온되고, 부출력 단자(OUTB)가 고전원 전압(VDD2) 레벨로 프리차지될 수 있다. 클럭(CLK)이 '하이'레벨인 경우에 PMOS 트랜지스터(231)가 오프되지만 클럭(CLK)은 저전원 전압(VDD1) 레벨까지만 올라가기에 PMOS 트랜지스터(231)가 완전하게 오프되지 않을 수 있다. 그러나, 클럭(CLK)이 '하이'이고 부출력 단자(OUTB)가 '로우'인 경우에, 즉 부출력 단자(OUTB)가 프리차지되지 않아야 하는 구간에서, 부출력 단자(OUTB)의 전압 레벨이 인버터(231)와 PMOS 트랜지스터(234)를 통해 제2노드(PRE_L)에 영향을 주고 제2노드(PRE_L)에 의해 PMOS 트랜지스터(232)가 완전하게 오프될 수 있다. 따라서, PMOS 트랜지스터(231)의 불완전한 오프로 인한 누설 전류의 발생을 막을 수 있다.
전달부(240)는 클럭(CLK)이 '하이' 레벨인 경우에, 즉 레벨 쉬프팅부(210)가 동작하는 구간에서, 정출력 단자(OUT)와 부출력 단자(OUTB)의 신호를 레벨 쉬프터 회로의 최종 출력(OUT_LINE)으로 전달할 수 있다. 전달부(240)는 클럭이 '하이'인 구간에서 턴온되는 패스 게이트들(241, 242), 정출력 단자(OUT)의 신호를 반전하기 위한 인버터(243), 인버터(243)의 출력에 의해 구동되는 PMOS 트랜지스터(244), 부출력 단자(OUTB)의 신호에 의해 구동되는 NMOS 트랜지스터(245)를 포함할 수 있다.
도 2의 레벨 쉬프터 회로에서는 레벨 쉬프팅부(210)가 동작하지 않는 구간에서 정출력 단자(OUT)와 부출력 단자(OUTB)를 프리차지하는 것에 의해 레벨 쉬프팅부(210)에서 발생하는 파이팅 현상을 방지할 수 있으며, 정출력 단자(OUT)와 부출력 단자(OUTB)를 프리차지하기 위한 제1프리차지부(220)와 제2프리차지부(230)에서 발생하는 전류의 누설도 방지할 수 있다.
도 3은 본 발명의 일실시예에 따른 병-직렬 변환 회로의 구성도이다.
도 3을 참조하면, 병-직렬 변환 회로는 제1레벨 쉬프터 회로(310)와 제2레벨 쉬프터 회로(320)를 포함할 수 있다.
제1레벨 쉬프터 회로(310)와 제2레벨 쉬프터 회로(320) 각각은 도 2의 레벨 쉬프터 회로와 동일하게 구성될 수 있다. 제1레벨 쉬프터 회로(310)의 정입력 단자(IN)에는 제1입력 신호(IN1)가 입력되고, 제2레벨 쉬프터 회로(320)의 정입력 단자(IN)에는 제2입력 신호(IN2)가 입력될 수 있다. 또한, 제1레벨 쉬프터 회로(310)와 제2레벨 쉬프터 회로(320)에는 반대 위상의 클럭이 입력될 수 있다. 예를 들어, 제1레벨 쉬프터 회로(310)의 정클럭 단자(CLK)에는 정입력 클럭(CLK1)이 입력되고 제2레벨 쉬프터 회로(320)의 정클럭 단자(CLK)에는 정입력 클럭을 반전한 부입력 클럭(CLK1B)이 입력될 수 있다. 또한 제1레벨 쉬프터 회로(310)의 부클럭 단자(CLKB)에는 부입력 클럭(CLK1B)이 입력되고 제2레벨 쉬프터 회로(320)의 부클럭 단자(CLKB)에는 정입력 클럭(CLK1)이 입력될 수 있다.
그리고, 제1레벨 쉬프터 회로(310)와 제2레벨 쉬프터 회로(320)는 최종 출력(OUT_LINE)을 공유할 수 있다.
입력 클럭(CLK1)이 '하이'인 구간에서는 제1레벨 쉬프터 회로(310)가 제1입력 신호(IN1)를 레벨 쉬프트해 최종 출력(OUT_LINE)으로 전달하고 제2레벨 쉬프터 회로(320)는 프리차지될 수 있다. 그리고, 입력 클럭(CLK1)이 '로우'인 구간에서는 제2레벨 쉬프터 회로(320)가 제2입력 신호(IN2)를 레벨 쉬프트해 최종 출력(OUT_LINE)으로 전달하고 제1레벨 쉬프터 회로(310)는 프리차지될 수 있다. 결국, 최종 출력(OUT_LINE)에는 병렬인 제1입력 신호(IN1)와 제2입력 신호(IN2)가 레벨 쉬프트되고 병-직렬 변환되어 출력될 수 있다.
도 4는 도 3의 병-직렬 변환 회로의 동작을 도시한 도면인데, 도 4를 참조하면, 0~저전원 전압(VDD1)으로 스윙하는 제1입력 신호(IN1)와 제2입력 신호(IN2)가 0~고전원 전압(VDD2)으로 스윙하도록 레벨 쉬프트되고 병-직렬 변환되어 최종 출력(OUT_LINE)에 실리는 것을 확인할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
210: 레벨 쉬프팅부 220: 제1프리차지부
230: 제2프리차지부 240: 전달부

Claims (12)

  1. 정입력 단자와 부입력 단자로 제1스윙 폭으로 스윙하는 신호들을 입력받고, 정출력 단자와 부출력 단자로 상기 제1스윙 폭보다 큰 제2스윙 폭으로 스윙하는 신호들을 생성하는 레벨 쉬프팅부;
    클럭이 제1레벨인 경우에 상기 정출력 단자를 미리 설정된 레벨로 프리차지하는 제1프리차지부; 및
    상기 클럭이 제1레벨인 경우에 상기 부출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제2프리차지부
    를 포함하는 레벨 쉬프터 회로.
  2. 제 1항에 있어서,
    상기 레벨 쉬프팅부는 상기 클럭이 제2레벨인 경우에 동작하는
    레벨 쉬프터 회로.
  3. 제 2항에 있어서,
    상기 클럭은 상기 제1스윙 폭으로 스윙하는
    레벨 쉬프터 회로.
  4. 제 3항에 있어서,
    상기 제1프리차지부는
    상기 정출력 단자의 신호를 반전하기 위한 제1인버터;
    상기 클럭이 제2레벨인 경우에 상기 제1인버터의 출력을 제1노드로 전달하기 위한 제1PMOS 트랜지스터;
    상기 클럭이 제1레벨인 경우에 상기 제1노드를 접지전압 레벨로 구동하기 위한 제1NMOS 트랜지스터;
    상기 클럭이 제1레벨인 경우에 상기 미리 설정된 레벨의 전압을 공급하는 제2PMOS 트랜지스터; 및
    상기 제1노드의 제어에 따라 상기 제2PMOS 트랜지스터로부터 공급되는 상기 미리 설정된 레벨의 전압을 상기 정출력 단자로 전달하는 제3PMOS 트랜지스터를 포함하는
    레벨 쉬프터 회로.
  5. 제 3항에 있어서,
    상기 제2프리차지부는
    상기 부출력 단자의 신호를 반전하기 위한 제2인버터;
    상기 클럭이 제2레벨인 경우에 상기 제2인버터의 출력을 제2노드로 전달하기 위한 제4PMOS 트랜지스터;
    상기 클럭이 제1레벨인 경우에 상기 제2노드를 접지전압 레벨로 구동하기 위한 제2NMOS 트랜지스터;
    상기 클럭이 제1레벨인 경우에 상기 미리 설정된 레벨의 전압을 공급하는 제5PMOS 트랜지스터; 및
    상기 제2노드의 제어에 따라 상기 제5PMOS 트랜지스터로부터 공급되는 상기 미리 설정된 레벨의 전압을 상기 부출력 단자로 전달하는 제6PMOS 트랜지스터를 포함하는
    레벨 쉬프터 회로.
  6. 제 3항에 있어서,
    상기 레벨 쉬프팅부는
    상기 클럭에 응답해 공통 소스 노드로부터 전류를 싱킹하는 제3NMOS 트랜지스터;
    상기 정입력 단자의 전압 레벨에 응답해 상기 부출력 단자의 전류를 상기 공통 소스 노드로 싱킹하는 제4NMOS 트랜지스터;
    상기 부입력 단자의 전압 레벨에 응답해 상기 정출력 단자의 전류를 상기 공통 소스 노드로 싱킹하는 제5NMOS 트랜지스터;
    상기 부출력 단자의 전압 레벨에 응답해 상기 정출력 단자를 고전원전압 레벨로 구동하는 제7PMOS 트랜지스터; 및
    상기 정출력 단자의 전압 레벨에 응답해 상기 부출력 단자를 상기 고전원전압 레벨로 구동하는 제8PMOS 트랜지스터를 포함하는
    레벨 쉬프터 회로.
  7. 제 3항에 있어서,
    상기 클럭이 제2레벨인 경우에 상기 정출력 단자와 상기 부출력 단자의 신호를 상기 레벨 쉬프터 회로의 최종 출력으로 제공하기 위한 전달부
    를 더 포함하는 레벨 쉬프터 회로.
  8. 클럭이 제1레벨인 경우에 활성화되어, 제1스윙 폭으로 스윙하는 제1입력 신호의 레벨을 쉬프팅해 상기 제1스윙 폭보다 큰 제2스윙 폭으로 스윙하는 제1출력 신호를 출력 라인으로 전달하는 제1레벨 쉬프터 회로; 및
    상기 클럭이 제2레벨인 경우에 활성화되어, 제1스윙 폭으로 스윙하는 제2입력 신호의 레벨을 쉬프팅해 제2스윙 폭으로 스윙하는 제2출력 신호를 상기 출력 라인으로 전달하는 제2레벨 쉬프터 회로
    를 포함하는 병-직렬 변환 회로.
  9. 제 8항에 있어서,
    상기 제1레벨 쉬프터 회로는
    제1정입력 단자와 제1부입력 단자로 상기 제1입력 신호와 반전된 제1입력 신호를 입력받고, 제1정출력 단자와 제1부출력 단자로 상기 제2스윙 폭으로 스윙하는 신호들을 생성하는 제1레벨 쉬프팅부;
    상기 클럭이 제2레벨인 경우에 상기 제1정출력 단자를 미리 설정된 레벨로 프리차지하는 제1프리차지부;
    상기 클럭이 제2레벨인 경우에 상기 제1부출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제2프리차지부; 및
    상기 클럭이 제1레벨인 경우에 상기 제1정출력 단자와 상기 제1부출력 단자의 신호를 상기 출력 라인으로 전달하는 제1전달부를 포함하는
    병-직렬 변환 회로.
  10. 제 9항에 있어서,
    상기 제2레벨 쉬프터 회로는
    제2정입력 단자와 제2부입력 단자로 상기 제2입력 신호와 반전된 제2입력 신호를 입력받고, 제2정출력 단자와 제2부출력 단자로 상기 제2스윙 폭으로 스윙하는 신호들을 생성하는 제2레벨 쉬프팅부;
    상기 클럭이 제1레벨인 경우에 상기 제2정출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제3프리차지부;
    상기 클럭이 제1레벨인 경우에 상기 제2정출력 단자를 상기 미리 설정된 레벨로 프리차지하는 제4프리차지부; 및
    상기 클럭이 제2레벨인 경우에 상기 제2정출력 단자와 상기 제2부출력 단자의 신호를 상기 출력 라인으로 전달하는 제2전달부를 포함하는
    병-직렬 변환 회로.
  11. 제 10항에 있어서,
    상기 제1레벨 쉬프팅부는 상기 클럭이 제1레벨인 경우에 동작하고,
    상기 제2레벨 쉬프팅부는 상기 클럭이 제2레벨인 경우에 동작하는
    병-직렬 변환 회로.
  12. 제 8항에 있어서,
    상기 클럭은 상기 제1스윙 폭으로 스윙하는
    병-직렬 변환 회로.
KR1020150109459A 2015-08-03 2015-08-03 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로 KR20170016543A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150109459A KR20170016543A (ko) 2015-08-03 2015-08-03 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로
US15/001,904 US9553585B1 (en) 2015-08-03 2016-01-20 Level shifter and parallel-to-serial converter including the same
US15/378,847 US9843325B2 (en) 2015-08-03 2016-12-14 Level shifter and parallel-to-serial converter including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150109459A KR20170016543A (ko) 2015-08-03 2015-08-03 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로

Publications (1)

Publication Number Publication Date
KR20170016543A true KR20170016543A (ko) 2017-02-14

Family

ID=57794997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150109459A KR20170016543A (ko) 2015-08-03 2015-08-03 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로

Country Status (2)

Country Link
US (2) US9553585B1 (ko)
KR (1) KR20170016543A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9948303B2 (en) * 2016-06-30 2018-04-17 Qualcomm Incorporated High speed voltage level shifter
US9859893B1 (en) 2016-06-30 2018-01-02 Qualcomm Incorporated High speed voltage level shifter
US10171080B2 (en) * 2016-09-20 2019-01-01 Qualcomm Incorporated Voltage level shifter (VLS) circuits employing a pre-conditioning circuit for pre-conditioning an input signal to be voltage level shifted in response to a pre-charge phase
CN107659303A (zh) * 2017-08-31 2018-02-02 晨星半导体股份有限公司 输入输出电路
US10326451B2 (en) 2017-11-21 2019-06-18 Texas Instruments Incorporated Level shifter circuit generating bipolar clock signals
KR102465420B1 (ko) * 2018-04-27 2022-11-11 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 메모리 시스템
US11303278B1 (en) 2020-12-11 2022-04-12 Samsung Electronics Co., Ltd. Circuits for level shifting of voltage of data in transmitting apparatus, and methods thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425474B1 (ko) * 2001-11-21 2004-03-30 삼성전자주식회사 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로
US6856175B2 (en) * 2002-12-12 2005-02-15 General Electric Company Ultrasound transmitter with voltage-controlled rise/fall time variation
JP2004343396A (ja) 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路
US7362153B2 (en) * 2006-05-01 2008-04-22 Intel Corporation Receiver latch circuit and method
KR100772842B1 (ko) * 2006-08-22 2007-11-02 삼성전자주식회사 데이터 패쓰 조절기능을 갖는 반도체 메모리 장치
US8000672B2 (en) * 2007-10-29 2011-08-16 Intel Corporation Rail-to-rail data receiver for high-speed communication
US8154503B2 (en) * 2009-09-01 2012-04-10 Au Optronics Corporation Method and apparatus for driving a liquid crystal display device
FR2952488B1 (fr) * 2009-11-10 2011-12-09 St Microelectronics Tours Sas Circuit de raccordement de capteurs
KR101087922B1 (ko) * 2010-06-24 2011-11-28 주식회사 하이닉스반도체 입력 버퍼 회로
US8477896B2 (en) * 2011-01-05 2013-07-02 International Business Machines Corporation Structure for window comparator circuit for clock data recovery from bipolar RZ data
KR102078291B1 (ko) * 2014-01-20 2020-02-19 에스케이하이닉스 주식회사 레벨 쉬프터
US9467107B2 (en) * 2014-03-10 2016-10-11 Freescale Semiconductor, Inc. Rail-to-rail follower circuits

Also Published As

Publication number Publication date
US9843325B2 (en) 2017-12-12
US20170041003A1 (en) 2017-02-09
US9553585B1 (en) 2017-01-24
US20170149435A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
KR20170016543A (ko) 레벨 쉬프터 회로 및 이를 포함하는 병-직렬 변환 회로
US7777522B2 (en) Clocked single power supply level shifter
US9680472B2 (en) Voltage level shifter circuit
JP2006101146A (ja) レベルシフト回路
US9270275B2 (en) Level shifter and serializer having the same
US10680584B2 (en) Level shifting circuit and method for operating a level shifter
US9954527B2 (en) Balanced charge-recycling repeater link
US8823440B2 (en) Level shifting circuit with dynamic control
US8816749B2 (en) Level shifter device
KR102409872B1 (ko) 송신 회로 및 반도체 장치
KR100741561B1 (ko) 래치, 및 ｄ형 플립플롭
US11677388B2 (en) Latch circuits and method of operating a latch circuit
KR101845326B1 (ko) 레벨 변환기 기능을 내재한 멀티플렉서
US20080164910A1 (en) High speed flip-flop
US8872562B2 (en) Semiconductor device
US10333513B2 (en) Signal multiplexer
JP2017017647A (ja) レベルコンバータ回路
KR102674627B1 (ko) 레벨 쉬프터
KR20160005535A (ko) 반도체 장치의 리시버 회로
US8760205B2 (en) Semiconductor device and input signal reception circuit
US7830282B2 (en) Semiconductor device
JP2019068157A (ja) レベルシフト回路及びレベルシフト方法
JP2013021498A (ja) Ｃｍｏｓ論理集積回路
KR101047006B1 (ko) 내부커맨드 생성회로
JP2007221507A (ja) フリップフロップ回路