CN115865076A - 电平转换电路 - Google Patents

Abstract

本发明公开了一种电平转换电路，包括：输入反相器、锁存电路以及输出反相器。其中，锁存电路包括：串联连接于第二电压域之间的第一PMOS晶体管、第一电阻和第一NMOS晶体管，串联连接于第二电压域之间的第二PMOS晶体管、第二电阻和第二NMOS晶体管，第一NMOS晶体管的控制端用于接收输入信号的反相信号，第二NMOS晶体管的控制端用于接收输入信号，第一PMOS晶体管的控制端连接至第一电阻和第一NMOS晶体管之间的公共节点，第二PMOS晶体管的控制端连接至第二电阻和第二NMOS晶体管之间的公共节点。与传统的电平转换电路相比，本发明的电平转换电路解决了低电压域电压过低所导致的无法正常下拉的问题，具有电平转换范围广、转换速度快且版图面积小的优点。

Description

电平转换电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种电平转换电路。

背景技术

多电压域的电子设备通常使用电平转换电路来实现低电压域信号到高电压域信号的转换。具体的，在大规模数模混合的多电压域的电子设备中，数字电路与模拟电路通常对应不同的电源电压，其供电电压的大小可能不同，例如数字电路的核心电压通常低于1V，但是更多模拟电路通常为1.8V、2.5V或者3.3V等较高的电源电压，而数字电路与模拟电路之间经常会有数据交互，因此电平转换电路成为了衔接芯片内核低电压域和外部模拟电路的高电压域之间的桥梁，它被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。

图1示出传统的电平转换电路的示意性电路图。如图1所示，传统的电平转换电路100包括输入反相器、锁存电路和输出反相器。其中，锁存电路由四个晶体管构成，两个PMOS晶体管Mp1和Mp2用于上拉，两个NMOS晶体管Mn1和Mn2用于下拉。由于两个NMOS晶体管Mn1和Mn2工作在低压情况下，导致两个NMOS晶体管Mn1和Mn2的下拉能力很弱，使得锁存电路的上拉网络和下拉网络之间存在很大的竞争电流。当电压很低的时候，将信号从低电压域转换为高电压域需要将下拉网络中的NMOS晶体管的尺寸放大几个数量级，才能克服上拉网络的上拉强度，但是这样会大大增加器件的面积，提高电路的成本，同时还会存在一定的风险和局限性，例如当低电压域降低到某一程度时，下拉网络的下拉能力依旧无法克服上拉网络的上拉强度，仍然无法正常实现电平转换的功能。

发明内容

鉴于上述问题，本发明的目的在于提供一种电平转换电路，解决了低电压域电压过低所导致的无法正常下拉的问题，具有电平转换范围广、转换速度快且版图面积小的优点。

根据本发明实施例，提供了一种电平转换电路，包括：输入反相器，用于接收处于第一电压域的输入信号；锁存电路，用于将所述输入信号从第一电压域转换成第二电压域的第一信号；以及输出反相器，用于根据所述第一信号提供输出信号，所述输出信号处于所述第二电压域，其中，所述锁存电路包括：串联连接于所述第二电压域之间的第一PMOS晶体管、第一电阻和第一NMOS晶体管，串联连接于所述第二电压域之间的第二PMOS晶体管、第二电阻和第二NMOS晶体管，所述第一NMOS晶体管的控制端用于接收所述输入信号的反相信号，所述第二NMOS晶体管的控制端用于接收所述输入信号，所述第一PMOS晶体管的控制端连接至所述第一电阻和所述第一NMOS晶体管之间的公共节点，所述第二PMOS晶体管的控制端连接至所述第二电阻和所述第二NMOS晶体管之间的公共节点。

可选的，所述输入信号在第一电源电压和地之间切换，所述输出信号在第二电源电压和地之间切换，所述第一电源电压和所述第二电源电压不同。

可选的，所述第一电源电压小于所述第二电源电压。

可选的，所述第一NMOS晶体管和所述第二NMOS晶体管的导通阻抗小于所述第一电阻和所述第二电阻的电阻值。

可选的，所述输入反相器包括：串联连接于所述第一电压域之间的第三PMOS晶体管和第三NMOS晶体管，所述第三PMOS晶体管和所述第三NMOS晶体管的控制端用于接收所述输入信号，所述第三PMOS晶体管和所述第三NMOS晶体管的公共节点用于输出所述输入信号的反相信号。

可选的，所述输出反相器包括：串联连接于所述第二电压域之间的第四PMOS晶体管和第四NMOS晶体管，所述第四PMOS晶体管和所述第四NMOS晶体管的控制端与所述第一信号连接，所述第四PMOS晶体管和所述第四NMOS晶体管的公共节点用于提供所述输出信号。

与传统的电平转换电路相比，本发明实施例的电平转换电路还包括设置在上拉网络和下拉网络之间的电阻，该电阻可以减小上拉网络和下拉网络之间的竞争电流，从而可以在低电压域的电压很低的情况下，在下拉网络中无需使用大尺寸的NMOS器件就可以将信号从低电压域转换为高电压域，解决了低电压域电压过低所导致的无法正常下拉的问题。此外，由于电阻在芯片版图中所占的面积比较小，因此本发明实施例的电平转换电路无需额外增加电路的面积，具有电平转换范围广、转换速度快且版图面积小的优点。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出传统的电平转换电路的示意性电路图。

图2示出根据本发明实施例的电平转换电路的示意性电路图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的电平转换电路的示意性电路图。如图2所示，电平转换电路200包括输入反相器210、锁存电路220和输出反相器230。

输入反相器210用于将接收到的处于第一电压域的输入信号输出给锁存电路220。在本发明的一些实施例中，所述输入反相器210输出处于第一电压域的输入信号IN和INB给所述锁存电路220。输入信号IN和INB互为反相信号。在本发明的实施例中，所述第一电压域的输入信号的电位可以为所述第一电压域中的第一电源电压VDDL或者参考地GND。

具体的，所述输入反相器210包括PMOS晶体管Mp3和NMOS晶体管Mn3，PMOS晶体管Mp3和NMOS晶体管Mn3串联连接于第一电压域中的第一电源电压VDDL和参考地GND之间。其中，PMOS晶体管Mp3的源极与所述第一电源电压VDDL连接，PMOS晶体管Mp3的栅极与输入信号IN和NMOS晶体管Mn3的栅极连接，PMOS晶体管Mp3的漏极与NMOS晶体管Mn3的漏极连接，NMOS晶体管Mn3的源极与地GND连接，PMOS晶体管Mp3和NMOS晶体管Mn3的公共节点用于提供输入信号IN的反相信号INB。

锁存电路220用于将接收到的处于所述第一电压域的输入信号IN和INB转换为处于第二电压域的第一信号Q1并输出。在本发明的实施例中，所述第二电压域的第一信号Q1的电位可以为所述第二电压域中的第二电源电压VDDH或者参考地电位GND。

具体的，所述锁存电路220包括PMOS晶体管Mp1和Mp2、电阻R1和R2以及NMOS晶体管Mn1和Mn2。PMOS晶体管Mp1、电阻R1和NMOS晶体管Mn1串联连接于所述第二电源电压VDDH和地GND之间，PMOS晶体管Mp2、电阻R2、NMOS晶体管Mn2串联连接于所述第二电源电压VDDH和地GND之间。其中，PMOS晶体管Mp1的源极与所述第二电源电压VDDH连接，PMOS晶体管Mp1的栅极与电阻R2以及NMOS晶体管Mn2的漏极连接，PMOS晶体管Mp1的漏极与电阻R1的第一端连接，电阻R1的第二端与NMOS晶体管Mn1的漏极连接，NMOS晶体管Mn1的栅极与输入信号INB连接，NMOS晶体管Mn1的源极与地GND连接。PMOS晶体管Mp2的源极与所述第二电源电压VDDH连接，PMOS晶体管Mp2的栅极与电阻R1以及NMOS晶体管Mn1的漏极连接，PMOS晶体管Mp2的漏极与电阻R2的第一端连接，电阻R2的第二端与NMOS晶体管Mn2的漏极连接，NMOS晶体管Mn2的栅极与输入信号IN连接，NMOS晶体管Mn2的源极与地GND连接。其中，电阻R2和NMOS晶体管Mn2的公共节点用于输出所述第一信号Q1。

所述输出反相器230用于根据所述第一信号Q1得到输出信号OUT，输出信号OUT的电位处于第二电压域。其中，输出反相器230包括PMOS晶体管Mp4和NMOS晶体管Mn4，PMOS晶体管Mp4和NMOS晶体管Mn4串联连接于第二电压域中的第二电源电压VDDH和参考地GND之间。其中，PMOS晶体管Mp4的源极与所述第二电源电压VDDH连接，PMOS晶体管Mp4的栅极与第一信号Q1和NMOS晶体管Mn4的栅极连接，PMOS晶体管Mp4的漏极与NMOS晶体管Mn4的漏极连接，NMOS晶体管Mn4的源极与地GND连接，PMOS晶体管Mp4和NMOS晶体管Mn4的公共节点用于提供所述输出信号OUT。

本发明实施例的电平转换电路200的工作原理是：当输入信号IN等于低电平(即输入信号IN的电位等于参考地GND)时，NMOS晶体管Mn2的栅极为低电平，同时通过输入反相器210的反相，输入信号INB的电位等于第一电源电压VDDL，即NMOS晶体管Mn1的栅极为高电平，因此NMOS晶体管Mn1导通且NMOS晶体管Mn2截止。假设电阻R2和NMOS晶体管Mn2之间的节点V2的初始状态为低电平，所以PMOS晶体管Mp1此时也处于导通状态，在电阻R1上产生上拉电流。此外，在本实施例中，设置电阻R1的电阻值大于NMOS晶体管Mn1的导通阻抗，因此NMOS晶体管Mn1中的下拉电流大于电阻R1中的上拉电流，从而NMOS晶体管Mn1可以将节点V1拉低为低电平。然后PMOS晶体管Mp2导通，由于NMOS晶体管Mn2截止，因此节点V2被PMOS晶体管Mp2拉高到第二电源电压VDDH，然后通过输出反相器230的反相，得到输出信号OUT为低电平。

当输入信号IN等于高电平(即输入信号IN的电位等于第一电源电压VDDL)时，NMOS晶体管Mn2的栅极为高电平，同时通过输入反相器210的反相，输入信号INB的电位等于地GND，即NMOS晶体管Mn1的栅极为低电平，因此NMOS晶体管Mn1截止且NMOS晶体管Mn2导通。由于此时PMOS晶体管Mp2也导通，在电阻R2上产生上拉电流。通过设置电阻R2的电阻值大于NMOS晶体管Mn2的导通阻抗，因此NMOS晶体管Mn1中的下拉电流可以大于电阻R2中的上拉电流，从而可以将节点V2拉低，然后PMOS晶体管Mp1导通，由于NMOS晶体管Mn1截止，因此节点V1被PMOS晶体管Mp1拉高到第二电源电压VDDH，因此PMOS晶体管Mp2被截止，继而通过NMOS晶体管Mn2将节点V2彻底拉低到地GND(即节点V2为低电平)，然后通过输出反相器230的反相，得到输出信号OUT为等于第二电源电压VDDH的高电平。

与传统的电平转换电路相比，本发明实施例的电平转换电路还包括设置在上拉网络和下拉网络之间的电阻，该电阻可以减小上拉网络和下拉网络之间的竞争电流，从而可以在低电压域的电压很低的情况下，在下拉网络中无需使用大尺寸的NMOS器件就可以将信号从低电压域转换为高电压域，解决了低电压域电压过低所导致的无法正常下拉的问题。此外，由于电阻在芯片版图中所占的面积比较小，因此本发明实施例的电平转换电路无需额外增加电路的面积，具有电平转换范围广、转换速度快且版图面积小的优点。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (6)

1.一种电平转换电路，包括：

输入反相器，用于接收处于第一电压域的输入信号；

锁存电路，用于将所述输入信号从第一电压域转换成第二电压域的第一信号；以及

输出反相器，用于根据所述第一信号提供输出信号，所述输出信号处于所述第二电压域，

其中，所述锁存电路包括：

串联连接于所述第二电压域之间的第一PMOS晶体管、第一电阻和第一NMOS晶体管，

串联连接于所述第二电压域之间的第二PMOS晶体管、第二电阻和第二NMOS晶体管，

所述第一NMOS晶体管的控制端用于接收所述输入信号的反相信号，所述第二NMOS晶体管的控制端用于接收所述输入信号，

所述第一PMOS晶体管的控制端连接至所述第一电阻和所述第一NMOS晶体管之间的公共节点，

所述第二PMOS晶体管的控制端连接至所述第二电阻和所述第二NMOS晶体管之间的公共节点。

2.根据权利要求1所述的电平转换电路，其中，所述输入信号在第一电源电压和地之间切换，所述输出信号在第二电源电压和地之间切换，所述第一电源电压和所述第二电源电压不同。

3.根据权利要求2所述的电平转换电路，其中，所述第一电源电压小于所述第二电源电压。

4.根据权利要求1所述的电平转换电路，所述第一NMOS晶体管和所述第二NMOS晶体管的导通阻抗小于所述第一电阻和所述第二电阻的电阻值。

5.根据权利要求1所述的电平转换电路，所述输入反相器包括：

串联连接于所述第一电压域之间的第三PMOS晶体管和第三NMOS晶体管，

所述第三PMOS晶体管和所述第三NMOS晶体管的控制端用于接收所述输入信号，所述第三PMOS晶体管和所述第三NMOS晶体管的公共节点用于输出所述输入信号的反相信号。

6.根据权利要求1所述的电平转换电路，其中，所述输出反相器包括：

串联连接于所述第二电压域之间的第四PMOS晶体管和第四NMOS晶体管，

所述第四PMOS晶体管和所述第四NMOS晶体管的控制端与所述第一信号连接，所述第四PMOS晶体管和所述第四NMOS晶体管的公共节点用于提供所述输出信号。

Images