CN116418335A - 电平转移电路 - Google Patents

电平转移电路 Download PDF

Info

Publication number
CN116418335A
CN116418335A CN202210008867.6A CN202210008867A CN116418335A CN 116418335 A CN116418335 A CN 116418335A CN 202210008867 A CN202210008867 A CN 202210008867A CN 116418335 A CN116418335 A CN 116418335A
Authority
CN
China
Prior art keywords
field effect
metal oxide
type metal
effect transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210008867.6A
Other languages
English (en)
Inventor
徐文伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Glenfly Tech Co Ltd
Original Assignee
Glenfly Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Glenfly Tech Co Ltd filed Critical Glenfly Tech Co Ltd
Priority to CN202210008867.6A priority Critical patent/CN116418335A/zh
Publication of CN116418335A publication Critical patent/CN116418335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Abstract

本发明提供一种电平转移电路，其包括：第一检测修正电路、第二检测修正电路、第一N型金属氧化物场效应晶体管NMOS1、第二N型金属氧化物场效应晶体管NMOS2、第一P型金属氧化物场效应晶体管PMOS1及第二P型金属氧化物场效应晶体管PMOS2。所述第一检测修正电路及第二检测修正电路的第一端耦接至数字电压域电路电源电压VDD1。第一检测修正电路及第二检测修正电路的第二端耦接至数字电压域电路接地端(DGND)，第一检测修正电路及第二检测修正电路的第三端耦接至模拟电压域电路接地端(AGND)。

Description

电平转移电路
技术领域
本发明涉及一种电平转移电路，特别是涉及一种不同地之间的防地电位突变的跨电压域的电平转移电路。
背景技术
在电子工程设计中，由于采用了不相兼容的电源电压或用到不同供电的电子器件等原因，电路系统内部常常会出现输入/输出逻辑不协调的问题，因此需要进行电平转移。电平转移电路是用于将低电压域所对应的高/低电平信号转移成高电压域所对应的高/低电平信号，或相反的一种电子电路。而且，在数模混合电路中，电平转移电路也经常用于数字电压域与模拟电压域(或称之为：跨电压域)之间的转移。
为了防止噪声串扰，在电平转移电路中往往会将数字电压域与模拟电压域中的地电位分离。但是，当模拟电路或数字电路中地电位上存在大电流时，由于电路走线的阻抗始终存在，会导致数字电路的地电位与模拟电路的地电位发生电位变化(即，发生电位突变)，电平转移电路无法有效传递，使得整个电路芯片功能无法正常工作。有鉴于此，本发明提出一种不同地之间的防地电位突变的跨电压域的电平转移电路，能有效解决跨电压域中不同地电位突变引起电平转移错误而导致的电路系统功能失效。
发明内容
在优选的实施方式中，本发明提供一种不同地之间的防地电位突变的跨电压域的电平转移电路，其包括：一第一检测修正电路、一第二检测修正电路、一第一N型金属氧化物场效应晶体管NMOS1、一第二N型金属氧化物场效应晶体管NMOS2、一第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2。
在一些实施例中，所述第一检测修正电路及第二检测修正电路的第一端耦接至数字电压域电路电源电压VDD1。第一检测修正电路及第二检测修正电路的第二端耦接至数字电压域电路接地端(DGND)，第一检测修正电路及第二检测修正电路的第三端耦接至模拟电压域电路接地端(AGND)。
在一些实施例中，所述第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的源极耦接至模拟电压域电路接地端(AGND)，第一N型金属氧化物场效应晶体管NMOS1的栅极耦接至第二检测修正电路的输出端，第二N型金属氧化物场效应晶体管NMOS2的栅极耦接至第一检测修正电路的输出端。
在一些实施例中，所述第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2的源极耦接至模拟电压域电路电源电压VDD2，第一P型金属氧化物场效应晶体管PMOS1的漏极耦接至第一N型金属氧化物场效应晶体管NMOS1漏极，第一P型金属氧化物场效应晶体管PMOS1的栅极耦接至一第三节点N3(即，第二N型金属氧化物场效应晶体管NMOS2的漏极)。第二P型金属氧化物场效应晶体管PMOS2的漏极耦接至第二N型金属氧化物场效应晶体管NMOS2漏极，第二P型金属氧化物场效应晶体管PMOS2的栅极耦接至一第二节点N2(即，第一N型金属氧化物场效应晶体管NMOS1的漏极)。
在一些实施例中，该第一检测修正电路包括一第三P型金属氧化物场效应晶体管PMOS3、一第三N型金属氧化物场效应晶体管NMOS3、一第四N型金属氧化物场效应晶体管NMOS4及一第五N型金属氧化物场效应晶体管NMOS5。
在一些实施例中，该第二检测修正电路包括一第四P型金属氧化物场效应晶体管PMOS4、一第六N型金属氧化物场效应晶体管NMOS6、一第七N型金属氧化物场效应晶体管NMOS7及一第八N型金属氧化物场效应晶体管NMOS8。
在一些实施例中，所述第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4源极耦接至电源电压为VDD1。第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4的漏极通过第四节点N4和第五节点N5与第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的漏极相连接。第三P型金属氧化物场效应晶体管PMOS3的栅极通过第十节点N10与输入电压源Vin相连接，第四P型金属氧化物场效应晶体管PMOS4的栅极通过第十一节点N11和第四节点N4与第三P型金属氧化物场效应晶体管PMOS3的漏极相连接(或者，称之为：第四P型金属氧化物场效应晶体管PMOS4的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接)。
在一些实施例中，所述第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的漏极通过第四节点N4和第五节点N5与第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4的漏极相连接，第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极通过第八节点N8和第九节点N9与第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极相连接(或者，称之为：第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极通过第八节点N8和第九节点N9与第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极相连接)，第三N型金属氧化物场效应晶体管NMOS3的栅极通过第十节点N10与输入电压源Vin相连接，第八N型金属氧化物场效应晶体管NMOS8的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接。
在一些实施例中，所述第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极通过第八节点N8和第九节点N9第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极相连接(或者，称之为：第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极通过第八节点N8和第九节点N9与第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极相连接)，第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的源极耦接至数字电压域电路接地端(DGND)，第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10与输入电压源Vin相连接，第六N型金属氧化物场效应晶体管NMOS6的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接。
在一些实施例中，所述第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极通过第八节点N8和第九节点N9与第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极相连接(或者，称之为：第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极通过第八节点N8和第九节点N9与第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极相连接)，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的源极耦接至模拟电压域电路接地端(AGND)，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的栅极通过第六节点N6和第7节点N7耦接至数字电压域电路接地端(DGND)。
在一些实施例中，所述第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的源极耦接至模拟电压域电路接地端(AGND)，第一N型金属氧化物场效应晶体管NMOS1的栅极通过第5节点N5耦接至第八N型金属氧化物场效应晶体管NMOS8的漏极(或者，称之为通过第五节点N5耦接至第四P型金属氧化物场效应晶体管PMOS4的漏极)，第二N型金属氧化物场效应晶体管NMOS2的栅极通过第四节点N4耦接至第三N型金属氧化物场效应晶体管NMOS3的漏极(或者，称之为通过第4节点N4耦接至第三P型金属氧化物场效应晶体管PMOS3的漏极)。
在一些实施例中，所述第四N型金属氧化物场效应晶体管NMOS4的宽长比大于所述第五N型金属氧化物场效应晶体管NMOS5的宽长比；和/或，所述第七N型金属氧化物场效应晶体管NMOS7的宽长比大于所述第六N型金属氧化物场效应晶体管NMOS6的宽长比。
附图说明
图1为本发明一实施例中的电平转移电路示意图。
图2为本发明另一实施例中的电平转移电路示意图。
图3为本发明又一实施例中的电平转移电路示意图。
具体实施方式
为让本发明的目的、特征和优点更明显易懂，下文特举出本发明的具体实施方式并配合附图，作详细说明如下。
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其他装置或连接手段而间接电性连接至该第二装置。
在说明书及权利要求书当中使用了“第一”、“第二”、“第三”等词语用以表示相同或不同的元件。但是，本领域技术人员应可理解，使用上述等第次序术语彼此之间并没有顺序上的先后关系，其仅是为了说明书描述方便用于区分两个具有相同名字的元件而不是限定元件的耦接方式或次序。
图1为本发明一实施例中的电平转移电路示意图。如图1所示，电平转移电路包括一数字电压域电路102及一模拟电压域电路104，该数字电压域电路102电源电压为VDD1，该模拟电压域电路104电源电压为VDD2(如图1中虚线框所示)。在电子电路系统中，当输入为数字电压域电路102电源电压VDD1时，而需要的输出为模拟电压域电路104电源电压VDD2，则需要将VDD1转移为VDD2。当输入为数字电压域电路102接地端(Digital Ground，DGND)时，而需要的输出为模拟电压域电路104接地端(Analog Ground，AGND)，则需要将数字电压域电路102接地端(DGND)转移为模拟电压域电路104接地端(AGND)。以下将结合图1所示电平转移电路详细介绍电平转移工作原理。
如图1所示，该电平转移电路包括一第一反相器INV1、一第二反相器INV2、一第一N型金属氧化物场效应晶体管NMOS1、一第二N型金属氧化物场效应晶体管NMOS2、一第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2。
此处应说明的是，上述第一反相器INV1及第二反相器INV2可为TTL(Transistor-Transistor Logic)反相器和/或CMOS(Complementary Metal Oxide Semiconductor)反相器。关于反相器的结构及功能，应为本领域技术人员公知常识，在此不做详细介绍。
所述第一反相器INV1及第二反相器INV2的第一端耦接至数字电压域电路102电源电压VDD1，第二端耦接至数字电压域电路102接地端(DGND)，第二反相器INV2的输入端耦接至第一反相器INV1的输出端，第一反相器INV1的输入端接收一输入电压源Vin。
所述第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的源极耦接至模拟电压域电路104接地端(AGND)，第一N型金属氧化物场效应晶体管NMOS1的栅极耦接至第二反相器INV2的输出端，第二N型金属氧化物场效应晶体管NMOS2的栅极耦接至一第一节点N1(即，第一反相器INV1的输出端)。
所述第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2的源极耦接至模拟电压域电路104电源电压VDD2，第一P型金属氧化物场效应晶体管PMOS1的漏极耦接至第一N型金属氧化物场效应晶体管NMOS1漏极，第一P型金属氧化物场效应晶体管PMOS1的栅极耦接至一第三节点N3(即，第二N型金属氧化物场效应晶体管NMOS2的漏极)。第二P型金属氧化物场效应晶体管PMOS2的漏极耦接至第二N型金属氧化物场效应晶体管NMOS2漏极，第二P型金属氧化物场效应晶体管PMOS2的栅极耦接至一第二节点N2(即，第一N型金属氧化物场效应晶体管NMOS1的漏极)。
当第一反相器INV1输入端接收输入电压源Vin为高电平VDD1时，则第一N型金属氧化物场效应晶体管NMOS1导通，第二N型金属氧化物场效应晶体管NMOS2关闭。此时，使得第二P型金属氧化物场效应晶体管PMOS2导通，第一P型金属氧化物场效应晶体管PMOS1关闭，输出电压Vout为高电平VDD2。也就是，实现了将VDD1转移为VDD2。
当第一反相器INV1输入端接收输入电压源Vin为低电平DGND(即，数字电压域电路102接地端)时，则第一N型金属氧化物场效应晶体管NMOS1关闭，第二N型金属氧化物场效应晶体管NMOS2导通。此时，使得第一P型金属氧化物场效应晶体管PMOS1导通，第二P型金属氧化物场效应晶体管PMOS2关闭，输出电压Vout为低电平AGND(即，模拟电压域电路102接地端)。也就是，实现了将数字电压域电路102接地端(DGND)转移为模拟电压域电路104接地端(AGND)。
通常情况下，数字电压域电路102接地端(DGND)及模拟电压域电路104接地端(AGND)为相同的地电位。但是，当数字电压域电路102接地端(DGND)或模拟电压域电路104接地端(AGND)地电位上存在大电流时，由于电路走线的阻抗始终存在，会导致数字电压域电路102接地端(DGND)或模拟电压域电路104接地端(AGND)地电位发生电位突变，导致电平转移电路无法有效传递输入电压源Vin的高/低电平，使得整个芯片功能无法正常工作。举例来说，当模拟电压域电路104接地端(AGND)低于数字电压域电路102接地端(DGND)一个阈值电压时，此时无论输入电压源Vin为高或低电平，由于第二N型金属氧化物场效应晶体管NMOS2此时处于导通状态，因此输出电压Vout始终为低电平，无法将输入电压源Vin的高电平进行转移。
图2为本发明另一实施例中的电平转移电路示意图。如图2所示，电平转移电路包括一数字电压域电路202及一模拟电压域电路204，该数字电压域电路202电源电压为VDD1，该模拟电压域电路204电源电压为VDD2(如图2中虚线框所示)能够对数字电压域电路202及模拟电压域电路204的地电平进行检测并修正输入到第三N型金属氧化物场效应晶体管NMOS3及第四N型金属氧化物场效应晶体管NMOS4的栅极电压从而使得电平转移仍可以正常工作。
如图2所示，该电平转移电路包括一第一检测修正电路2022、一第二检测修正电路2024、一第一N型金属氧化物场效应晶体管NMOS1、一第二N型金属氧化物场效应晶体管NMOS2、一第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2。
所述第一N型金属氧化物场效应晶体管NMOS1、第二N型金属氧化物场效应晶体管NMOS2、第一P型金属氧化物场效应晶体管PMOS1及第二P型金属氧化物场效应晶体管PMOS2的耦接方式与图1类似。即，所述第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的源极耦接至模拟电压域电路204接地端(AGND)，第一N型金属氧化物场效应晶体管NMOS1的栅极耦接至第二检测修正电路2024的输出端，第二N型金属氧化物场效应晶体管NMOS2的栅极耦接至一第一节点N1(即，第一检测修正电路2022的输出端)。所述第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2的详细耦接方式请参考图1相关部分所述，在此不累述。
所述第一检测修正电路2022及第二检测修正电路2024的第一端耦接至数字电压域电路202电源电压VDD1。第一检测修正电路2022及第二检测修正电路2024的第二端耦接至数字电压域电路202接地端(DGND)，第一检测修正电路2022及第二检测修正电路2024的第三端耦接至模拟电压域电路204接地端(AGND)。所述第一检测修正电路2022输入端接收一输入电压源Vin，第一检测修正电路2022输出端耦接至第二检测修正电路2024的输入端。
此处需要重点说明的是，第一检测修正电路2022的第二端耦接至数字电压域电路202接地端(DGND)，第三端耦接至模拟电压域电路204接地端(AGND)。第二检测修正电路2024的第二端耦接至数字电压域电路202接地端(DGND)，第三端耦接至模拟电压域电路204接地端(AGND)。所述第一检测修正电路2022及第二检测修正电路2024用于当模拟电压域电路204接地端(AGND)地电位与数字电压域电路202接地端(DGND)之间发生突变时，使得传递至第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的栅极电压不至于发生改变，而能使得第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2仍能正常工作。关于此部分的详细内容，请参考图3部分所述，在此不详述。
图3为本发明又一实施例中的电平转移电路示意图。如图3所示，电平转移电路包括一第一检测修正电路302、第二检测修正电路304及一模拟电压域电路306，该第一检测修正电路302及第二检测修正电路304的电源电压为VDD1，该模拟电压域电路306电源电压为VDD2(如图3中虚线框所示)。
其中，该第一检测修正电路302包括一第三P型金属氧化物场效应晶体管PMOS3、一第三N型金属氧化物场效应晶体管NMOS3、一第四N型金属氧化物场效应晶体管NMOS4及一第五N型金属氧化物场效应晶体管NMOS5。
该第二检测修正电路304包括一第四P型金属氧化物场效应晶体管PMOS4、一第六N型金属氧化物场效应晶体管NMOS6、一第七N型金属氧化物场效应晶体管NMOS7及一第八N型金属氧化物场效应晶体管NMOS8。
该模拟电压域电路306包括一第一N型金属氧化物场效应晶体管NMOS1、一第二N型金属氧化物场效应晶体管NMOS2、一第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2。
所述第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4源极耦接至电源电压为VDD1。第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4的漏极通过第四节点N4和第五节点N5与第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的漏极相连接。第三P型金属氧化物场效应晶体管PMOS3的栅极通过第十节点N10与输入电压源Vin相连接，第四P型金属氧化物场效应晶体管PMOS4的栅极通过第十一节点N11和第四节点N4与第三P型金属氧化物场效应晶体管PMOS3的漏极相连接(或者，称之为：第四P型金属氧化物场效应晶体管PMOS4的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接)。
所述第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的漏极通过第四节点N4和第五节点N5与第三P型金属氧化物场效应晶体管PMOS3及第四P型金属氧化物场效应晶体管PMOS4的漏极相连接，第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极通过第八节点N8和第九节点N9与第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极相连接(或者，称之为：第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极通过第八节点N8和第九节点N9与第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极相连接)，第三N型金属氧化物场效应晶体管NMOS3的栅极通过第十节点N10与输入电压源Vin相连接，第八N型金属氧化物场效应晶体管NMOS8的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接。
所述第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极通过第八节点N8和第九节点N9第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极相连接(或者，称之为：第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极通过第八节点N8和第九节点N9与第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极相连接)，第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的源极耦接至数字电压域电路接地端(DGND)，第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10与输入电压源Vin相连接，第六N型金属氧化物场效应晶体管NMOS6的栅极通过第十一节点N11和第四节点N4与第三N型金属氧化物场效应晶体管NMOS3的漏极相连接。
所述第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极通过第八节点N8和第九节点N9与第五N型金属氧化物场效应晶体管NMOS5及第六N型金属氧化物场效应晶体管NMOS6的漏极相连接(或者，称之为：第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的漏极通过第八节点N8和第九节点N9与第三N型金属氧化物场效应晶体管NMOS3及第八N型金属氧化物场效应晶体管NMOS8的源极相连接)，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的源极耦接至模拟电压域电路接地端(AGND)，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的栅极通过第六节点N6和第7节点N7耦接至数字电压域电路接地端(DGND)。
所述第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的源极耦接至模拟电压域电路接地端(AGND)，第一N型金属氧化物场效应晶体管NMOS1的栅极通过第5节点N5耦接至第八N型金属氧化物场效应晶体管NMOS8的漏极(或者，称之为通过第5节点N5耦接至第四P型金属氧化物场效应晶体管PMOS4的漏极)，第二N型金属氧化物场效应晶体管NMOS2的栅极通过第4节点N4耦接至第三N型金属氧化物场效应晶体管NMOS3的漏极(或者，称之为通过第4节点N4耦接至第三P型金属氧化物场效应晶体管PMOS3的漏极)，第一N型金属氧化物场效应晶体管NMOS1及第二N型金属氧化物场效应晶体管NMOS2的漏极及所述第一P型金属氧化物场效应晶体管PMOS1及一第二P型金属氧化物场效应晶体管PMOS2的耦接方式与图1及图2的连接方式相同，具体耦接方式请参考图1及图2部分所述，在此不详述。
在一些实施例中，所述第四N型金属氧化物场效应晶体管NMOS4的宽长比大于所述第五N型金属氧化物场效应晶体管NMOS5的宽长比；和/或，所述第七N型金属氧化物场效应晶体管NMOS7的宽长比大于所述第六N型金属氧化物场效应晶体管NMOS6的宽长比。
以下将继续说明如图3所示的电平转移电路的工作原理。
在正常情况下，数字电压域电路接地端(DGND)及模拟电压域电路接地端(AGND)为相同的地电位。此时，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的源极接模拟电压域电路接地端(AGND)，栅极接数字电压域电路接地端(DGND)，即第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7处于关闭。
当第三P型金属氧化物场效应晶体管PMOS3、第三N型金属氧化物场效应晶体管NMOS3及第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10接收输入电压源Vin为高电平VDD1时，第三P型金属氧化物场效应晶体管PMOS3与第三N型金属氧化物场效应晶体管NMOS3(或者，第三P型金属氧化物场效应晶体管PMOS3与第五N型金属氧化物场效应晶体管NMOS5)可视为一反相器正常工作，则第一N型金属氧化物场效应晶体管NMOS1导通，第二N型金属氧化物场效应晶体管NMOS2关闭。此时，使得第二P型金属氧化物场效应晶体管PMOS2导通，第一P型金属氧化物场效应晶体管PMOS1关闭，输出电压Vout为高电平VDD2。也就是，实现了将VDD1转移为VDD2。
当第三P型金属氧化物场效应晶体管PMOS3、第三N型金属氧化物场效应晶体管NMOS3及第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10接收输入电压源Vin为低电平DGND(即，数字电压域电路接地端)时，则第一N型金属氧化物场效应晶体管NMOS1关闭，第二N型金属氧化物场效应晶体管NMOS2导通。此时，使得第一P型金属氧化物场效应晶体管PMOS1导通，第二P型金属氧化物场效应晶体管PMOS2关闭，输出电压Vout为低电平AGND(即，模拟电压域电路接地端)。也就是，实现了将数字电压域电路接地端(DGND)转移为模拟电压域电路接地端(AGND)。
上述将VDD1转移为VDD2和/或数字电压域电路接地端(DGND)转移为模拟电压域电路接地端(AGND)的电平转移，皆是在数字电压域电路接地端(DGND)及模拟电压域电路接地端(AGND)为相同的地电位的情况下，该部分的电平转移电路的工作原理与图1所描述之电平转移电路工作原理基本相同。但是，如图3所示的电平转移电路，当数字电压域电路接地端(DGND)或模拟电压域电路接地端(AGND)地电位发生电位突变，依然能够实现跨电压域的电平转移。
以下将详细介绍当数字电压域电路接地端(DGND)或模拟电压域电路接地端(AGND)地电位发生电位突变时，如图3所示的电平转移电路的工作原理。
在电路芯片工作过程中，数字电压域电路接地端(DGND)或模拟电压域电路接地端(AGND)地电位发生电位突变时，即模拟电压域电路接地端(AGND)高于数字电压域电路接地端(DGND)，此时，第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7的源极接模拟电压域电路接地端(AGND)，栅极接数字电压域电路接地端(DGND)，即第四N型金属氧化物场效应晶体管NMOS4及第七N型金属氧化物场效应晶体管NMOS7处于关闭。电平转移电路的工作原理与上述的当数字电压域电路接地端(DGND)及模拟电压域电路接地端(AGND)为相同的地电位正常情况相同，在此就不重复。
在电路芯片工作过程中，数字电压域电路接地端(DGND)或模拟电压域电路接地端(AGND)地电位发生电位突变时，即模拟电压域电路接地端(AGND)低于数字电压域电路接地端(DGND)一个阈值电压。
当第三P型金属氧化物场效应晶体管PMOS3、第三N型金属氧化物场效应晶体管NMOS3及第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10接收输入电压源Vin为高电平VDD1时，此时，第一检测修正电路302中的第三N型金属氧化物场效应晶体管NMOS3、第四N型金属氧化物场效应晶体管NMOS4及第五N型金属氧化物场效应晶体管NMOS5及第二检测修正电路304中的第八N型金属氧化物场效应晶体管NMOS8、第六N型金属氧化物场效应晶体管NMOS6及第七N型金属氧化物场效应晶体管NMOS7导通，第八节点N8及第九节点N9处充电至数字电压域电路接地端(DGND)与模拟电压域电路接地端(AGND)地电位之间，当设定第四N型金属氧化物场效应晶体管NMOS4的宽长比大于所述第五N型金属氧化物场效应晶体管NMOS5及第七N型金属氧化物场效应晶体管NMOS7的宽长比大于所述第六N型金属氧化物场效应晶体管NMOS6的宽长比时，第八节点N8及第九节点N9处电位则接近模拟电压域电路接地端(AGND)。则有，第一N型金属氧化物场效应晶体管NMOS1的栅极电压为VDD1，处于导通。第二N型金属氧化物场效应晶体管NMOS2的栅极电压接近模拟电压域电路接地端(AGND)不会超过第二N型金属氧化物场效应晶体管NMOS2的阈值电压，处于关闭。此时，使得第一P型金属氧化物场效应晶体管PMOS1关闭，第二P型金属氧化物场效应晶体管PMOS2导通，Vout为高电平VDD2。也就是，实现了将VDD1转移为VDD2。
当第三P型金属氧化物场效应晶体管PMOS3、第三N型金属氧化物场效应晶体管NMOS3及第五N型金属氧化物场效应晶体管NMOS5的栅极通过第十节点N10接收输入电压源Vin为数字电压域电路接地端(DGND)时，此时，第一N型金属氧化物场效应晶体管NMOS1的栅极电压接近模拟电压域电路接地端(AGND)不会超过第一N型金属氧化物场效应晶体管NMOS1的阈值电压，处于关闭。第二N型金属氧化物场效应晶体管NMOS2的栅极电压VDD1，处于导通。此时，使得第一P型金属氧化物场效应晶体管PMOS1导通，第二P型金属氧化物场效应晶体管PMOS2关闭，输出电压Vout为低电平AGND(即，模拟电压域电路接地端)。也就是，实现了将数字电压域电路接地端(DGND)转移为模拟电压域电路接地端(AGND)。
在具体的应用实施例中，例如：如图1所示的电平转移电路，当模拟电压域电路接地端(AGND)及数字电压域电路接地端(DGND)同时为低电平(即，AGND＝DGND＝0时)，此时如图1所示的电平转移电路可以进行正常的电平转移功能。
但是，当模拟电压域电路接地端(AGND)发生突变(例如：AGND＝-2V)且数字电压域电路接地端(DGND)为低电平(即，DGND＝0)时。此时，如图1所示的电平转移电路，不论输入电压源Vin为高电平(例如：为VDD1)或为低电平(例如：为AGND)时，输出电压Vout始终为低电平(即，AGND)，则无法进行正常的电平转移功能。
因此，如图3所示的电平转移电路，不仅是在上述的当模拟电压域电路接地端(AGND)及数字电压域电路接地端(DGND)同时为低电平(即，AGND＝DGND＝0时)而且在模拟电压域电路接地端(AGND)发生突变(例如：AGND＝-2V)且数字电压域电路接地端(DGND)为低电平(即，DGND＝0)时，都可以正常进行正常的电平转移功能。
此处应再次重点说明的是，如图3所示的电平转移电路不仅在数字电压域电路接地端(DGND)及模拟电压域电路接地端(AGND)为相同的地电位的情况下能进行正常的电平转移功能，而且在数字电压域电路接地端(DGND)或模拟电压域电路接地端(AGND)地电位发生电位突变时(重点是在，模拟电压域电路接地端(AGND)低于数字电压域电路接地端(DGND)一个阈值电压时)，仍然能进行正常的电平转移功能。本发明提出一种不同地之间的防地电位突变的跨电压域的电平转移电路，可以解决不同地电位之间压差过大导致的电平转移功能失效。
本发明的实施例使用金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)为例，但本发明并不仅限于此，本领域技术人员可改用其他种类的晶体管，例如：双极性结型晶体管(Bipolar JunctionTransistor,BJT)、结型场效应晶体管(Junction Gate Field Effect Transistor,JFET)或是鳍式场效应晶体管(Fin Field Effect Transistor,FinFET)等等。
本发明的实施例使用的是将数字电压域电路电源电压VDD1或接地端(DGND)转移为模拟电压域电路电源电压VDD2或接地端(AGND)的电平转移，但本发明并不仅限于此。
本发明虽然以优选的实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (13)

1.一种电平转移电路，其特征在于，包括：
第一检测修正电路，其第一端耦接至数字电压域电路电源电压，第二端耦接至数字电压域电路接地端，第三端耦接至模拟电压域电路接地端；
第二检测修正电路，其第一端耦接至数字电压域电路电源电压，第二端耦接至数字电压域电路接地端，第三端耦接至模拟电压域电路接地端；
第一N型金属氧化物场效应晶体管，其源极耦接至模拟电压域电路接地端，栅极耦接至第二检测修正电路的输出端，漏极耦接至一第一P型金属氧化物场效应晶体管的漏极；
第二N型金属氧化物场效应晶体管，其源极耦接至模拟电压域电路接地端，栅极耦接至第一检测修正电路的输出端，漏极耦接至一第二P型金属氧化物场效应晶体管的漏极；
第一P型金属氧化物场效应晶体管，其源极耦接至模拟电压域电路电源电压，漏极耦接至上述第一N型金属氧化物场效应晶体管漏极，栅极耦接至上述第二N型金属氧化物场效应晶体管的漏极。
第二P型金属氧化物场效应晶体管，其源极耦接至模拟电压域电路电源电压，漏极耦接至上述第二N型金属氧化物场效应晶体管漏极，栅极耦接至上述第一N型金属氧化物场效应晶体管的漏极。
2.如权利要求1所述的电平转移电路，其特征在于，第一检测修正电路输入端接收一输入电压源。
3.如权利要求1所述的电平转移电路，其特征在于，第一检测修正电路输出端耦接至第二检测修正电路的输入端。
4.如权利要求1所述的电平转移电路，其特征在于，所述第一检测修正电路还包括：第三P型金属氧化物场效应晶体管、第三N型金属氧化物场效应晶体管、第四N型金属氧化物场效应晶体管及第五N型金属氧化物场效应晶体管。
5.如权利要求4所述的电平转移电路，其特征在于，所述第三P型金属氧化物场效应晶体管的源极耦接至电源电压，漏极与第三N型金属氧化物场效应晶体管的漏极相连接，栅极与输入电压源相连接。
6.如权利要求4所述的电平转移电路，其特征在于，所述第三N型金属氧化物场效应晶体管的漏极与上述第三P型金属氧化物场效应晶体管的漏极相连接，源极与第四N型金属氧化物场效应晶体管的漏极相连接，栅极输入电压源相连接。
7.如权利要求4所述的电平转移电路，其特征在于，所述第三N型金属氧化物场效应晶体管的漏极与上述第三P型金属氧化物场效应晶体管的漏极相连接，源极与第五N型金属氧化物场效应晶体管的漏极相连接，栅极与输入电压源相连接。
8.如权利要求4所述的电平转移电路，其特征在于，所述第四N型金属氧化物场效应晶体管的漏极与上述第三N型金属氧化物场效应晶体管的源极相连接，源极与模拟电压域电路接地端相连接，栅极与数字电压域电路接地端相连接。
9.如权利要求4所述的电平转移电路，其特征在于，所述第五N型金属氧化物场效应晶体管的源极与模拟电压域电路接地端相连接，栅极与与输入电压源相连接，漏极与上述第三N型金属氧化物场效应晶体管的源极相连接。
10.如权利要求4所述的电平转移电路，其特征在于，所述第五N型金属氧化物场效应晶体管的源极与模拟电压域电路接地端相连接，栅极与与输入电压源相连接，漏极与上述第四N型金属氧化物场效应晶体管的漏极相连接。
11.如权利要求1所述的电平转移电路，其特征在于，所述第二检测修正电路还包括：第四P型金属氧化物场效应晶体管、第六N型金属氧化物场效应晶体管、第七N型金属氧化物场效应晶体管及第八N型金属氧化物场效应晶体管。
12.如权利要求4所述的电平转移电路，其特征在于，所述第四N型金属氧化物场效应晶体管的宽长比大于所述第五N型金属氧化物场效应晶体管的宽长比。
13.如权利要求4所述的电平转移电路，其特征在于，所述第七N型金属氧化物场效应晶体管的宽长比大于所述第六N型金属氧化物场效应晶体管的宽长比。
CN202210008867.6A 2022-01-05 2022-01-05 电平转移电路 Pending CN116418335A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210008867.6A CN116418335A (zh) 2022-01-05 2022-01-05 电平转移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210008867.6A CN116418335A (zh) 2022-01-05 2022-01-05 电平转移电路

Publications (1)

Publication Number Publication Date
CN116418335A true CN116418335A (zh) 2023-07-11

Family

ID=87058617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210008867.6A Pending CN116418335A (zh) 2022-01-05 2022-01-05 电平转移电路

Country Status (1)

Country Link
CN (1) CN116418335A (zh)

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
US7061299B2 (en) Bidirectional level shifter
US20030179032A1 (en) Level shifter circuit and semiconductor device including the same
US6791391B2 (en) Level shifting circuit
US8179160B1 (en) Input-output (I/O) circuit supporting multiple I/O logic-level swings
CN109327218B (zh) 一种电平移位电路和集成电路芯片
US20030098712A1 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized
US7956641B1 (en) Low voltage interface circuit
US10181854B1 (en) Low power input buffer using flipped gate MOS
CN112671393A (zh) 电平转换电路
US10164637B2 (en) Level shifter for voltage conversion
US9941885B2 (en) Low power general purpose input/output level shifting driver
US10985754B1 (en) Input/output circuit and electronic device including the same
US20100060338A1 (en) Level shifter with reduced leakage
KR20060006443A (ko) 레벨 쉬프터 및 레벨 쉬프팅 방법
KR100759775B1 (ko) 입출력 버퍼 회로
CN116418335A (zh) 电平转移电路
CN213152036U (zh) 电平移位电路以及集成电路
US8629692B1 (en) State definition and retention circuit
KR20100133610A (ko) 전압 레벨 시프터
US6269042B1 (en) I/O circuit of semiconductor integrated device
CN115603730A (zh) 电平转换器
CN110620578B (zh) 电压电平移位电路
US11621705B2 (en) Semiconductor integrated circuit device and level shifter circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination