TWI393235B - 調整電路 - Google Patents
調整電路 Download PDFInfo
- Publication number
- TWI393235B TWI393235B TW99108926A TW99108926A TWI393235B TW I393235 B TWI393235 B TW I393235B TW 99108926 A TW99108926 A TW 99108926A TW 99108926 A TW99108926 A TW 99108926A TW I393235 B TWI393235 B TW I393235B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- adjustment
- voltage
- coupled
- adjustment circuit
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種調整電路,且特別是有關於一種調整封裝積體電路(integrated circuit,IC)的調整電路。
在製造積體電路的過程中,積體電路的電子特性可能因為製程的偏差而產生漂移。例如,輸出電壓原本為預定為1.3V,但最後可能因為製程的偏差而變為1.35V或1.25V。電氣特性的漂移將導致在設計電路時的不確定性。因此,為了消除導致電氣特性漂移的因素,除了使積體電路製程不斷進步外,可加入調整的技術以調整漂移的電氣特性。
傳統的調整技術包括電流調整方法或雷射調整方法。例如,在雷射調整技術中,雷射光束用以切割被調整電路的金屬線。被調整的電路藉由切割一些金屬線來調整電氣特性。然而,此種作法需要額外的設備來執行積體電路的雷射切割調整,因而增加硬體的成本。再者,在電路被封裝成積體電路晶片後電氣特性可能更進一步地漂移。因此傳統的調整技術不適用於封裝積體電路晶片。
請參照圖1。圖1繪示為傳統封裝積體電路晶片50的方塊圖。封裝積體電路晶片50具有多個焊墊52和核心電路54。
核心電路54被封裝於積體電路晶片50中,並電性連接至焊墊52。由於核心電路54被封裝,因此很難去調整核心電路54漂移的電氣特性。
本發明提供一種電子裝置的調整電路,即使電子裝置為一封裝積體電路晶片仍可方便地調整其電氣特性。
本發明提出一種調整電路,包括至少一調整單元,各調整單元包括驅動單元、保險絲、第一電流路徑、第二電流路徑以及第三電流路徑。其中驅動單元接收輸入訊號與調整控制訊號。第一電流路徑包括串接的第一開關和第二開關,第一電流路徑耦接於系統電壓與保險絲之間。第二電流路徑包括第三開關,第二電流路徑耦接於系統電壓與第一開關和第二開關的共同接點之間。另外,第三電流路徑耦接於系統電壓與保險絲之間。其中第一開關、第二開關以及第三開關依據輸入訊號而被開啟或關閉。
在本發明之一實施例中,當輸入訊號為第一狀態時,第一開關與第二開關被關閉,而第三開關被開啟。
在本發明之一實施例中,上述之第三電流路徑包括第四開關,當輸入訊號在第一狀態且調整控制訊號為致能狀態,第四開關被開啟以燒毀保險絲。
在本發明之一實施例中,當輸入訊號為第二狀態時,第一開關與第二開關被開啟,而第三開關被關閉。
在本發明之一實施例中,上述之調整電路的輸出端耦接至第一開關與第二開關的共同接點,當輸入訊號在第一狀態時,輸出端的電壓準位在第一狀態,且保險絲不被燒毀。
在本發明之一實施例中,上述之調整電路的輸出端耦接至第一開關與第二開關的共同接點,當輸入訊號在第二狀態時,輸出端的電壓準位在第二狀態,且保險絲不被燒毀。
在本發明之一實施例中,上述之調整電路的輸出端耦接至第一開關與第二開關的共同接點,當保險絲被燒毀時,輸出端的電壓準位在第一狀態。
在本發明之一實施例中,上述之驅動單元包括第二反相器、第一反相器以及反及閘。其中第二反相器的輸出端耦接第一開關。第一反相器接收輸入訊號,第一反相器的輸出端耦接第二反相器的輸入端、第二開關與第三開關。另外,反及閘之兩輸入端接收調整控制訊號和反相的輸入訊號,反及閘的輸出端則耦接第四開關。
在本發明之一實施例中,上述之第一開關、第三開關與第四開關為PMOS電晶體,而第二開關為NMOS電晶體。
在本發明之一實施例中,上述之第一電流路徑更包括一電流源,電流源耦接於系統電壓與第一開關之間。
在本發明之一實施例中,上述之第三電流路徑更包括一電阻,電阻耦接於第四開關與保險絲之間。
在本發明之一實施例中,上述之調整單元包括第一調整單元、第二調整單元與串接的多個電壓調節器,而調整電路更包括電流源以及第一電阻。其中第一電阻耦接電流源,用以提供一調整電壓。串接的多個電壓調節器調整調整電壓,各電壓調節器包括一第二電阻以及與第二電阻並聯的一電晶體。其中電壓調節器的第一電壓調節器的電晶體之閘極耦接第一調整單元的輸出端,而電壓調節器的第二電壓調節器的電晶體之閘極耦接第二調整單元的輸出端。
在本發明之一實施例中,上述之調整電路,更包括第一反相器、第二反相器以及第三反相器。其中第一反相器耦接於第一調整單元的輸出端與第一電壓調節器的電晶體之閘極。第三反相器串接第二反相器。其中第二電壓調節器的電晶體之閘極耦接透過第二反相器與第三反相器耦接第二調整單元的輸出端。
在本發明之一實施例中,上述之調整單元包括多個調整單元,而調整電路更包括多個調節器與一電阻。其中各調節器包括第一電流源與第五開關,各調節器的第五開關受控於對應的上述調整單元之一的輸出電壓的變化。電阻則耦接調節器,用以提供一調整電壓。
在本發明之一實施例中,上述各調節器耦接第二電流源與第六開關,第二電流源串接第六開關,第六開關受控於對應的調整單元的輸出電壓,使得對應的第五開關受控於對應的上述調整單元之一的輸出電壓的變化。
在本發明之一實施例中,上述之調整單元包括多個調整單元,調整電路更包括多個調節器與一電流鏡。其中各調節器包括第一電流源與第五開關,各調節器的第五開關受控於對應的上述調整單元之一的一輸出電壓的變化。電流鏡則耦接調節器,以提供一調整電流。其中調整電流依據電流鏡所接收來自第一電流源的電流而被調整。
在本發明之一實施例中,上述各調節器耦接第二電流源與第六開關,第二電流源串接第六開關,第六開關受控於對應的上述調整單元之一的輸出電壓,使得對應的第五開關受控於對應的上述調整單元之一的輸出電壓的變化。
如上所述,調整電壓或調整電流的期望值可在進行被調整電路的調整操作前決定。決定調整電壓或調整電流的期望值後,調整控制訊號用以燒毀保險絲以校正調整電壓或調整電流至期望值。因此,即使被調整電路已經被封裝成積體電路晶片,被調整電路的電氣特性仍可藉由調整電路進行修正。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本發明提供一種調整電子裝置的調整電路。被調整的電子裝置例如是積體電路、電路板或是封裝的積體電路晶片。調整電路可為被調整的電子裝置的一部分或是獨立於電子裝置外。調整電路包括至少一調整單元。請參照圖2。圖2繪示為本發明一實施例之具有調整電路110的封裝積體電路晶片100的方塊圖。封裝積體電路晶片100包括調整電路110和核心電路120。調整電路110用以根據輸入訊號A1-A3和調整控制訊號St調整核心電路120。輸入訊號A1-A3和調整控制訊號St經由積體電路晶片100的焊墊102被傳送至調整電路110。調整電路110包括三個用以輸出輸出訊號T1-T3的調整單元200。調整電路110提供調整電壓Vref或調整電流Iref至核心電路120。值得注意的是,調整單元200的數量可為任何正整數。例如,在本發明的一實施例中,調整電路110包括一個調整單元200。再者,在本發明的另一實施例中,調整電路110包括兩個或更多的調整單元200。另外,在本實施例中,輸入訊號A1-A3依序地經由單一的焊墊102被傳送至調整電路110。然而,在本發明的另一實施例中,輸入訊號A1-A3可分別經由不同的焊墊102被傳送至調整電路110。
在本實施例中,各個調整單元200中皆包括一保險絲250。當在致能狀態接收調整控制訊號St而輸入訊號AX在第一狀態時,不管參數X為1、2或3,對應的調整單元中的保險絲250會被燒毀。換言之,當輸入訊號AX在第一狀態時,調整控制訊號St用以燒毀對應調整單元200的保險絲250。相反地,當調整控制訊號St為禁能狀態時,保險絲250不被燒毀。另外,若保險絲250未被燒毀,對應輸出電壓TX的狀態與對應的輸入訊號St的狀態相同。而當保險絲250被燒毀時,對應的輸出電壓TX的狀態為第一狀態。更多有關調整單元200的操作如下所述。
在本實施例中,輸入訊號A1-A3為數位訊號。各個輸入訊號A1-A3包括一個1位元的位元碼,用以控制對應調整單元200。在調整核心電路120期間。輸入訊號A1-A3的位元逐步地改變。例如,輸入訊號A1-A3的位元碼可依序地改變至“000”,“001”,“010”,“011”,“100”,“101”,“110”和“111”。在本實施例中,若輸入訊號A1-A3其中之一的位元碼為“1”,其表示對應的輸入訊號為第一狀態。若輸入訊號A1-A3其中之一的位元碼為“0”,其表示對應的輸入訊號為第二狀態。當改變輸入訊號A1-A3的位元碼時,調整電壓Vref或調整電流Iref相應地被調整。因此,調整電壓Vref或調整電流Iref的期望值可在調整單元200的保險絲250被燒毀前,藉由依序地改變輸入訊號A1-A3的位元碼而被決定。
輸入訊號A1-A3的位元碼被輸入至對應調整電壓Vref的期望值的調整單元200,或對應已決定的調整電流Iref的調整單元200,而調整控制訊號St由禁能狀態改變至致能狀態,使得被選擇的保險絲250(或單一被選擇的保險絲250)依據輸入訊號A1-A3的位元碼(或狀態)被燒毀,使調整電壓Vref或調整電流Iref可被調整至期望值。在被選擇的保險絲250(或單一被選擇的保險絲250)依據輸入訊號A1-A3的位元碼被燒毀後,調整核心電路120的操作便告完成。在本實施例中,當結束調整核心電路120的操作後,輸入訊號A1-A3的位元碼被維持在“000”。
請參照圖3。圖3繪示為本發明一實施例之調整電路的調整單元200的方塊圖。各個調整單元200包括驅動單元210、第一電流路徑220、第二電流路徑230、第三電流路徑240和保險絲250。第一電流路徑220和第三電流路徑240皆耦接於系統電壓Vdd和保險絲250之間。第一電流路徑220包括第一開關222與第二開關224。第一開關222串接第二開關224。第二電流路徑230耦接於系統電壓Vdd和第一開關222與第二開關224的共同接點A。第三電流路徑240包括第四開關242。
輸入訊號AX和調整控制訊號St被輸入至驅動單元210以控制開關222、224、232和242的操作。第一開關222、第二開關224、第三開關232的開關狀態對應輸入訊號AX的變化而改變,而第四開關242的開關狀態對應輸入訊號AX和調整控制訊號St的變化而改變。輸入訊號AX由第一狀態變化至第二狀態或由第二狀態變化至第一狀態。類似地,調整控制訊號St由禁能狀態變化至致能狀態或由致能狀態變化至禁能狀態。在本發明的一實施例中,輸入訊號AX在第一狀態的電壓準位為高電壓準位而在第二狀態的電壓準位為低電壓準位。調整控制訊號St在禁能狀態的電壓準位為高電壓準位而在致能狀態的電壓準位為低電壓準位。然而,本發明不以此為限。
請參照圖4。圖4繪示為本發明一實施例之輸入訊號AX在第一狀態且調整控制訊號St在禁能狀態時的調整單元200的方塊圖。在本實施例中,當輸入訊號AX在第一狀態時,第一開關222和第二開關224被關閉,而,第三開關232被開啟。因此,第一電流路徑220被中斷,而第二電流路徑230被連接。另外,由於調整控制訊號St為禁能狀態,第四開關242也被關閉,使得第三電流路徑240被中斷。由於第二電流路徑230被接通,調整單元200的輸出端260耦接至系統電壓Vdd,輸出端260的輸出電壓TX為高電壓準位(亦即在第一狀態)。總言之,在圖4之實施例中,當輸入訊號AX在第一狀態而調整控制訊號St在禁能狀態時,輸出電壓TX為第一狀態。
請參照圖5。圖5繪示為輸入訊號AX在第二狀態而調整控制訊號St在禁能狀態時調整單元200的方塊圖。當輸入訊號AX在第二狀態時,第一開關222和第二開關224被開啟,而第三開關232被關閉。因此,第一電流路徑220被連接,而第二電流路徑230被中斷。當調整控制訊號St在禁能狀態時,第四開關242被關閉,使得第三電流路徑240被中斷。由於第一電流路徑220被連接,電流源226的電流I1流經第一開關222、第二開關224和保險絲250。電流源226的電流I1為微小電流,因而保險絲250不會被流經第一開關222的電流I1燒毀。另外,由於電流源226的阻抗遠大於保險絲250的阻抗,輸出電壓TX被拉低(亦即在第二狀態)。總言之,在圖5之實施例中,當輸入訊號AX在第二狀態而調整控制訊號St在禁能狀態時,輸出電壓TX在第二狀態。
請參照圖6。圖6繪示為輸入訊號AX在第一狀態而調整控制訊號St在致能狀態時調整單元200的方塊圖。如圖6所示,當輸入訊號AX在第一狀態,第一開關222和第二開關224被關閉,而第三開關232被開啟。因此,第一電流路徑220被中斷,而第二電流路徑230被連接。當調整控制訊號St在致能狀態而輸入訊號AX在第一狀態時,第四開關242被開啟,使得第三電流路徑240被連接。由於第三電流路徑240被連接,來自系統電壓Vdd的電流I2流經電阻244和保險絲250而流向接地GND。其中電流I2大到足以燒毀保險絲250。因此,當調整控制訊號St由禁能狀態改變至致能狀態,輸入訊號AX在第一狀態時,保險絲250將被電流I2燒毀。
請參照圖7。圖7繪示為保險絲250被燒毀時調整單元200的方塊圖。第一電流路徑220和第二電流路徑230其中之一被中斷,而調整單元200的輸出端260耦接至系統電壓Vdd。例如,第一電流路徑220可被中斷而第二電流路徑230被連接,如圖7所示。相反地,在其他實施例中,第二電流路徑230可被中斷而第一電流路徑220被連接。由於保險絲250被燒毀,調整單元200的輸出端260與接地GND間的連接被切斷,並經由電流路徑220和230其中之一耦接至系統電壓Vdd。因此,保險絲250被燒毀而輸出電壓TX為高電壓準位(亦即第一狀態)。
請參照圖8。圖8繪示為本發明一實施例之調整單元200的電路圖。調整單元200的驅動單元210包括第一反相器712、第二反相器714以及反或閘716。調整單元200的包括、電流源226、第一開關Q1以及第二開關Q2。調整單元200的第二電流路徑230包括第三開關Q3,調整單元200的第三電流路徑240包括第四開關Q4。在本實施例中,各個第一開關Q1、第三開關Q3以及第四開關Q4為PMOS電晶體,而第二開關Q2為NMOS電晶體。第一反相器712接收輸入訊號AX,第一反相器712的輸出端耦接至第二反相器714的輸入端、第二開關Q2和第三開關Q3。第二反相器714的輸出端耦接至第一開關Q1,而反或閘716的兩輸入端分別接收調整控制訊號St和反相輸入訊號。反或閘716的輸出單耦接至第四開關Q4。因此,當輸入訊號AX為高電壓準位時(亦即在第一狀態),第一開關Q1和第二開關Q2被關閉,第三開關Q3被開啟。當輸入訊號AX為低電壓準位時(亦即第二狀態),第一開關Q1和第二開關Q2被開啟,而第三開關Q3被關閉。當輸入訊號AX為高電壓準位(亦即在第一狀態)而調整控制訊號St為低電壓準位時(亦即在致能狀態),第四開關Q4被開啟以燒毀保險絲250。
請參照圖9。圖9繪示為本發明一實施例之調整電路800的電路圖。調整電路800包括調整單元200、電流源810、電阻R、電壓調節器820以及反相器830。調整電壓Vref被提供至調整電路800,調整電壓Vref基於調整單元200的輸出電壓TX而具可調性。當輸出電壓TX為高電壓準位時,電壓調節器820的電晶體Q被關閉,使得電流源810的電流I流經電阻R和電壓調節器820的電阻R1。因此,調整電壓Vref被拉高至[I×(R+R1)]。當輸出電壓TX為低電壓準位時,電晶體Q被開啟,使得電流I流經電阻R和電晶體Q。因此,調整電壓Vref被拉高至(I×R)。因此,調整電壓Vref根據的電壓準位被設置為[I×(R+R1)]或(I×R)。
請參照圖10。圖10繪示為本發明一實施例之調整電路900的電路圖。相較於調整電路800,調整電路900更包括耦接於調整單元200和反相器830之間的反相器840。因此,當輸出電壓TX為高電壓準位時,電壓調節器820的電晶體Q被開啟,使得電流源810的電流I流經電阻R和電晶體Q。因此,調整電壓Vref被拉高至(I×R)。當輸出電壓TX為低電壓準位時,電晶體Q被關閉,使得電流I流經電阻R和R1。因此,調整電壓Vref被拉高至[I×(R+R1)]。在本實施例中,若調整單元200的保險絲250未被燒毀,輸出電壓TX為低電壓準位,使得調整電壓Vref為原本設置的[I×(R+R1)]。當調整單元200的保險絲250被燒毀時,輸出電壓TX為高電壓準位,使得調整電壓Vref由[I×(R+R1)]被調整為(I×R)。換言之,調整電壓Vref原本為[I×(R+R1)]而可被調整至(I×R)。
請參照圖11。圖11繪示為本發明一實施例之調整電路1000的電路圖。當調整電路1000在無反相器830和840的情形下操作時,調整電路1000的功能相同於調整電路900。調整電路1000的調整單元200的輸出端直接耦接至電晶體Q,使得電晶體可直接依據輸出電壓TX被開啟或關閉。
請參照圖12。圖12繪示為本發明一實施例之調整電路1100的電路圖。調整電路1100包括調整單元200、電流源810、電阻R、電壓調節器1110、1120、反相器1130、1140以及1150。電壓調節器1110串接1120。電壓調節器1110和1120分別包括電晶體Q和電阻R1或R2。調整電壓Vref為可調且依據輸出電壓T1和T2的狀態決定其電壓值。當兩調整單元200的輸出電壓T1和T2皆為低電壓準位時,電壓調節器1110的電晶體Q被開啟,而電壓調節器1120的電晶體Q被關閉,使得調整電壓Vref被拉高至[I×(R+R2)]。當輸出電壓T1為高電壓準位而輸出電壓T2為低電壓準位時,電壓調節器1110和1120的電晶體Q被關閉,使得調整電壓Vref被拉高至[I×(R+R1+R2)]。當輸出電壓T1為低電壓準位而輸出電壓T2為高電壓準位時,電壓調節器1110和1120的電晶體Q被開啟,使得調整電壓Vref被拉高至(I×R)。當兩調整單元200的輸出電壓T1和T2皆為高電壓準位時,電壓調節器1110的電晶體Q被關閉,而電壓調節器1120的電晶體Q被開啟,使得調整電壓Vref被拉高至[I×(R+R1)]。因此,調整電壓Vref原本被設置為[I×(R+R2)]而可基於兩調整單元200的輸出電壓T1和T2的電壓準位被調整至(I×R)、[I×(R+R2)]或[I×(R+R1+R2)]。因此,若電阻R1的電阻值大於電阻R2的電阻值,在進行調整操作後,調整電壓Vref可由[I×(R+R2)]增加至[I×(R+R1+R2)]或[I×(R+R1)],或是由[I×(R+R2)]減少至(I×R)。
請參照圖13。圖13繪示為本發明一實施例之調整電路1200的電路圖。相較於圖12所述之調整電路1100,調整電路1200的操作不採用反相器1160。當兩調整單元200的輸出電壓T1和T2皆為低電壓準位時,調整電壓Vref等於(I×R)。當輸出電壓T1為高電壓準位而輸出電壓T2為低電壓準位時,調整電壓Vref等於[I×(R+R2)]。當輸出電壓T1為低電壓準位而輸出電壓T2為高電壓準位時,調整電壓Vref等於[I×(R+R1)]。當兩調整單元200的輸出電壓T1和T2皆為高電壓準位時,調整電壓Vref被拉高至[I×(R+R1+R2)]。因此,在本實施例中,調整電壓Vref原本被設置為(I×R)而可被調整至[I×(R+R1)]、[I×(R+R2)]或[I×(R+R1+R2)]。
請參照圖14。圖14繪示為本發明一實施例之調整電路1300的電路圖。調整電路1300包括三個調整單元200、電流源810、電阻R,三個電壓調節器1110、1120、1130以及四個反相器1130、1150、1170以及1180。電壓調節器1110,1120以及1130串接在一起。電壓調節器,1110、1120和1130分別包括電晶體Q、電阻R1、R2或R3。調整電壓Vref為可調且依據三個調整單元200的輸出電壓T1、T2和T3的狀態決定其電壓值。在本實施例中,調整電壓Vref原本被設置為[I×(R+R3)]而可被調整至(I×R)、[I×(R+R1)]、[I×(R+R2)]、[I×(R+R1+R2)]、[I×(R+R1+R3)]、[I×(R+R2+R3)]或[I×(R+R1+R2+R3)]。
請參照圖15。圖15繪示為本發明一實施例之調整電路1400的電路圖。調整電路1400包括調整單元200,調節器1410和1420以及電阻R。調節器1410和1420分別包括第一電流源1412或1422以及第五開關Q。在本實施例中,各第五開關Q為PMOS電晶體。第一電流源1412和1422分別提供電流I1和I2。當這些第五開關Q其中之一被開啟,對應的電流I1或I2可流經電阻R。換言之,電阻R提供的調整電壓Vref可藉由控制第五開關Q而被調整。各第五開關Q分別對應調整單元200對應的輸出電壓T1或T2而被開啟或關閉。在圖15的實施例中,調節器1410的第五開關Q受控於對應的輸出電壓T1,而調節器1420的第五開關Q受控於對應的輸出電壓T2。當輸出電壓T1為低電壓準位時,電晶體Q1被關閉,使得電流源1414的電流可能不會流經電晶體Q1,而使得調節器1410的電晶體Q的閘極耦接至系統電壓Vdd。因此,調節器1410的第五開關Q被關閉,而電流I1可能不會流經電阻R。當輸出電壓T1為高電壓準位時,電晶體Q1被開啟,使得電流源1414的電流可流經晶體Q1,而使調節器的1410的電晶體Q的閘極為接地。因此,調節器1410的第五開關Q被開啟,而使電流I1可流經電阻R。
類似地,當輸出電壓T2為低電壓準位時,反相器1418的輸出電壓為高電壓準位而使得電晶體Q2被關閉。因此,電流源1416的電流可能不會來自電晶體Q2,而使調節器1420的電晶體Q的閘極接地。因此,調節器1420的第五開關Q被開啟,而電流I2可流經電阻R。當輸出電壓T2為高電壓準位時,電晶體Q2被開啟,使得電流源1416的電流可來自電晶體Q2,使調節器1420的電晶體Q的閘極耦接至系統電壓Vdd。因此,調節器1420的第五開關Q被關閉,而電流I2可能不會流經電阻R。亦即,電流I流經是否電阻R決定於輸出電壓T1和T2。因此調整電壓Vref被拉高至(I×R)。調整電壓Vref為可調且與調整單元200的輸出電壓T1與T2有關。
請參照圖16。圖16繪示為本發明一實施例之調整電路1500的電路圖。相較於圖15中的調整電路1400,調整電路1500更包括另一調節器1430和另一用以輸出輸出電壓T3的調整單元200。當輸出電壓T3為低電壓準位時,電晶體Q3被關閉,使得電流源1424的電流可能不會流經電晶體Q3,而使調節器1430的電晶體Q的閘極耦接至系統電壓Vdd。因此,調節器1430的第五開關Q被關閉,電流I3可能不會流經電阻R。當輸出電壓T3為高電壓準位,電晶體Q3被開啟,使得電流源1424的電流可能不會流經電晶體Q3,而使調節器1430的電晶體Q的閘極為接地。因此,調節器1430的第五開關Q被開啟,使電流I3可流經電阻R。因此,調整電壓Vref為可調且與三個調整單元200的輸出電壓T1、T2和T3有關。
請參照圖17。圖17繪示為本發明一實施例之調整電路1600的電路圖。相較於圖16中的調整電路1500,調整電路1500中的電阻R在調整電路1600中被取代為電流鏡1610。電流鏡1610耦接至調節器1412、1422與1432以提供調整電流Iref。電流鏡1610包括電晶體Q4和Q5。調整電流Iref等於流經電晶體Q5的電流I,電流I為可調且與三個調整單元200的輸出電壓T1、T2和T3有關。如此一來,調整電流Iref為可調且與三個調整單元200的輸出電壓T1、T2和T3有關。
綜上所述,調整電壓或調整電流的期望值可在調整電路前決定。決定調整電壓或調整電流的期望值後,調整控制訊號用以燒毀保險絲以修正調整電壓或調整電流至期望值。因此,即使被調整電路已經被封裝成積體電路晶片,被調整電路的電氣特性仍可藉由本發明的調整電路進行修正。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
50、100...積體電路晶片
52、102...焊墊
110、800、900、1000、1100...調整電路
54、120...核心電路
200...調整單元
210...驅動單元
220、230、240...電流路徑
222、224、232、242...開關
226、810、1412、1414、1416、1422、1424、1432...電流源
244、R、R1、R2...電阻
250...保險絲
260...輸出端
712、714、830、840、1130~1180、1418...反相器
716...反或閘
820、1110、1120...電壓調節器
1410、1420、1430...調節器
T1~T3、Tx...輸出電壓
St...調整控制訊號
A...接點
A1~A3、Ax...輸入訊號
...反相輸入訊號
Vdd...系統電壓
GND...接地
I、I1、I2、I3...電流
Q、Q1~Q5...電晶體開關
Vref...調整電壓
Iref...調整電流
圖1繪示為傳統封裝積體電路晶片的方塊圖。
圖2繪示為本發明一實施例之具有調整電路的封裝積體電路晶片的方塊圖。
圖3繪示為本發明一實施例之調整電路的調整單元的方塊圖。
圖4繪示為本發明一實施例之輸入訊號在第一狀態且調整控制訊號在禁能狀態時的調整單元的方塊圖。
圖5繪示為輸入訊號在第二狀態而調整控制訊號在禁能狀態時調整單元的方塊圖。
圖6繪示為輸入訊號在第一狀態而調整控制訊號在致能狀態時調整單元的方塊圖。
圖7繪示為保險絲被燒毀時調整單元的方塊圖。
圖8繪示為本發明一實施例之調整單元的電路圖。
圖9繪示為本發明一實施例之調整電路的電路圖。
圖10繪示為本發明另一實施例之調整電路的電路圖。
圖11繪示為本發明另一實施例之調整電路的電路圖。
圖12繪示為本發明另一實施例之調整電路的電路圖。
圖13繪示為本發明另一實施例之調整電路的電路圖。
圖14繪示為本發明另一實施例之調整電路的電路圖。
圖15繪示為本發明另一實施例之調整電路的電路圖。
圖16繪示為本發明另一實施例之調整電路的電路圖。
圖17繪示為本發明另一實施例之調整電路的電路圖。
100...積體電路晶片
102...焊墊
110...調整電路
120...核心電路
200...調整單元
250...保險絲
T1~T3...輸出訊號
St...調整控制訊號
Vref...調整電壓
Iref...調整電流
A1~A3...輸入訊號
Claims (17)
- 一種調整電路,包括至少一調整單元,各該調整單元包括:一驅動單元,接收一輸入訊號與一調整控制訊號;一保險絲;一第一電流路徑,包括串接的一第一開關和一第二開關,其中該第一電流路徑耦接於一系統電壓與該保險絲之間;一第二電流路徑,包括一第三開關,該第二電流路徑耦接於該系統電壓與該第一開關和該第二開關的共同接點之間;以及一第三電流路徑,耦接於該系統電壓與該保險絲之間;其中該第一開關、該第二開關以及該第三開關依據該輸入訊號而被開啟或關閉。
- 如申請專利範圍第1項所述之調整電路,其中當該輸入訊號為第一狀態時,該第一開關與該第二開關被關閉,而該第三開關被開啟。
- 如申請專利範圍第2項所述之調整電路,其中該第三電流路徑包括一第四開關,當該輸入訊號在第一狀態且該調整控制訊號為致能狀態時,該第四開關被開啟以燒毀該保險絲。
- 如申請專利範圍第1項所述之調整電路,其中當該輸入訊號為第二狀態時,該第一開關與該第二開關被開啟,而該第三開關被關閉。
- 如申請專利範圍第1項所述之調整電路,其中該調整電路的一輸出端耦接至該第一開關與該第二開關的共同接點,當該輸入訊號在第一狀態時,該輸出端的電壓準位在第一狀態,且該保險絲不被燒毀。
- 如申請專利範圍第1項所述之調整電路,其中該調整電路的一輸出端耦接至該第一開關與該第二開關的共同接點,當該輸入訊號在第二狀態時,該輸出端的電壓準位在第二狀態,且該保險絲不被燒毀。
- 如申請專利範圍第1項所述之調整電路,其中該調整電路的一輸出端耦接至該第一開關與該第二開關的共同接點,當該保險絲被燒毀時,該輸出端的電壓準位在第一狀態。
- 如申請專利範圍第1項所述之調整電路,其中該驅動單元包括:一第二反相器,該第二反相器的輸出端耦接該第一開關;一第一反相器,接收該輸入訊號,該第一反相器的輸出端耦接該第二反相器的輸入端、該第二開關與該第三開關;以及一反及閘,其兩輸入端接收該調整控制訊號和反相的該輸入訊號,該反及閘的輸出端耦接該第四開關。
- 如申請專利範圍第1項所述之調整電路,其中該第一開關、該第三開關與該第四開關為一PMOS電晶體,而該第二開關為一NMOS電晶體。
- 如申請專利範圍第1項所述之調整電路,其中該第一電流路徑更包括一電流源,該電流源耦接於該系統電壓與該第一開關之間。
- 如申請專利範圍第1項所述之調整電路,其中該第三電流路徑更包括一電阻,該電阻耦接於該第四開關與該保險絲之間。
- 如申請專利範圍第1項所述之調整電路,其中該調整單元包括一第一調整單元與一第二調整單元,而該調整電路更包括:一電流源;一第一電阻,耦接該電流源,提供一調整電壓;以及串接的多個電壓調節器,調整該調整電壓,各該電壓調節器包括一第二電阻以及與該第二電阻並聯的一電晶體;其中該電壓調節器的一第一電壓調節器的該電晶體之閘極耦接該第一調整單元的輸出端,而該電壓調節器的一第二電壓調節器的該電晶體之閘極耦接該第二調整單元的輸出端。
- 如申請專利範圍第12項所述之調整電路,更包括:一第一反相器,耦接於該第一調整單元的輸出端與該第一電壓調節器的該電晶體之閘極;一第二反相器;以及一第三反相器,串接該第二反相器;其中該第二電壓調節器的該電晶體之閘極耦接透過該第二反相器與該第三反相器耦接該第二調整單元的輸出端。
- 如申請專利範圍第1項所述之調整電路,其中該調整單元包括多個調整單元,而該調整電路更包括:多個調節器,各該調節器包括一第一電流源與一第五開關,其中各該調節器的該第五開關受控於對應的該些調整單元之一的一輸出電壓的變化;以及一電阻,耦接該調節器,提供一調整電壓。
- 如申請專利範圍第14項所述之調整電路,其中各該調節器耦接一第二電流源與一第六開關,該第二電流源串接該第六開關,該第六開關受控於對應的該些調整單元的該輸出電壓,使得對應的該第五開關受控於對應的該些調整單元之一的該輸出電壓的變化。
- 如申請專利範圍第1項所述之調整電路,其中該調整單元包括多個調整單元,該調整電路更包括:多個調節器,各該調節器包括一第一電流源與一第五開關,其中各該調節器的該第五開關受控於對應的該些調整單元之一的一輸出電壓的變化;以及一電流鏡,耦接該調節器,提供一調整電流;其中該調整電流依據該電流鏡所接收來自該第一電流源的電流而被調整。
- 如申請專利範圍第16項所述之調整電路,其中各該調節器耦接一第二電流源與一第六開關,該第二電流源串接該第六開關,該第六開關受控於對應的該些調整單元之一的該輸出電壓,使得對應的一第五開關受控於對應的該些調整單元之一的一輸出電壓的變化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99108926A TWI393235B (zh) | 2010-03-25 | 2010-03-25 | 調整電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99108926A TWI393235B (zh) | 2010-03-25 | 2010-03-25 | 調整電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201133759A TW201133759A (en) | 2011-10-01 |
TWI393235B true TWI393235B (zh) | 2013-04-11 |
Family
ID=46751295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99108926A TWI393235B (zh) | 2010-03-25 | 2010-03-25 | 調整電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI393235B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767732A (en) * | 1995-06-26 | 1998-06-16 | Samsung Electronics Co., Ltd. | Circuit for permanently adjusting a circuit element value in a semiconductor integrated circuit using fuse elements |
US6346845B1 (en) * | 1997-11-12 | 2002-02-12 | Samsung Electronic Co., Ltd. | Fuse circuits and methods that can sense the state of a fuse that is programmed but not open |
US7098722B2 (en) * | 2004-07-13 | 2006-08-29 | Etron Technology, Inc. | Low power design for fuse control circuit |
US7362159B2 (en) * | 2004-11-16 | 2008-04-22 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
-
2010
- 2010-03-25 TW TW99108926A patent/TWI393235B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767732A (en) * | 1995-06-26 | 1998-06-16 | Samsung Electronics Co., Ltd. | Circuit for permanently adjusting a circuit element value in a semiconductor integrated circuit using fuse elements |
US6346845B1 (en) * | 1997-11-12 | 2002-02-12 | Samsung Electronic Co., Ltd. | Fuse circuits and methods that can sense the state of a fuse that is programmed but not open |
US7098722B2 (en) * | 2004-07-13 | 2006-08-29 | Etron Technology, Inc. | Low power design for fuse control circuit |
US7362159B2 (en) * | 2004-11-16 | 2008-04-22 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201133759A (en) | 2011-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107102669B (zh) | 用于芯片上驱动和管芯上端接的校准电路 | |
US20070069819A1 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
JP5266800B2 (ja) | トリミング回路 | |
EP4106202A1 (en) | On-chip resistor correction circuit | |
JP2019007823A (ja) | 半導体集積装置及びそのゲートスクリーニング試験方法 | |
CN111585552B (zh) | 输出驱动器电路 | |
JP2007201882A (ja) | 半導体集積回路 | |
KR20160040798A (ko) | 저항성 소자 생성 장치 및 그를 이용한 slvs 출력 드라이버 | |
US8179189B2 (en) | Trimming circuit | |
TWI393235B (zh) | 調整電路 | |
TWI646778B (zh) | 輸入輸出電路 | |
KR20110131368A (ko) | 반도체 장치 | |
JP6309154B2 (ja) | 半導体デバイス駆動回路 | |
US8816726B1 (en) | Differential signaling driver | |
JP2005332964A (ja) | 半導体集積回路装置のヒューズ素子回路 | |
JP2005191677A (ja) | 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置 | |
US9595348B2 (en) | Memory circuit that updates and holds output signal based on fuse signal | |
JP2006303300A (ja) | 半導体装置及びその製造方法 | |
CN115149775B (zh) | 基于接口驱动电路的校正电路及校正方法 | |
JP4217512B2 (ja) | Lvds回路 | |
JP2022067364A (ja) | 半導体集積回路の製造方法、半導体集積回路 | |
JP2009283714A (ja) | 抵抗トリミング回路 | |
JPS58128087A (ja) | 半導体装置 | |
KR101184994B1 (ko) | 퓨징회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |